JP2000114412A - 回路基板の製造方法 - Google Patents
回路基板の製造方法Info
- Publication number
- JP2000114412A JP2000114412A JP28387998A JP28387998A JP2000114412A JP 2000114412 A JP2000114412 A JP 2000114412A JP 28387998 A JP28387998 A JP 28387998A JP 28387998 A JP28387998 A JP 28387998A JP 2000114412 A JP2000114412 A JP 2000114412A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- plating
- substrate
- layer
- protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 配線パターンと基板との密着性を向上させ、
配線パターンの微細形成を可能とし、また、ソルダーレ
ジストと導体部との密着性を向上させる。 【解決手段】 銅張り基板の一方の面は、第１のレジス
トパターンをマスクとして銅層をエッチングして配線パ
ターンを形成し、他方の面は銅層をエッチングして薄肉
部４０ａに形成し、レジストパターンを除去した後、基
板の一方の面に形成した配線パターンの保護めっきを施
す部位と他方の面の薄肉部を除く部位の銅層に第２のレ
ジストパターン４４を基板の両面に形成し、基板の他方
の面に形成された銅層を給電層として、めっきを施す部
位と薄肉部を除く部位の銅層をめっき被膜４６により被
覆し、レジストパターンを除去した後、基板の一方の面
の保護めっきが施されていない部位に保護膜４８を被覆
し、これとめっき被膜とをマスクとして薄肉部をエッチ
ングにより除去して基板の他方の面に配線パターンを形
成する。
配線パターンの微細形成を可能とし、また、ソルダーレ
ジストと導体部との密着性を向上させる。 【解決手段】 銅張り基板の一方の面は、第１のレジス
トパターンをマスクとして銅層をエッチングして配線パ
ターンを形成し、他方の面は銅層をエッチングして薄肉
部４０ａに形成し、レジストパターンを除去した後、基
板の一方の面に形成した配線パターンの保護めっきを施
す部位と他方の面の薄肉部を除く部位の銅層に第２のレ
ジストパターン４４を基板の両面に形成し、基板の他方
の面に形成された銅層を給電層として、めっきを施す部
位と薄肉部を除く部位の銅層をめっき被膜４６により被
覆し、レジストパターンを除去した後、基板の一方の面
の保護めっきが施されていない部位に保護膜４８を被覆
し、これとめっき被膜とをマスクとして薄肉部をエッチ
ングにより除去して基板の他方の面に配線パターンを形
成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置等に用い
る回路基板の製造方法に関する。
る回路基板の製造方法に関する。
【０００２】
【従来の技術】図４はＢＧＡ（Ball Grid Array)型の半
導体装置の構成例を示す。この半導体装置は回路基板１
０の一方の面に半導体素子５を搭載し、他方の面に外部
接続端子としてはんだボール６を接合したものである。
回路基板１０の一方の面には半導体素子５と電気的に接
続する配線パターン１４が設けられ回路基板１０の他方
の面には外部接続端子を接合するランドが設けられてい
る。配線パターン１４とランドとの電気的接続は絶縁基
板１２を貫通する貫通孔１６の内壁面に設けた導体部を
介してなされる。１８は回路基板１０の表面を保護する
ソルダーレジストである。回路基板１０の一方の面は半
導体素子を搭載した後、半導体素子の搭載部が樹脂封止
される。
導体装置の構成例を示す。この半導体装置は回路基板１
０の一方の面に半導体素子５を搭載し、他方の面に外部
接続端子としてはんだボール６を接合したものである。
回路基板１０の一方の面には半導体素子５と電気的に接
続する配線パターン１４が設けられ回路基板１０の他方
の面には外部接続端子を接合するランドが設けられてい
る。配線パターン１４とランドとの電気的接続は絶縁基
板１２を貫通する貫通孔１６の内壁面に設けた導体部を
介してなされる。１８は回路基板１０の表面を保護する
ソルダーレジストである。回路基板１０の一方の面は半
導体素子を搭載した後、半導体素子の搭載部が樹脂封止
される。
【０００３】図５は半導体装置に用いる回路基板の従来
の製造方法の一例を示す。この製造方法では、まず、Ｂ
Ｔレジン等の樹脂基板からなる絶縁基板１２の両面に銅
箔を貼った銅箔付き基板２０（図５(a))にドリル加工を
施し、貫通孔２２を形成する（図５(b))。次に、絶縁基
板１２の外面の銅箔２１全体をエッチングにより除去し
（図５(c))、貫通孔２２の内面を含む絶縁基板１２の全
面に無電解銅めっきを施す（図５(d))。２４が無電解銅
めっき層である。この無電解めっき層２４は電解めっき
の下地となるもので、めっき給電層として使用できる厚
さに設ける。
の製造方法の一例を示す。この製造方法では、まず、Ｂ
Ｔレジン等の樹脂基板からなる絶縁基板１２の両面に銅
箔を貼った銅箔付き基板２０（図５(a))にドリル加工を
施し、貫通孔２２を形成する（図５(b))。次に、絶縁基
板１２の外面の銅箔２１全体をエッチングにより除去し
（図５(c))、貫通孔２２の内面を含む絶縁基板１２の全
面に無電解銅めっきを施す（図５(d))。２４が無電解銅
めっき層である。この無電解めっき層２４は電解めっき
の下地となるもので、めっき給電層として使用できる厚
さに設ける。
【０００４】次に、絶縁基板１２の表面にレジストを塗
布し、配線パターン１４にしたがってパターンニングし
てレジストパターン２６を形成する（図５(e))。次に、
絶縁基板１２の表面、貫通孔２２の内面に露出する無電
解銅めっき層２４に電解銅めっきを施し、無電解銅めっ
き層２４の上に電解銅めっき層２８を積み上げて形成す
る（図５(f))。電解銅めっき層２８は配線パターン１４
等の導体部の主要部となるもので、ある程度の厚さに盛
り上げて形成する。電解めっきによりレジストパターン
２６によって形成されているパターンにしたがって導体
部が形成される。
布し、配線パターン１４にしたがってパターンニングし
てレジストパターン２６を形成する（図５(e))。次に、
絶縁基板１２の表面、貫通孔２２の内面に露出する無電
解銅めっき層２４に電解銅めっきを施し、無電解銅めっ
き層２４の上に電解銅めっき層２８を積み上げて形成す
る（図５(f))。電解銅めっき層２８は配線パターン１４
等の導体部の主要部となるもので、ある程度の厚さに盛
り上げて形成する。電解めっきによりレジストパターン
２６によって形成されているパターンにしたがって導体
部が形成される。
【０００５】次に、電解ニッケルめっき、電解金めっき
を施し、導体部の表面を金めっき層３０によって被覆す
る（図５(g))。次に、レジストパターン２６を除去した
後（図５(h))、無電解銅めっき層２４をエッチングによ
り除去する（図５(i))。無電解銅めっき層２４をエッチ
ングして除去する方法は金めっき層３０をマスクとして
無電解銅めっき層２４をエッチングする方法による。無
電解銅めっき層２４の厚さは電解銅めっき層２８にくら
べてはるかに薄いからレジストで被覆することなく金め
っき層３０をマスクとして簡単に除去することができ
る。最後に、表面にソルダーレジスト３２を塗布し、ボ
ンディング部Ａ、ランドＢ等の所要部位を除いてソルダ
ーレジスト３２によって被覆する。
を施し、導体部の表面を金めっき層３０によって被覆す
る（図５(g))。次に、レジストパターン２６を除去した
後（図５(h))、無電解銅めっき層２４をエッチングによ
り除去する（図５(i))。無電解銅めっき層２４をエッチ
ングして除去する方法は金めっき層３０をマスクとして
無電解銅めっき層２４をエッチングする方法による。無
電解銅めっき層２４の厚さは電解銅めっき層２８にくら
べてはるかに薄いからレジストで被覆することなく金め
っき層３０をマスクとして簡単に除去することができ
る。最後に、表面にソルダーレジスト３２を塗布し、ボ
ンディング部Ａ、ランドＢ等の所要部位を除いてソルダ
ーレジスト３２によって被覆する。
【０００６】
【発明が解決しようとする課題】上述した回路基板の製
造工程では無電解銅めっき層２４をめっき給電層とし、
レジストパターン２６によって所定のパターンを形成し
て電解銅めっき層２８によって配線パターン１４等を形
成することにより高密度配線を可能にしている。しかし
ながら、上述した製造方法の場合には以下のような問題
点がある。すなわち、めっき給電層として用いた無電解
めっき層２４をエッチングして所定の配線パターン１
４、ランド等の独立した導体部を形成する際に金めっき
層３０をマスクとしてエッチングすることから、最終的
にエッチングして形成された配線パターン１４等の側面
に金めっき層３０の下地の電解銅めっき層２８が露出す
る。
造工程では無電解銅めっき層２４をめっき給電層とし、
レジストパターン２６によって所定のパターンを形成し
て電解銅めっき層２８によって配線パターン１４等を形
成することにより高密度配線を可能にしている。しかし
ながら、上述した製造方法の場合には以下のような問題
点がある。すなわち、めっき給電層として用いた無電解
めっき層２４をエッチングして所定の配線パターン１
４、ランド等の独立した導体部を形成する際に金めっき
層３０をマスクとしてエッチングすることから、最終的
にエッチングして形成された配線パターン１４等の側面
に金めっき層３０の下地の電解銅めっき層２８が露出す
る。
【０００７】図５(j) に示すように、回路基板１０の表
面をソルダーレジスト３２によって被覆した際にボンデ
ィング部Ａはソルダーレジスト３２によって被覆され
ず、外部に露出した状態となる。このようなボンディン
グ部Ａの導体部の表面は金めっき層３０によって被覆さ
れているものの、導体部の側面は金めっき層３０によっ
て被覆されず、電解銅めっき層２８と無電解銅めっき層
２４が露出する。このため、これらの導体部が露出する
部分での耐久性、信頼性が問題となる。図６に配線パタ
ーンのボンディング部Ａの側面で電解銅めっき層２８が
露出する部位（太線部）を示す。また、導体部を独立パ
ターンに形成するため無電解銅めっき層２４をエッチン
グした際に、同時に電解銅めっき層２８の側面部分がわ
ずかにエッチングされ、このことが配線パターン１４等
のパターン精度に悪影響を与える。
面をソルダーレジスト３２によって被覆した際にボンデ
ィング部Ａはソルダーレジスト３２によって被覆され
ず、外部に露出した状態となる。このようなボンディン
グ部Ａの導体部の表面は金めっき層３０によって被覆さ
れているものの、導体部の側面は金めっき層３０によっ
て被覆されず、電解銅めっき層２８と無電解銅めっき層
２４が露出する。このため、これらの導体部が露出する
部分での耐久性、信頼性が問題となる。図６に配線パタ
ーンのボンディング部Ａの側面で電解銅めっき層２８が
露出する部位（太線部）を示す。また、導体部を独立パ
ターンに形成するため無電解銅めっき層２４をエッチン
グした際に、同時に電解銅めっき層２８の側面部分がわ
ずかにエッチングされ、このことが配線パターン１４等
のパターン精度に悪影響を与える。
【０００８】また、上述した製造方法の場合は導体部の
表面が金めっき層３０によって被覆され、ソルダーレジ
スト３２が金めっき層３０に接するが、金とソルダーレ
ジスト３２との密着性が銅とソルダーレジストとの密着
性と比較してさほど良くないため、ソルダーレジスト３
２と導体部との接着性についての問題もあった。本発明
は、従来の回路基板の製造方法におけるこれらの問題点
を解消すべくなされたものであり、回路基板で外部に露
出する導体部の側面部分についても金めっき層によって
被覆でき、ソルダーレジストと導体部との密着性を改善
し、かつ配線パターン等の高密度配線を可能にする回路
基板の製造方法を提供することを目的とする。
表面が金めっき層３０によって被覆され、ソルダーレジ
スト３２が金めっき層３０に接するが、金とソルダーレ
ジスト３２との密着性が銅とソルダーレジストとの密着
性と比較してさほど良くないため、ソルダーレジスト３
２と導体部との接着性についての問題もあった。本発明
は、従来の回路基板の製造方法におけるこれらの問題点
を解消すべくなされたものであり、回路基板で外部に露
出する導体部の側面部分についても金めっき層によって
被覆でき、ソルダーレジストと導体部との密着性を改善
し、かつ配線パターン等の高密度配線を可能にする回路
基板の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明は次の構成を備える。すなわち、絶縁基板の
両面に銅層が設けられ、絶縁基板を厚さ方向に貫通して
設けられた貫通孔を介して前記両面の銅層が電気的に接
続された銅張り基板に、前記両面の銅層をエッチングし
て配線パターンを形成するための第１のレジストパター
ンを銅張り基板の両面に形成して、 銅張り基板の一方
の面は、前記第１のレジストパターンをマスクとして該
マスクから露出する銅層をエッチングして配線パターン
を形成し、他方の面は、前記第１のレジストパターンを
マスクとして該マスクから露出する銅層を、第１のレジ
ストパターンにより被覆された部位の銅層よりも厚さが
薄くなるようにエッチングして薄肉部に形成し、前記第
１のレジストパターンを除去した後、前記銅張り基板の
一方の面に形成した配線パターンの保護めっきを施す部
位と他方の面の前記薄肉部を除く部位の銅層に保護めっ
きを施すための第２のレジストパターンを前記銅張り基
板の両面に形成し、前記銅張り基板の他方の面に形成さ
れた銅層をめっき給電層として、前記第２のレジストパ
ターンをマスクとして該マスクから露出する前記配線パ
ターンの保護めっきを施す部位と薄肉部を除く部位の銅
層に保護めっきを施して保護めっき被膜を被覆し、前記
第２のレジストパターンを除去した後、前記銅張り基板
の一方の面の少なくとも保護めっきが施されていない部
位に保護膜を被覆し、該保護膜および前記保護めっき被
膜をマスクとして該マスクから露出する前記薄肉部をエ
ッチングにより除去して銅張り基板の他方の面に配線パ
ターンを形成することを特徴とする。
め、本発明は次の構成を備える。すなわち、絶縁基板の
両面に銅層が設けられ、絶縁基板を厚さ方向に貫通して
設けられた貫通孔を介して前記両面の銅層が電気的に接
続された銅張り基板に、前記両面の銅層をエッチングし
て配線パターンを形成するための第１のレジストパター
ンを銅張り基板の両面に形成して、 銅張り基板の一方
の面は、前記第１のレジストパターンをマスクとして該
マスクから露出する銅層をエッチングして配線パターン
を形成し、他方の面は、前記第１のレジストパターンを
マスクとして該マスクから露出する銅層を、第１のレジ
ストパターンにより被覆された部位の銅層よりも厚さが
薄くなるようにエッチングして薄肉部に形成し、前記第
１のレジストパターンを除去した後、前記銅張り基板の
一方の面に形成した配線パターンの保護めっきを施す部
位と他方の面の前記薄肉部を除く部位の銅層に保護めっ
きを施すための第２のレジストパターンを前記銅張り基
板の両面に形成し、前記銅張り基板の他方の面に形成さ
れた銅層をめっき給電層として、前記第２のレジストパ
ターンをマスクとして該マスクから露出する前記配線パ
ターンの保護めっきを施す部位と薄肉部を除く部位の銅
層に保護めっきを施して保護めっき被膜を被覆し、前記
第２のレジストパターンを除去した後、前記銅張り基板
の一方の面の少なくとも保護めっきが施されていない部
位に保護膜を被覆し、該保護膜および前記保護めっき被
膜をマスクとして該マスクから露出する前記薄肉部をエ
ッチングにより除去して銅張り基板の他方の面に配線パ
ターンを形成することを特徴とする。
【００１０】また、前記回路基板の製造方法において、
前記銅張り基板の一方の面の少なくとも保護めっきが施
されていない部位に保護膜を被覆し、該保護膜および前
記保護めっき被膜をマスクとして該マスクから露出する
前記薄肉部をエッチングにより除去して銅張り基板の他
方の面に配線パターンを形成する工程に代えて、前記保
護めっき被膜をマスクとして該マスクから露出する前記
薄肉部をエッチングにより除去して銅張り基板の他方の
面に配線パターンを形成した後、銅張り基板の両面の少
なくとも保護めっき被膜が被覆されていない部位に保護
膜を被覆することを特徴とする。また、前記銅張り基板
の他方の面に形成する第２のレジストパターンを、前記
薄肉部を除く部位の銅層を第２のレジストパターンの境
界部分が被覆するように形成することを特徴とする。ま
た、前記保護めっきを、半導体素子と電気的に接続され
る配線パターンのボンディング部及び配線パターンの外
部接続端子を接合する部位に施すことを特徴とする。ま
た、前記保護めっき被膜を、ニッケルめっき層の表面に
金めっき層を形成することを特徴とする。また、前記銅
張り基板の一方の面が半導体素子を搭載する側の面であ
り、他方の面が外部接続端子を接合する側の面であるこ
とを特徴とする。
前記銅張り基板の一方の面の少なくとも保護めっきが施
されていない部位に保護膜を被覆し、該保護膜および前
記保護めっき被膜をマスクとして該マスクから露出する
前記薄肉部をエッチングにより除去して銅張り基板の他
方の面に配線パターンを形成する工程に代えて、前記保
護めっき被膜をマスクとして該マスクから露出する前記
薄肉部をエッチングにより除去して銅張り基板の他方の
面に配線パターンを形成した後、銅張り基板の両面の少
なくとも保護めっき被膜が被覆されていない部位に保護
膜を被覆することを特徴とする。また、前記銅張り基板
の他方の面に形成する第２のレジストパターンを、前記
薄肉部を除く部位の銅層を第２のレジストパターンの境
界部分が被覆するように形成することを特徴とする。ま
た、前記保護めっきを、半導体素子と電気的に接続され
る配線パターンのボンディング部及び配線パターンの外
部接続端子を接合する部位に施すことを特徴とする。ま
た、前記保護めっき被膜を、ニッケルめっき層の表面に
金めっき層を形成することを特徴とする。また、前記銅
張り基板の一方の面が半導体素子を搭載する側の面であ
り、他方の面が外部接続端子を接合する側の面であるこ
とを特徴とする。
【００１１】
【発明の実施の形態】以下、本発明の好適な実施形態を
添付図面に基づいて詳細に説明する。図１、２は本発明
に係る回路基板の製造方法の一実施形態を示す。図では
貫通孔を形成する部位の近傍を拡大して示す。図１(a)
はＢＴレジン等の樹脂製の絶縁基板１２の両面に銅箔２
１を被着形成した銅箔付き基板２０を示す。この銅箔付
き基板２０に対し、まず貫通孔２２を形成し（図１
(b))、無電解銅めっきと電解銅めっきを施して銅めっき
層３８を形成する（図１(c))。無電解銅めっきは貫通孔
２２の内壁面に電解めっきを施すために設けるもので、
０．１μｍ〜３μｍ程度の厚さに設ける。無電解銅めっ
きと電解銅めっきにより貫通孔２２の内壁面では銅めっ
き層３８が形成され、絶縁基板１２の表面には銅箔２１
と銅めっき層３８によって銅層４０が形成される。銅層
４０が形成された状態で銅張り基板となる。
添付図面に基づいて詳細に説明する。図１、２は本発明
に係る回路基板の製造方法の一実施形態を示す。図では
貫通孔を形成する部位の近傍を拡大して示す。図１(a)
はＢＴレジン等の樹脂製の絶縁基板１２の両面に銅箔２
１を被着形成した銅箔付き基板２０を示す。この銅箔付
き基板２０に対し、まず貫通孔２２を形成し（図１
(b))、無電解銅めっきと電解銅めっきを施して銅めっき
層３８を形成する（図１(c))。無電解銅めっきは貫通孔
２２の内壁面に電解めっきを施すために設けるもので、
０．１μｍ〜３μｍ程度の厚さに設ける。無電解銅めっ
きと電解銅めっきにより貫通孔２２の内壁面では銅めっ
き層３８が形成され、絶縁基板１２の表面には銅箔２１
と銅めっき層３８によって銅層４０が形成される。銅層
４０が形成された状態で銅張り基板となる。
【００１２】銅層４０は配線パターン１４等の導体部と
なるものであり、銅箔２１と銅めっき層３８を合わせて
所要の厚さになるようにする。本実施形態では銅箔２１
の厚さが１２μｍ程度、無電解銅めっきと電解銅めっき
を合わせた銅めっき層３８の厚さが１５μｍ程度であ
る。なお、銅めっき層３８を形成する際に、無電解銅め
っきを施さずに、たとえばパラジウムを触媒として電解
銅めっきを施すダイレクトプレーティング法によること
も可能である。
なるものであり、銅箔２１と銅めっき層３８を合わせて
所要の厚さになるようにする。本実施形態では銅箔２１
の厚さが１２μｍ程度、無電解銅めっきと電解銅めっき
を合わせた銅めっき層３８の厚さが１５μｍ程度であ
る。なお、銅めっき層３８を形成する際に、無電解銅め
っきを施さずに、たとえばパラジウムを触媒として電解
銅めっきを施すダイレクトプレーティング法によること
も可能である。
【００１３】なお、上記工程は絶縁基板１２の両面に導
体層を形成し、絶縁基板１２の両面の導体層を貫通孔２
２を介して電気的に導通させる工程である。この製造工
程は上記工程に限らず、図５に示したように、銅箔付き
基板２０に貫通孔を形成し、銅箔２１をエッチングして
除去した後、無電解銅めっき、電解銅めっきを施すとい
った方法によることもできる。また、銅箔付き基板を使
用せず、絶縁基板１２に貫通孔を設けて、無電解銅めっ
き、電解銅めっきを施すといった方法によって両面銅張
り基板とすることもできる。本明細書では絶縁基板に銅
層が形成された状態を銅張り基板という。
体層を形成し、絶縁基板１２の両面の導体層を貫通孔２
２を介して電気的に導通させる工程である。この製造工
程は上記工程に限らず、図５に示したように、銅箔付き
基板２０に貫通孔を形成し、銅箔２１をエッチングして
除去した後、無電解銅めっき、電解銅めっきを施すとい
った方法によることもできる。また、銅箔付き基板を使
用せず、絶縁基板１２に貫通孔を設けて、無電解銅めっ
き、電解銅めっきを施すといった方法によって両面銅張
り基板とすることもできる。本明細書では絶縁基板に銅
層が形成された状態を銅張り基板という。
【００１４】次に、銅層４０をエッチングして配線パタ
ーン１４を形成する。図１(d) は銅層４０をエッチング
するための第１のレジストパターン４２を形成した状態
を示す。レジストパターン４２は回路基板に残す導体部
を被覆するようにパターン形成する。貫通孔２２の内壁
面の銅めっき層３８は回路基板の両面に形成する配線パ
ターン１４を電気的に導通するためのものであるから、
貫通孔２２はレジストによって塞がれている。
ーン１４を形成する。図１(d) は銅層４０をエッチング
するための第１のレジストパターン４２を形成した状態
を示す。レジストパターン４２は回路基板に残す導体部
を被覆するようにパターン形成する。貫通孔２２の内壁
面の銅めっき層３８は回路基板の両面に形成する配線パ
ターン１４を電気的に導通するためのものであるから、
貫通孔２２はレジストによって塞がれている。
【００１５】次に、レジストパターン４２をマスクとし
て銅層４０をエッチングする（図１(e))。このエッチン
グ工程では回路基板で半導体素子５を搭載する一方の面
（Ａ側）の銅層４０については絶縁基板１２の表面が露
出するまで完全にエッチング除去するのに対して、外部
接続端子を接合する他方の面（Ｂ側）の銅層４０につい
てはレジストパターン４２によって被覆されていない領
域の銅層４０を数μｍ程度の厚さに残した薄肉部４０ａ
を形成するようにエッチングする。
て銅層４０をエッチングする（図１(e))。このエッチン
グ工程では回路基板で半導体素子５を搭載する一方の面
（Ａ側）の銅層４０については絶縁基板１２の表面が露
出するまで完全にエッチング除去するのに対して、外部
接続端子を接合する他方の面（Ｂ側）の銅層４０につい
てはレジストパターン４２によって被覆されていない領
域の銅層４０を数μｍ程度の厚さに残した薄肉部４０ａ
を形成するようにエッチングする。
【００１６】基板の他方の面で銅層４０が完全に除去さ
れないようにするのは、他方の面の銅層４０をめっき給
電層に利用するためである。配線パターン１４は貫通孔
２２の内壁面に形成した銅めっき層３８を介して基板の
両面で電気的に導通するから、めっき給電層としては基
板の他方の面の銅層４０のみを残せばよい。図１(f)は
次工程のめっき工程に進むため、レジストパターン４２
を除去した状態である。
れないようにするのは、他方の面の銅層４０をめっき給
電層に利用するためである。配線パターン１４は貫通孔
２２の内壁面に形成した銅めっき層３８を介して基板の
両面で電気的に導通するから、めっき給電層としては基
板の他方の面の銅層４０のみを残せばよい。図１(f)は
次工程のめっき工程に進むため、レジストパターン４２
を除去した状態である。
【００１７】次に、配線パターン１４に保護めっき４６
を施す。図２(a) は保護めっき用の第２のレジストパタ
ーンであるめっき用レジストパターン４４を形成した状
態を示す。めっき用レジストパターン４４は配線パター
ン１４として基板の両面に形成する導体部のうち保護め
っき４６を施す部位のみを露出させてパターンニングす
る。図２(b) はめっき用レジストパターン４４をめっき
マスクとしてニッケルめっきと金めっきをこの順に施し
て保護めっき４６を形成した状態を示す。ニッケルめっ
きと金めっきは電解めっきにより基板の他方の面に設け
た銅層４０をめっき給電層として施す。このめっき工程
では、図２(b) で示すように、めっき用レジストパター
ン４４によって被覆されていない配線パターン１４とな
る銅層４０の側面で露出する部位４０ｂも保護めっき４
６によって被覆され、銅層４０が外部に露出しないよう
に保護される。貫通孔２２の内壁面の銅めっき層３８も
保護めっき４６によって被覆される。
を施す。図２(a) は保護めっき用の第２のレジストパタ
ーンであるめっき用レジストパターン４４を形成した状
態を示す。めっき用レジストパターン４４は配線パター
ン１４として基板の両面に形成する導体部のうち保護め
っき４６を施す部位のみを露出させてパターンニングす
る。図２(b) はめっき用レジストパターン４４をめっき
マスクとしてニッケルめっきと金めっきをこの順に施し
て保護めっき４６を形成した状態を示す。ニッケルめっ
きと金めっきは電解めっきにより基板の他方の面に設け
た銅層４０をめっき給電層として施す。このめっき工程
では、図２(b) で示すように、めっき用レジストパター
ン４４によって被覆されていない配線パターン１４とな
る銅層４０の側面で露出する部位４０ｂも保護めっき４
６によって被覆され、銅層４０が外部に露出しないよう
に保護される。貫通孔２２の内壁面の銅めっき層３８も
保護めっき４６によって被覆される。
【００１８】本実施形態では基板の他方の面については
ランド等の配線パターンとして残す部位の略全面を露出
させるようにめっき用レジストパターン４４を設けてい
る。これは、基板の他方の面で薄肉部４０ａとして残し
た銅層部分を後工程でエッチングして除去する際に保護
めっき４６をマスクとしてエッチングするためである。
ただし、基板の他方の面でめっき用レジストパターン４
４を形成する際に配線パターン１４として残す部位の全
面を保護めっき４６によって被覆せず、配線パターン１
４が部分的に保護めっき４６で被覆されないようにして
もよい。薄肉部４０ａの銅層の厚さは薄肉部４０ａ以外
の銅層４０の厚さにくらべてはるかに薄いから、銅層４
０を相当の厚さに残すようにして薄肉部４０ａをエッチ
ングして除去することが可能だからである。
ランド等の配線パターンとして残す部位の略全面を露出
させるようにめっき用レジストパターン４４を設けてい
る。これは、基板の他方の面で薄肉部４０ａとして残し
た銅層部分を後工程でエッチングして除去する際に保護
めっき４６をマスクとしてエッチングするためである。
ただし、基板の他方の面でめっき用レジストパターン４
４を形成する際に配線パターン１４として残す部位の全
面を保護めっき４６によって被覆せず、配線パターン１
４が部分的に保護めっき４６で被覆されないようにして
もよい。薄肉部４０ａの銅層の厚さは薄肉部４０ａ以外
の銅層４０の厚さにくらべてはるかに薄いから、銅層４
０を相当の厚さに残すようにして薄肉部４０ａをエッチ
ングして除去することが可能だからである。
【００１９】次に、めっき用レジストパターン４４を除
去する（図２(c))。図示した状態は、基板上に形成され
た銅層４０の必要部位に保護めっき４６が施された状態
である。次に、基板の一方の面を保護膜であるソルダー
レジスト４８によって被覆する（図２(d))。ソルダーレ
ジスト４８はボンディング部等の回路基板で露出する部
位を除いて基板の全面を被覆し、貫通孔２２内にも充填
する。次に、基板の他方の面の薄肉部４０ａをエッチン
グして除去する（図２(e))。このエッチング工程では、
基板の他方の面に形成した保護めっき４６がマスクとし
て作用し薄肉部４０ａが除去される。基板の一方の面で
は保護めっき４６で被覆されていない銅層４０がある
が、この銅層４０はソルダーレジスト４８によって被覆
されているからこのエッチング工程で問題になることは
ない。
去する（図２(c))。図示した状態は、基板上に形成され
た銅層４０の必要部位に保護めっき４６が施された状態
である。次に、基板の一方の面を保護膜であるソルダー
レジスト４８によって被覆する（図２(d))。ソルダーレ
ジスト４８はボンディング部等の回路基板で露出する部
位を除いて基板の全面を被覆し、貫通孔２２内にも充填
する。次に、基板の他方の面の薄肉部４０ａをエッチン
グして除去する（図２(e))。このエッチング工程では、
基板の他方の面に形成した保護めっき４６がマスクとし
て作用し薄肉部４０ａが除去される。基板の一方の面で
は保護めっき４６で被覆されていない銅層４０がある
が、この銅層４０はソルダーレジスト４８によって被覆
されているからこのエッチング工程で問題になることは
ない。
【００２０】最後に、基板の他方の面をソルダーレジス
ト４８により被覆して回路基板１０が得られる（図２
(f))。ソルダーレジスト４８は外部接続端子を接合する
ランド等の所要部位を露出させて基板の表面を被覆す
る。得られた回路基板１０は、配線パターン１４のボン
ディング部等のソルダーレジスト４８によって被覆され
ていない導体部の表面及び側面部分が金めっき等の保護
めっき４６によって完全に被覆されるから、銅が外面に
露出して銅イオンのマイグレーションが生じるといった
ことを防止し、回路基板の信頼性、耐久性を向上させる
ことができる。なお、配線パターン１４のボンディング
部という場合はワイヤボンディングによって半導体素子
を接続する場合の他、フリップチップボンディングによ
って接続する場合も含む意味である。
ト４８により被覆して回路基板１０が得られる（図２
(f))。ソルダーレジスト４８は外部接続端子を接合する
ランド等の所要部位を露出させて基板の表面を被覆す
る。得られた回路基板１０は、配線パターン１４のボン
ディング部等のソルダーレジスト４８によって被覆され
ていない導体部の表面及び側面部分が金めっき等の保護
めっき４６によって完全に被覆されるから、銅が外面に
露出して銅イオンのマイグレーションが生じるといった
ことを防止し、回路基板の信頼性、耐久性を向上させる
ことができる。なお、配線パターン１４のボンディング
部という場合はワイヤボンディングによって半導体素子
を接続する場合の他、フリップチップボンディングによ
って接続する場合も含む意味である。
【００２１】また、回路基板１０で半導体素子５を搭載
する一方の面ではボンディング部を除いてソルダーレジ
スト４８の下地は銅層４０となっており、ソルダーレジ
スト４８と銅との密着性が良好であることから下地層が
金層である場合にくらべてソルダーレジスト４８の密着
性を向上させることができる。また、配線パターン１４
等の導体部は銅箔付き基板２０に設けた銅箔２１を下地
層として電解めっきにより形成しているから絶縁基板１
２と配線パターン１４との密着性が良好で、配線パター
ン１４をきわめて微細に形成した場合でも絶縁基板１２
から配線パターン１４が剥離しないようにすることがで
きる。
する一方の面ではボンディング部を除いてソルダーレジ
スト４８の下地は銅層４０となっており、ソルダーレジ
スト４８と銅との密着性が良好であることから下地層が
金層である場合にくらべてソルダーレジスト４８の密着
性を向上させることができる。また、配線パターン１４
等の導体部は銅箔付き基板２０に設けた銅箔２１を下地
層として電解めっきにより形成しているから絶縁基板１
２と配線パターン１４との密着性が良好で、配線パター
ン１４をきわめて微細に形成した場合でも絶縁基板１２
から配線パターン１４が剥離しないようにすることがで
きる。
【００２２】また、本実施形態では導体部（銅層４０）
に保護めっき４６を設けるためのめっき給電層として基
板の他方の面に銅の薄肉部４０ａを設けたが、このよう
に薄肉部４０ａを設けて基板の他方の面の全面に銅層を
設ける方法によれば、基板上にめっき給電用としてのパ
ターンをとくに形成する必要がなくなり、それによって
配線パターン１４を効率的にかつ高密度に形成すること
が可能になるという利点もある。
に保護めっき４６を設けるためのめっき給電層として基
板の他方の面に銅の薄肉部４０ａを設けたが、このよう
に薄肉部４０ａを設けて基板の他方の面の全面に銅層を
設ける方法によれば、基板上にめっき給電用としてのパ
ターンをとくに形成する必要がなくなり、それによって
配線パターン１４を効率的にかつ高密度に形成すること
が可能になるという利点もある。
【００２３】なお、上記実施形態では銅層４０をエッチ
ングして配線パターン１４を形成する際に、基板の一方
の面の銅層４０については完全に所定のパターンを形成
するように銅層４０をエッチングにより除去し、基板の
他方の面については薄肉部４０ａを残すようにしたが、
これとは逆に、基板の一方の面に薄肉部を残して、基板
の他方の面の銅層４０をエッチングして所定のパターン
を形成するようにしてもよい。その場合は、ソルダーレ
ジスト４８によって基板を被覆する工程も逆にし、基板
の他方の面側を一方の面側よりも先にソルダーレジスト
４８で被覆するようにする。最初のエッチング工程によ
り完全に銅層をエッチングした面については導体部の側
面部分も保護めっき４６によって被覆される。したがっ
て、配線パターン１４が露出する部位等を考慮して製造
工程を選択するのがよい。
ングして配線パターン１４を形成する際に、基板の一方
の面の銅層４０については完全に所定のパターンを形成
するように銅層４０をエッチングにより除去し、基板の
他方の面については薄肉部４０ａを残すようにしたが、
これとは逆に、基板の一方の面に薄肉部を残して、基板
の他方の面の銅層４０をエッチングして所定のパターン
を形成するようにしてもよい。その場合は、ソルダーレ
ジスト４８によって基板を被覆する工程も逆にし、基板
の他方の面側を一方の面側よりも先にソルダーレジスト
４８で被覆するようにする。最初のエッチング工程によ
り完全に銅層をエッチングした面については導体部の側
面部分も保護めっき４６によって被覆される。したがっ
て、配線パターン１４が露出する部位等を考慮して製造
工程を選択するのがよい。
【００２４】図３は回路基板の製造方法の他の製造工程
を示す。上記実施形態では基板の他方の面についてはソ
ルダーレジスト４８で被覆する部分が略全面にわたって
金めっきによる保護めっき４６で被覆されていたのに対
して、本実施形態では基板の他方の面についても部分的
にソルダーレジスト４８が銅層４０に密着するようにし
たものである。
を示す。上記実施形態では基板の他方の面についてはソ
ルダーレジスト４８で被覆する部分が略全面にわたって
金めっきによる保護めっき４６で被覆されていたのに対
して、本実施形態では基板の他方の面についても部分的
にソルダーレジスト４８が銅層４０に密着するようにし
たものである。
【００２５】図３(a) は図２(a) に示したと同様に、基
板の両面に保護めっき４６を形成するためのめっき用レ
ジストパターン４４を形成した状態を示す。銅層４０を
エッチングして所定パターンに形成すること、銅層４０
にめっき給電層として薄肉部４０ａを形成するまでの工
程は図１に示した工程と同じである。図３(a) でめっき
用のレジストパターン４４は、ボンディング部およびラ
ンド等の保護めっき４６を設ける部位を露出させる一
方、導体部のうちソルダーレジスト４８に被覆される部
位を積極的に被覆するように設ける。図３(a) では貫通
孔２２の近傍部分については保護めっき４６が施される
よう導体部を露出させている。
板の両面に保護めっき４６を形成するためのめっき用レ
ジストパターン４４を形成した状態を示す。銅層４０を
エッチングして所定パターンに形成すること、銅層４０
にめっき給電層として薄肉部４０ａを形成するまでの工
程は図１に示した工程と同じである。図３(a) でめっき
用のレジストパターン４４は、ボンディング部およびラ
ンド等の保護めっき４６を設ける部位を露出させる一
方、導体部のうちソルダーレジスト４８に被覆される部
位を積極的に被覆するように設ける。図３(a) では貫通
孔２２の近傍部分については保護めっき４６が施される
よう導体部を露出させている。
【００２６】図３(b) はめっき用レジストパターン４４
をマスクとしてニッケルめっきと金めっきを施して保護
めっき４６を設けた状態である。図３(c) は、めっき用
レジストパターン４４を除去した状態である。基板の一
方の面では銅層４０の一部に保護めっき４６が施されて
いない部位が設けられている。基板の他方の面では肉厚
部分の銅層４０の一部に保護めっき４６が施されていな
い部位が設けられている。
をマスクとしてニッケルめっきと金めっきを施して保護
めっき４６を設けた状態である。図３(c) は、めっき用
レジストパターン４４を除去した状態である。基板の一
方の面では銅層４０の一部に保護めっき４６が施されて
いない部位が設けられている。基板の他方の面では肉厚
部分の銅層４０の一部に保護めっき４６が施されていな
い部位が設けられている。
【００２７】図３(d) は、基板の他方の面にのみエッチ
ングを施して薄厚に残っていた銅層４０ａをエッチング
して除去した状態である。このエッチング工程の際には
銅層４０の肉厚部分で保護めっき４６によって被覆され
ていない部分（銅層４０ｃ）もエッチングされるが、薄
肉部４０ａを除去する程度のエッチングであるから若干
肉厚が薄くなる程度となる。この薄肉部４０ａをエッチ
ングする工程では保護めっき４６によって被覆されてい
ない部位の銅層４０ｃがすべて溶解除去されないように
エッチングを制御する必要がある。このエッチング条件
であれば基板の両面に対してエッチングすることも可能
である。
ングを施して薄厚に残っていた銅層４０ａをエッチング
して除去した状態である。このエッチング工程の際には
銅層４０の肉厚部分で保護めっき４６によって被覆され
ていない部分（銅層４０ｃ）もエッチングされるが、薄
肉部４０ａを除去する程度のエッチングであるから若干
肉厚が薄くなる程度となる。この薄肉部４０ａをエッチ
ングする工程では保護めっき４６によって被覆されてい
ない部位の銅層４０ｃがすべて溶解除去されないように
エッチングを制御する必要がある。このエッチング条件
であれば基板の両面に対してエッチングすることも可能
である。
【００２８】次に、基板の一方の面にソルダーレジスト
４８を塗布し、ボンディング部等の所要部位を除いてソ
ルダーレジスト４８で被覆し（図３(e))、基板の他方の
面にソルダーレジスト４８を塗布してランド等の所要部
位を除いてソルダーレジスト４８で被覆して回路基板１
０を得る（図３(f))。得られた回路基板１０は基板に形
成したボンディング部、ランド等を含む配線パターン１
４が貫通孔２２の内壁面に形成した導体部を介して電気
的に接続されたものとなる。本実施形態の製造方法によ
って得られた回路基板１０は、ソルダーレジスト４８に
より被覆された銅層４０がソルダーレジスト４８と直接
接する部位を有することからソルダーレジスト４８と配
線パターン（導体部）との密着性が良好な回路基板とな
る。また、前述した実施形態と同様にボンディング部等
のソルダーレジスト４８から露出する導体部については
側面部分まで保護めっき４６によって被覆されたものと
して提供される。
４８を塗布し、ボンディング部等の所要部位を除いてソ
ルダーレジスト４８で被覆し（図３(e))、基板の他方の
面にソルダーレジスト４８を塗布してランド等の所要部
位を除いてソルダーレジスト４８で被覆して回路基板１
０を得る（図３(f))。得られた回路基板１０は基板に形
成したボンディング部、ランド等を含む配線パターン１
４が貫通孔２２の内壁面に形成した導体部を介して電気
的に接続されたものとなる。本実施形態の製造方法によ
って得られた回路基板１０は、ソルダーレジスト４８に
より被覆された銅層４０がソルダーレジスト４８と直接
接する部位を有することからソルダーレジスト４８と配
線パターン（導体部）との密着性が良好な回路基板とな
る。また、前述した実施形態と同様にボンディング部等
のソルダーレジスト４８から露出する導体部については
側面部分まで保護めっき４６によって被覆されたものと
して提供される。
【００２９】
【発明の効果】本発明に係る回路基板の製造方法によれ
ば、上述したように、配線パターンの側面部分で銅層が
露出することが防止でき、これによって回路基板として
の信頼性、耐久性を向上させることができる。また、銅
箔付き基板の銅箔を電解銅めっきの下地として配線パタ
ーンが形成されることにより、基板と配線パターンとの
密着性が向上し、配線パターンの剥離を防止して、微細
なパターンに形成することを可能にする。また、基板の
保護膜と配線パターン（導体部）との密着性を向上さ
せ、回路基板の信頼性を向上させることができる。
ば、上述したように、配線パターンの側面部分で銅層が
露出することが防止でき、これによって回路基板として
の信頼性、耐久性を向上させることができる。また、銅
箔付き基板の銅箔を電解銅めっきの下地として配線パタ
ーンが形成されることにより、基板と配線パターンとの
密着性が向上し、配線パターンの剥離を防止して、微細
なパターンに形成することを可能にする。また、基板の
保護膜と配線パターン（導体部）との密着性を向上さ
せ、回路基板の信頼性を向上させることができる。
【図１】本発明に係る回路基板の製造方法の一実施形態
を示す説明図である。
を示す説明図である。
【図２】本発明に係る回路基板の製造方法の一実施形態
を示す説明図である。
を示す説明図である。
【図３】本発明に係る回路基板の製造方法の他の実施形
態を示す説明図である。
態を示す説明図である。
【図４】回路基板に半導体素子を搭載した状態の断面図
である。
である。
【図５】回路基板の製造方法の従来例を示す説明図であ
る。
る。
【図６】配線パターンのボンディング部を示す説明図で
ある。
ある。
１０ 回路基板 １２ 絶縁基板 ２０ 銅箔付き基板 ２１ 銅箔 ２２ 貫通孔 ２８ 電解銅めっき層 ３０ 金めっき層 ３２ ソルダーレジスト ３８ 銅めっき層 ４０ 銅層 ４０ａ 薄肉部 ４０ｂ 銅層の側面部 ４０ｃ 銅層 ４２ レジストパターン ４４ めっき用レジストパターン ４６ 保護めっき ４８ ソルダーレジスト
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１０年１２月２１日（１９９８．１２．
２１）
２１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
Claims (6)
- 【請求項１】 絶縁基板の両面に銅層が設けられ、絶縁
基板を厚さ方向に貫通して設けられた貫通孔を介して前
記両面の銅層が電気的に接続された銅張り基板に、前記
両面の銅層をエッチングして配線パターンを形成するた
めの第１のレジストパターンを銅張り基板の両面に形成
して、 銅張り基板の一方の面は、前記第１のレジストパターン
をマスクとして該マスクから露出する銅層をエッチング
して配線パターンを形成し、 他方の面は、前記第１のレジストパターンをマスクとし
て該マスクから露出する銅層を、第１のレジストパター
ンにより被覆された部位の銅層よりも厚さが薄くなるよ
うにエッチングして薄肉部に形成し、 前記第１のレジストパターンを除去した後、 前記銅張り基板の一方の面に形成した配線パターンの保
護めっきを施す部位と他方の面の前記薄肉部を除く部位
の銅層に保護めっきを施すための第２のレジストパター
ンを前記銅張り基板の両面に形成し、 前記銅張り基板の他方の面に形成された銅層をめっき給
電層として、前記第２のレジストパターンをマスクとし
て該マスクから露出する前記配線パターンの保護めっき
を施す部位と薄肉部を除く部位の銅層に保護めっきを施
して保護めっき被膜を被覆し、 前記第２のレジストパターンを除去した後、 前記銅張り基板の一方の面の少なくとも保護めっきが施
されていない部位に保護膜を被覆し、 該保護膜および前記保護めっき被膜をマスクとして該マ
スクから露出する前記薄肉部をエッチングにより除去し
て銅張り基板の他方の面に配線パターンを形成すること
を特徴とする回路基板の製造方法。 - 【請求項２】 請求項１記載の回路基板の製造方法にお
いて、前記銅張り基板の一方の面の少なくとも保護めっ
きが施されていない部位に保護膜を被覆し、該保護膜お
よび前記保護めっき被膜をマスクとして該マスクから露
出する前記薄肉部をエッチングにより除去して銅張り基
板の他方の面に配線パターンを形成する工程に代えて、 前記保護めっき被膜をマスクとして該マスクから露出す
る前記薄肉部をエッチングにより除去して銅張り基板の
他方の面に配線パターンを形成した後、 銅張り基板の両面の少なくとも保護めっき被膜が被覆さ
れていない部位に保護膜を被覆することを特徴とする回
路基板の製造方法。 - 【請求項３】 前記銅張り基板の他方の面に形成する第
２のレジストパターンを、前記薄肉部を除く部位の銅層
を第２のレジストパターンの境界部分が被覆するように
形成することを特徴とする請求項１または２記載の回路
基板の製造方法。 - 【請求項４】 前記保護めっきを、半導体素子と電気的
に接続される配線パターンのボンディング部及び配線パ
ターンの外部接続端子を接合する部位に施すことを特徴
とする請求項１、２または３記載の回路基板の製造方
法。 - 【請求項５】 前記保護めっき被膜を、ニッケルめっき
層の表面に金めっき層を形成することを特徴とする請求
項１、２、３または４記載の回路基板の製造方法。 - 【請求項６】 前記銅張り基板の一方の面が半導体素子
を搭載する側の面であり、他方の面が外部接続端子を接
合する側の面であることを特徴とする請求項１、２、
３、４または５記載の回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28387998A JP2000114412A (ja) | 1998-10-06 | 1998-10-06 | 回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28387998A JP2000114412A (ja) | 1998-10-06 | 1998-10-06 | 回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000114412A true JP2000114412A (ja) | 2000-04-21 |
Family
ID=17671370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28387998A Pending JP2000114412A (ja) | 1998-10-06 | 1998-10-06 | 回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000114412A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005142312A (ja) * | 2003-11-06 | 2005-06-02 | Renesas Technology Corp | 半導体装置およびその製造方法ならびに配線基板の製造方法 |
| KR100661713B1 (ko) | 2005-05-12 | 2006-12-26 | 가부시키가이샤 마루와세이사쿠쇼 | 프린트 기판의 제조방법 |
| US7226807B2 (en) | 2005-04-01 | 2007-06-05 | Shinko Electric Industries Co., Ltd. | Method of production of circuit board utilizing electroplating |
| US7347949B2 (en) | 2004-07-23 | 2008-03-25 | Shinko Electric Industries, Co., Ltd. | Method of manufacturing a wiring board by utilizing electro plating |
| JP2009105444A (ja) * | 2009-02-06 | 2009-05-14 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP2009123719A (ja) * | 2006-11-08 | 2009-06-04 | Sanyo Electric Co Ltd | 素子搭載用基板およびその製造方法、半導体モジュールならびに携帯機器 |
-
1998
- 1998-10-06 JP JP28387998A patent/JP2000114412A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005142312A (ja) * | 2003-11-06 | 2005-06-02 | Renesas Technology Corp | 半導体装置およびその製造方法ならびに配線基板の製造方法 |
| US7347949B2 (en) | 2004-07-23 | 2008-03-25 | Shinko Electric Industries, Co., Ltd. | Method of manufacturing a wiring board by utilizing electro plating |
| EP1951012A1 (en) | 2004-07-23 | 2008-07-30 | Shinko Electric Industries Co., Ltd. | Method of manufacturing a wiring board including electroplating |
| KR101068539B1 (ko) | 2004-07-23 | 2011-09-30 | 신꼬오덴기 고교 가부시키가이샤 | 전해 도금을 이용한 배선 기판의 제조 방법 |
| US8043514B2 (en) | 2004-07-23 | 2011-10-25 | Shinko Electric Industries Co., Ltd. | Method of manufacturing a wiring board by utilizing electro plating |
| US7226807B2 (en) | 2005-04-01 | 2007-06-05 | Shinko Electric Industries Co., Ltd. | Method of production of circuit board utilizing electroplating |
| KR100661713B1 (ko) | 2005-05-12 | 2006-12-26 | 가부시키가이샤 마루와세이사쿠쇼 | 프린트 기판의 제조방법 |
| JP2009123719A (ja) * | 2006-11-08 | 2009-06-04 | Sanyo Electric Co Ltd | 素子搭載用基板およびその製造方法、半導体モジュールならびに携帯機器 |
| JP4498404B2 (ja) * | 2006-11-08 | 2010-07-07 | 三洋電機株式会社 | 素子搭載用基板およびその製造方法、半導体モジュールならびに携帯機器 |
| JP2010157757A (ja) * | 2006-11-08 | 2010-07-15 | Sanyo Electric Co Ltd | 素子搭載用基板、半導体モジュールおよび携帯機器 |
| JP2009105444A (ja) * | 2009-02-06 | 2009-05-14 | Renesas Technology Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6501168B1 (en) | Substrate for an integrated circuit package | |
| US5081562A (en) | Circuit board with high heat dissipations characteristic | |
| JP2006287034A (ja) | 電解めっきを利用した配線基板の製造方法 | |
| JP2004193549A (ja) | メッキ引込線なしにメッキされたパッケージ基板およびその製造方法 | |
| US5858816A (en) | Method for producing circuit board, for semiconductor package, having cavity for accommodating semiconductor element | |
| JP2000307031A (ja) | 両面電気相互接続フレキシブル回路 | |
| KR101068539B1 (ko) | 전해 도금을 이용한 배선 기판의 제조 방법 | |
| US6801438B1 (en) | Electrical circuit and method of formation | |
| JP3855320B2 (ja) | 半導体装置用基板の製造方法及び半導体装置の製造方法 | |
| US6248612B1 (en) | Method for making a substrate for an integrated circuit package | |
| JP2000114412A (ja) | 回路基板の製造方法 | |
| JP3650500B2 (ja) | 回路基板およびその製造方法 | |
| JP2005197648A (ja) | 電解めっきを利用した配線基板の製造方法 | |
| JP2005079129A (ja) | プラスチックパッケージ及びその製造方法 | |
| JP2003249743A (ja) | 配線基板及びその製造方法、半導体装置並びに電子機器 | |
| KR100694668B1 (ko) | 도금 인입선 없는 패키지 기판 제조방법 | |
| JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
| JP4359990B2 (ja) | フィルムキャリアの製造方法 | |
| JP3812006B2 (ja) | 多層プリント配線板の製造方法 | |
| JPH057071A (ja) | 面実装用多層型配線板 | |
| JP2001068807A (ja) | 配線基板及び配線基板の製造方法 | |
| JP2002026174A (ja) | 回路基板の製造方法 | |
| JP4591098B2 (ja) | 半導体素子搭載用基板の製造方法 | |
| JP2001244628A (ja) | 配線基板および配線基板の製造方法 | |
| JPH0795556B2 (ja) | テープキャリアの製造方法 |