JP2001068807A - 配線基板及び配線基板の製造方法 - Google Patents

配線基板及び配線基板の製造方法

Info

Publication number
JP2001068807A
JP2001068807A JP24099899A JP24099899A JP2001068807A JP 2001068807 A JP2001068807 A JP 2001068807A JP 24099899 A JP24099899 A JP 24099899A JP 24099899 A JP24099899 A JP 24099899A JP 2001068807 A JP2001068807 A JP 2001068807A
Authority
JP
Japan
Prior art keywords
hole
wiring pattern
layer
wiring
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24099899A
Other languages
English (en)
Inventor
Toshinori Koyama
利徳 小山
Naohiro Mashino
直寛 真篠
Noriyoshi Shimizu
規良 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP24099899A priority Critical patent/JP2001068807A/ja
Publication of JP2001068807A publication Critical patent/JP2001068807A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 コア基板を用いた配線基板の配線パターンを
微細に形成可能とし、半導体素子の多ピン化、小型化に
対応可能にする。 【解決手段】 両面に電気的絶縁層20aを被覆したコ
ア基板10に貫通孔14を形成し、該貫通孔14の内面
及び前記電気的絶縁層20aの表面に導体層を形成し、
該導体層をエッチングして電気的絶縁層20aの表面に
配線パターン40を形成した後、該配線パターン40を
形成したコア基板10の両面に電気的絶縁性材を被着形
成して、前記貫通孔を電気的絶縁性材により充填すると
ともに、前記配線パターン40の上層に電気的絶縁層2
0bを形成し、該電気的絶縁層20bに前記配線パター
ン40が底面に露出するビア穴42を形成し、該ビア穴
の内面及び前記電気的絶縁層の表面に導体層44を形成
し、該導体層44をエッチングして、前記ビア穴42の
内面に導体層が被着されて形成されたビア50を介して
前記配線パターン40と電気的に接続する次層の配線パ
ターン48を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はコア基板の両面にビ
ルドアップ法により配線層を積層して形成する配線基板
の製造方法に関する。
【0002】
【従来の技術】コア基板の両面に配線層を積層して形成
する配線基板の製造方法として、図9、9に示す方法が
知られている。図9はコア基板に貫通孔を形成し、貫通
孔の内面に形成した導体層を介してコア基板の両面に形
成される配線パターンを電気的に接続する方法を示す。
図9(a)はコア基板10の両面に銅箔12を被着した両
面銅張り積層板である。図9(b)はこの両面銅張り積層
板にドリル加工等により貫通孔14を形成した状態であ
る。図9(c)は、次に、めっきにより貫通孔14の内面
に導体層16を形成した状態である。このめっき工程で
は、無電解銅めっきを施して貫通孔14の内面に薄い導
体層を形成し、この導体層をめっき給電層として電解め
っきを施すことにより所定の厚さの導体層16を形成す
る。したがって、このめっき工程により、コア基板10
の表面の導体層16aは両面銅張り積層板による銅箔と
導体層16とを合わせた厚さになる。
【0003】図9(d)は、コア基板10の両面の導体層
16aをエッチングして所定パターンの配線パターン1
8を形成した状態を示す。配線パターン18の上にさら
に配線層を形成する場合は、図9(e)に示すように、配
線パターン18を形成した面にポリイミド等の電気的絶
縁性材を用いて電気的絶縁層20を形成し、電気的絶縁
層20にビア穴を形成し、無電解銅めっき及び電解銅め
っき等により電気的絶縁層20の表面に導体層を形成
し、導体層をエッチングして次層の配線パターン22を
形成することができる。下層の配線パターン18と上層
の配線パターン22とはビア24を介して電気的に接続
される。このように、電気的絶縁層20を積層しながら
層間で配線パターンを電気的に接続して配線層を積層す
る方法は通常のビルドアップ法によるものである。
【0004】図10は、層間の配線パターンを電気的に
接続するビアを貫通孔14の直上に形成する従来方法を
示す。図10(a)は、まず両面銅張り積層板から銅箔を
溶解して除去した後、貫通孔14を形成した状態であ
る。次いで、めっきにより貫通孔14の内面に導体層1
6を形成し(図10(b))、貫通孔14を樹脂材26に
よって充填する(図10(c))。次に、めっきを施して
樹脂材26の端面上及びコア基板10の表面に導体層2
8を形成する(図10(d))。この導体層28は貫通孔
14の直上に形成するビアの底面で導体層28を露出さ
せるために設ける。次いで、導体層28をエッチングし
て配線パターン30を形成し(図10(e))、コア基板1
0の表面に電気的絶縁層20を形成し(図10(f))、貫
通孔14の直上にビア穴を形成し、ビア穴の内面に導体
層を形成し、導体層をエッチングすることによって次層
の配線パターン22を形成する。
【0005】
【発明が解決しようとする課題】コア基板を用いた配線
基板では、半導体素子の多ピン化、小型化とともに配線
パターンを高密度に配置するため、配線パターンを微細
に形成することが求められる。しかしながら、上述した
製造方法の場合は、貫通孔14の内面に導体層16を形
成するためのめっきを施した際に配線パターンを形成す
る導体層16a、28の厚さが厚くなって、配線パター
ンを微細に形成しにくくなるという問題がある。導体層
をエッチングして配線パターンを形成する場合は導体層
が薄いほど微細にパターンを形成することができるから
である。図9に示す導体層16aは銅箔12の表面にめ
っきを施すことによって肉厚になり、図10に示す導体
層28は導体層26の表面にさらにめっきを施すことに
よって導体層の厚さが厚くなる。
【0006】配線パターンを形成する導体層の厚さが厚
くなることから微細に配線パターンを形成することがで
きないという問題を解消する方法としては、上述した図
10(a)に示すように、両面銅張り積層板からまず銅箔
12を溶解して除去した基板をコア基板10に使用して
導体層を形成する方法もある。銅箔12を除去したコア
基板10にめっきを施すことによって薄い導体層が形成
し、この導体層をエッチングすることによって微細に配
線パターンを形成しようとするものである。しかしなが
ら、両面銅張り積層板から銅箔を溶解除去したコア基板
10の表面は粗面となるため、このコア基板10の表面
にめっき等によって形成した導体層をエッチングして形
成した配線パターンは精度の高いパターン形状に形成で
きないという問題と、配線パターンの信号伝送特性の点
で問題がある。
【0007】また、図10に示した貫通孔14の直上に
ビアを形成する配線基板の製造方法では、配線パターン
の微細化がしにくいという問題とあわせて、貫通孔の直
上にビアを形成するために製造工程が複雑になるという
問題点がある。本発明はこれらの問題点を解消すべくな
されたものであり、その目的とするところは、コア基板
の両面にビルドアップ法によって配線層を積層して形成
する配線基板の製造方法において、配線パターンをさら
に微細に形成することができ、また、貫通孔の直上にビ
アを形成して層間で配線パターンを電気的に接続するこ
とが容易に可能となる配線基板の製造方法を提供するに
ある。
【0008】
【課題を解決するための手段】上記目的を達成するた
め、本発明は次の構成を備える。すなわち、コア基板の
両面に配線層が形成され、コア基板に形成された貫通孔
の内面に被着された導体層を介してコア基板の両面の配
線層が電気的に接続された配線基板において、配線パタ
ーンが形成された前記コア基板を被覆する電気的絶縁層
に、前記貫通孔が配置された位置と同一の位置に、貫通
孔の内径寸法よりも大径に形成され、貫通孔の周縁に形
成された前記配線パターンが底面に露出するビア穴が形
成され、該ビア穴の内面に導体層が被着されて形成され
たビアを介して、前記配線パターンと次層の配線パター
ンとが電気的に接続されていることを特徴とする。ま
た、前記コア基板の両面に配線層が形成され、コア基板
に形成された貫通孔の内面に被着された導体層を介して
コア基板の両面の配線層が電気的に接続された配線基板
において、前記コア基板を被覆する電気的絶縁層に、前
記貫通孔の周縁に形成された前記配線パターンが底面に
露出する平面形状がリング形のビア穴が形成され、該ビ
ア穴の内面に導体層が被着されて形成されたビアを介し
て、前記配線パターンと次層の配線パターンとが電気的
に接続されていることを特徴とする。
【0009】また、配線基板の製造方法において、両面
に電気的絶縁層を被覆したコア基板に貫通孔を形成し、
該貫通孔の内面及び前記電気的絶縁層の表面に導体層を
形成し、該導体層をエッチングして電気的絶縁層の表面
に配線パターンを形成した後、該配線パターンを形成し
たコア基板の両面に電気的絶縁性材を被着形成して、前
記貫通孔を電気的絶縁性材により充填するとともに、前
記配線パターンの上層に電気的絶縁層を形成し、該電気
的絶縁層に前記配線パターンが底面に露出するビア穴を
形成し、該ビア穴の内面及び前記電気的絶縁層の表面に
導体層を形成し、該導体層をエッチングして、前記ビア
穴の内面に導体層が被着されて形成されたビアを介して
前記配線パターンと電気的に接続する次層の配線パター
ンを形成することを特徴とする。また、前記電気的絶縁
層に配線パターンが底面に露出するビア穴を形成する際
に、貫通孔が配置された位置と同一の位置に、貫通孔の
内径寸法よりも大径に形成され、貫通孔の周縁に形成さ
れた前記配線パターンが底面に露出するビア穴を形成
し、該ビア穴の内面及び前記電気的絶縁層の表面に導体
層を形成することを特徴とする。また、前記電気的絶縁
層に配線パターンが底面に露出するビア穴を形成する際
に、貫通孔の周縁に形成された配線パターンが底面に露
出する平面形状がリング形のビア穴を形成し、該ビア穴
の内面及び前記電気的絶縁層の表面に導体層を形成する
ことを特徴とする。
【0010】また、配線基板の製造方法において、コア
基板に貫通孔を形成し、該貫通孔の内面及び前記コア基
板の表面に導体層を形成し、該導体層をエッチングして
前記コア基板の表面に配線パターンを形成した後、該配
線パターンを形成したコア基板の両面に電気的絶縁性材
を被着形成して、前記貫通孔を電気的絶縁性材により充
填するとともに、前記配線パターンの上層に電気的絶縁
層を形成し、該電気的絶縁層に前記配線パターンが底面
に露出するビア穴を形成し、該ビア穴の内面及び前記電
気的絶縁層の表面に導体層を形成し、該導体層をエッチ
ングして、前記ビア穴の内面に導体層が被着されて形成
されたビアを介して、前記配線パターンと電気的に接続
する次層の配線パターンを形成することを特徴とする。
また、前記電気的絶縁層に配線パターンが底面に露出す
るビア穴を形成する際に、貫通孔が配置された位置と同
一の位置に、貫通孔の内径寸法よりも大径に形成され、
貫通孔の周縁に形成された前記配線パターンが底面に露
出するビア穴を形成し、該ビア穴の内面及び前記電気的
絶縁層の表面に導体層を形成することを特徴とする。ま
た、前記電気的絶縁層に配線パターンが底面に露出する
ビア穴を形成する際に、貫通孔の周縁に形成された配線
パターンが底面に露出する平面形状がリング形のビア穴
を形成し、該ビア穴の内面及び前記電気的絶縁層の表面
に導体層を形成することを特徴とする。また、前記コア
基板として、両面銅張り積層板の両面の銅箔を除去した
基板を用いることを特徴とする。
【0011】
【発明の実施の形態】以下、本発明の好適な実施形態を
添付図面に基づいて詳細に説明する。図1、2は本発明
に係る配線基板の製造方法の一実施形態を示す説明図で
ある。図1はコア基板に使用するガラス・エポキシ基板
やBT(ビスマレイミド トリアジン)基板等の両面銅
張り積層板を示す。両面銅張り積層板はコア基板10の
両面に銅箔12を被着してなる。本実施形態では、ま
ず、この両面銅張り積層板の両面の銅箔12を化学的に
エッチングして除去し、コア基板10のみの基板を形成
する(図1(a))。
【0012】次にこのコア基板10の両面を電気的絶縁
層20aによって被覆する(図1(c))。この電気的絶
縁層20aはコア基板10の両面にビルドアップ法によ
って配線層を形成する際に使用する電気的絶縁層と同じ
材料を用いればよい。電気的絶縁層はポリイミド等の電
気的絶縁性を有する樹脂材を用いて形成したフィルムを
接着する方法、電気的絶縁性を有する樹脂材をコーティ
ングする方法等によって形成することができる。
【0013】次に、電気的絶縁層20aによって両面が
被覆されたコア基板にドリル加工等によって貫通孔14
を形成し(図1(d))、無電解銅めっき及び電解銅めっ
きを施して、貫通孔14の内面と電気的絶縁層20aの
表面に導体層16を形成する(図1(e))。このめっき工
程は貫通孔14の内壁面に導体層を形成することによっ
てコア基板10の両面の配線パターンを電気的に接続す
ることと、電気的絶縁層20aの表面に所要の配線パタ
ーン40を形成するための導体層を形成することを目的
としている。したがって、導体層16は微細に配線パタ
ーン40が形成できるよう、厚さを薄く形成する。
【0014】導体層16を形成するための無電解銅めっ
きは電解銅めっきのためのめっき給電層を形成するため
のものであって、スパッタリング等の他の方法によって
形成してもよい。そして、無電解銅めっき層をめっき給
電層として導体層16を形成する場合は配線パターン4
0を形成することを考慮して導体層16が所定の厚さに
なるように制御する。本実施形態の導体層16の厚さは
10μm程度である。図1(f)は、導体層16を所定パ
ターンにエッチングして電気的絶縁層20aの表面に配
線パターン40を形成した状態である。
【0015】なお、貫通孔14での電気的導通を確実に
するため貫通孔14の内面に設ける導体層16の厚さを
厚くする場合には、無電解銅めっきと電解銅めっきを薄
く施した後、貫通孔14を露出させて電気的絶縁層20
aの表面をレジストで被覆し、貫通孔14の内面のみさ
らに電解銅めっきを施して所要の厚さに導体層16を形
成することも可能である。
【0016】本実施形態の配線基板の製造方法でひとつ
の特徴的な構成は、上述したように、コア基板10の両
面に電気的絶縁層20aを被着形成した後に、貫通孔1
4を形成し、貫通孔14をコア基板10とその両面に被
着した電気的絶縁層20aとに貫通させて設けたことに
ある。これは、貫通孔14の端面と同一面上に形成する
配線パターン40を電気的絶縁層20aの表面に形成す
ることを意図したものである。配線パターン40を電気
的絶縁層20aの表面に形成するということは、ビルド
アップ法によって配線層を形成することと同一条件で配
線パターンを形成できるということであり、銅箔12を
除去したコア基板10の粗面となっている表面に配線パ
ターンを形成することがないことから、きわめて微細な
パターンで配線パターンを形成することが可能になる。
【0017】いいかえれば、コア基板10の両面にポリ
イミド等の樹脂材を用いて電気的絶縁層20aを形成
し、この電気的絶縁層20aの表面に配線パターン40
を形成したことによって配線基板のすべての層に形成さ
れる配線パターンが従来のコア基板の両面にビルドアッ
プ法によって積層して形成した配線パターンと同様な微
細パターンに形成できるということである。
【0018】図2は図1(f)で形成した配線パターン4
0に電気的絶縁層を積層し、ビアを介して隣接層の配線
パターンを電気的に接続して積層する方法を示す。図2
(a)は第1層目の電気的絶縁層20aの表面に第2層目
の電気的絶縁層20bを形成した状態を示す。2層目の
電気的絶縁層20bも1層目の電気的絶縁層20aと同
様にポリイミド等の電気的絶縁性を有する樹脂材を用い
て形成する。この第2層目の電気的絶縁層20bを形成
する工程で特徴的な点は、電気的絶縁層20bによって
第1層目の電気的絶縁層20aと配線パターン40とを
被覆する際に、同時に貫通孔14も電気的絶縁層20b
によって充填することである。図2(a)は貫通孔14が
電気的絶縁性材によって充填されていることを示す。
【0019】ビルドアップ法により配線層を積層して形
成する際にはポリイミド等の樹脂材をコーティングする
方法、接着性を有する樹脂フィルムを貼着する方法が一
般に行われるが、貫通孔14を樹脂材によって穴埋めす
るように積層する方法には接着性を有する樹脂フィルム
を真空中で貼り合わせる方法が有効である。真空中で貼
り合わせるのは、樹脂フィルムを貼り合わせた際に貫通
孔14にボイドが残留しないようにするためである。貫
通孔14の長さは0.3mm程度であり、樹脂フィルム
を貼り合わせる方法によって容易に貫通孔14を樹脂材
によって穴埋めすることができる。このように配線層を
積層する工程で形成する電気的絶縁層20を利用して貫
通孔14を穴埋めする方法は、図10(c)に示すような
穴埋め用の樹脂材26を使用する必要がないという利点
がある。
【0020】図2(b)は第2層目の電気的絶縁層20b
にビア穴42を形成する工程を示す。ビア穴42は第1
層目の配線パターン40と第2層目の電気的絶縁層20
bの表面に形成する配線パターンとを電気的に接続する
ためのものである。図2(b)では貫通孔14とは偏位し
た位置に形成したビア穴42と、貫通孔14の直上に形
成したビア穴42aとを示す。ビア穴42は電気的絶縁
層20bにレーザ光を照射することによって形成するこ
とができる。貫通孔14とは偏位した位置に形成するビ
ア穴42は従来のビルドアップ法によるビア穴と同様に
下層の配線パターン40の所定位置に位置合わせして、
底面に配線パターン40が露出する開口穴に形成するも
のである。
【0021】これに対して、貫通孔14の直上に形成す
るビア穴42aは本実施形態で特有の形成方法であっ
て、ビア穴42aの底面の径を貫通孔14の孔径よりも
大きく設定し、貫通孔14の内面の導体層16と電気的
に接続して貫通孔14の端面の周囲に形成されている配
線パターン40がビア穴42aの底面で露出するように
形成する。上述したように、本実施形態の半導体装置の
製造工程では、貫通孔14の内面に導体層16を形成し
た後、貫通孔14の内部は電気的絶縁層20bを形成す
る際に樹脂材によって充填される。したがって、貫通孔
14の孔内の端面上には配線パターン40が形成され
ず、貫通孔14の端面の周囲に配線パターン40がラン
ド状に形成されることになる。貫通孔14の直上に形成
するビア穴42aの底面の径寸法を貫通孔14の孔径よ
りも大きくするのは貫通孔14の端面の周囲に形成され
ている配線パターン40と第2層の配線パターンとを電
気的に接続できるようにするためである。
【0022】図2(c)は第2層目の配線パターンを形成
するため、電気的絶縁層20bの表面に導体層44を形
成した状態を示す。導体層44は導体層16を形成した
方法と同様に、無電解銅めっき及び電解銅めっきによっ
て形成することができる。図2(c)は導体層44によっ
て電気的絶縁層20bの表面とビア穴42、42aの内
面が被覆された状態を示す。図2(d)は導体層44をエ
ッチングして配線パターンを形成するためのレジストパ
ターン46を形成した状態を示す。レジストパターン4
6は導体層44のうち配線パターン48として残す部位
を被覆するように形成している。
【0023】図2(e)はレジストパターン46をマスク
として導体層44をエッチングし、導体層44の露出し
ている部位を溶解除去し、2層目の配線パターン48を
形成した状態を示す。1層目の配線パターン40と2層
目の配線パターン48とがビア50、50aを介して電
気的に接続されている。とくに、ビア50aは貫通孔1
4の直上に配置されて層間の配線パターンを電気的に接
続する点が特徴的である。
【0024】なお、上記製造工程では、導体層44を所
定の厚さに形成し、導体層44をエッチングして配線パ
ターン48を形成したが、配線パターン48を形成する
方法はこの方法に限るものではない。図3に他の方法の
例を示す。図3(a)は第2層目の電気的絶縁層20bに
ビア穴42、42aを形成した後の工程で、電気的絶縁
層20bの表面に薄く導体層52を形成し、さらにレジ
ストパターン54を形成した状態を示す。導体層52は
後工程で電解銅めっきを施すためのめっき給電層として
使用するもので、たとえば無電解銅めっきによって形成
する。レジストパターン54は第2層の配線パターン4
8として形成する部位を露出させたパターンに形成す
る。図2(d)に示したレジストパターン46は配線パタ
ーン48として形成する部位を被覆している。
【0025】次に、導体層52をめっき給電層として電
解銅めっきを施し、導体層52の露出している部分に導
体層56を積み上げる。この導体層56は配線パターン
48として所要の厚さに形成するものである。図3(c)
は、レジストパターン54を溶解して除去した状態であ
る。この状態で化学的にエッチングすることにより、導
体層52の露出している部分が溶解されて除去され、導
体層56が形成された部位のみが残る。導体層52は導
体層56にくらべてはるかに薄いため、導体層56をレ
ジスト等で保護することなく、導体層52の露出部分を
エッチングにより除去することができる。
【0026】電気的絶縁層20bの表面に導体層56を
形成した部位が残ることにより、図3(d)に示すよう
に、電気的絶縁層20bの表面に配線パターン48が形
成される。なお、配線パターン48を微視的にみれば導
体層52と導体層56の2層構造となっている。ビア5
0、50aによって第1層の配線パターン40と第2層
の配線パターン48とが電気的に接続されていることは
上記実施形態と同様である。
【0027】図4は本実施形態の製造方法で特徴的な構
成である貫通孔14の直上にビア50aを形成した構成
を拡大して示す。ビア50aの底面の径Bが貫通孔14
の孔径Aよりも大径に形成されることによって貫通孔1
4の端面に形成された配線パターン40と電気的に接続
されている。ビア50aの底面の径寸法は配線パターン
40と一定の接触面積が得られるように設定すればよ
い。なお、本実施形態の例では貫通孔14の孔径Aが
0.1mm、ビア50aの底面の径Bが0.15mm、
ビア50aの開口径Cが0.2mmである。
【0028】このように、貫通孔14の直上にビア50
aを配置する構成は、配線パターンを設計する際に、貫
通孔14の配置位置に関わらずビアを配置することが可
能になることから、より高密度に配線パターンを配置す
ることが可能になる。また、貫通孔14と同一の位置に
ビアを配置する場合、貫通孔14の端面に導体層を形成
する必要がなくなり、貫通孔14に穴埋め用の樹脂材を
充填し、その樹脂材の端面にめっき等で導体層を形成す
る必要もなくなる。このことは、配線基板に配線層を形
成するどの工程でもビルドアップ法による配線層の形成
方法が利用でき、より微細に配線パターンを形成できる
ことを意味する。
【0029】図5は上記実施形態と同様に貫通孔14の
直上にビア50aを形成する他の例を示す。図5(a)は
コア基板10に貫通孔14を形成した状態であり、図5
(b)は貫通孔14の内面とコア基板10の表面に導体層
を形成して配線パターン40を形成した状態である。図
5(c)はコア基板10の両面から電気的絶縁性を有する
樹脂フィルムを貼り合わせ、貫通孔14を樹脂材によっ
て充填するとともにコア基板10の両面に電気的絶縁層
20を形成した状態を示す。このコア基板10の両面に
電気的絶縁層20を形成する方法は上記実施形態の方法
と同様である。図5(d)は、次に電気的絶縁層20にビ
ア穴42aを形成した状態で、上記実施形態と同様に貫
通孔14の直上に貫通孔14の孔径よりも底面の径寸法
が大径のビア穴42aを形成した状態である。ビア穴4
2aを形成した後、次層の配線パターンを形成する方法
は上記実施形態と同様の方法による。
【0030】この図5に示す配線基板の製造方法は、コ
ア基板10に貫通孔14を形成する際に、コア基板10
の両面に事前に電気的絶縁層20を設けない点が前述し
た実施形態と異なっている。コア基板10の両面に電気
的絶縁層20を形成しないため、配線パターン40につ
いての微細化は限定されるが、貫通孔14の直上にビア
50aを形成する際に貫通孔14に樹脂材を充填する必
要がなく、ビア50aを容易に形成することができ、ま
た、配線層に形成する配線パターンをより高密度に形成
することができるという効果が得られる。
【0031】なお、図2(b)、図5(d)に示すように貫通
孔14の直上に貫通孔14よりも大径のビア穴42aを
形成する場合、ビア穴42aの穴径に合わせてレーザビ
ームを照射すると、貫通孔14の内側部分にもレーザ光
が進入するから貫通孔14に充填されている電気的絶縁
性材をエッチングしてしまい、図4に示す所要の形状の
ビア穴42aが形成されない場合が起こり得る。このよ
うな問題を回避する方法として、図6に示すように、貫
通孔14の周縁に形成された配線パターン40に沿って
平面形状がリング形のビア穴42bを形成する方法があ
る。図6(a)は貫通孔14を形成し、導体層16を形成
したコア基板10の両面に電気的絶縁層20を形成した
状態、図6(b)は電気的絶縁層20にレーザ光を照射し
てリング状のビア穴42bを形成した状態、図6(c)は
めっきによりビア穴42bの内面に導体層を形成して配
線パターン40と電気的に接続するビア50aを形成し
た状態を示す。
【0032】図7はレーザ光照射によって電気的絶縁層
20にリング形のビア穴42bを形成した状態の平面図
である。このように、リング状にビア穴42bを形成す
る方法による場合は、レーザ光が照射されるビア穴42
bの底面には必ず配線パターン40が位置するから、そ
れ以上レーザ光によって電気的絶縁層20がエッチング
されることはなく、所要の形状のビア穴42bを形成す
ることができるという利点がある。このようビア穴42
bをリング形に形成した場合でも、配線パターン40と
ビア50aとの電気的接続の信頼性はビア穴42bの底
面で貫通孔14の周縁に形成された配線パターン40と
ビア50aの導体層とが電気的に接続するから図4に示
す例と実質的には変わらない。また、ビア穴42bをリ
ング形に形成したことによってビア穴42bの内面に導
体層が形成しやすくなること、電気的絶縁層を積層した
際にビア穴42bにボイドが発生しにくくなるといった
利点がある。
【0033】図8は図2に示す実施形態の場合で、リン
グ状のビア穴42bを形成した例を示す。コア基板10
の両面に第1層目の電気的絶縁層20aを形成した後、
貫通孔14を形成し、配線パターン40を形成した後、
第2層目の電気的絶縁層20bを形成する。第2層目の
電気的絶縁層20bにレーザ光を照射してビア穴42b
を形成する際に、貫通孔14の周縁に形成された配線パ
ターン40に沿って平面形状がリング形のビア穴42b
を形成する。ビア穴42の内面及び電気的絶縁層20b
の表面にめっきにより導体層を形成し、導体層をエッチ
ングすることによりビア穴42bの内面に被着された導
体層によって形成されたビア50aによって下層の配線
パターン40と電気的に接続される次層の配線パターン
が形成される。
【0034】なお、電気的絶縁層20、20bにリング
形にビア穴42bを形成する方法としては、ビア穴42
bよりもビーム径の細いレーザ光を使用して、リング状
にレーザビームを移動させてビア穴42bを形成する方
法、イメージングマスク等を利用してリング形のビーム
プロファイルを形成して電気的絶縁層をリング状にエッ
チングする等の方法がある。
【0035】
【発明の効果】本発明に係る配線基板は、貫通孔と同一
の位置にビアを形成したことによって、貫通孔の配置に
関わらずビアを配置することが可能となり、配線基板に
形成する配線層をより高密度に形成することが可能にな
る。また、本発明に係る配線基板の製造方法によれば、
コア基板に形成する貫通孔と同一の位置に容易にビアを
形成することが可能になる。また、コア基板にあらかじ
め電気的絶縁層を形成して電気的絶縁層の表面に配線パ
ターンを形成する方法による場合は、コア基板の両面に
形成する配線層をきわめて微細なパターンに形成するこ
とが可能になる等の著効を奏する。
【図面の簡単な説明】
【図1】本発明に係る配線基板の製造方法の一実施形態
の工程を示す説明図である。
【図2】本発明に係る配線基板の製造方法の一実施形態
の工程を示す説明図である。
【図3】本発明に係る配線基板の製造方法の他の製造工
程を示す説明図である。
【図4】本発明における貫通孔とビアとの配置を拡大し
て示す断面図である。
【図5】本発明における配線基板の製造方法の他の実施
形態の工程を示す説明図である。
【図6】電気的絶縁層にリング形のビア穴を形成する方
法を示す説明図である。
【図7】電気的絶縁層に形成したリング形のビア穴の平
面図である。
【図8】図2に示す実施形態で電気的絶縁層にリング形
のビア孔を形成した状態を示す断面図である。
【図9】配線基板を製造する従来の方法を説明する説明
図である。
【図10】貫通孔の直上にビアを形成する従来方法を示
す説明図である。
【符号の説明】
10 コア基板 12 銅箔 14 貫通孔 16、16a 導体層 18、22、30 配線パターン 20、20a、20b 電気的絶縁層 22 配線パターン 24 ビア 26 樹脂材 26 導体層 28 導体層 40、48 配線パターン 42、42a、42b ビア穴 44 導体層 46 レジストパターン 50、50a ビア 52、56 導体層 54 レジストパターン
フロントページの続き (72)発明者 清水 規良 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 Fターム(参考) 5E317 AA24 BB02 BB03 BB12 CC32 CC33 CC44 CD05 CD25 CD27 CD32 GG14 GG16 5E346 AA06 AA12 AA16 AA29 AA42 AA43 BB11 BB15 CC09 CC10 CC32 CC53 CC55 DD02 DD03 DD25 DD32 DD33 EE31 FF07 FF15 FF22 GG07 GG08 GG15 GG17 GG22 GG27 HH25 HH26 HH33

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 コア基板の両面に配線層が形成され、コ
    ア基板に形成された貫通孔の内面に被着された導体層を
    介してコア基板の両面の配線層が電気的に接続された配
    線基板において、 配線パターンが形成された前記コア基板を被覆する電気
    的絶縁層に、前記貫通孔が配置された位置と同一の位置
    に、貫通孔の内径寸法よりも大径に形成され、貫通孔の
    周縁に形成された前記配線パターンが底面に露出するビ
    ア穴が形成され、該ビア穴の内面に導体層が被着されて
    形成されたビアを介して、前記配線パターンと次層の配
    線パターンとが電気的に接続されていることを特徴とす
    る配線基板。
  2. 【請求項2】 コア基板の両面に配線層が形成され、コ
    ア基板に形成された貫通孔の内面に被着された導体層を
    介してコア基板の両面の配線層が電気的に接続された配
    線基板において、 前記コア基板を被覆する電気的絶縁層に、前記貫通孔の
    周縁に形成された前記配線パターンが底面に露出する平
    面形状がリング形のビア穴が形成され、該ビア穴の内面
    に導体層が被着されて形成されたビアを介して、前記配
    線パターンと次層の配線パターンとが電気的に接続され
    ていることを特徴とする配線基板。
  3. 【請求項3】 両面に電気的絶縁層を被覆したコア基板
    に貫通孔を形成し、該貫通孔の内面及び前記電気的絶縁
    層の表面に導体層を形成し、該導体層をエッチングして
    電気的絶縁層の表面に配線パターンを形成した後、 該配線パターンを形成したコア基板の両面に電気的絶縁
    性材を被着形成して、前記貫通孔を電気的絶縁性材によ
    り充填するとともに、前記配線パターンの上層に電気的
    絶縁層を形成し、 該電気的絶縁層に前記配線パターンが底面に露出するビ
    ア穴を形成し、該ビア穴の内面及び前記電気的絶縁層の
    表面に導体層を形成し、 該導体層をエッチングして、前記ビア穴の内面に導体層
    が被着されて形成されたビアを介して前記配線パターン
    と電気的に接続する次層の配線パターンを形成すること
    を特徴とする配線基板の製造方法。
  4. 【請求項4】 電気的絶縁層に配線パターンが底面に露
    出するビア穴を形成する際に、貫通孔が配置された位置
    と同一の位置に、貫通孔の内径寸法よりも大径に形成さ
    れ、貫通孔の周縁に形成された前記配線パターンが底面
    に露出するビア穴を形成し、 該ビア穴の内面及び前記電気的絶縁層の表面に導体層を
    形成することを特徴とする請求項3記載の配線基板の製
    造方法。
  5. 【請求項5】 電気的絶縁層に配線パターンが底面に露
    出するビア穴を形成する際に、貫通孔の周縁に形成され
    た配線パターンが底面に露出する平面形状がリング形の
    ビア穴を形成し、 該ビア穴の内面及び前記電気的絶縁層の表面に導体層を
    形成することを特徴とする請求項3記載の配線基板の製
    造方法。
  6. 【請求項6】 コア基板に貫通孔を形成し、該貫通孔の
    内面及び前記コア基板の表面に導体層を形成し、該導体
    層をエッチングして前記コア基板の表面に配線パターン
    を形成した後、 該配線パターンを形成したコア基板の両面に電気的絶縁
    性材を被着形成して、前記貫通孔を電気的絶縁性材によ
    り充填するとともに、前記配線パターンの上層に電気的
    絶縁層を形成し、 該電気的絶縁層に前記配線パターンが底面に露出するビ
    ア穴を形成し、 該ビア穴の内面及び前記電気的絶縁層の表面に導体層を
    形成し、該導体層をエッチングして、前記ビア穴の内面
    に導体層が被着されて形成されたビアを介して、前記配
    線パターンと電気的に接続する次層の配線パターンを形
    成することを特徴とする配線基板の製造方法。
  7. 【請求項7】 電気的絶縁層に配線パターンが底面に露
    出するビア穴を形成する際に、貫通孔が配置された位置
    と同一の位置に、貫通孔の内径寸法よりも大径に形成さ
    れ、貫通孔の周縁に形成された前記配線パターンが底面
    に露出するビア穴を形成し、 該ビア穴の内面及び前記電気的絶縁層の表面に導体層を
    形成することを特徴とする請求項6記載の配線基板の製
    造方法。
  8. 【請求項8】 電気的絶縁層に配線パターンが底面に露
    出するビア穴を形成する際に、貫通孔の周縁に形成され
    た配線パターンが底面に露出する平面形状がリング形の
    ビア穴を形成し、 該ビア穴の内面及び前記電気的絶縁層の表面に導体層を
    形成することを特徴とする請求項6記載の配線基板の製
    造方法。
  9. 【請求項9】 両面銅張り積層板の両面の銅箔を除去し
    た基板をコア基板に用いることを特徴とする請求項3、
    4、5、6、7または8記載の配線基板の製造方法。
JP24099899A 1999-08-27 1999-08-27 配線基板及び配線基板の製造方法 Pending JP2001068807A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24099899A JP2001068807A (ja) 1999-08-27 1999-08-27 配線基板及び配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24099899A JP2001068807A (ja) 1999-08-27 1999-08-27 配線基板及び配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2001068807A true JP2001068807A (ja) 2001-03-16

Family

ID=17067816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24099899A Pending JP2001068807A (ja) 1999-08-27 1999-08-27 配線基板及び配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2001068807A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135734A (ja) * 2008-12-03 2010-06-17 Samsung Electro-Mechanics Co Ltd 印刷回路基板の製造方法
KR101396704B1 (ko) * 2012-12-20 2014-05-16 삼성전기주식회사 회로 기판 및 그 제조 방법
JP2014112723A (ja) * 2014-03-03 2014-06-19 Dainippon Printing Co Ltd 電子部品内蔵配線基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135734A (ja) * 2008-12-03 2010-06-17 Samsung Electro-Mechanics Co Ltd 印刷回路基板の製造方法
KR101396704B1 (ko) * 2012-12-20 2014-05-16 삼성전기주식회사 회로 기판 및 그 제조 방법
US9035196B2 (en) 2012-12-20 2015-05-19 Samsung Electro-Mechanics Co., Ltd. Circuit board and method of manufacturing the same
JP2014112723A (ja) * 2014-03-03 2014-06-19 Dainippon Printing Co Ltd 電子部品内蔵配線基板

Similar Documents

Publication Publication Date Title
US6107683A (en) Sequentially built integrated circuit package
US6767616B2 (en) Metal core substrate and process for manufacturing same
US7256495B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
JPH09266268A (ja) 半導体装置の製造方法および半導体装置のパッケージ
JP2003209366A (ja) フレキシブル多層配線基板およびその製造方法
KR20110003453A (ko) 회로판 및 그 제조방법
JP2000165049A (ja) 多層回路基板の製造方法
JP3577421B2 (ja) 半導体装置用パッケージ
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
JP2012094662A (ja) 多層配線基板の製造方法
JP2001053188A (ja) 多層配線基板の製造方法
JP3775970B2 (ja) 電子部品実装用基板の製造方法
US6207354B1 (en) Method of making an organic chip carrier package
US6248612B1 (en) Method for making a substrate for an integrated circuit package
JP4187049B2 (ja) 多層配線基板とそれを用いた半導体装置
JP2001068807A (ja) 配線基板及び配線基板の製造方法
JP2001308484A (ja) 回路基板及びその製造方法
KR20020028597A (ko) 다층인쇄회로기판의 제조방법, 이에 의해 제조되는 기판및 fcip
JP2005236220A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
JPH10261854A (ja) プリント配線板及びその製造方法
JP2004111578A (ja) ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板
JP4026437B2 (ja) 同軸線内蔵多層配線回路基板及びその製造方法
JP3496273B2 (ja) 多層配線基板とそれを用いた半導体装置および多層配線基板の製造方法
JP3994952B2 (ja) 半導体装置
KR100694668B1 (ko) 도금 인입선 없는 패키지 기판 제조방법