JP4026437B2 - 同軸線内蔵多層配線回路基板及びその製造方法 - Google Patents

同軸線内蔵多層配線回路基板及びその製造方法 Download PDF

Info

Publication number
JP4026437B2
JP4026437B2 JP2002219245A JP2002219245A JP4026437B2 JP 4026437 B2 JP4026437 B2 JP 4026437B2 JP 2002219245 A JP2002219245 A JP 2002219245A JP 2002219245 A JP2002219245 A JP 2002219245A JP 4026437 B2 JP4026437 B2 JP 4026437B2
Authority
JP
Japan
Prior art keywords
layer
conductor
circuit board
covered
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002219245A
Other languages
English (en)
Other versions
JP2004063725A (ja
Inventor
達広 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2002219245A priority Critical patent/JP4026437B2/ja
Publication of JP2004063725A publication Critical patent/JP2004063725A/ja
Application granted granted Critical
Publication of JP4026437B2 publication Critical patent/JP4026437B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、同軸線を内蔵した多層配線回路基板及びその製造法に関する。
【0002】
【従来の技術】
従来の多層配線回路基板は、配線層が高密度化されることにより、信号線が近接することでお互いの信号配線間にクロストークノイズが発生し、回路の駆動素子に動作不良を発生させるという問題を有する。また、これは動作周波数が100MHz以上の回路で顕著に現れており、これを防止するために、従来は左右の信号線間にグランドパターンを配置したり、上下の信号線間にグランド層を形成するなどの手段を用いて対処しているが不十分である。
【0003】
【発明が解決しようとする課題】
本発明は、近接した信号配線層間のクロストークノイズを防止し、信号配線層の配線自由度を保持し、接続信頼性に優れた同軸線内蔵多層配線回路基板及びその製造法を提供することを目的とする。
【0004】
【課題を解決するための手段】
本発明に於いて上記課題を達成するために、まず請求項1においては、絶縁基材上にグランド層と、電源層と、少なくとも1層以上の配線層とが形成されてなる多層配線回路基板において、前記グランド層の所定の位置に形成された埋め込み層によってグランド層と電気的に絶縁された領域が形成され、前記グランド層上に信号導線の周囲を絶縁層で覆った被覆信号導線を配設し、前記被覆信号導線の絶縁層の周囲を導体層で覆って前記導体層が前記グランド層に電気的に接続内蔵された同軸ケーブル構造の同軸線とし、前記同軸線の前記埋め込み層上に前記同軸線の信号導線と前記配線層、または前記同軸線の信号導線同士を電気的に接続するための接続部が形成されていることを特徴とする同軸線内蔵多層配線回路基板としたものである。
【0005】
また、請求項2においては、前記接続部は、前記被覆信号導線上の前記絶縁層を孔開け加工して、前記被覆信号導線の信号導線の一部が露出した開孔部を形成し、前記開孔部に充填もしくはめっき法等により導体を形成して、前記同軸線の信号導線と配線層、または前記同軸線の信号導線同士を電気的に導通させた形態であることを特徴とする請求項1に記載の同軸線内蔵多層配線回路基板としたものである。
【0006】
また、請求項3においては、前記同軸線を複数形成したとき、前記同軸線の線長を同じ長さにすることを特徴とする請求項1または2に記載の同軸線内蔵多層配線回路基板としたものである。
【0007】
また、請求項4においては、以下の工程を少なくとも具備することを特徴とする同軸線内蔵多層配線回路基板の製造方法としたものである。
(a)絶縁基材11の両面に配線層21a及び21bが形成された配線回路基板(ベース基板)10の一方の面に絶縁層31を介してグランド層41が、他方の面に絶縁層31を介して電源層42が形成された配線回路基板のグランド層41の所定位置をフォトエッチング加工して開孔部を形成し、樹脂等の絶縁材料を埋め込み、埋め込み層41aを形成する工程。
(b)グランド層41及び埋め込み層41a上に所定厚の接着層32を形成する工程。
(c)信号導線51の周囲を絶縁層52で被覆した被覆信号導線50を接着層32上に配設する工程。
(d)被覆信号導線50が固定されている部分を除く接着層32を除去する工程。
(e)被覆信号導線50の絶縁層52周囲及びグランド層41上に薄膜導体層を形成する工程。
(f)薄膜導体層が形成された被覆信号導線50の所定位置に接続部を形成するためのレジストパターン37を形成する工程。
(g)薄膜導体層をカソードにして電解銅めっきを行い、被覆信号導線50の絶縁層52周囲に所定厚の導体層44を形成して同軸線60を、グランド層41上に導体層44を形成する工程。
(h)レジストパターン37を専用の剥離液で剥離し、同軸線70、薄膜導体層が形成された被覆信号導線50及び導体層44上に所定厚の絶縁層33を形成する工程。
(i)絶縁層33を孔開け加工して、被覆信号導線50の信号導線51が一部露出した開孔部33aを形成する工程。
(j)絶縁層33上及び開孔部33a内に薄膜導体層を形成し、薄膜導体層をカソードにして電解銅めっきを行い、絶縁層33上に所定厚の導体層45を、開孔部33aにフィルドビア45cを形成する工程。
(k)絶縁層33上の導体層45をパターニング処理して配線層45a及び接続部45bを形成する工程。
【0008】
さらにまた、請求項5においては、以下の工程を少なくとも具備することを特徴とする同軸線内蔵多層配線回路基板の製造方法としたものである。
(a)絶縁基材11の両面に配線層21a及び21bが形成された配線回路基板(ベース基板)10の一方の面に絶縁層31を介してグランド層41が、他方の面に絶縁層31を介して電源層42が形成された配線回路基板のグランド層41の所定位置をフォトエッチング加工して開孔部を形成し、樹脂等の絶縁材料で埋めこみ、埋め込み層41aを形成する工程。
(b)グランド層41の所定位置に所定形状を有するレジストパターン34を形成する工程。
(c)レジストパターン34及びグランド層41上に薄膜導体層を形成し、レジストパターン38をめっきマスクにして電解銅めっきを行い、所定厚の導体パターン層46を形成する工程。
(d)レジストパターン38を専用の剥離液で剥離処理し、導体パターン層46間に所定形状の溝61を形成する工程。
(e)溝61内に被覆信号導線50を配設し、被覆信号導線50周囲の絶縁層52に薄膜導体層を形成し、被覆信号導線50上の所定位置に接続部を形成するためのレジストパターン38を形成する工程。
(f)薄膜導体層をカソードにして電解銅めっきを行い、被覆信号導線50の周囲が導体で満たされた同軸線70を、導体パターン層46上に所定厚の導体層47を形成する工程。
(g)レジストパターン38を専用の剥離液で剥離処理して、薄膜導体層が形成された被覆信号導線50及び導体層47上に所定厚の絶縁層35を形成する工程。
(h)絶縁層35を孔開け加工して、被覆信号導線50の信号導線51の一部が露出された開孔部35aを形成する工程。
(i)絶縁層35上及び開孔部35a内に薄膜導体層を形成し、薄膜導体層をカソードにして電解銅めっきを行い、絶縁層35上に導体層48を、開孔部35a内にフィルドビア48cを形成する工程。
(j)絶縁層35上の導体層48をパターニング処理して配線層48a及び接続部48bをする工程。
【0009】
本発明の同軸線内蔵多層配線回路基板では、高密度多層配線回路基板の信号配線層間に発生するノイズを防止するために、絶縁層で被覆された被覆信号導線をグランド層に電気的に接続された導体層で覆うことにより、同軸構造の同軸線を形成し、信号配線層としている。また、同軸線上の絶縁層に接続部を設け、同軸線の信号導線と配線層、同軸線の信号導線同士の電気的接続を行っている。また、被覆信号導線を引き回すことで被覆信号導線同士を重ねて同軸線を形成することが可能となり、同軸線(信号配線層)の設計自由度が増すとともに、従来のビルアップ法の工法がそのまま適用できる同軸線内蔵の高密度多層配線回路基板の作製が可能となる。
【0010】
【発明の実施の形態】
以下本発明の同軸線内蔵多層配線回路基板の実施の形態につき説明する。
図1、図2及び図3は、本発明の同軸線内蔵多層配線回路基板の実施例を示す模式構成部分断面図である。
請求項1に係る本発明の同軸線内蔵多層配線回路基板は、絶縁基材11の両面に配線層21a及び21bが形成された配線回路基板10の一方の面に絶縁層31を介してグランド層41が、他方の面に絶縁層31を介して電源層42が形成されており、グランド層41上に被覆信号導線50を配設し、さらに、被覆信号導線50の周囲を導体層で覆うことにより同軸構造の同軸線を形成し、信号配線層としている。また、同軸線及び配線層を形成する際に同軸線の信号導線51と配線層とを、または信号導線51同士を電気的に接続するための接続部を設けたものである。
これは、同軸線の導体層44及び48がグランド層41に電気的に接続された同軸構造になっているため、高密度多層配線回路基板内の近接した信号配線層間に発生するノイズを防止することができる。
【0011】
請求項2に係る本発明の同軸線内蔵多層配線回路基板は、被覆信号導線50上の絶縁層に開孔部をレーザー加工等で形成する際被覆信号導線の信号導線51を一部露出させて、めっきもしくは充填で導体を埋め込んでフィルドビアを形成して、同軸線の信号導線と配線層、または前記同軸線の信号導線同士を電気的に接続する接続部を設け、同軸線(信号配線層)を多層構造にした場合の信号導線同士の電気的接続、または同軸線の信号導線と配線層との電気的接続が容易になり、配線層設計の自由度が増すと共に接続信頼性に優れたクロストークのない高密度同軸線内蔵多層配線回路基板を得ることができる。
【0012】
請求項3に係る本発明の同軸線内蔵多層配線回路基板は、配線回路基板内で配設する同軸線の線長さを同じ長さにすることで、配線回路基板内での同軸線(信号配線層)の信号伝搬速度が同じになるようにし、信号間の位相ズレを防止している。
【0013】
以下、本発明の同軸線内蔵多層配線回路基板の製造方法について説明する。
図4及び図5(a)〜(j)に、図1(a)及び(b)に示す同軸線内蔵多層配線回路基板の請求項4に係る製造方法の一実施例を工程順に示す。
まず、絶縁基材11の両面に配線層21a及び配線層21bが形成された配線回路基板(ベース基板)10(図4(a)参照)の両面に樹脂フィルム等を貼付する等の方法で絶縁層31を形成し、さらに銅箔等を貼り合わせて、一方の面に絶縁層31を介してグランド層41を、他方の面に絶縁層31を介して電源層42を形成し、グランド層41をフォトエッチング加工等でパターン加工して開孔部を形成し、樹脂等の絶縁材料をスクリーン印刷等で埋め込み、表面研磨して、埋め込み層41aを形成する(図4(b)参照)。
この埋め込み層41aは、この領域に接続部を形成する際、グランド層41と電気的に絶縁された領域を形成するためのもので、埋め込み層41a上に被覆信号導線50が必ず配設されるようにしておく。
【0014】
次に、グランド層41及び埋め込み層41a上に加熱硬化タイプの粘着フィルムを貼り合わせ、接着層32を形成する(図4(c)参照)。
次に、接着層32上の所定位置に銅線からなる信号導線51が絶縁層52で被覆された被覆信号導線50を配置し、所定の温度で加熱して、被覆信号導線50を接着層32にてグランド層41上に固定する(図4(d)参照)。
【0015】
次に、グランド層41上に被覆信号導線50が固定されている部分を除く接着層32をエッチング等の方法で除去し、被覆信号導線50は加工後の接着層32aでグランド層41に固定される。さらに、被覆信号導線50の周囲及びグランド層41上に無電解めっき等により約0.5μm厚の薄膜導体層(特に図示せず)を形成する。さらに、薄膜導体層が形成されたグランド層41及び被覆信号導線50上に感光層を形成し、パターン露光、現像等のパターンニング処理を行って、埋め込み層41a及び被覆信号導線50上の所定位置に接続部を形成するためのレジストパターン37を形成する(図4(e)参照)。
【0016】
次に、薄膜導体層をカソードにして電解銅めっきを行い、被覆信号導線50の周囲に所定厚の導体層44が形成された同軸線60及びグランド層41上に導体層44を形成する(図5(f)参照)。
ここで、導体層44の膜厚は10μm以上あればノイズを防止する効果として十分である。また、導体層44はグランド層41上にも形成されるため、グランド層41に電気的に接続された同軸線60を得ることができる。
【0017】
次に、レジストパターン37を専用の剥離液で剥離し、レジストパターン37下部にあった薄膜導体層をソフトエッチングで除去し、導体層44、同軸線60及び被覆信号導線50上に樹脂溶液を塗布するか樹脂フィルムを貼り合わせる等の方法で絶縁層33を形成する(図5(g)参照)。
次に、被覆信号導線50上の絶縁層33の所定位置をレーザー加工等により孔開け加工して、被覆信号導線50の信号導線51を一部露出させた開孔部33aを形成する(図5(h)参照)。
【0018】
次に、絶縁層33上及び開孔部33a内に無電解銅めっき等により約0.5μm厚の薄膜導体層(特に図示せず)を形成し、薄膜導体層をカソードにして電解銅めっきを行い、絶縁層33上に所定厚の導体層45を、開孔部33aにフィルドビア45cを形成して、導体層45と同軸線の信号線51とがフィルドビア45cで電気的に接続された接続部を形成する(図5(i)参照)。
【0019】
次に、絶縁層33上の導体層45をフォトエッチング加工でパターニング処理して配線層45a及び接続部45bを形成し、同軸線60の信号導線51と配線層45aがフィルドビア45cにて電気的に接続された接続部45bを有する同軸線内蔵多層配線回路基板100を得ることができる(図5(j)参照)。
【0020】
図6及び図7(a)〜(j)に、図2(a)及び(b)に示す同軸線内蔵多層配線回路基板の請求項4に係る製造方法の他の実施例を工程順に示す。
まず、絶縁基材11の両面に配線層21a及び配線層21bが形成された配線回路基板(ベース基板)10(図6(a)参照)の両面に樹脂フィルム等を貼付する等の方法で絶縁層31を形成し、さらに銅箔等を貼り合わせて、一方の面に絶縁層31を介してグランド層41を、他方の面に絶縁層31を介して電源層42を形成し、グランド層41をフォトエッチング等でリング状の開孔部41bを形成し、グランド層41から電気的に絶縁された金属層41cを形成する(図6(b)参照)。
【0021】
以下、上記の請求項4に係る同軸線内蔵多層配線回路基板の製造方法と同じ工程で処理し、同軸線60、配線層45a及びグランド層41から電気的に絶縁された金属層41c上にフィルドビア45cからなる接続部45bを形成し、同軸線60の信号導線51と配線層45aがフィルドビア45cにて電気的に接続された接続部45bを有する同軸線内蔵多層配線回路基板200を得ることができる(図7(j)参照)。
この方法は、上記製造方法のグランド層41の埋め込み層41の代わりに、グランド層41と電気的に絶縁された金属層41bを設けたもので、被覆信号導線50上に形成された絶縁層33をレーザー加工等で孔開け加工して開孔部33aを形成する際(図7(h)参照)、金属層41cがストッパー層の役目をし、レーザー加工の際の加工条件範囲を広く設定できる等のメリットを有する。
【0022】
図8、図9及び図10(a)〜(k)に、図3(a)及び(b)に示す同軸線内蔵多層配線回路基板の請求項5に係る製造方法の一実施例を工程順に示す。
まず、絶縁基材11の両面に配線層21a及び配線層21bが形成された配線回路基板(ベース基板)10(図8(a)参照)の両面に樹脂フィルム等を貼付する等の方法で絶縁層31を形成し、さらに銅箔等を貼り合わせて、一方の面に絶縁層31を介してグランド層41を、他方の面に絶縁層31を介して電源層42を形成し、グランド層41をフォとエッチング加工等でパターン加工して開孔部を形成し、樹脂等の絶縁材料をスクリーン印刷等で埋め込み、表面研磨して、埋め込み層41aを形成する(図8(b)参照)。
【0023】
次に、グランド層41及び埋め込み層41a上にドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、所定形状のレジストパターン34を形成する(図8(c)参照)。
このレジストパターン34は、セミアディティブプロセスで導体パターン層及び被覆信号線を配設するための溝を形成するためのめっきマスクとなる。
【0024】
次に、レジストパターン34及びグランド層41上に無電解めっき等により約0.5μm厚の薄膜導体層(特に図示せず)を形成し、薄膜導体層をカソードにして電解銅めっきを行い、レジストパターン34間に所定厚の導体パターン層46を形成する(図8(d)参照)。
次に、レジストパターン34を専用の剥離液で剥離し、導体パターン層46間に、被覆信号導線50を配設するための所定形状の溝61を形成する(図8(e)参照)。
【0025】
次に、溝61内に外周部に熱可塑性の樹脂層が形成された被覆信号導線50を配設し、所定の温度で加熱処理して溝61内の被覆信号導線50を固定し、被覆信号導線50の周囲及びグランド層上に無電解めっき等により約0.3μm厚の薄膜導体層(特に図示せず)を形成する。さらに、被覆信号導線50及び導体パターン層46上に感光性樹脂溶液を塗布し、乾燥して感光層を形成し、パターン露光、現像等のパターニング処理を行って、埋め込み層41a上の被覆信号導線50の所定位置に接続部を形成するためのレジストパターン38を形成する(図9(f)参照)。
【0026】
次に、薄膜導体層をカソードにして電解銅めっきを行い、被覆信号導線50の周囲が銅からなる導体で埋め込まれた同軸線70を、導体パターン層46上に導体層47を形成する(図9(g)参照)。
ここで、導体層47の膜厚は10μm以上あればノイズを防止する効果として十分である。
【0027】
次に、レジストパターン38を専用の剥離液で剥離し、レジストパターン38下部にあった薄膜導体層をソフトエッチングで除去し、導体層47、同軸線70及び被覆信号導線50上に樹脂溶液を塗布するか樹脂フィルムを貼り合わせる等の方法で絶縁層35を形成する(図9(h)参照)。
次に、被覆信号導線50上の絶縁層35の所定位置をレーザー加工等により孔開け加工して、被覆信号導線50の信号導線51が一部露出した開孔部35aを形成する(図9(i)参照)。
【0028】
次に、絶縁層35上及び開孔部35a内に無電解銅めっき等により約0.5μm厚の薄膜導体層(特に図示せず)を形成し、薄膜導体層をカソードにして電解銅めっきを行い、絶縁層35上に所定厚の導体層48を、開孔部35a内にフィルドビア48cを形成して、導体層48と同軸線の信号線51とがフィルドビア48cで電気的に接続された接続部を形成する(図10(j)参照)。
【0029】
次に、導体層45をフォトエッチング加工等でパターニング処理して配線層48a及び接続部48bを形成し、同軸線70の信号導線51と配線層48aがフィルドビア48cで電気的に接続された接続部48bを有する同軸線内蔵多層配線回路基板300を得ることができる(図10(k)参照)。
【0030】
【実施例】
以下、実施例により本発明を詳細に説明する。
<実施例1>
まず、50μmのポリイミドフィルムからなる絶縁基材11の両面に12μm厚の銅箔を積層して導体層を形成し、導体層をパターニング処理して、配線層21a及び配線層21bを形成した配線回路基板(ベース基板)10を作製した(図4(a)参照)。
【0031】
次に、配線回路基板(ベース基板)10の両面にビルドアップ用樹脂フィルム付銅箔をラミネーターで貼り合わせ、加熱、硬化して絶縁層31及び導体層を形成し、パターニング処理して、配線回路基板(ベース基板)10の一方の面に絶縁層31を介してグランド層41を、他方の面に絶縁層31を介して電源層41を形成し、グランド層41の所定位置をフォトエッチング法にて加工して開孔部を形成し、樹脂等の絶縁材料をスクリーン印刷で埋め込み、表面を研磨して、埋め込み層41aを形成した(図4(b)参照)。
【0032】
次に、グランド層41及び埋め込み層41a上に熱硬化タイプのエポキシ系両面接着フィルムをラミネートして、接着層32を形成した(図4(c)参照)。次に、接着層32上の所定位置に30μmφの心線(銅)からなる信号導線51に10μmのエポキシ絶縁層52で被覆された被覆信号導線50を配設し、120℃のオーブンで45分間加熱して、被覆信号導線50をグランド層41上に固定した(図4(d)参照)。
【0033】
次に、グランド層41上に被覆信号導線50が固定されている部分を除く接着層32を70℃に加熱されたアルカリエッチング溶液(過マンガン酸60g/l、水酸化ナトリウム35g/l)にて、エッチング等の方法で除去した。さらに、被覆信号導線50の周囲及びグランド層上に無電解めっき等により0.5μm厚の薄膜導体層(特に図示せず)を形成し、薄膜導体層が形成されたグランド層41及び被覆信号導線50上にレジストを塗布して感光層を形成し、パターン露光、現像等のパターンニング処理を行って、埋め込み層41a上の被覆信号導線50上の所定位置に接続部を形成するためのレジストパターン37を形成した(図4(e)参照)。
【0034】
次に、薄膜導体層をカソードにして電解銅めっきを行い、被覆信号導線50の周囲に12μm厚の導体層44が形成された同軸線60及びグランド層41上に12μm厚の導体層44を形成した(図5(f)参照)。
【0035】
次に、レジストパターン37を10%の水酸化ナトリウム溶液にて除去し、レジストパターン37下部にあった薄膜導体層を200g/lの過硫酸アンモニウム溶液からなるエッチング液にて溶解除去した。さらに、導体層44、同軸線60及び被覆信号導線50上に50μm厚の絶縁シート(ABF−50:味の素製)を140℃の真空ラミネータにて貼り合せ、170℃、30分加熱、硬化して絶縁層33を形成した(図5(g)参照)。
次に、被覆信号導線50上の絶縁層33の所定位置をUV−YAGレーザー加工機(三菱電機製)を用いて孔開け加工し、被覆信号導線50の信号導線51が一部露出した50μmφの開孔部33aを形成した(図5(h)参照)。
【0036】
次に、絶縁層33上及び開孔部33a内に無電解銅めっきにより0.5μm厚の薄膜導体層(特に図示せず)を形成し、薄膜導体層をカソードにして電解銅めっきを行い、絶縁層33上に12μm厚の導体層45を、開孔部33aにフィルドビア45cを形成して、導体層45と同軸線の信号線51とがフィルドビア45cで電気的に接続された接続部を形成した(図5(i)参照)。
【0037】
次に、導体層45上に15μm厚の感光性ドライフィルム(RY3215:日立化成工業製)を110℃のラミネータで貼り付けて感光層を形成し、紫外線露光装置でパターン露光後1%の炭酸ソーダ溶液をスプレー現像してレジストパターンを形成し、レジストパターンをマスクにして塩化第二鉄溶液にて導体層45をエッチングして配線層45a及び接続部45bを形成し、同軸線60の信号導線51と配線層45aがフィルドビア45cにて電気的に接続された接続部45bを有する同軸線内蔵多層配線回路基板100を得た(図5(j)参照)。
【0038】
<実施例2>
まず、50μmのポリイミドフィルムからなる絶縁基材11の両面に12μm厚の銅箔を積層して導体層を形成し、導体層をパターニング処理して、配線層21a及び配線層21bを形成した配線回路基板(ベース基板)10を作製した(図6(a)参照)。
【0039】
次に、配線回路基板(ベース基板)10の両面にビルドアップ用樹脂フィルム付銅箔をラミネーターで貼り合わせ、加熱、硬化して絶縁層31及び導体層を形成し、パターニング処理して、配線回路基板(ベース基板)10の一方の面に絶縁層31を介してグランド層41を、他方の面に絶縁層31を介して電源層41を形成し、グランド層41の所定位置をフォトエッチング法にて加工して、リング状の開孔部41bを形成し、グランド層41から電気的に絶縁された金属層41cを形成した(図6(b)参照)。
【0040】
以下、実施例1と同様な工程で、同軸線60、配線層45a及びグランド層41から電気的に絶縁された金属層41c上に接続部45bを形成し、同軸線60の信号導線51と配線層45aがフィルドビア45cにて電気的に接続された接続部45bを有する同軸線内蔵多層配線回路基板200を得た(図7(j)参照)。
【0041】
<実施例3>
まず、50μmのポリイミドフィルムからなる絶縁基材11の両面に12μm厚の銅箔を積層して導体層を形成し、導体層をパターニング処理して、配線層21a及び配線層21bを形成した配線回路基板(ベース基板)10を作製した(図8(a)参照)。
【0042】
次に、配線回路基板(ベース基板)10の両面にビルドアップ用樹脂フィルム付銅箔をラミネーターで貼り合わせ、加熱、硬化して絶縁層31及び導体層を形成し、パターニング処理して、配線回路基板(ベース基板)10の一方の面に絶縁層31を介してグランド層41を、他方の面に絶縁層31を介して電源層41を形成し、グランド層41の所定位置をフォトエッチング法にて加工して開孔部を形成し、樹脂等の絶縁材料をスクリーン印刷で埋め込み、表面を研磨して、埋め込み層41aを形成した(図8(b)参照)。
【0043】
次に、グランド層41及び埋め込み層41a上に25μm厚の感光性ドライフィルム(RY3215:日立化成工業製)をラミネートして感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、所定形状のレジストパターン34を形成した(図8(c)参照)。
【0044】
次に、レジストパターン34及びグランド層41上に無電解めっき等により0.5μm厚の薄膜導体層(特に図示せず)を形成し、薄膜導体層をカソードにして電解銅めっきを行い、レジストパターン34間に20μm厚の導体パターン層46を形成した(図8(d)参照)。
次に、レジストパターン34を10%の水酸化ナトリウム溶液で剥離処理し、導体パターン層46間に、被覆信号導線を配設するための所定形状の溝61を形成した。(図8(e)参照)。
【0045】
次に、溝61内に30μmφの心線(銅)からなる信号導線51に10μmのエポキシ絶縁層52で被覆され、さらに外周部に熱可塑性の樹脂層が形成された被覆信号導線50を配設し、加熱して溝61内のグランド層41に仮接着し、120℃のオーブンで45分間加熱して、被覆信号導線50をグランド層41上に固定した。さらに、被覆信号導線50の周囲及びグランド層上に無電解銅めっきにより0.5μm厚の薄膜導体層(特に図示せず)を形成し、被覆信号導線50及び導体パターン層46上に25μm厚の感光性ドライフィルム(RY3215:日立化成工業製)をラミネートして感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、埋め込み層41a上の薄膜導体層が形成された被覆信号導線50の所定位置に接続部を形成するためのレジストパターン38を形成した(図9(f)参照)。
【0046】
次に、薄膜導体層をカソードにして電解銅めっきを行い、溝61内の被覆信号導線50の周囲を銅からなる導体で埋め込んだ同軸線70及びグランド層41上に12μm厚の導体層47を形成した(図9(g)参照)。
【0047】
次に、レジストパターン38を10%の水酸化ナトリウム溶液にて除去し、レジストパターン38下部にあった薄膜導体層を200g/lの過硫酸アンモニウム溶液からなるエッチング液にて溶解除去した。さらに、導体層47、同軸線70及び被覆信号導線50上に50μm厚の絶縁シート(ABF−50:味の素製)を140℃の真空ラミネータにて貼り合せ、170℃、30分加熱して絶縁層35を形成した(図9(h)参照)。
次に、被覆信号導線50上の絶縁層35の所定位置をレーザー加工にて孔開け加工し、被覆信号導線50の信号導線51が一部露出した50μmφの開孔部35aを形成した(図9(i)参照)。
【0048】
次に、絶縁層35上及び開孔部35a内に無電解銅めっきにより0.5μm厚の薄膜導体層(特に図示せず)を形成し、薄膜導体層をカソードにして電解銅めっきを行い、絶縁層35上に12μm厚の導体層48を、開孔部35a内にフィルドビア48cを形成して、導体層48と同軸線の信号線51とがフィルドビア48cで電気的に接続された接続部を形成した(図10(j)参照)。
【0049】
次に、導体層48上に15μm厚の感光性ドライフィルム(RY3215:日立化成工業製)を110℃に加熱されたラミネータで貼り付けて感光層を形成し、紫外線露光装置でパターン露光後1%の炭酸ソーダ溶液をスプレー現像してレジストパターンを形成し、レジストパターンをマスクにして塩化第二鉄溶液にて導体層48をエッチングして配線層48a及び接続部48bを形成し、同軸線70の信号導線51と配線層48aがフィルドビア48cにて電気的に接続された接続部48bを有する同軸線内蔵多層配線回路基板300を得た(図10(k)参照)。
【0050】
上記実施例で得られた同軸線内蔵多層配線回路基板の同軸線(信号配線層)間のクロストークノイズを測定した結果従来のクロストークノイズの1/10にまで抑えることができ、本発明の同軸線内蔵多層配線回路基板のクロストークノイズ低減効果を確認することができた。
【0051】
【発明の効果】
本発明の同軸線内蔵多層配線回路基板は、被覆信号導線をグランド層に配設し、グランド層に電気的に接続された導体層で覆って同軸構造の同軸線を形成し、信号配線層としているため、高密度多層配線回路基板内の近接した信号配線層間に発生するノイズを防止することができる。
また、同軸線の所定位置に信号導線と配線層、または信号導線同士を電気的に接続するための接続部を設けているため、同軸線を多層構造にした場合の信号導線同士の電気的接続、または同軸線の信号導線と配線層との電気的接続が容易になり、配線層設計の自由度が増すと共に接続信頼性に優れたクロストークのない高密度同軸線内蔵多層配線回路基板を得ることができる。
【図面の簡単な説明】
【図1】(a)は、本発明の同軸線内蔵多層配線回路基板の一実施例の構成を示す部分斜視図である。
(b)は、(a)の部分斜視図をA−A’線で切断した模式構成部分断面図である。
【図2】(a)は、本発明の同軸線内蔵多層配線回路基板の他の実施例の構成を示す部分斜視図である。
(b)は、(a)の部分斜視図をA−A’線で切断した模式構成部分断面図である。
【図3】(a)は、本発明の同軸線内蔵多層配線回路基板の他の実施例の構成を示す部分斜視図である。
(b)は、(a)の部分斜視図をA−A’線で切断した模式構成部分断面図である。
【図4】(a)〜(e)は、請求項4に係わる同軸線内蔵多層配線回路基板の製造方法の一実施例の製造工程の一部を模式的に示す部分断面図である。
【図5】(f)〜(j)は、請求項4に係わる同軸線内蔵多層配線回路基板の製造方法の一実施例の製造工程の一部を模式的に示す部分断面図である。
【図6】(a)〜(e)は、請求項4に係わる同軸線内蔵多層配線回路基板の製造方法の他の実施例の製造工程の一部を模式的に示す部分断面図である。
【図7】(f)〜(j)は、請求項4に係わる同軸線内蔵多層配線回路基板の製造方法の他の実施例の製造工程の一部を模式的に示す部分断面図である。
【図8】(a)〜(e)は、請求項5に係わる同軸線内蔵多層配線回路基板の製造方法の一実施例の製造工程の一部を模式的に示す部分断面図である。
【図9】(f)〜(i)は、請求項5に係わる同軸線内蔵多層配線回路基板の製造方法の一実施例の製造工程の一部を模式的に示す部分断面図である。
【図10】(j)〜(k)は、請求項5に係わる同軸線内蔵多層配線回路基板の製造方法の一実施例の製造工程の一部を模式的に示す部分断面図である。
【符号の説明】
10……配線回路基板(ベース基板)
11……絶縁基材
21a、21b……配線層
31、33、35……絶縁層
32……接着層
32a……加工後の接着層
33a、35a……開孔部
34、37、38……レジストパターン
41……グランド層
41a……埋め込み層
41b……リング状の開孔部
41c……金属層
42……電源層
44、45、48……導体層
45a、48a……配線層
45b、48b……接続部
45c、48c……フィルドビア
46……導体パターン層
50……被覆信号導線
51……信号導線
52……絶縁層
60、70……同軸線
61……溝
100、200、300……同軸内蔵多層配線回路基板

Claims (5)

  1. 絶縁基材上にグランド層と、電源層と、少なくとも1層以上の配線層が形成されてなる多層配線回路基板において、前記グランド層の所定の位置に形成された埋め込み層によってグランド層と電気的に絶縁された領域が形成され、前記グランド層上に信号導線の周囲を絶縁層で覆った被覆信号導線を配設し、前記被覆信号導線の絶縁層の周囲を導体層で覆って前記導体層が前記グランド層に電気的に接続内蔵された同軸ケーブル構造の同軸線とし、前記同軸線の前記埋め込み層上に前記同軸線の信号導線と前記配線層、または前記同軸線の信号導線同士を電気的に接続するための接続部が形成されていることを特徴とする同軸線内蔵多層配線回路基板。
  2. 前記接続部は、前記被覆信号導線上の前記絶縁層を孔開け加工して、前記被覆信号導線の信号導線の一部が露出した開孔部を形成し、前記開孔部に充填もしくはめっき法等により導体を形成して、前記同軸線の導線と配線層、または前記同軸線の導線同士を電気的に導通させた形態であることを特徴とする請求項1に記載の同軸線内蔵多層配線回路基板。
  3. 前記同軸線を複数形成したとき、前記同軸線の線長を同じ長さにすることを特徴とする請求項1または2に記載の同軸線内蔵多層配線回路基板。
  4. 以下の工程を少なくとも具備することを特徴とする同軸線内蔵多層配線回路基板の製造方法。
    (a)絶縁基材(11)の両面に配線層(21a及び21b)が形成された配線回路基板(ベース基板)(10)の一方の面に絶縁層(31)を介してグランド層(41)が、他方の面に絶縁層(31)を介して電源層(42)が形成された配線回路基板のグランド層(41)の所定位置をフォトエッチング加工して開孔部を形成し、樹脂等の絶縁材料を埋め込み、埋め込み層(41a)を形成する工程。
    (b)グランド層(41)及び埋め込み層(41a)上に所定厚の接着層(32)を形成する工程。
    (c)信号導線(51)の周囲を絶縁層(52)で被覆した被覆信号導線(50)を接着層(32)上に配設する工程。
    (d)被覆信号導線(50)が固定されている部分を除く接着層(32)を除去する工程。
    (e)被覆信号導線(50)の絶縁層(52)周囲及びグランド層(41)上に薄膜導体層を形成する工程。
    (f)薄膜導体層が形成された被覆信号導線(50)の所定位置に接続部を形成するためのレジストパターン(37)を形成する工程。
    (g)薄膜導体層をカソードにして電解銅めっきを行い、被覆信号導線(50)の絶縁層(52)周囲に所定厚の導体層(44)を形成して同軸線(60)を、グランド層(41)上に導体層(44)を形成する工程。
    (h)レジストパターン(37)を専用の剥離液で剥離し、同軸線(70)、薄膜導体層が形成された被覆信号導線(50)及び導体層(44)上に所定厚の絶縁層(33)を形成する工程。
    (i)絶縁層(33)を孔開け加工して、被覆信号導線(50)の信号導線(51)が一部露出した開孔部(33a)を形成する工程。
    (j)絶縁層(33)上及び開孔部(33a)内に薄膜導体層を形成し、薄膜導体層をカソードにして電解銅めっきを行い、絶縁層(33)上に所定厚の導体層(45)を、開孔部(33a)にフィルドビア(45c)を形成する工程。
    (k)絶縁層(33)上の導体層(45)をパターニング処理して配線層(45a)及び接続部(45b)を形成する工程。
  5. 以下の工程を少なくとも具備することを特徴とする同軸線内蔵多層配線回路基板の製造方法。
    (a)絶縁基材(11)の両面に配線層(21a及び21b)が形成された配線回路基板(ベース基板)(10)の一方の面に絶縁層(31)を介してグランド層(41)が、他方の面に絶縁層(31)を介して電源層(42)が形成された配線回路基板のグランド層(41)の所定位置をフォトエッチング加工して開孔部を形成し、樹脂等の絶縁材料で埋めこみ、埋め込み層(41a)を形成する工程。
    (b)グランド層(41)の所定位置に所定形状を有するレジストパターン(34)を形成する工程。
    (c)レジストパターン(34)及びグランド層(41)上に薄膜導体層を形成し、レジストパターン(38)をめっきマスクにして電解銅めっきを行い、所定厚の導体パターン層(46)を形成する工程。
    (d)レジストパターン(38)を専用の剥離液で剥離処理し、導体パターン層(46)間に所定形状の溝(61)を形成する工程。
    (e)溝(61)内に被覆信号導線(50)を配設し、被覆信号導線(50)周囲の絶縁層(52)に薄膜導体層を形成し、被覆信号導線(50)上の所定位置に接続部を形成するためのレジストパターン(38)を形成する工程。
    (f)薄膜導体層をカソードにして電解銅めっきを行い、被覆信号導線(50)の周囲が導体で満たされた同軸線(70)を、導体パターン層(46)上に所定厚の導体層(47)を形成する工程。
    (g)レジストパターン(38)を専用の剥離液で剥離処理して、薄膜導体層が形成された被覆信号導線(50)及び導体層(47)上に所定厚の絶縁層(35)を形成する工程。
    (h)絶縁層(35)を孔開け加工して、被覆信号導線(50)の信号導線(51)の一部が露出された開孔部(35a)を形成する工程。
    (i)絶縁層(35)上及び開孔部(35a)内に薄膜導体層を形成し、薄膜導体層をカソードにして電解銅めっきを行い、絶縁層(35)上に導体層(48)を、開孔部(35a)内にフィルドビア(48c)を形成する工程。
    (j)絶縁層(35)上の導体層(48)をパターニング処理して配線層(48a)及び接続部(48b)をする工程。
JP2002219245A 2002-07-29 2002-07-29 同軸線内蔵多層配線回路基板及びその製造方法 Expired - Fee Related JP4026437B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002219245A JP4026437B2 (ja) 2002-07-29 2002-07-29 同軸線内蔵多層配線回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002219245A JP4026437B2 (ja) 2002-07-29 2002-07-29 同軸線内蔵多層配線回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2004063725A JP2004063725A (ja) 2004-02-26
JP4026437B2 true JP4026437B2 (ja) 2007-12-26

Family

ID=31940199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002219245A Expired - Fee Related JP4026437B2 (ja) 2002-07-29 2002-07-29 同軸線内蔵多層配線回路基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP4026437B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7866038B2 (en) 2004-07-06 2011-01-11 Tokyo Electron Limited Through substrate, interposer and manufacturing method of through substrate
US11350520B2 (en) 2019-08-08 2022-05-31 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
CN111372386B (zh) * 2020-04-22 2022-03-11 上海航天电子通讯设备研究所 基于多层电路板的矩形微同轴传输线制备方法及传输线

Also Published As

Publication number Publication date
JP2004063725A (ja) 2004-02-26

Similar Documents

Publication Publication Date Title
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
TWI414221B (zh) 多層配線基板及其製造方法
US8580066B2 (en) Method for manufacturing multilayer wiring substrate
KR101281410B1 (ko) 다층 배선기판
JP2012094662A (ja) 多層配線基板の製造方法
WO2011135900A1 (ja) ビルドアップ型多層プリント配線板及びその製造方法
JP2004311736A (ja) チップ部品内蔵ビルドアップ多層配線板の製造方法
JP2009260204A (ja) プリント基板およびその製造方法
TW200412205A (en) Double-sided printed circuit board without via holes and method of fabricating the same
JP2008311612A (ja) 多層プリント基板およびその製造方法
TW201444440A (zh) 配線基板及其製造方法
KR20160124344A (ko) 연성회로기판 및 그 제조방법
KR20120016814A (ko) 소자 내장형 연성회로기판 및 이의 제조방법
KR20160019297A (ko) 인쇄회로기판 및 그 제조방법
JP4026437B2 (ja) 同軸線内蔵多層配線回路基板及びその製造方法
JP4187049B2 (ja) 多層配線基板とそれを用いた半導体装置
JP4482613B2 (ja) 多層配線基板の製造方法
JP2010080716A (ja) プリント配線板およびその製造方法
KR101108816B1 (ko) 다층 인쇄회로기판 및 이의 제조방법
JP2626291B2 (ja) 配線板の製造法
JP4106592B2 (ja) 配線基板及びその製造方法
JP3994952B2 (ja) 半導体装置
JP2001068807A (ja) 配線基板及び配線基板の製造方法
KR100694668B1 (ko) 도금 인입선 없는 패키지 기판 제조방법
JP4736251B2 (ja) フィルムキャリア及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071001

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees