TWI414221B - 多層配線基板及其製造方法 - Google Patents

多層配線基板及其製造方法 Download PDF

Info

Publication number
TWI414221B
TWI414221B TW099103718A TW99103718A TWI414221B TW I414221 B TWI414221 B TW I414221B TW 099103718 A TW099103718 A TW 099103718A TW 99103718 A TW99103718 A TW 99103718A TW I414221 B TWI414221 B TW I414221B
Authority
TW
Taiwan
Prior art keywords
layer
copper
gold
resin insulating
mask
Prior art date
Application number
TW099103718A
Other languages
English (en)
Other versions
TW201041473A (en
Inventor
Shinnosuke Maeda
Toshiya Asano
Takuya Hando
Original Assignee
Ngk Spark Plug Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ngk Spark Plug Co filed Critical Ngk Spark Plug Co
Publication of TW201041473A publication Critical patent/TW201041473A/zh
Application granted granted Critical
Publication of TWI414221B publication Critical patent/TWI414221B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

多層配線基板及其製造方法
本發明係關於具有將導體層及樹脂絕緣層交互地積層而多層化的積層構造體的多層配線基板及其製造方法。
作為電腦之微處理器等所使用的半導體積體電路元件(IC晶片)，近年來逐漸高速化、高功能化，伴隨於此，有端子數增加、端子間節距(pitch)亦變狹窄的傾向。一般而言，在IC晶片的底面將多數個端子密集地配置成陣列狀，此種端子群係以覆晶(flip chip)的形態對母板側之端子群連接。但是，由於IC晶片側的端子群與母板側的端子群在端子間節距上有大差距，所以將IC晶片直接連接至母板上是困難的。因此，通常是採用以下的方法：製作將IC晶片搭載於IC晶片搭載用配線基板上而成的半導體封裝(package)，並將該半導體封裝搭載於母板上(例如，參照專利文獻1)。
又，IC晶片搭載用配線基板係例如經由以下的製程來製造。首先，將銅箔層配置在支持基板上，將既定的遮罩配置在銅箔層上。接下來，依序將金層、鎳層、及銅層積層在銅箔層之從遮罩開口所露出的部分。藉此，形成用於配置IC晶片連接用之焊錫凸塊(solder bump)的面連接端子(端子形成製程)。接下來，除去遮罩後，在支持基板上形成被覆面連接端子的樹脂絕緣層(樹脂絕緣層形成製程)。進一步地，將連接至面連接端子的導通導體(via conductor)形成在樹脂絕緣層，同時將導體層及樹脂絕緣層交互地積層而多層化，而形成積層構造體。之後，將支持基板拉開剝離，同時藉由蝕刻來除去銅箔層的話(除去製程)，便能製得具有積層構造體的多層配線基板。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2002-26500號公報(第1圖等)
然而，在上述過去的製造製程中，當藉由蝕刻除去銅箔層時，會有蝕刻液從面連接端子與樹脂絕緣層的界面浸入積層構造體內部的情形。因此，在此情況下，會使得在面連接端子的銅層容易被蝕刻除去(etch-out)，結果有所謂使多層配線基板的良率變差的問題。又，一旦發生肇因於此種被蝕刻除去的面連接端子形狀惡化，便有面連接端子與IC晶片的連接可靠性低下之虞。
本發明係鑑於上述課題而進行，其目的在於提供一種多層配線基板之製造方法，該方法能防止面連接端子的被蝕刻除去，能謀求多層配線基板良率的提升。又，本發明之另一目的在於提供一種多層配線基板，其具有與晶片零件的連接可靠性優良的面連接端子。
於是，作為用於解決上述課題之手段(手段1)係有一種多層配線基板之製造方法，其具有將導體層及樹脂絕緣層交互地積層而多層化的積層構造體，將用以面連接晶片零件之端子的複數個面連接端子形成在前述積層構造體的主面上，將連接至前述複數個面連接端子之複數個導通導體形成在前述樹脂絕緣層，前述複數個面連接端子具有依序積層有銅層、鎳層及金層的構造，其特徵為包含：端子形成製程，係將遮罩配置在由稍後會被除去的銅箔所構成的支持體層上，依序將金層、鎳層及銅層積層在前述支持體層之從前述遮罩的開口所露出之銅箔部分，藉以形成前述複數個面連接端子；樹脂絕緣層形成製程，係在除去前述遮罩後，形成被覆前述面連接端子的前述樹脂絕緣層；導體形成製程，係將前述導通導體及前述導體層形成在前述樹脂絕緣層；及支持體層除去製程，係在前述導體形成製程後除去前述支持體層，使在前述複數個面連接端子的前述金層露出；在前述端子形成製程，係以至少比前述銅層大徑且具有從前述銅層的外周部向基板面方向伸出的伸出部的方式來形成前述金層。
因此，一旦依照手段1之發明，則藉由在端子形成製程將伸出部形成在金層，來使面連接端子與樹脂絕緣層之界面的剖面形狀成為非直線且變得比習知構造長。因此，即使在後續製程執行例如利用蝕刻來除去支持體層的製程，亦使得蝕刻液難以透過該界面而浸入積層構造體內部。藉此，能防止因蝕刻液浸入所造成之銅層被蝕刻除去，以高良率製得形狀優良的面連接端子。又，面連接端子與晶片零件的連接可靠性亦能提升。
作為上述多層配線基板係使用如下構造者：具有將導體層及樹脂絕緣層交互地積層而多層化的積層構造體，將用以面連接晶片零件之端子的複數個面連接端子形成在前述積層構造體的主面上，將連接至前述複數個面連接端子之複數個導通導體形成在前述樹脂絕緣層。就多層配線基板的材料，能考慮成本性、加工性、絕緣性、機械強度等而適宜地選擇。
又，作為上述晶片零件，能舉出：晶片電容器、半導體積體電路元件(IC晶片)、以半導體製造程序所製造的MEMS(Micro Electro Mechanical Systems，微機電系統)元件等。作為IC晶片的具體例能舉出：DRAM(Dynamic Random Access Memory，動態隨機取存記憶體)、SRAM(Static Random Access Memory，靜態隨機取存記憶體)等。在此，所謂「半導體積體電路元件」係指主要作為電腦的微處理器等所使用的元件。作為晶片零件的其他具體例能舉出：晶片電晶體、晶片二極體、晶片電阻、晶片線圈、晶片電感器等。
然而，近年來隨著半導體積體電路元件的高速化，所使用的訊號頻率逐漸變成高頻率帶域。在此情況下，一旦多層配線基板具有核心基板(core substrate)，則貫通核心基板的配線會有助於成為大電感，而可能造成高頻率訊號的傳輸損失及發生電路誤動作，成為高速化的妨礙。因此，較佳為上述手段的多層配線基板係以相同的前述樹脂絕緣層作為主體所形成，僅藉由在同一方向上擴徑的導通導體來連接各個前述導體層，即無核心配線基板(coreless wiring substrate)。如此一來，由於藉由省略比較厚的核心基板來使基板厚度方向的配線長度變短，所以便可使高頻率訊號的傳輸損失降低，可使半導體積體電路元件以高速動作。
上述複數個面連接端子具有依序積層有銅層、鎳層及金層的構造。位於最表層的金層係形成為至少比銅層大徑，且具有從銅層的外周部向基板面方向延伸的伸出部。若要舉出具體例，則亦可將金層形成為比鎳層及銅層大徑，且，在該金層形成從鎳層及銅層的外周部向基板面方向延伸的伸出部。在此情況下，作成比金層小徑的鎳層及銅層，可以作成不同徑的方式予以形成，亦可以作成相等徑的方式予以形成。又，亦可將金層及鎳層形成為比銅層大徑，且，在該金層及該鎳層形成從銅層的外周部向基板面方向延伸的伸出部。在此情況下，金層及鎳層可以作成不同徑的方式予以形成，亦可以作成相等徑的方式予以形成。
金層、或是金層及鎳層的伸出部的伸出量並未特別限定而為任意，例如較佳為1μm以上，更佳為1μm以上、50μm以下。這是因為一旦伸出部不滿1μm，則有不能確實地防止蝕刻液浸入內部之虞。另一方面，一旦伸出部過大，則有視情況而使複數個面連接端子間的絕緣間隔變窄之虞的緣故。
雖然在上述複數個面連接端子的銅層、鎳層及金層的厚度並未特別限定，但通常是從成本等觀點，以使其依此順序變薄的方式予以形成。即，以使鎳層比銅層薄、使銅層比前述鎳層薄的方式予以形成。
雖然構成前述金層一部分的前述伸出部的表面可為平滑面，但是在該表面亦可存在有表面粗糙度Ra為0.1μm以上、5μm以下的微細凹凸。又，有關的微細凹凸可存在於前述金層的整體表面，亦可存在於金層周圍的樹脂絕緣層表面。
在前述積層構造體的主面上，在未形成複數個面連接端子的區域，例如，亦可形成具有與前述複數個面連接端子共通之構造的對位用記號。一旦有這種記號，則在將晶片零件安裝至多層配線基板上時，便變得易於正確地進行對位。
以下，針對關於上述手段1的多層配線基板之製造方法加以說明。
在端子形成製程，係將遮罩配置在由稍後會被除去的銅箔所構成的支持體層上，在前述支持體層之由前述遮罩的開口所露出的銅箔部分，依序積層金層、鎳層及銅層，藉以形成前述複數個面連接端子。
前述金層、前述鎳層及前述銅層係可藉由扣除(subtractive)法、半加成(semi-additive)法及全加成(full-additive)法等所謂的公知方法來形成。具體而言，則可適用例如：金屬箔(金箔、鎳箔、銅箔)的蝕刻、無電解電鍍(無電解鍍金、無電解鍍鎳及無電解鍍銅)或電解電鍍(電解鍍金、電解鍍鎳及電解鍍銅)等方法。又，亦可藉由導電性膏等之印刷來形成金層、鎳層及銅層。又，針對比較薄的金層，亦可採用濺鍍及CVD等方法。
在此，作為形成如上述構造的面連接端子的具體方法，例如，有以下的方法。方法1：將遮罩配置在前述支持體層上，將開口形成在前述支持體層的前述遮罩，將從前述開口所露出的銅箔部分加以軟蝕刻而在支持體層接觸側的開口緣的下側區域產生空隙後，形成前述金層。方法2：將遮罩配置在前述支持體層上，將開口形成在前述支持體層的前述遮罩，與此同時，使底切(undercut)產生在支持體層接觸側的開口緣後，形成前述金層。方法3：將第1遮罩配置在前述支持體層上，將第1開口形成在前述支持體層的前述第1遮罩，將前述金層形成在從前述第1開口所露出的銅箔部分，接下來除去前述第1遮罩而配置第2遮罩，將徑小於前述第1開口的第2開口形成在前述支持體層的前述第2遮罩，依序將前述鎳層及前述銅層積層形成在從前述第2開口所露出的前述金層上。
在接下來的樹脂絕緣層形成製程中，除去前述遮罩後，形成被覆前述面連接端子的前述樹脂絕緣層。前述樹脂絕緣層能考慮絕緣性、耐熱性、耐濕性等而適宜地選擇。作為用以形成樹脂絕緣層的高分子材料的適合例子，可舉出：環氧樹脂、酚醛樹脂、胺基甲酸酯樹脂、矽酮樹脂、聚醯亞胺樹脂等之熱硬化性樹脂，聚碳酸酯樹脂、丙烯酸樹脂、聚縮醛樹脂、聚丙烯樹脂等之熱可塑性樹脂等。此外，亦可使用此等樹脂與玻璃纖維(玻璃纖布或玻璃不織布)或聚醯胺纖維等之有機纖維的複合材料，或者是，將環氧樹脂等之熱硬化性樹脂含浸於連續多孔質PTFE等之三維網目狀氟系樹脂基材的樹脂-樹脂複合材料等。
在接下來的導體形成製程中，將前述導通導體及前述導體層形成在前樹脂絕緣層。前述導體層主要由銅所構成，係藉由扣除法、半加成法、全加成法等所謂的公知方法予以形成。具體而言，適用例如：銅箔的蝕刻、無電解鍍銅或電解鍍銅等方法。又，亦可在利用濺鍍及CVD等方法來形成薄膜後，藉由進行蝕刻來形成導體層，或利用導電性膏等之印刷來形成導體層。
然後，在接下來的支持體層除去製程，能藉由除去前述支持體層而使在前述複數個面連接端子的前述金層露出，來製得多層配線基板。又，亦可在支持體層除去製程後，進行將焊錫凸塊形成在複數個面連接端子上的焊錫凸塊形成製程。
作為用於解決上述課題的其他手段(手段2)，有一種多層配線基板，其具有將導體層及樹脂絕緣層交互地積層而多層化的積層構造體，將用以面連接晶片零件之端子的複數個面連接端子形成在前述積層構造體的主面上，將連接至前述複數個面連接端子之複數個導通導體形成在前述樹脂絕緣層，其特徵為：前述複數個面連接端子具有依序積層有銅層、鎳層及金層的構造，前述金層係以至少比前述銅層大徑且具有從前述銅層的外周部向基板面方向伸出的伸出部的方式來形成。
因此，一旦依照手段2之發明，則因為相較於金層、鎳層及銅層的徑為相等的習知構造，金層的面積稍有增加，所以非常適合於例如將焊錫凸塊形成在面連接端子上的情況，使得容易對焊錫凸塊賦予高可靠性。因此，能提高面連接端子與晶片零件的連接可靠性。又，因為在金層有伸出部，所以面連接端子與樹脂絕緣層的界面面積稍有增加，結果能提高面連接端子對樹脂絕緣層的固定強度。
 [第1實施形態]
以下，基於第1圖~第21圖來詳細地說明將本發明具體化之第1實施形態的半導體封裝10及其製造方法。
如第1圖、第2圖所示，本實施形態之半導體封裝10為由多層配線基板11、及半導體積體電路元件的IC晶片21(晶片零件)所構成之BGA(Ball Grid Array，球格陣列)。又，半導體封裝10的形態並不僅限定於BGA，亦可為例如PGA(Pin Grid Array，針柵陣列)及LGA(Land Grid Array，地柵陣列)等。IC晶片21為縱15.0 mm×橫15.0 mm×厚0.8 mm之矩形平板狀，由熱膨脹係數為4.2ppm/℃的矽所構成。
另一方面，多層配線基板11不具有核心基板，而是具有把由銅所構成之導體層51及由環氧樹脂所構成之4層樹脂絕緣層43、44、45、46交互地積層而多層化的配線積層部40(積層構造體)。本實施形態之配線積層部40為縱50.0 mm×橫50.0 mm×厚0.4 mm之平面觀察的約略矩形。在本實施形態，樹脂絕緣層43~46的熱膨脹係數成為10~60ppm/℃左右(具體而言，20ppm/℃左右)。又，樹脂絕緣層43~46的熱膨脹係數係指30℃~玻璃轉移溫度(Tg)間之測定值的平均值。
如第1圖、第2圖所示，在配線積層部40的主面41上(第4層的樹脂絕緣層46的表面上)，將複數個端子墊30(面連接端子)配置成陣列狀。如第3圖所示，端子墊30具有依序積層有鍍銅層31(銅層)、鍍鎳層32(鎳層)及鍍金層33(金層)的構造。在此，將鍍銅層31的厚度設定為10μm以上、不滿20μm(在本實施形態為10μm)，將鍍鎳層32的厚度設定為3μm以上、不滿10μm(在本實施形態為5μm)，將鍍金層33的厚度設定為0.1μm以上、不滿3μm(在本實施形態為0.5μm)。
如第3圖、第4圖所示，位於複數個面連接端子30的最表層之鍍金層33係形成為比鍍鎳層32及鍍銅層31大徑。鍍金層33具有：從鍍鎳層32及鍍銅層31的外周部向基板面方向(即第3圖、第4圖的左右方向)伸出的伸出部33a。本實施形態的伸出部33a的伸出量係設定為1μm~2μm左右，在鍍金層33的整體表面及其周圍的樹脂絕緣層46表面存在有微細的凹凸，因此伸出部的表面亦非平滑面而是成為粗化面。在本實施形態中，係使該粗化面的表面粗糙度Ra成為2μm~3μm左右。
在配線積層部40的主面41上未形成複數個面連接端子30的區域形成有對位用記號59，該對位記號59具有與複數個面連接端子30共通的3層構造。即，該對位用記號59亦具有依序積層有鍍銅層31、鍍鎳層32及鍍金層33的構造，且，具有從鍍金層33的外周部伸出的伸出部33a。
進一步地，在端子墊30的表面上配置複數個焊錫凸塊54。將前述IC晶片21的端子22面連接至各焊錫凸塊54。即，IC晶片21被搭載在配線積層部40的主面41側。又，在形成有各端子墊30及各焊錫凸塊54的區域是可搭載IC晶片21的IC晶片搭載區域23。
另一方面，如第1圖、第2圖所示，在配線積層部40的背面42上(第1層的樹脂絕緣層43的下面上)，將複數個BGA用墊53配置成陣列狀。BGA用墊53具有依序將鍍鎳層及鍍金層積層在銅端子上的構造。又，樹脂絕緣層43的下面係藉由防焊阻劑47來幾乎整體地予以覆蓋。在防焊阻劑47的既定部位形成有使BGA用墊53露出的開口部48。在各BGA用墊53的表面上配置有連接母板用的複數個焊錫凸塊55，藉由各焊錫凸塊55來將配線積層部40安裝在未圖示的母板上。
如第1圖~第3圖所示，在各樹脂絕緣層43~46設置有各自的導通孔56及導通導體57。各導通孔56，係成為圓錐台形狀，藉由對各樹脂絕緣層43~46實施YAG雷射或二氧化碳雷射的開孔加工來形成。各導通導體57為向配線積層部40的背面42之方向(在第1圖、第2圖為下方向)擴徑的導體，將各導體層51、前述端子墊30及BGA用墊53相互地電性連接。於是，端子墊30係連接至導通導體57之小徑側端面58(參照第3圖)。
接下來，針對多層配線基板11之製造方法進行說明。
在本實施形態中係採用以下方法：準備具有充分強度的支持基板(玻璃環氧基板等)，在該支持基板上，增建(build-up)多層配線基板11(配線積層部40)的導體層51及樹脂絕緣層43~46。第5圖~第20圖為用於說明該製造方法的圖。
詳細而言，如第5圖所示，首先，在支持基板70的兩面分別配置積層金屬片體72(即支持體層)。兩積層金屬片體72係使2片銅箔層73、74在可剝離的狀態下緊密接著而構成。具體而言，藉由隔著金屬鍍覆(例如鍍鉻)而積層各銅箔層73、74來形成積層金屬片體72。使在各銅箔層73、74之非對向的側的面成為粗化面，而存在有微細的凹凸。
在接下來的端子形成製程中，將作為防鍍阻劑(遮罩)的乾膜76(厚度約15μm)疊層在積層金屬片體72上(參照第6圖)。接下來，藉由進行曝光及顯影，將開口77(內徑100μm)形成在乾膜76的既定部位，使銅箔層73表面的一部分露出(參照第7圖、第8圖)。尤其是在本實施形態中，是將曝光量比適當正確值稍微減少、將顯影時的壓力比適當正確值稍微提高、或是將顯影時間比適當正確值稍微增長，藉以刻意使底切77a產生在支持體層接觸側的開口緣。將底切77a的大小(切入量)設定為2μm~3μm左右。
然後，藉由在從開口77所露出的銅箔層73的部分依序積層鍍金層33、鍍鎳層32及鍍銅層31，來形成端子墊30(參照第9圖~第11圖)。更詳細地說，首先，進行電解鍍金，形成如第9圖所示之既定厚度的鍍金層33。在本實施形態中，係進行把底切77a所產生部分(即開口77的大徑部分)加以埋覆的程度之電解鍍金。接下來，以埋覆底切77a未產生的部分(即開口77的小徑部分)的方式進行電解鍍鎳，將既定厚度的鍍鎳層32形成在鍍金層33上。進一步地，藉由進行電解鍍銅來將既定厚度的鍍銅層31形成在鍍鎳層32上，使完成端子墊30(參照第11圖)。之後，除去乾膜76(參照第12圖)。
又，在端子形成製程中，亦在對位用記號59之形成預定部位設置開口77。然後，藉由在從該部位所露出的銅箔層73部分依序積層鍍金層33、鍍鎳層32及鍍銅層31，來形成對位用記號59。因此，至少在這個時間點，使端子墊30及對位用記號59成為具有同等構造者。又，將伸出部33a形成在端子墊30及對位用記號59的鍍金層33。
在接下來的樹脂絕緣層形成製程中，將片狀絕緣樹脂基材75積層在前述兩積層金屬片體72上，使用真空壓著熱壓機(省略圖示)在真空下進行加壓加熱後，使之硬化，藉以形成被覆端子墊30之第4層樹脂絕緣層46(參照第14圖)。然後，藉由施加雷射加工而在樹脂絕緣層46的既定位置形成導通孔56，接下來執行將各導通孔56內的污漬(smear)除去之過去周知的去污(desmear)處理。
在接下來的導體形成製程中，利用過去公知的方法進行的無電解鍍銅及電解鍍銅，藉以將導通導體57形成在各導通孔56內(參照第14圖、第15圖)。此時，已被形成在樹脂絕緣層46之導通導體57的小徑側端面58被連接至端子墊30。進一步地，利用過去公知的方法(例如半加成法)進行蝕刻，藉以在樹脂絕緣層46上將導體層51形成圖案。
又，針對第1層~第3層樹脂絕緣層43~45及導體層51，亦藉由與上述第4層樹脂絕緣層46及導體層51同樣的方法來形成，逐步積層在樹脂絕緣層46上(參照第16圖)。然後，在已形成BGA用墊53之樹脂絕緣層43上塗布感光性環氧樹脂並使之硬化，藉以形成防焊阻劑47。接下來，在已配置既定遮罩的狀態下進行曝光及顯影，將開口部48圖案化(patterning)於防焊阻劑47。藉由以上的製造製程，分別在支持基板70的兩側形成已積層有積層金屬片體72、樹脂絕緣層43~46及導體層51的積層體80(參照第16圖)。又如第16圖所示，使積層體80之位於積層金屬片體72上的區域成為配線積層部40。
然後，藉由切割(dicing)裝置(省略圖示)來切斷該積層體80，將在積層體80的配線積層部40的周圍區域除去。此時，在配線積層部40與其周圍部82的境界部分(參照第16圖的一點虛線)，將配線積層部40連著支持基板70切斷。藉此切斷，使已以樹脂絕緣層46所封裝的積層金屬片體72的外緣部成為露出的狀態。即，藉由除去周圍部82，而失去支持基板70與樹脂絕緣層46的緊密接著部分。結果，使配線積層部40及支持基板70成為僅隔著積層金屬片體72連結的狀態(參照第17圖)。
在接下來的支持體層除去製程中，首先，將積層體80與配線積層部40及支持基板70分離，使銅箔層73露出。具體而言，是在2片銅箔層73、74的界面將積層金屬片體72剝離，把配線積層部40從支持基板70分離(參照第18圖、第19圖)。
進一步地，對位於配線積層部40(樹脂絕緣層46)主面41上的銅箔層73進行蝕刻，除去銅箔層73，同時使端子墊30等金層33從主面41露出(參照第2圖、第3圖、第20圖)。又，在本實施形態的多層配線基板11中，端子墊30在金層33具有伸出部33a。因此，使端子墊30與樹脂絕緣層46的界面的剖面形狀成為非直線的，且變得比習知構造長。因此，能使溶解銅的蝕刻液難以透過該界面而浸入配線積層部40的內部，能防止因蝕刻液的浸入所產生的銅層31被蝕刻除去。
在接下來的焊錫凸塊形成製程中，在已形成於多層配線基板11之最表層的樹脂絕緣層46上之複數個端子墊30上，形成IC晶片連接用的焊錫凸塊54。具體而言，使用未圖示的焊錫球(solder ball)搭載裝置將焊錫球配置在各端子墊30上後，將焊錫球加熱至既定溫度而回流(reflow)，藉以在各端子墊30上形成焊錫凸塊54。同樣地，在已形成於樹脂絕緣層43上的複數個BGA用墊53上，形成焊錫凸塊55。
之後，將IC晶片21載置於配線積層部40的IC晶片搭載區域23。此時，以將IC晶片21側的端子22與配線積層部40側的焊錫凸塊54對位的方式來進行。然後，藉由加熱而把各焊錫凸塊54回流，來接合端子22與焊錫凸塊54，完成已將IC晶片21搭載於配線積層部40之第1圖的半導體封裝10。
因此，依照本實施形態的話，便能獲得以下效果。
(1)本實施形態的多層配線基板11之製造方法，其特徵為，當進行端子形成製程時在各端子墊30及對位用記號59的鍍金層33，形成具有可說是作為後續製程的蝕刻防護之功能的伸出部33a。因此，即使在支持體層除去製程使用溶解銅的蝕刻液，該蝕刻液亦難以透過端子墊30及對位用記號59與樹脂絕緣層46的界面而浸入配線積層部40的內部。因此，能防止因蝕刻液浸入所產生之鍍銅層31被蝕刻除去，能以高良率製得形狀優良的端子墊30及對位用記號59。又，利用以這種方法所製造的多層配線基板11的話，便能使端子墊30與IC晶片21的連接可靠性提高，能實現可靠性優良的半導體封裝10。又，即使是在使用蝕刻液以外之物、容易浸入配線積層部40內部的液體(例如洗淨液等)的情況下，亦可藉由鍍金層33的伸出部33a來阻止該浸入，防止鍍銅層31變質。
(2)依上述製造方法所製得之本實施形態的多層配線基板11，與鍍金層33、鍍鎳層32及鍍銅層31之徑皆為相等的習知構造不同，而是使鍍金層31的徑成為相對較大。因此，使得鍍金層33的面積稍有增加，非常適合於將焊錫凸塊54形成在端子墊30上的情況，使得容易對焊錫凸塊54賦予高可靠性。因此，能使端子墊30與IC晶片21的連接可靠性提高。又，藉由在鍍金層33有伸出部33a，端子墊30與樹脂絕緣層46的界面面積稍有增加，結果可使端子墊30對樹脂絕緣層46的固定強度提高。
進一步地，由於在本實施形態之多層配線基板11形成有對位用記號59，所以能藉由在組裝IC晶片時使用它而正確地進行兩者的對位。而且，由於該對位用記號59具有與端子墊30共通的構造，所以被蝕刻除去(etching-out)的情形不會發生在鍍銅層31，整體而言形狀優良。因此，當利用畫像辨識進行自動對位作業時，能正確地辨識該對位用記號59，結果能使焊錫凸塊54的形成精度及IC晶片21等零件的組裝精度提高。
[第2實施形態]
接下來，基於第21圖~第24圖來說明將本發明具體化之第2實施形態。
如第21圖所示，在第2實施形態之多層配線基板11的端子墊30A，亦與在第1實施形態之端子墊30同樣地，具有依序積層有鍍銅層31、鍍鎳層32及鍍金層33的構造，且，在鍍金層33的外周部具有伸出部33a。
具有這種構造之端子墊30A的多層配線基板11，雖然基本上能根據上述第1實施形態的製造方法來製造，但是在端子形成製程中形成伸出部33a的方法是不同的。即，首先將作為防鍍阻劑(遮罩)的乾膜76(厚度約15μm)疊層(laminate)在積層金屬片體72上。接下來，藉由進行曝光及顯影，將開口77(內徑100μm)形成在乾膜76的既定部位，使銅箔層73表面的一部分露出。接下來，使用溶解銅的蝕刻液，進行對銅箔層73露出部分的軟蝕刻，形成深度1μm左右的軟蝕刻部81(參照第22圖)。此時，蝕刻液亦在支持體層接觸側的開口緣下側區域發生作用，在該部分產生空隙81a。又，為了使空隙81a的部分成為沿著想要得到之伸出部33a的形狀，針對蝕刻的諸條件(溫度、時間、電流密度等)作適宜調整。
然後首先，進行電解鍍金，形成如第23圖所示之既定厚度的鍍金層33。在本實施形態，進行埋覆軟蝕刻部81(即開口77的大徑部分)程度的電解鍍金。接下來，依序進行鍍鎳層32及鍍銅層31，使完成3層構造的端子墊30A(參照第24圖)。
在以上說明的本實施形態的製造方法，由於也在進行端子形成製程時將伸出部33a形成在鍍金層33，所以能防止端子墊30A被蝕刻除去，能謀求多層配線基板11的良率提升。又，藉由這種製造方法所製得的多層配線基板11，係成為具有與IC晶片21的連接可靠性優良的端子墊30A者。
[第3實施形態]
接下來，基於第25圖~第28圖來說明將本發明具體化之第3實施形態。
如第25圖所示，在第3實施形態之多層配線基板11的端子墊30B，亦如同第1實施形態之端子墊30，具有依序積層有鍍銅層31、鍍鎳層32及鍍金層33的構造，且，在鍍金層33的外周部具有伸出部33a。
具有這種構造之端子墊30B的多層配線基板11，雖然基本上能根據上述第1實施形態的製造方法來製造，但是在端子形成製程中形成伸出部33a的方法是不同的。即，首先將作為防鍍阻劑(第1遮罩)的乾膜91(厚度約15μm)疊層在積層金屬片體72上。接下來，藉由進行曝光及顯影，將內徑約105μm~110μm之開口92(第1開口)形成在乾膜91的既定部位，使銅箔層73表面的一部分露出，同時進行電解鍍金而形成既定厚度的鍍金層33(參照第26圖)。在第26圖中鍍金層33的外周部稍後會成為伸出部33a。
接下來，除去乾膜91後，重新層疊另一作為防鍍阻劑(第2遮罩)的乾膜93(厚度約15μm)。接下來，藉由進行曝光及顯影，將內徑約100μm的開口94(第2開口)形成在乾膜93的既定部位(參照第27圖)。然後，對所露出之銅箔層73表面的一部分進行電解鍍鎳後，進行電解鍍銅，使完成3層構造的端子墊30B(參照第28圖)。
在以上說明的本實施形態的製造方法中，由於也在進行端子形成製程時將伸出部33a形成在鍍金層33，所以能防止端子墊30B被蝕刻除去，能謀求多層配線基板11的良率提升。又，藉由這種製造方法所製得的多層配線基板11係成為具有與IC晶片21的連接可靠性優良的端子墊30B者。
又，本發明的實施形態亦可如以下般變更。
‧在上述各實施形態中，雖然是將鍍金層33形成為比鍍鎳層32及鍍銅層31大徑，但是例如，亦可構成為如第21圖所示之其他實施形態的端子墊30C來取而代之。在第21圖中，係使鍍金層33及鍍鎳層32為相等的徑且形成為比鍍銅層31大徑，且，所顯示的端子墊30C為已在該鍍金層33及該鍍鎳層32形成伸出部33a、32a者。又，依第21圖所示者的話，便可能將伸出部33a、32a形成為比上述各實施形態厚。
‧亦可如第22圖所示之其他實施形態的端子墊30D般，將鍍鎳層32形成為比鍍金層33及鍍銅層31大徑，且，在該鍍鎳層32形成伸出部32a。
‧在上述實施形態，各導通導體57是向配線積層部40的背面42的方向(在第1圖、第2圖為下方向)擴徑的導體，端子墊30連接至導通導體57的小徑側端面58。但亦可作成為將各導通導體57向配線積層部40的背面42的方向(在第1圖、第2圖為下方向)縮徑的導體，且，將端子墊30連接至導通導體57的大徑側端面。
‧在上述實施形態，雖然是在支持基板70的兩側形成配線積層部40，但是亦可只在支持基板70的單側形成配線積層部40。
‧在上述實施形態中，亦可在配線積層部40的主面41及背面42上，組裝除了IC晶片21以外的各種電子零件。作為此情況的電子零件，例如，可舉出在背面或側面具有複數個端子之晶片零件(例如：晶片電晶體、晶片二極體、晶片電阻、晶片電容器、晶片線圈、晶片電感器等)等。
接下來，以下列舉由前述實施形態所掌握的技術性思想。
(1)一種多層配線基板，係具有將導體層及樹脂絕緣層交互地積層而多層化的積層構造體，將用以面連接晶片零件的端子的複數個面連接端子形成在前述積層構造體的主面上，將連接至前述複數個面連接端子之複數個導通導體形成在前述樹脂絕緣層，其特徵為：前述鎳層及前述銅層係以使徑相等的方式來形成，前述金層，係以比前述鎳層及前述銅層大徑，且具有從前述鎳層及前述銅層的外周部向基板面方向延伸的伸出部的方式來形成。
(2)在上述思想1中，多層配線基板之特徵為：在構成前述金層一部分的前述伸出部表面，存在有表面粗糙度Ra為0.1μm以上、5μm以下的凹凸。
11．．．多層配線基板
21．．．作為晶片零件的半導體積體電路元件(IC晶片)
22．．．端子
30、30A、30B、30C、30D．．．作為面連接端子的端子墊
31．．．作為銅層的鍍銅層
32．．．作為鎳層的鍍鎳層
33．．．作為金層的鍍金層
32a、33a．．．伸出部
40．．．作為積層構造體的配線積層部
41．．．主面
43~46．．．樹脂絕緣層
51．．．導體層
57．．．導通導體
59．．．對位用記號
72．．．作為支持體層的積層金屬片體
76．．．作為遮罩的乾膜
77．．．開口
77a．．．底切
81．．．軟蝕刻部
81a．．．空隙
91．．．作為第1遮罩的乾膜
92．．．第1開口
93．．．作為第2遮罩的乾膜
94．．．第2開口
第1圖係顯示使用將本發明具體化之第1實施形態之多層配線基板的半導體封裝的概略剖面圖。
第2圖係顯示第1實施形態之多層配線基板的概略剖面圖。
第3圖係顯示第1實施形態之面連接端子的擴大剖面圖。
第4圖係顯示第1實施形態之面連接端子的放大俯視圖。
第5圖係用以說明第1實施形態之多層配線基板的製造順序之概略剖面圖。
第6圖係同樣地用以說明製造順序之概略剖面圖。
第7圖係同樣地用以說明製造順序之概略剖面圖。
第8圖係同樣地用以說明製造順序之部分放大剖面圖。
第9圖係同樣地用以說明製造順序之部分放大剖面圖。
第10圖係同樣地用以說明製造順序之部分放大剖面圖。
第11圖係同樣地用以說明製造順序之部分放大剖面圖。
第12圖係同樣地用以說明製造順序之部分放大剖面圖。
第13圖係同樣地用以說明製造順序之部分放大剖面圖。
第14圖係同樣地用以說明製造順序之部分放大剖面圖。
第15圖係同樣地用以說明製造順序之部分放大剖面圖。
第16圖係同樣地用以說明製造順序之概略剖面圖。
第17圖係同樣地用以說明製造順序之概略剖面圖。
第18圖係同樣地用以說明製造順序之概略剖面圖。
第19圖係同樣地用以說明製造順序之概略剖面圖。
第20圖係同樣地用以說明製造順序之概略剖面圖。
第21圖係顯示第2實施形態之多層配線基板之面連接端子的放大剖面圖。
第22圖係用以說明第2實施形態之多層配線基板的製造順序之放大剖面圖。
第23圖係同樣地用以說明製造順序之部分放大剖面圖。
第24圖係同樣地用以說明製造順序之部分放大剖面圖。
第25圖係顯示第3實施形態之多層配線基板之面連接端子的放大剖面圖。
第26圖係用以說明第3實施形態之多層配線基板的製造順序之放大剖面圖。
第27圖係同樣地用以說明製造順序之部分放大剖面圖。
第28圖係同樣地用以說明製造順序之部分放大剖面圖。
第29圖係顯示其他實施形態之多層配線基板之面連接端子的放大剖面圖。
第30圖係顯示其他實施形態之多層配線基板之面連接端子的放大剖面圖。
11．．．多層配線基板
21．．．作為晶片零件的半導體積體電路元件(IC晶片)
22．．．端子
23．．．IC晶片搭載區域
30．．．作為面連接端子的端子墊
31．．．作為銅層的鍍銅層
32．．．作為鎳層的鍍鎳層
33．．．作為金層的鍍金層
40．．．作為積層構造體的配線積層部
41．．．主面
42．．．背面
43~46．．．樹脂絕緣層
47．．．防焊阻劑
48．．．開口部
51．．．導體層
53．．．BGA用墊
54．．．焊錫凸塊
55．．．焊錫凸塊
56．．．導通孔
57．．．導通導體
59．．．對位用記號

Claims (5)

  1. 一種多層配線基板之製造方法，其具有將導體層及樹脂絕緣層交互地積層而多層化的積層構造體，將用以面連接晶片零件之端子的複數個面連接端子形成在該積層構造體的主面上，將連接至該複數個面連接端子之複數個導通導體形成在該樹脂絕緣層，該複數個面連接端子具有依序積層有銅層、鎳層及金層的構造，其特徵為，包含：端子形成製程，係將遮罩配置在由稍後會被除去的銅箔所構成的支持體層上，依序將金層、鎳層及銅層積層在該支持體層之從該遮罩的開口所露出之銅箔部分，藉以形成該複數個面連接端子；樹脂絕緣層形成製程，係在除去該遮罩後，形成被覆該面連接端子的該樹脂絕緣層；導體形成製程，係將該導通導體(via conductor)及該導體層形成在該樹脂絕緣層；及支持體層除去製程，係在該導體形成製程後除去該支持體層，使在該複數個面連接端子的該金層露出；在該端子形成製程，係將遮罩配置在該支持體層上，將開口形成在該支持體層的該遮罩，與此同時，使底切(undercut)產生在支持體層接觸側的開口緣後，以至少比該銅層大徑且具有從該銅層的外周部向基板面方 向延伸的伸出部的方式來在產生該底切的部分形成該金層，且該金屬的表面係與該積層構造體的該主面同平面，該伸出部係作成從該積層構造體的內層往該主面側逐漸擴張的錐形(taper shape)。
  2. 如申請專利範圍第1項之多層配線基板之製造方法，其中在該端子形成製程中，將第1遮罩配置在該支持體層上，將第1開口形成在該支持體層的該第1遮罩，將該金層形成在從該第1開口所露出的銅箔部分，接下來除去該第1遮罩而配置第2遮罩，將徑小於該第1開口的第2開口形成在該支持體層的該第2遮罩，依序將該鎳層及該銅層積層形成在從該第2開口所露出的該金層上。
  3. 一種多層配線基板，其具有將導體層及樹脂絕緣層交互地積層而多層化的積層構造體，將用以面連接晶片零件之端子的複數個面連接端子形成在該積層構造體的主面上，將連接至該複數個面連接端子之複數個導通導體形成在該樹脂絕緣層，其特徵為，該複數個面連接端子具有依序積層有銅層、鎳層及金層的構造，該金層係以至少比該銅層大徑且具有從該銅層的外周部向基板面方向延伸的伸出部的方式來形成，且該金屬的表面係與該積層構造體的該主面同平面，該伸出部係作成從該積層構造體的內層往該主面側 逐漸擴張的錐形。
  4. 如申請專利範圍第3項之多層配線基板，其中該多層配線基板不具有核心基板(core substrate)，該複數個導通導體係在該樹脂絕緣層的各層中在同一方向上擴徑。
  5. 如申請專利範圍第3或4項之多層配線基板，其中在該積層構造體的主面上，形成具有與該複數個面連接端子共通之構造的對位用記號。
TW099103718A 2009-02-16 2010-02-08 多層配線基板及其製造方法 TWI414221B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009033315A JP5350830B2 (ja) 2009-02-16 2009-02-16 多層配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
TW201041473A TW201041473A (en) 2010-11-16
TWI414221B true TWI414221B (zh) 2013-11-01

Family

ID=42559736

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099103718A TWI414221B (zh) 2009-02-16 2010-02-08 多層配線基板及其製造方法

Country Status (3)

Country Link
US (1) US8233289B2 (zh)
JP (1) JP5350830B2 (zh)
TW (1) TWI414221B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
JP5290017B2 (ja) * 2008-03-28 2013-09-18 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5566720B2 (ja) * 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
US8698303B2 (en) 2010-11-23 2014-04-15 Ibiden Co., Ltd. Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
US8844125B2 (en) 2011-01-14 2014-09-30 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask and related devices
JP6166879B2 (ja) * 2011-09-06 2017-07-19 株式会社 大昌電子 片面プリント配線板およびその製造方法
JP6154110B2 (ja) * 2012-01-20 2017-06-28 京セラ株式会社 実装基板
JP6110084B2 (ja) * 2012-07-06 2017-04-05 株式会社 大昌電子 プリント配線板およびその製造方法
JP5762376B2 (ja) * 2012-09-21 2015-08-12 日本特殊陶業株式会社 配線基板及びその製造方法
US8847078B2 (en) * 2012-09-27 2014-09-30 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
WO2015064642A1 (ja) * 2013-10-30 2015-05-07 京セラ株式会社 配線基板およびこれを用いた実装構造体
JP6208054B2 (ja) * 2014-03-10 2017-10-04 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2016054186A (ja) * 2014-09-03 2016-04-14 イビデン株式会社 プリント配線板
JP6473595B2 (ja) * 2014-10-10 2019-02-20 イビデン株式会社 多層配線板及びその製造方法
JP2016219452A (ja) * 2015-05-14 2016-12-22 富士通株式会社 多層基板及び多層基板の製造方法
US10455708B2 (en) 2015-06-29 2019-10-22 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method for manufacturing the same
US9832866B2 (en) * 2015-06-29 2017-11-28 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method of manufacturing the same
CN109156080B (zh) * 2016-05-16 2021-10-08 株式会社村田制作所 陶瓷电子部件
CN105934085A (zh) * 2016-06-28 2016-09-07 广东欧珀移动通信有限公司 Pcb板及具有其的移动终端
US10163805B2 (en) * 2016-07-01 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
JP6796482B2 (ja) * 2016-12-27 2020-12-09 新光電気工業株式会社 配線基板、配線基板の製造方法
RU174053U1 (ru) * 2017-04-11 2017-09-27 Закрытое акционерное общество "Научно-производственное предприятие "Оптические и электронные комплексы и системы" Многослойная монтажная печатная плата
JP7271081B2 (ja) * 2017-10-18 2023-05-11 日東電工株式会社 配線回路基板
CN109729639B (zh) * 2018-12-24 2020-11-20 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件
JP7266469B2 (ja) * 2019-06-17 2023-04-28 新光電気工業株式会社 配線基板の製造方法及び積層構造
JP2022047385A (ja) * 2020-09-11 2022-03-24 キオクシア株式会社 プリント配線基板およびメモリシステム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258520A (ja) * 2007-04-09 2008-10-23 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
CN101315917A (zh) * 2007-05-30 2008-12-03 新光电气工业株式会社 配线基板及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125341A (ja) * 1994-10-25 1996-05-17 Hitachi Ltd 電子回路装置
JP2002026500A (ja) 2000-07-05 2002-01-25 Ngk Spark Plug Co Ltd 配線基板
JP2003163458A (ja) * 2001-11-29 2003-06-06 Fujitsu Ltd 多層配線基板及びその製造方法
JP4225005B2 (ja) * 2002-08-19 2009-02-18 株式会社デンソー 電解めっきを用いた配線の形成方法
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
JP5258045B2 (ja) * 2006-06-30 2013-08-07 日本電気株式会社 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
JP2008091874A (ja) * 2006-09-08 2008-04-17 Alps Electric Co Ltd セラミック回路基板とその製造方法
JP5582069B2 (ja) * 2011-03-04 2014-09-03 株式会社村田製作所 セラミック多層基板
WO2012132880A1 (ja) * 2011-03-25 2012-10-04 株式会社村田製作所 セラミック多層基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258520A (ja) * 2007-04-09 2008-10-23 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
CN101315917A (zh) * 2007-05-30 2008-12-03 新光电气工业株式会社 配线基板及其制造方法

Also Published As

Publication number Publication date
US8233289B2 (en) 2012-07-31
US20100208437A1 (en) 2010-08-19
JP5350830B2 (ja) 2013-11-27
JP2010192547A (ja) 2010-09-02
TW201041473A (en) 2010-11-16

Similar Documents

Publication Publication Date Title
TWI414221B (zh) 多層配線基板及其製造方法
TWI423754B (zh) 多層配線基板及其製造方法
JP5284235B2 (ja) 半導体パッケージ
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
US8946906B2 (en) Multilayer wiring substrate and method of manufacturing the same
JP5284147B2 (ja) 多層配線基板
US8580066B2 (en) Method for manufacturing multilayer wiring substrate
JP5566720B2 (ja) 多層配線基板及びその製造方法
KR101281410B1 (ko) 다층 배선기판
JP5504149B2 (ja) 多層配線基板
US9253897B2 (en) Wiring substrate and method for manufacturing the same
JP2012094662A (ja) 多層配線基板の製造方法
JP5260215B2 (ja) 補強材付き配線基板の製造方法
JP2011181542A (ja) 多層配線基板及びその製造方法
JP5638269B2 (ja) 多層配線基板
JP2009239223A (ja) 多層配線基板
JP2015220354A (ja) 配線基板の製造方法
JP5269757B2 (ja) 多層配線基板
TWI507109B (zh) A supporting substrate for manufacturing a multilayer wiring board, and a method for manufacturing the multilayer wiring board
KR20080043207A (ko) 능동 소자 내장형 인쇄회로기판 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees