JP2008258520A - 配線基板の製造方法及び配線基板 - Google Patents

配線基板の製造方法及び配線基板 Download PDF

Info

Publication number
JP2008258520A
JP2008258520A JP2007101465A JP2007101465A JP2008258520A JP 2008258520 A JP2008258520 A JP 2008258520A JP 2007101465 A JP2007101465 A JP 2007101465A JP 2007101465 A JP2007101465 A JP 2007101465A JP 2008258520 A JP2008258520 A JP 2008258520A
Authority
JP
Japan
Prior art keywords
support plate
manufacturing
wiring board
region
alignment mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007101465A
Other languages
English (en)
Inventor
Kotaro Kotani
幸太郎 小谷
Junichi Nakamura
順一 中村
Kentaro Kaneko
健太郎 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007101465A priority Critical patent/JP2008258520A/ja
Priority to KR1020080031529A priority patent/KR101474261B1/ko
Priority to US12/098,583 priority patent/US7954234B2/en
Priority to TW097112599A priority patent/TWI413461B/zh
Priority to CN2008100906650A priority patent/CN101286457B/zh
Publication of JP2008258520A publication Critical patent/JP2008258520A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0346—Deburring, rounding, bevelling or smoothing conductor edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49224—Contact or terminal manufacturing with coating

Abstract

【課題】 薄型化が可能となるとともにアライメントの精度が良好となる配線基板の製造方法を提供する。
【解決手段】 支持板に接するように、複数の導電パターンを形成する第１の工程と、前記複数の導電パターンを覆うとともに、前記支持板に接するように樹脂層を形成する第２の工程と、前記複数の導電パターンのうちの少なくとも一部に接続される別の導電パターンを形成する第３の工程と、前記支持板を除去する第４の工程と、を有する配線基板の製造方法であって、前記第１の工程で前記複数の導電パターンのうちの少なくとも一部が接する前記支持板の第１の領域と、前記第２の工程で前記樹脂層が接する前記支持板の第２の領域の表面粗さが異なることを特徴とする配線基板の製造方法。
【選択図】 図３Ｆ

Description

本発明は、電極パッドとアライメントマークを有する配線基板の製造方法に関する。
例えば、半導体チップなどの実装部品を実装するための配線基板（電子部品）は、様々な形状・構造のものが提案されている。近年は、半導体チップの薄型化・小型化に伴い、半導体チップが実装される配線基板も薄型化・小型化の要求が著しくなっている。
例えば、上記の配線基板を薄型化して形成する方法としては、いわゆるビルドアップ法が知られている。ビルドアップ法とは、例えばエポキシ系の樹脂材料よりなるビルドアップ層（ビルドアップ樹脂）をコア基板上に積層することで、配線の層間絶縁層を形成し、配線基板を製造する方法である。
例えば、上記のコア基板は、プリプレグ材料などよりなり、配線基板の製造工程において、硬化される前の柔らかいビルドアップ層を支持し、また、ビルドアップ層の硬化に伴う反りを抑制する。しかし、上記のビルドアップ法において、さらに配線基板を薄型化しようとすると、配線基板のベースとなるコア基板の厚さが問題となる。
そこで、ビルドアップ法においてさらに配線基板を薄型化するために、配線基板（ビルドアップ層）を支持する支持板上にビルドアップ法にて配線基板を形成した後、当該支持板を除去する方法が提案されていた（例えば特許文献１参照）。
しかし、例えば金属材料よりなる支持板と、樹脂材料よりなるビルドアップ層との密着力は強くなく、何らかの密着力向上のための対策が必要である。その一例として、金属の表面を粗化して樹脂との密着力を向上させる方法が検討されている。
特開２００５−５７４２号公報
しかし、支持板を粗化処理すると、粗化処理された表面状態がそのまま配線基板の表面に転写されてしまう。例えば、配線基板側の支持板に接する表面に、アライメント（位置決め）に用いられるアライメントマークが形成されていると、アライメントマークの表面が粗化されてしまう。従って、配線基板の位置決めにおいてアライメントマークの認識が困難となり、加工精度の信頼性が低下してしまう懸念が生じていた。
そこで、本発明では、上記の問題を解決した新規で有用な配線基板の製造方法を提供することを統括的課題としている。
本発明の具体的な課題は、薄型化が可能となるとともにアライメントの精度が良好となる配線基板の製造方法を提供することである。
本発明は、上記の課題を、支持板に接するように、複数の導電パターンを形成する第１の工程と、前記複数の導電パターンを覆うとともに、前記支持板に接するように樹脂層を形成する第２の工程と、前記複数の導電パターンのうちの少なくとも一部に接続される別の導電パターンを形成する第３の工程と、前記支持板を除去する第４の工程と、を有する配線基板の製造方法であって、前記第１の工程で前記複数の導電パターンのうちの少なくとも一部が接する前記支持板の第１の領域と、前記第２の工程で前記樹脂層が接する前記支持板の第２の領域の表面粗さが異なることを特徴とする配線基板の製造方法により、解決する。
本発明によれば、薄型化が可能となるとともにアライメントの精度が良好となる配線基板の製造方法を提供することが可能となる。
まず、従来の配線基板（電子部品）の製造方法の概略を図１に示す。図１を参照するに、従来は、例えばＣｕなどの金属材料よりなる支持板１１上に、アライメントマーク（導電パターン）１３と樹脂層１２を形成した後、支持板１１をエッチングするなどして除去して配線基板を形成していた。このため、支持板によって配線基板を製造する工程における樹脂層の反りなどを抑制しながら、製造される配線基板を薄型化することが可能となる。なお、本図では、電極パッドや配線構造などの構造体は図示を省略している。
しかし、上記の製造方法においては、例えば金属材料よりなる支持板１１と、樹脂層１２の密着性を良好とするために、支持板１１の表面を粗化処理して表面粗さを大きくする場合があった。この場合、支持板１１上の表面粗さが樹脂層１２やアライメントマーク１３など、配線基板側に転写されることになる。
例えば、アライメントマーク１３の表面が粗化されて、表面粗さが大きい状態となると、アライメントマーク１３の認識が困難となる問題が生じてしまう。例えば、支持板１１を除去した後に、電極パッド（本図では図示省略）上に半田などの接続部が形成される場合には、アライメントマークの認識が困難となると、配線基板の加工精度に問題が生じてしまう。
そこで、本発明では、以下に説明するように、支持板の、アライメントマークが接する領域と、樹脂層が接する領域の表面粗さが異なるようにしている。このため、樹脂層と支持板の密着力を確保しつつ、かつ、アライメントマークの表面粗さを小さくしてアライメントマークの認識が容易となるようにしていることが特徴である。
図２は、本発明による配線基板（電子部品）の製造方法の概略を示した図である。ただし、先に説明した部分には同一の符号を付し、説明を省略する。図２を参照するに、本図に示す場合、例えばＣｕよりなる支持板１１の、配線基板に接する表面に、それぞれ表面粗さが異なる第１の領域（非粗化面）１１Ａと第２の領域（粗化面）１１Ｂが形成されていることが特徴である。
例えば、第１の領域１１Ａは、通常の一般的な金属板（Ｃｕ板）の表面仕上げ程度の表面粗さ（Ｒａ）であり、第２の領域１１Ｂに比べて表面粗さが小さく、表面粗さを示すＲａは１００ｎｍ以下である。一方で、第２の領域１１Ｂは、粗化処理されて形成されており、第１の領域１００Ａに比べて表面粗さが大きく、表面粗さを示すＲａは、２００ｎｍ〜６００ｎｍ程度である。
このため、平滑な第１の領域１１Ａの表面状態がアライメントマーク（導電パターン）１３にそのまま転写されることになり、アライメントマーク１３の表面粗さは小さくなる。したがって、支持板１１を除去した後のアライメントマークの認識が容易となり、アライメントの精度が良好となる効果を奏する。
また、表面粗さが大きい、いわゆる粗化面である第２の領域１１Ｂと、第２の領域１１Ｂに接する樹脂層１２との密着性が良好となり、配線基板の製造工程における樹脂層１２の剥がれを抑制することができる。
また、上記の図２では、図示を省略しているが、アライメントマークと同一平面上には、電極パッド（導電パターン）が形成され、当該電極パッドに接続されるビアプラグやパターン配線などの導電パターンが形成された後、支持板１１がエッチングにより除去される。また、アライメントマークと電極パッドは兼用してもよく、電極パッドを用いてアライメントを行ってもよい。
このようにして、薄型化が容易であって、かつ、アライメントの精度が良好である配線基板（電子部品）を製造することができる。
また、支持板１１に、表面粗さが異なる複数の領域を形成する場合には、例えば、１）支持板表面にアライメントマークまたは電極パッドなどの導電パターンを形成した後、当該導電パターンをマスクにして支持板表面を粗化処理する方法（第１の方法）と、支持板表面の全体を粗化処理した後、当該表面を覆うマスクパターンを形成し、当該マスクパターンから露出する粗化処理した面を、平滑化処理する方法（第２の方法）がある。
次に、上記の第１の方法と第２の方法による配線基板の製造方法のさらに具体的な例について、以下の実施例１，実施例２において順に説明する。
図３Ａ〜図３Ｉは、本発明の実施例１による配線基板（電子部品）の製造方法を、手順を追って説明する図である。ただし、以下の図中では、先に説明した部分には同一の符号を付し、説明を省略する場合がある（以下の実施例、図について同じ）。
まず、図３Ａに示す工程において、例えば電解メッキ法により形成されるＣｕ箔よりなる支持板１０１上に、レジストを用いたフォトリソグラフィ法により、開口部１０２Ａ、１０２Ｂを有するマスクパターン１０２を形成する。なお、支持板１０１Ａの表面は、一般的な金属板の表面状態とされており、Ｒａが１００ｎｍ以下の非粗化面（第１の領域）１０１Ａとされている。上記の支持板は、金属箔（Ｃｕ箔）に限定されず、例えば、通常の金属板より構成してもよい。
次に、図３Ｂに示す工程において、開口部１０２Ａ、１０２Ｂから露出する支持板１０１の表面（第１の領域１０１Ａ）に接するように、アライメントマーク（導電パターン）１０３、電極パッド（導電パターン）１０４をそれぞれ形成する。すなわち、上記のアライメントマーク１０３と電極パッド１０４は、支持板１０１上の、表面粗さが小さい第１の領域（非粗化面）１０１Ａに形成される。
また、例えばアライメントマーク１０３と電極パッド１０４は、同一平面上に形成され、また、同様の工程、方法によって形成される。例えば、アライメントマーク１０３，電極パッド１０４は、導電材料よりなる支持板１０１を給電経路（電極）として、電解メッキ法により、形成される。また、アライメントマーク１０３や電極パッド１０４などの導電パターンは、例えば、Ａｕ層とＮｉ層の積層構造（Ａｕ層が支持板１０１側）で構成されるが、これに限定されず、例えばＡｕ層とＮｉ層とＣｕ層（Ａｕ層が支持板１０１側）や、またはＡｕ層とＣｕ層の積層構造（Ａｕ層が支持板１０１側）で構成するなど、様々な構造で構成することができる。
次に、図３Ｃに示す工程において、支持板１０１上のマスクパターン１０２を除去する。ここで、マスクパターン１０２を除去した後に、例えば、蟻酸などの有機酸を含む薬液によるウェット処理を行い、支持板１０１の表面を粗化して、第１の領域１０１Ａのうち、アライメントマーク１０３と電極パッド１０４（導電パターン）により覆われていない領域を粗化面（第２の領域）１０１Ｂとする。すなわち、アライメントマーク１０３と電極パッド１０４とよりなる導電パターンをマスクにしたウェット処理により、支持板１０１の表面（第１の領域）１０１Ａを粗化する。この場合、第２の領域１０１Ｂの表面粗さＲａは、２００ｎｍ〜６００ｎｍ（例えば４００ｎｍ）とされることが好ましい。
次に、図３Ｄに示す工程において、アライメントマーク１０３と電極パッド１０４を覆うとともに、支持板１０１の粗化面（第２の領域）１０１Ｂに接するように、例えばエポキシ系の樹脂材料を主成分とする樹脂層（ビルドアップ層）１０５を形成する。さらに、樹脂層１０５に、例えばレーザにより、電極パッド１０４に到達するビアホール１０５Ａを形成する。
次に、図３Ｅに示す工程において、まず、Ｃｕの無電解メッキ法によって、樹脂層１０５の表面にシード層（図示せず）を形成した後、当該シード層上にレジストパターン（図示せず）を形成する。さらに、上記のシード層を給電経路とするＣｕの電解メッキ法により、ビアホールを埋設するビアプラグと当該ビアプラグに接続されるパターン配線よりなる導電パターン（別の導電パターン）１０６を形成する。導電パターン１０６の形成後にレジストパターンを剥離し、レジストパターンの剥離によって露出したシード層をエッチングにより除去する。
次に、図３Ｆに示す工程において、図３Ｄ〜図３Ｅで先に説明した工程を繰り返して、樹脂層１０５上に、樹脂層１０５に相当する樹脂層１０７，１０９を順に積層し、導電パターン１０６に相当する導電パターン１０８，１１０を形成する。
さらに、樹脂層１０９上に、導電パターン１１０の一部が露出する開口部１１１Ａを有する、ソルダーレジストよりなる絶縁層１１１を形成する。
次に、図３Ｇに示す工程において、Ｃｕよりなる支持板１０１を、例えば薬液を用いたウェットエッチングにより除去する。このようにして、配線基板（電子部品）１００を形成することができる。
上記の配線基板１００においては、アライメントマーク（導電パターン）１０３が、支持板１０１の非粗化面である第１の領域１０１Ａに接するように形成されるため、アライメントマーク１０３の表面が平滑であり、例えば電極パッド１０４上に半田などの接続部を形成する場合のアライメントの精度が良好となる効果を奏する。また、樹脂層１０５は、支持板１０１の粗化面である第２の領域１０１Ｂに接するように形成されるため、支持板１０１と樹脂層１０５の密着力が良好となり、配線基板の製造工程において樹脂層の剥離が抑制されて信頼性の高い配線基板の製造が可能となる。また、アライメントマークと電極パッドとを、別途独立に形成してもよいが、複数形成される電極パッドうちの少なくとも一部をアライメントマークとして用いる（すなわち電極パッドとアライメントマークを兼用する）ようにしてもよい。
また、上記の配線基板１００に、以下に示すように接続部を形成して、半導体チップなどの実装部品を実装してもよい。
例えば、図３Ｈに示すように、アライメントマーク１０３を用いてアライメントを行って、例えば印刷法または半田ボールの振り込みと、当該半田のリフローによって、電極パッド１０４上に、半田よりなる接続部１１２を形成する。
さらに、図３Ｉに示す工程において、接続部１１２に接続されるように、例えば半導体チップよりなる実装部品１１３を実装し、実装部品１１３と樹脂層１０５の間をアンダーフィルと呼ばれる樹脂材料１１４で埋設してもよい。
また、実装部品１１３は、絶縁層１１１の開口部１１１Ａから露出する導電パターン１１０に接続されるように実装してもよい。
また、図４Ａ〜図４Ｅは、本発明の実施例２による配線基板（電子部品）の製造方法を、手順を追って説明する図である。
まず、図４Ａに示す工程において、例えばＣｕなどの金属材料よりなる支持板２０１の表面を、例えば、蟻酸などの有機酸を含む薬液によるウェット処理を行い、粗化面（第２の領域）２０１Ｂを形成する。この場合、第２の領域２０１Ｂの表面粗さＲａは、２００ｎｍ〜６００ｎｍ（例えば４００ｎｍ）とされることが好ましい。
次に、図４Ｂに示す工程において、支持板２０１の第２の領域２０１Ｂ上に、開口部２０２Ａ、２０２Ｂを有するマスクパターン２０２を形成する。
次に、図４Ｃに示す工程において、上記のマスクパターン２０２の開口部２０２Ａ，２０２Ｂから露出する第２の領域２０１Ｂを、例えば過硫酸ナトリウムを含む薬液のウェット処理により平滑化し、非粗化面（第１の領域２０１Ａ）とする。例えば、第１の領域２０１Ａの表面粗さＲａは、１００ｎｍ以下とされることが好ましい。
次に、図４Ｄに示す工程において、開口部２０２Ａ、２０２Ｂから露出する支持板２０１の表面（第１の領域２０１Ａ）に接するように、アライメントマーク２０３、電極パッド２０４をそれぞれ形成する。すなわち、上記のアライメントマーク２０３と電極パッド２０４は、支持板２０１上の、表面粗さが小さい第１の領域（非粗化面）２０１Ａに形成される。例えばアライメントマーク２０３と電極パッド２０４は、実施例１に記載したアライメントマーク１０３と電極パッド１０４と同様にして形成することができる。
次に、図４Ｅに示す工程において、支持板２０１上のマスクパターン２０２を除去する。
後は、実施例１の図３Ｄ以降の工程と同様の工程を実施することで、実施例１に示した樹脂層１０５，１０７，１０９、絶縁層１１１，導電パターン１０６，１０８，１１０、さらに、必要に応じて接続部１１２を形成して実装部品を実装することで、配線基板（電子部品）を製造することができる。
本実施例においても、実施例１の場合と同様の効果を奏し、アライメントマーク２０３の表面が平滑であり、アライメントの精度が良好となるとともに、支持板２０１に接して形成される樹脂層の剥離が抑制される効果を奏する。
また、上記の実施例１、実施例２では、アライメントマークと電極パッドがともに非粗化面に対応して形成されたが、本発明はこれに限定されるものではない。例えば、アライメントマークと電極パッドのうち、少なくともアライメントマークが非粗化面に対応して形成されればよく、以下に示すように電極パッドが粗化面に対応して形成されてもよい。
図５Ａ〜図５Ｋは、本発明の実施例３による配線基板（電子部品）の製造方法を示す図である。
まず、図５Ａに示す工程において、例えばＣｕなどの金属材料よりなる支持板３０１の表面を、例えば、蟻酸などの有機酸を含む薬液によるウェット処理を行い、粗化面（第２の領域）３０１Ｂを形成する。この場合、第２の領域３０１Ｂの表面粗さＲａは、２００ｎｍ〜６００ｎｍ（例えば４００ｎｍ）とされることが好ましい。
次に、図５Ｂに示す工程において、支持板３０１の第２の領域３０１Ｂ上に、開口部３０２Ａを有するマスクパターン３０２を形成する。
次に、図５Ｃに示す工程において、上記のマスクパターン３０２の開口部３０２Ａから露出する第２の領域３０１Ｂを、例えば過硫酸ナトリウムを含む薬液のウェット処理により平滑化し、非粗化面（第１の領域３０１Ａ）とする。例えば、第１の領域３０１Ａの表面粗さＲａは、１００ｎｍ以下とされることが好ましい。
次に、図５Ｄに示す工程において、マスクパターン３０２を除去する。
次に、図５Ｅに示す工程において、支持板３０１上に、開口部３２０Ａ、３２０Ｂを有するマスクパターン３２０を形成する。この場合、開口部３２０Ａからは第１の領域（非粗化面）３０１Ａが、開口部３２０Ｂからは第２の領域３０１Ｂ（粗化面）が露出するようにする。すなわち、開口部３２０Ａは、図５Ｃの工程で形成した開口部３０２Ａに対応して形成される。
次に、図５Ｆに示す工程において、開口部３２０Ａ、３２０Ｂから露出する支持板３０１の表面に接するように、アライメントマーク３０３、電極パッド３０４をそれぞれ形成する。すなわち、上記のアライメントマーク３０３は、支持板３０１上の、表面粗さが小さい第１の領域（非粗化面）３０１Ａに、電極パッド３０４は表面粗さが大きい第２の領域３０１Ｂに形成される。例えばアライメントマーク３０３と電極パッド３０４は、実施例１に記載したアライメントマーク１０３と電極パッド１０４と同様にして形成することができる。
次に、図５Ｇに示す工程において、支持板３０１上のマスクパターン３２０を除去する。
後は、実施例１の図３Ｄ以降の工程と同様の工程を実施することで、実施例１に示した樹脂層１０５，１０７，１０９、絶縁層１１１，導電パターン１０６，１０８，１１０、さらに、必要に応じて接続部１１２を形成して実装部品を実装することで、配線基板（電子部品）を製造することができる。
本実施例においても、実施例１の場合と同様の効果を奏し、アライメントマーク３０３の表面が平滑であり、アライメントの精度が良好となるとともに、支持板３０１に接して形成される樹脂層の剥離が抑制される効果を奏する。
また、本実施例に示すように、電極パッドは必ずしもアライメントマークと同等の表面粗さである必要は無く、樹脂層と同程度の表面粗さであってもよい。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
本発明によれば、薄型化が可能となるとともにアライメントの精度が良好となる配線基板の製造方法を提供することが可能となる。
従来の電子部品の製造方法の概略図である。 本発明による電子部品の製造方法の概略図である。 実施例１による電子部品の製造方法を示す図（その１）である。 実施例１による電子部品の製造方法を示す図（その２）である。 実施例１による電子部品の製造方法を示す図（その３）である。 実施例１による電子部品の製造方法を示す図（その４）である。 実施例１による電子部品の製造方法を示す図（その５）である。 実施例１による電子部品の製造方法を示す図（その６）である。 実施例１による電子部品の製造方法を示す図（その７）である。 実施例１による電子部品の製造方法を示す図（その８）である。 実施例１による電子部品の製造方法を示す図（その９）である。 実施例２による電子部品の製造方法を示す図（その１）である。 実施例２による電子部品の製造方法を示す図（その２）である。 実施例２による電子部品の製造方法を示す図（その３）である。 実施例２による電子部品の製造方法を示す図（その４）である。 実施例２による電子部品の製造方法を示す図（その５）である。 実施例３による電子部品の製造方法を示す図（その１）である。 実施例３による電子部品の製造方法を示す図（その２）である。 実施例３による電子部品の製造方法を示す図（その３）である。 実施例３による電子部品の製造方法を示す図（その４）である。 実施例３による電子部品の製造方法を示す図（その５）である。 実施例３による電子部品の製造方法を示す図（その６）である。 実施例３による電子部品の製造方法を示す図（その７）である。
符号の説明
１００ 電子部品
１０１，２０１，３０１ 支持板
１０１Ａ，２０１Ａ，３０１Ａ 第１の領域（非粗化面）
１０１Ｂ，２０１Ｂ，３０１Ｂ 第２の領域（粗化面）
１０２，２０２，３０２，３２０ マスクパターン
１０３，２０３，３０３ アライメントマーク
１０４，２０４，３０４ 電極パッド
１０５，１０７，１０９ 樹脂層
１０６，１０８，１１０ 導電パターン
１１１ 絶縁層
１１２ 接続部
１１３ 実装部品
１１４ アンダーフィル
そこで、本発明では、上記の問題を解決した新規で有用な配線基板の製造方法及び配線基板を提供することを統括的課題としている。
本発明の具体的な課題は、薄型化が可能となるとともにアライメントの精度が良好となる配線基板の製造方法及び配線基板を提供することである。
本発明は、上記の課題を、支持板に接するように、複数の導電パターンを形成する第１の工程と、前記複数の導電パターンを覆うとともに、前記支持板に接するように樹脂層を形成する第２の工程と、前記複数の導電パターンのうちの少なくとも一部に接続される別の導電パターンを形成する第３の工程と、前記支持板を除去する第４の工程と、を有する配線基板の製造方法であって、前記第１の工程で前記複数の導電パターンのうちの少なくとも一部が接する前記支持板の第１の領域と、前記第２の工程で前記樹脂層が接する前記支持板の第２の領域の表面粗さが異なることを特徴とする配線基板の製造方法により、解決する。
また本発明は、上記の課題を、樹脂層と、アライメントマークと、電極パッドとを備えた配線基板であって、前記アライメントマークと前記電極パッドは前記樹脂層に埋設されると共に、その一面側が前記樹脂層から露出して形成され、更に、前記樹脂層の露出面粗さと、前記アライメントマーク又は前記電極パッドの少なくとも一方の露出面粗さとが異なることを特徴とする配線基板により、解決する。
例えば、第１の領域１１Ａは、通常の一般的な金属板（Ｃｕ板）の表面仕上げ程度の表面粗さ（Ｒａ）であり、第２の領域１１Ｂに比べて表面粗さが小さく、表面粗さを示すＲａは１００ｎｍ以下である。一方で、第２の領域１１Ｂは、粗化処理されて形成されており、第１の領域１１Ａに比べて表面粗さが大きく、表面粗さを示すＲａは、２００ｎｍ〜６００ｎｍ程度である。
次に、図３Ｃに示す工程において、支持板１０１上のマスクパターン１０２を除去する。ここで、マスクパターン１０２を除去した後に、例えば、蟻酸などの有機酸を含む薬液によるウェット処理を行い、支持板１０１の表面を粗化して、第１の領域１０１Ａのうち、アライメントマーク１０３と電極パッド１０４（導電パターン）により覆われていない領域を粗化面（第２の領域）１０１Ｂとする。すなわち、アライメントマーク１０３と電極パッド１０４とよりなる導電パターンをマスクにしたウェット処理により、支持板１０１の表面（第２の領域）１０１Ｂを粗化する。この場合、第２の領域１０１Ｂの表面粗さＲａは、２００ｎｍ〜６００ｎｍ（例えば４００ｎｍ）とされることが好ましい。
上記の課題は、本発明の第１の観点からは、
支持板の表面を粗化する工程と、当該支持板の表面にマスクパターンを形成し、該マスクパターンから露出する該支持板の表面を平滑化する工程と、前記支持板に接するように、複数の導電パターンを形成する第１の工程と、前記複数の導電パターンを覆うとともに、前記支持板に接するように樹脂層を形成する第２の工程と、前記複数の導電パターンのうちの少なくとも一部に接続される別の導電パターンを形成する第３の工程と、前記支持板を除去する第４の工程とを有し、
前記複数の導電パターンのうちの少なくとも一部は、前記マスクパターンから露出する平滑化された前記支持板表面に形成されることにより平滑面とされることを特徴とする配線基板の製造方法により解決することができる。
また、上記の課題は、本発明の第２の観点からは、樹脂層と、アライメントマークと、電極パッドとを備えた配線基板であって、前記アライメントマークと前記電極パッドは前記樹脂層に埋設されるとともに、その一面が前記樹脂層から露出して形成され、前記アライメントマーク及び前記電極パッドのうちの少なくとも一方の露出面は、薬液のウェット処理により平滑化された部材の平滑面が転写された平滑面であることを特徴とする配線基板により解決することができる。
本発明によれば、薄型化が可能となるとともにアライメントの精度が良好となる。

Claims (4)

  1. 支持板に接するように、複数の導電パターンを形成する第１の工程と、
    前記複数の導電パターンを覆うとともに、前記支持板に接するように樹脂層を形成する第２の工程と、
    前記複数の導電パターンのうちの少なくとも一部に接続される別の導電パターンを形成する第３の工程と、
    前記支持板を除去する第４の工程と、を有する配線基板の製造方法であって、
    前記第１の工程で前記複数の導電パターンのうちの少なくとも一部が接する前記支持板の第１の領域と、前記第２の工程で前記樹脂層が接する前記支持板の第２の領域の表面粗さが異なることを特徴とする配線基板の製造方法。
  2. 前記複数の導電パターンのうちの少なくとも一部をマスクにして、前記支持板をウェット処理し、該支持板の表面を粗化する工程を含むことを特徴とする請求項１記載の配線基板の製造方法。
  3. 前記支持板の表面を薬液処理して粗化するする工程と、
    当該支持板の表面にマスクパターンを形成し、該マスクパターンから露出する該支持板の表面を平滑化する工程と、を有し、
    前記複数の導電パターンのうちの少なくとも一部は、当該マスクパターンから露出する平滑化された前記支持板表面に形成されることを特徴とする請求項１記載の配線基板の製造方法。
  4. 前記複数の導電パターンは、前記支持板を給電経路とする電解メッキにより形成されることを特徴とする請求項１乃至３のいずれか１項記載の配線基板の製造方法。
JP2007101465A 2007-04-09 2007-04-09 配線基板の製造方法及び配線基板 Pending JP2008258520A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007101465A JP2008258520A (ja) 2007-04-09 2007-04-09 配線基板の製造方法及び配線基板
KR1020080031529A KR101474261B1 (ko) 2007-04-09 2008-04-04 배선 기판 및 그 제조 방법
US12/098,583 US7954234B2 (en) 2007-04-09 2008-04-07 Method of manufacturing a wiring board
TW097112599A TWI413461B (zh) 2007-04-09 2008-04-08 佈線板之製造方法
CN2008100906650A CN101286457B (zh) 2007-04-09 2008-04-09 布线板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007101465A JP2008258520A (ja) 2007-04-09 2007-04-09 配線基板の製造方法及び配線基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008223614A Division JP4256454B2 (ja) 2008-09-01 2008-09-01 配線基板の製造方法及び配線基板

Publications (1)

Publication Number Publication Date
JP2008258520A true JP2008258520A (ja) 2008-10-23

Family

ID=39825957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007101465A Pending JP2008258520A (ja) 2007-04-09 2007-04-09 配線基板の製造方法及び配線基板

Country Status (5)

Country Link
US (1) US7954234B2 (ja)
JP (1) JP2008258520A (ja)
KR (1) KR101474261B1 (ja)
CN (1) CN101286457B (ja)
TW (1) TWI413461B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192547A (ja) * 2009-02-16 2010-09-02 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8502398B2 (en) * 2007-10-05 2013-08-06 Shinko Electric Industries Co., Ltd. Wiring board, semiconductor apparatus and method of manufacturing them
JP4981712B2 (ja) * 2008-02-29 2012-07-25 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
US9049807B2 (en) * 2008-06-24 2015-06-02 Intel Corporation Processes of making pad-less interconnect for electrical coreless substrate
US8132321B2 (en) * 2008-08-13 2012-03-13 Unimicron Technology Corp. Method for making embedded circuit structure
US8686300B2 (en) 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5603600B2 (ja) 2010-01-13 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体パッケージ
KR101133049B1 (ko) * 2010-07-22 2012-04-04 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조방법
JP5675443B2 (ja) * 2011-03-04 2015-02-25 新光電気工業株式会社 配線基板及び配線基板の製造方法
US11127664B2 (en) 2011-10-31 2021-09-21 Unimicron Technology Corp. Circuit board and manufacturing method thereof
TWI489918B (zh) * 2012-11-23 2015-06-21 Subtron Technology Co Ltd 封裝載板
US9165878B2 (en) * 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
JP6223909B2 (ja) * 2013-07-11 2017-11-01 新光電気工業株式会社 配線基板及びその製造方法
JP6131135B2 (ja) * 2013-07-11 2017-05-17 新光電気工業株式会社 配線基板及びその製造方法
KR20160099381A (ko) * 2015-02-12 2016-08-22 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP2016207893A (ja) * 2015-04-24 2016-12-08 イビデン株式会社 プリント配線板およびその製造方法
US9685411B2 (en) * 2015-09-18 2017-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit dies having alignment marks and methods of forming same
JP6773518B2 (ja) * 2016-10-24 2020-10-21 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
CN108012402B (zh) * 2016-11-02 2020-06-23 欣兴电子股份有限公司 线路板及其制作方法
JP7271081B2 (ja) * 2017-10-18 2023-05-11 日東電工株式会社 配線回路基板
US10170441B1 (en) * 2017-11-07 2019-01-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
JP2019121771A (ja) * 2018-01-11 2019-07-22 イビデン株式会社 プリント配線板
US11602048B2 (en) * 2018-06-26 2023-03-07 Kyocera Corporation Wiring board
CN109524303B (zh) * 2018-11-23 2021-03-19 京东方科技集团股份有限公司 导电图形及其制作方法、显示基板、显示装置
WO2023243903A1 (ko) * 2022-06-17 2023-12-21 삼성전자주식회사 복합필름, 리지드 플렉서블 인쇄 회로 기판 및 이를 포함하는 전자 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60147192A (ja) * 1984-01-11 1985-08-03 株式会社日立製作所 プリント配線板の製造方法
US6036809A (en) * 1999-02-16 2000-03-14 International Business Machines Corporation Process for releasing a thin-film structure from a substrate
JP2001044589A (ja) * 1999-07-30 2001-02-16 Nitto Denko Corp 回路基板
JP2003060356A (ja) 2001-08-09 2003-02-28 Ngk Spark Plug Co Ltd 多層プリント配線基板の製造方法
JP3664720B2 (ja) 2001-10-31 2005-06-29 新光電気工業株式会社 半導体装置用多層回路基板の製造方法
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
JP2003163459A (ja) * 2001-11-26 2003-06-06 Sony Corp 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。
JP3956204B2 (ja) * 2002-06-27 2007-08-08 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法、積層樹脂配線基板用金属板
JP2004039867A (ja) * 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
JP2006186321A (ja) * 2004-12-01 2006-07-13 Shinko Electric Ind Co Ltd 回路基板の製造方法及び電子部品実装構造体の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192547A (ja) * 2009-02-16 2010-09-02 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
TWI414221B (zh) * 2009-02-16 2013-11-01 Ngk Spark Plug Co 多層配線基板及其製造方法

Also Published As

Publication number Publication date
US20080245549A1 (en) 2008-10-09
KR20080091709A (ko) 2008-10-14
KR101474261B1 (ko) 2014-12-18
CN101286457A (zh) 2008-10-15
US7954234B2 (en) 2011-06-07
TW200841781A (en) 2008-10-16
CN101286457B (zh) 2012-05-09
TWI413461B (zh) 2013-10-21

Similar Documents

Publication Publication Date Title
JP2008258520A (ja) 配線基板の製造方法及び配線基板
JP4800253B2 (ja) 配線基板の製造方法
KR100733253B1 (ko) 고밀도 인쇄회로기판 및 그 제조방법
JP2010067887A (ja) 配線基板及びその製造方法
KR20120067968A (ko) 다층배선기판 및 그의 제조방법
US9572250B2 (en) Printed circuit board and method for manufacturing the same
JP2010103398A5 (ja)
JP2010258468A (ja) 半導体パッケージ基板の製造方法
JP2010092943A (ja) 配線基板及びその製造方法
WO2018110437A1 (ja) 配線基板、多層配線基板、及び配線基板の製造方法
JP2008124247A (ja) 部品内蔵基板及びその製造方法
JP4256454B2 (ja) 配線基板の製造方法及び配線基板
JP4975581B2 (ja) 配線基板及びその製造方法
JP2001352007A (ja) 多層配線基板とその製造方法及びそれを用いた接続構造
KR20060132182A (ko) 적층 패키지용 인쇄회로기판의 제조방법
JP5263830B2 (ja) 印刷回路基板及びその製造方法
TW201023704A (en) Circuit routing of printed circuit board by laser and its fabricating method
KR20080100111A (ko) 고밀도 패키지 기판 제조 방법
JP5468572B2 (ja) 配線基板
JP2010087222A (ja) プリント配線板の製造方法及びプリント配線板
TW201831066A (zh) 線路板結構
TW201831067A (zh) 線路板的製作方法
TWI626871B (zh) Circuit board manufacturing method
JP4337408B2 (ja) プリント配線板の製造方法
KR101905881B1 (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081111