JP2010092943A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2010092943A
JP2010092943A JP2008259016A JP2008259016A JP2010092943A JP 2010092943 A JP2010092943 A JP 2010092943A JP 2008259016 A JP2008259016 A JP 2008259016A JP 2008259016 A JP2008259016 A JP 2008259016A JP 2010092943 A JP2010092943 A JP 2010092943A
Authority
JP
Japan
Prior art keywords
electrode pad
metal
metal layer
layer
support plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008259016A
Other languages
English (en)
Other versions
JP5101451B2 (ja
JP2010092943A5 (ja
Inventor
Kotaro Kotani
幸太郎 小谷
Kentaro Kaneko
健太郎 金子
Kazuhiro Kobayashi
和弘 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008259016A priority Critical patent/JP5101451B2/ja
Priority to US12/566,764 priority patent/US20100084163A1/en
Priority to KR1020090092778A priority patent/KR20100038148A/ko
Publication of JP2010092943A publication Critical patent/JP2010092943A/ja
Publication of JP2010092943A5 publication Critical patent/JP2010092943A5/ja
Application granted granted Critical
Publication of JP5101451B2 publication Critical patent/JP5101451B2/ja
Priority to US13/742,681 priority patent/US9089041B2/en
Priority to US14/741,545 priority patent/US9345143B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0341—Intermediate metal, e.g. before reinforcing of conductors by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】本発明は、電極パッドの側面と絶縁層の側面との間におけるデラミネーションの発生を抑制することで、配線基板の信頼性を向上させることのできる配線基板及びその製造方法を提供することを課題とする。
【解決手段】金属層４１，４２からなる電極パッド２５と、金属層４２の面４２Ａ側に位置する部分の電極パッド２５と接続される導電パターン２７と、電極パッド２５及び導電パターン２７を内設する絶縁層２１と、を有しており、絶縁層２１は、面４２Ａとは反対側に位置する金属層４１の面４１Ａの外周部を覆うように配置する。
【選択図】図２

Description

本発明は、電極パッドと、電極パッドに接続される導電パターンと、電極パッド及び導電パターンが内設される絶縁層とを備えた配線基板及びその製造方法に関する。
半導体チップなどの実装部品を実装するための配線基板は、様々な形状・構造のものが提案されている。近年は、半導体チップの薄型化・小型化に伴い、半導体チップが実装される配線基板も薄型化・小型化の要求が著しくなっている。
上記の配線基板を薄型化して形成する方法としては、例えば、いわゆるビルドアップ法が知られている。ビルドアップ法とは、例えば、エポキシ系の樹脂材料よりなるビルドアップ層（ビルドアップ樹脂）をコア基板上に積層することで、配線の層間絶縁層を形成し、多層配線基板を製造する方法である。
上記のコア基板は、プリプレグ材料などよりなり、配線基板の製造工程において、硬化される前の柔らかいビルドアップ層を支持し、また、ビルドアップ層の硬化に伴う反りを抑制する。しかし、上記ビルドアップ法において、さらに配線基板を薄型化しようとすると、配線基板のベースとなるコア基板の厚さが問題となる。
そこで、ビルドアップ法においてさらに配線基板を薄型化するために、配線基板（ビルドアップ層）を支持する支持板上にビルドアップ法にて配線基板を形成した後、支持板を除去する方法が提案されている（例えば、特許文献１参照。）。
図１は、従来の配線基板の主要部の断面図である。
図１を参照するに、例えば、エッチングにより除去される支持板（図示せず）に面して電極パッド１が形成され、電極パッド１の周囲を覆うように、樹脂材料よりなる絶縁層２が形成されている。また、電極パッド１には、導電パターン３（例えば、ビアプラグ）が接続されている。電極パッド１としては、例えば、Ａｕ層１Ａと、Ｎｉ層１Ｂとが積層された積層膜を用いることができる。
上記説明したように、支持板上にビルドアップ法にて配線基板を形成する場合、絶縁層２の面２Ａと電極パッド１の面１Ｃとが同一平面上に形成される。このため、電極パッド１の側面と絶縁層２との境界面（図中Ａ部で示す）に、デラミネーションとよばれる剥離が発生し、配線基板の信頼性が低下してしまうという問題があった。
上記のデラミネーションの対策としては、例えば、電極パッドの形状を変更して、電極パッドの露出面の反対側に延伸する壁部を形成する構造が提案されている（例えば、特許文献２参照。）。
特開２００５−５７４２号公報 特開２００５−２４４１０８号公報 特開２００４−６４０８２号公報 特開２００３−２２９５１２号公報
しかしながら、上記の特許文献２に記載されているように、電極パッドの形状を複雑にした場合、電極パッドを形成するための工程数が増加してしまい、配線基板の製造コストが増大する虞があるため、現実的な方法ではない。
また、電極パッドを、絶縁層に対して凹ませて設置する構造（例えば、上記特許文献３，４参照。）が提案されているが、電極パッドと絶縁層の境界面の剥離に対しては、充分な効果を奏することは期待できず、配線基板の信頼性の低下に対して有効な方法とはなっていない。
そこで本発明は、上述した問題点に鑑みなされたものであり、電極パッドの側面と絶縁層の側面との間におけるデラミネーションの発生を抑制することで、配線基板の信頼性を向上させることのできる配線基板及びその製造方法を提供することを目的とする。
本発明の一観点によれば、電極パッドと、前記電極パッドの第１の面と接続される導電パターンと、前記電極パッド及び前記導電パターンを内設する絶縁層と、を有しており、前記絶縁層は、前記第１の面とは反対側に位置する前記電極パッドの第２の面の外周部を覆うように配置されていることを特徴とする配線基板が提供される。
本発明によれば、第１の面とは反対側に位置する電極パッドの第２の面の外周部を絶縁層で覆うことにより、電極パッドの側面と絶縁層の側面との間におけるデラミネーションの発生を抑制することが可能となるため、配線基板の信頼性を向上させることができる。
本発明の他の観点によれば、第１の金属により構成された支持板上に電極パッドを形成する電極パッド形成工程と、前記支持板をエッチングすることで、前記電極パッドと対向する部分の前記支持板に、前記電極パッドと接触すると共に、前記支持板と対向する側の前記電極パッドの面の外周部を露出する突出部を形成する突出部形成工程と、前記電極パッド、前記突出部、及び前記突出部が形成された側の前記支持板の面を覆う絶縁層を形成する絶縁層形成工程と、前記絶縁層上に、前記電極パッドと接続される導電パターンを形成する導電パターン形成工程と、前記導電パターン形成工程後に、前記突出部が形成された前記支持板をエッチングにより除去することで、前記絶縁層に、前記支持板と対向する側の前記電極パッドの面の一部を露出すると共に、前記突出部に対応する形状の開口部を形成する支持板除去工程と、を含むことを特徴とする配線基板の製造方法が提供される。
本発明によれば、支持板をエッチングすることで、電極パッドと対向する部分の支持板に、電極パッドと接触すると共に、支持板と対向する側の電極パッドの面の外周部を露出する突出部を形成し、その後、電極パッド、突出部、及び突出部が形成された側の支持板の面を覆う絶縁層を形成することで、支持板と対向する側の電極パッドの面に絶縁層が形成されるため、電極パッドの側面と絶縁層の側面との間におけるデラミネーションの発生を抑制することが可能となるので、配線基板の信頼性を向上させることができる。
本発明のその他の観点によれば、第１の金属により構成された支持板上に、突出部用金属層を形成する突出部用金属層形成工程と、前記突出部用金属層上に、電極パッドを形成する電極パッド形成工程と、前記突出部用金属層をエッチングして突出部を形成すると共に、該突出部と接触する前記電極パッドの面の外周部を露出させる突出部形成工程と、前記突出部形成工程後に、前記突出部、前記電極パッド、及び前記突出部が形成された側の前記支持板の面を覆う絶縁層を形成する絶縁層形成工程と、前記絶縁層上に、前記電極パッドと接続される導電パターンを形成する導電パターン形成工程と、前記導電パターン形成工程後に、前記支持板をエッチングにより除去する支持板除去工程と、前記支持板除去工程後に、前記突出部を除去することにより、前記絶縁層に、前記突出部と接触する側の前記電極パッドの面の一部を露出すると共に、突出部の形状に対応する形状の開口部を形成する突出部除去工程と、を含むことを特徴とする配線基板の製造方法が提供される。
本発明によれば、第１の金属により構成された支持板上に、突出部用金属層を形成し、次いで、突出部用金属層上に電極パッドを形成し、次いで、突出部用金属層をエッチングして突出部を形成すると共に、突出部と接触する電極パッドの面の外周部を露出させ、その後、突出部、電極パッド、及び突出部が形成された側の前記支持板の面を覆う絶縁層を形成することにより、突出部と接触する側に形成された第１の金属層の面の外周部に絶縁層が形成されるため、電極パッドの側面と絶縁層の側面との間におけるデラミネーションの発生を抑制することが可能となるので、配線基板の信頼性を向上させることができる。
本発明によれば、電極パッドの側面と絶縁層の側面との間におけるデラミネーションの発生を抑制することで、配線基板の信頼性を向上させることができる。
次に、図面に基づいて本発明の実施の形態について説明する。
（第１の実施の形態）
図２は、本発明の第１の実施の形態に係る半導体装置の断面図である。
図２を参照するに、第１の実施の形態の半導体装置１０は、配線基板１１と、電子部品１３とを有する。配線基板１１は、積層された絶縁層２１，２２，２３と、電極パッド２５と、導電パターン２７，２８と、ビア３１と、外部接続用パッド３２と、ソルダーレジスト層３４とを有する。
絶縁層２１は、絶縁層２２の面２２Ａに積層されている。絶縁層２１には、電極パッド２５及び導電パターン２７の構成要素の１つであるビア部４４が内設されている。絶縁層２１は、開口部３７，３８を有する。開口部３７は、絶縁層２２の面２２Ａと接触する側とは反対側に位置する部分の絶縁層２１に形成されている。開口部３７は、電極パッド２５を構成する金属層４１の面４１Ａ（電極パッド２５の第２の面）の一部（電子部品１３と電気的に接続された外部接続端子１２が配設される部分）を露出している。開口部３７には、配線基板１１と電子部品１３とを電気的に接続する外部接続端子１２（例えば、はんだやＡｕバンプ等）が配設されている。絶縁層２１は、金属層４１の面４１Ａの外周部を覆うように設けられている。
このように、外部接続端子１２が配設される側の電極パッド２５の面（具体的には、金属層４１の面４１Ａ）の外周部を絶縁層２１で覆うことにより、電極パッド２５の側面と絶縁層２１の側面との間におけるデラミネーションの発生を抑制することが可能となるため、配線基板１１の信頼性を向上させることができる。
絶縁層２１により覆われた金属層４１の面４１Ａの外周部の幅は、例えば、０．１〜６μｍ（好適には、例えば、１〜３μｍ）とすることができる。
開口部３７は、電極パッド２５から電子部品１３に向かうにつれて幅広形状とされている。このように、開口部３７の形状を、電極パッド２５から電子部品１３に向かうにつれて（絶縁層２１の面２１Ａ側に向かうにつれて）幅広形状とすることにより、開口部３７に容易に外部接続端子１２を配設することができる。
金属層４１の直径が１００μｍの場合、金属層４１と接触している部分の開口部３７の直径は、例えば、８０〜９０μｍとすることができる。開口部３７の深さは、例えば、１〜３０μｍ（好適には、例えば、２０μｍ）とすることができる。
開口部３８は、絶縁層２２と接触する側に位置する部分の絶縁層２１に設けられている。開口部３８は、電極パッド２５を構成する金属層４２の面４２Ａ（電極パッド２５の第１の面）を露出している。
絶縁層２２は、絶縁層２１と絶縁層２３との間に配置されている。絶縁層２２は、絶縁層２１の面２２Ｂと絶縁層２３の面２３Ａと接触している。絶縁層２２には、導電パターン２７を構成する配線部４５及び導電パターン２８を構成するビア部４８が内設されている。絶縁層２２は、配線部４５の一部を露出する開口部４７を有する。
絶縁層２３は、絶縁層２２の面２２Ｂに設けられている。絶縁層２３には、配線部４９及びビア３１が内設されている。絶縁層２３は、配線部４９の一部を露出する開口部５２を有する。
上記構成とされた絶縁層２１〜２３としては、例えば、樹脂層を用いることができる。この場合、樹脂層の材料としては、例えば、エポキシ樹脂やポリイミド樹脂等を用いることができる。
電極パッド２５は、外部接続端子１２と接続される金属層４１（第１の金属層）と、導体パターン２７と接続される金属層４２（第２の金属層）とが積層された構成とされている。金属層４１としては、例えば、Ａｕ層（例えば、厚さ０．００５μｍ以上（好適には、例えば、０．０４μｍ））を用いることができる。金属層４２としては、例えば、Ｎｉ層（例えば、厚さ１〜１０μｍ以上（好適には、例えば、５μｍ））を用いることができる。なお、金属層４１としてＡｕ層、金属層４２としてＮｉ層を用いた場合、金属層４１と金属層４２との間にＰｄ層（例えば、厚さ０．００５μｍ以上）を設けてもよい。電子部品１３を実装するパッドとして電極パッド２５を使用する場合、電極パッド２５の直径は、例えば、５０〜１５０μｍとすることができる。
導電パターン２７は、ビア部４４と、ビア部４４と一体的に構成された配線部４５とを有する。ビア部４４は、開口部３８に設けられている。ビア部４４は、金属層４２と接続されている。配線部４５は絶縁層２１の面２１Ｂに設けられている。導電パターン２７を構成する金属材料としては、例えば、Ｃｕを用いることができる。
導電パターン２８は、ビア部４８と、ビア部４８と一体的に構成された配線部４９とを有する。ビア部４８は、開口部３８に設けられている。ビア部４８は、配線部４５と接続されている。配線部４９は絶縁層２２の面２２Ｂに設けられている。導電パターン２８を構成する金属材料としては、例えば、Ｃｕを用いることができる。
ビア３１は、開口部５２に設けられている。ビア３１は、配線部４９と接続されている。ビア３１は、外部接続用パッド３２と一体的に構成されている。
外部接続端用パッド３２は、絶縁層２３の面２３Ｂに設けられており、ビア３１と接続されている。外部接続用パッド３２は、接続面３２Ａを有する。外部接続端用パッド３２は、例えば、マザーボード等の実装基板と電気的に接続されるパッドである。実装基板と接続するためのパッドとして外部接続端用パッド３２を用いる場合、外部接続端用パッド３２の直径は、例えば、２００μｍ〜１０００μｍとすることができる。
上記構成とされたビア３１及び外部接続端用パッド３２の材料としては、例えば、Ｃｕを用いることができる。
ソルダーレジスト層３４は、絶縁層２３の面２３Ｂに設けられている。ソルダーレジスト層３４は、外部接続端用パッド３２の接続面３２Ａを露出する開口部３４Ａを有する。
電子部品１３は、外部接続端子１２を介して、配線基板１１に設けられた電極パッド２５に実装されている。電子部品１３としては、例えば、半導体チップを用いることができる。
本実施の形態の配線基板によれば、外部接続端子１２が配設される側の電極パッド２５の面（具体的には、金属層４１の面４１Ａ）の外周部を絶縁層２１で覆うことにより、電極パッド２５の側面と絶縁層２１の側面との間におけるデラミネーションの発生を抑制することが可能となるため、配線基板１１の信頼性を向上させることができる。
また、本実施の形態の半導体装置によれば、上記構成とされた配線基板１１を備えることにより、配線基板１１と電子部品１３との間の電気的接続信頼性を向上させることができる。
図３〜図１２は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す図である。図３〜図１２において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図３〜図１２を参照して、第１の実施の形態の半導体装置１０の製造方法について説明する。始めに、図３に示す工程では、第１の金属により構成された支持板５５の面５５Ａに、開口部５６Ａ有したレジスト膜５６を形成する。このとき、開口部５６Ａは、電極パッド２５の形成領域に対応する部分の支持板５５の面５５Ａを露出するように形成する。支持板５５としては、例えば、金属箔や金属板等を用いることができる。第１の金属としては、例えば、Ｃｕを用いることができる。第１の金属としてＣｕを用いた場合、支持板５５の厚さは、例えば、３５〜２５０μｍとすることができる。
次いで、図４に示す工程では、支持板５５を給電層とする電解めっき法により、開口部５６Ａに露出された部分の支持板５５の面５５Ａに、金属層４１（第１の金属層）と、金属層４２（第２の金属層）とを順次積層させることにより、電極パッド２５を形成する（電極パッド形成工程）。なお、金属層４１を形成する工程が、第１の金属層形成工程であり、金属層４２を形成する工程が、第２の金属層形成工程である。
金属層４１としては、例えば、Ａｕ層（例えば、厚さ０．００５μｍ以上）を用いることができる。金属層４１としてＡｕ層を用いる場合、金属層４２としては、例えば、Ｎｉ層（例えば、厚さ１〜１０μｍ以上）を用いることができる。
電極パッド２５に電子部品１３を実装する場合、電極パッド２５の直径は、例えば、５０〜１５０μｍとすることができる。なお、金属層４１としてＡｕ層、金属層４２としてＮｉ層を用いた場合、金属層４１と金属層４２との間に、電解めっき法により、Ｐｄ層（例えば、厚さ０．００５μｍ以上（好適には、例えば、０．０２μｍ））を形成してもよい。
次いで、図５に示す工程では、図４に示すレジスト膜５６を除去する。次いで、図６に示す工程では、図５に示す支持板５５のうち、電極パッド２５が形成された側に位置する部分の支持板５５をエッチングすることで、支持板５５の面５５Ａを後退させて、金属層４１の面４１Ａと接触すると共に、金属層４１の面４１Ａの外周部を露出する突出部５８を形成する（突出部形成工程）。
具体的には、第１の金属からなる支持板５５を選択的にエッチングするエッチング液（金属層４１，４２がエッチングされないエッチング液）を用いて、支持板５５をエッチングする。
このように、電極パッド２５をマスクとして等方性のウエットエッチングを行うことにより、支持板５５に対するエッチング液によるサイドエッチングやアンダーカットにより、突出部５８から金属層４１の面４１Ａの外周部を露出させることができる。
また、支持板５５を選択的にエッチングすることにより、電極パッド２５がエッチングされることを防止できる。
突出部５８の形状は、電極パッド２５から支持板５５に向かうにつれて幅広となるような形状とされている。突出部５８の形状は、例えば、円錐台形状とすることができる。なお、この場合、実際には、円錐台の側面が、円錐台の軸方向に突出した曲面形状となる。突出部５８の形状は、先に説明した開口部３７（図２参照）と略等しい形状とされている。
金属層４１の直径が１００μｍの場合、金属層４１と接触している部分の突出部５８の直径は、例えば、８０〜９０μｍとすることができる。この場合、突出部５８の高さは、例えば、１〜３０μｍとすることができる。
次いで、図７に示す工程では、電極パッド２５、突出部５８、及び支持板５５の面５５Ａ（突出部５８が形成された側の支持板５５の面）を覆うように、開口部３８を有した絶縁層２１を形成する（絶縁層形成工程）。
具体的には、絶縁層２１は、エポキシやポリイミド等の樹脂フィルムの積層や、樹脂を塗布することで形成する。
これにより、外部接続端子１２が配設される側の電極パッド２５の面（具体的には、金属層４１の面４１Ａ）の外周部が絶縁層２１で覆われるため、電極パッド２５の側面と絶縁層２１の側面との間におけるデラミネーションの発生を抑制することが可能となり、配線基板１１の信頼性を向上させることができる。
絶縁層２１に覆われた金属層４１の面４１Ａの外周部の幅は、例えば、０．１〜６μｍ（好適には、例えば、１〜３μｍ）とすることができる。
開口部３８は、金属層４２の面４２Ａと対向する部分の絶縁層２１に、金属層４２の面４２Ａを露出するように形成する。開口部３８は、例えば、レーザ加工により形成することができる。支持板５５の面５５Ａに設けられた部分の絶縁層２１の厚さは、例えば、５５〜６０μｍとすることができる。
次いで、図８に示す工程では、セミアディティブ法により、開口部３８及び絶縁層２１の面２１Ｂに、導体パターン２７を形成する（導体パターン形成工程）。これにより、開口部３８に形成されたビア部４４は、第２の金属層４２と接続される。ビア部４４は、突出部５８が形成されていない側の電極パッド２５と対向する部分の絶縁層２１を貫通している。導電パターン２７の材料としては、例えば、Ｃｕを用いることができる。
次いで、図９に示す工程では、先に説明した図７及び図８に示す工程と同様な処理を繰り返し行うことで、絶縁層２２，２３、導体パターン２８、ビア３２、及び外部接続用パッド３２を形成する。絶縁層２２，２３としては、例えば、樹脂層を用いることができる。この場合、樹脂層の材料としては、例えば、エポキシ樹脂やポリイミド樹脂を用いることができる。絶縁層２２，２３として樹脂層を用いた場合、絶縁層２２，２３の厚さは、例えば、２５〜４０μｍとすることができる。導体パターン２８、ビア３１、及び外部接続用パッド３２の材料としては、例えば、Ｃｕを用いることができる。外部接続端用パッド３２の形状が円形の場合、外部接続端用パッド３２の直径は、例えば、２００μｍ〜１０００μｍとすることができる。
次いで、図１０に示す工程では、周知の手法により、絶縁層２３の面２３Ｂに、外部接続用パッド３２の接続面３２Ａを露出する開口部３４Ａを有したソルダーレジスト層３４を形成する。これにより、支持板５５に、配線基板１１に相当する構造体が形成される。
次いで、図１１に示す工程では、図１０に示す突出部５８が形成された支持板５５をエッチングにより除去することで、絶縁層２１に、金属層４１の面４１Ａを露出すると共に、突出部５８の形状に対応する形状とされた開口部３７を形成する（支持板除去工程）。
具体的には、支持板５５を選択的にエッチングするエッチング液（電極パッド２５をエッチングしないエッチング液）を用いて、突出部５８が形成された支持板５５を除去する。これにより、第１の実施の形態の配線基板１１が製造される。開口部３７の深さは、例えば、１〜３０μｍ（好適には、例えば、２０μｍ）とすることができる。
次いで、図１２に示す工程では、外部接続端子１２を介して、配線基板１１の電極パッド２５（具体的には、金属層４１）に電子部品１３を実装する。これにより、電子部品１３と、配線基板１１とを備えた第１の実施の形態の半導体装置１０が製造される。
本実施の形態の配線基板の製造方法によれば、支持板５５をエッチングして、電極パッド２５と対向する部分の支持板５５に、電極パッド２５と接触すると共に、支持板５５と対向する側の電極パッド２５の面（具体的には、金属層４１の面４１Ａ）の外周部を露出する突出部５８を形成し、その後、電極パッド２５、突出部５８、及び突出部５８が形成された側の支持板５５の面５５Ａを覆うように絶縁層２１を形成することで、支持板５５と対向する側の電極パッド２５の面（具体的には、金属層４１の面４１Ａ）に絶縁層２１が形成されるため、電極パッド２５の側面と絶縁層２１の側面との間におけるデラミネーションの発生を抑制することが可能となり、配線基板１１の信頼性を向上させることができる。
図１３〜図１６は、本発明の第１の実施の形態に係る半導体装置の他の製造工程を示す図である。図１３〜図１６において、図４に示す構造体及び第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図１３〜図１６を参照して、第１の実施の形態に係る半導体装置１０の他の製造方法について説明する。始めに、先に説明した図３に示す工程と同様な処理を行うことで、図３に示す構造体を形成する。
次いで、図１３に示す工程では、電極パッド２５を形成する前に、電極パッド２５の形成領域に対応する部分の支持板５５の面５５Ａに、第１の金属（支持板５５を構成する金属）により構成された高さ調整層６１を形成する（高さ調整層形成工程）。
高さ調整層６１は、例えば、支持板５５を給電層とする電解めっき法により形成することができる。第１の金属としては、例えば、Ｃｕを用いることができる。第１の金属としてＣｕを用いる場合、高さ調整層６１としては、例えば、Ｃｕ層（例えば、厚さ５〜１５μｍ）を用いることができる。
次いで、図１４に示す工程では、先に説明した図４に示す工程と同様な処理を行うことで、高さ調整層６１の面６１Ａに、金属層４１と、金属層４２とを順次形成する。
次いで、図１５に示す工程では、図１４に示すレジスト膜５６を除去する。次いで、図１６に示す工程では、電極パッド２５が形成された側に位置する部分の支持板５５及び高さ調整層６１をエッチングすることで、支持板５５の面５５Ａ及び高さ調整層６１の側壁を後退させて、金属層４１の面４１Ａと接触すると共に、金属層４１の面４１Ａの外周部を露出する突出部６２を形成する（突出部形成工程）。突出部６２は、支持板５５の一部と、エッチング後に残った高さ調整層６１とにより構成されている。
突出部形成工程では、具体的には、第１の金属からなる支持板５５及び高さ調整層６１を選択的にエッチングするエッチング液（金属層４１，４２をエッチングしないエッチング液）を用いて、支持板５５及び高さ調整層６１をエッチングする。
その後、先に説明した図７〜図１２に示す工程と同様な処理を行うことにより、第１の実施の形態の半導体装置１０が製造される。
本実施の形態に係る半導体装置の他の製造方法によれば、電極パッド２５と支持板５５との間に、第１の金属により構成された高さ調整層６１を形成し、次いで、高さ調整層６１に電極パッド２５を形成し、その後、電極パッド２５が形成された側に位置する部分の支持板５５及び高さ調整層６１をエッチングすることにより、突出部６２を形成する際に必要な支持板５５のエッチング量を少なくすることが可能となる（エッチング時間を短縮することが可能となる）ため、高さ調整層６１を形成しない場合と比較して、配線基板１１の製造コストを低減することができる。
図１７は、第１の実施の形態の変形例に係る半導体装置の断面図である。図１７において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図１７を参照するに、第１の実施の形態の変形例に係る半導体装置６５は、第１の実施の形態の半導体装置１０に設けられた配線基板１１の代わりに配線基板６６を設けた以外は、半導体装置１０と同様に構成される。
配線基板６６は、配線基板１１に設けられた電極パッド２５、導電パターン２７，２８ビア３１、及び外部接続用パッド３２の配設位置を、絶縁層２１の面２１Ａ方向において、異ならせた以外は、配線基板１１と同様に構成される。
配線基板６６では、電子部品１３を実装するパッドとして外部接続用パッド３２が使用されると共に、マザーボード等の実装基板（図示せず）と電気的に接続されるパッドとして電極パッド２５を利用している。
この場合、外部接続用パッド３２の直径は、例えば、５０〜１５０μｍとすることができる。また、電極パッド２５の直径は、例えば、２００〜１０００μｍとすることができる。
上記構成とされた第１の実施の形態の変形例に係る配線基板６６は、第１の実施の形態の配線基板１１と同様な効果を得ることができる。また、第１の実施の形態の変形例に係る配線基板６６は、第１の実施の形態の配線基板１１と同様な手法により製造することができ、第１の実施の形態の配線基板１１の製造方法と同様な効果を得ることができる。
なお、上記説明した半導体装置１０，６５では、実装基板（図示せず）と接続される側のパッド自体が外部接続端子として機能するＬＧＡ（Land Grid Array）構造の半導体装置を例に挙げて説明したが、半導体装置１０、６５のパッドにはんだボールを接合させて、半導体装置１０，６５をＢＧＡ（Ball Grid Array）として用いてもよいし、半導体装置１０、６５のパッドにピンを接合させて、半導体装置１０，６５をＰＧＡ（Pin Grid Array）として用いてもよい。
（第２の実施の形態）
図１８は、本発明の第２の実施の形態に係る半導体装置の断面図である。図１８において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図１８を参照するに、第２の実施の形態の半導体装置７０は、第１の実施の形態の半導体装置１０に設けられた配線基板１１の代わりに配線基板７１を設けた以外は、半導体装置１０と同様に構成される。
配線基板７１は、配線基板１１に設けられた電極パッド２５の代わりに、電極パッド７３を設けた以外は、配線基板１１と同様に構成される。
電極パッド７３は、電極パッド２５の構成に、さらに電極パッド２５に設けられた金属層４２（第２の金属層）の面４２Ａを覆う金属層７５（第３の金属層）を設けた以外は、電極パッド２５と同様に構成される。
金属層７５の面７５Ａ（金属層４２と接触する面とは反対側に位置する金属層７５の面）は、絶縁層２１に形成された開口部３８から露出されている。金属層７５は、開口部３８に設けられた導電パターン２７（具体的には、ビア部４４）と接続されている。これにより、電極パッド７３は、電子部品１３と導電パターン２７との間を電気的に接続している。
金属層７５は、導電パターン２７を構成する金属と同じ金属（具体的には、第１の実施の形態で説明した第１の金属）により構成されている。また、金属層７５としては、金属層４２よりも酸化されにくい金属で構成されていることが好ましい。導電パターン２７を構成する金属がＣｕの場合、金属層７５を構成する金属材料としては、例えば、Ｃｕを用いることができる。金属層７５を構成する金属材料としてＣｕを用いる場合、金属層７５の厚さは、例えば、１０〜２０μｍ（好適には、例えば、１５μｍ）とすることができる。なお、Ｃｕは、Ｎｉよりも酸化されにくい金属材料である。
このように、金属層４２の面４２Ａに、金属層４２よりも酸化されにくい金属層７５を設け、金属層７５と導電パターン２７を構成するビア部４４とを接続することにより、電極パッド７３と導電パターン２７との間の電気的な接続信頼性を向上させることができる。
また、導電パターン２７を構成する金属がＣｕの場合、金属層７５を構成する金属材料としてＣｕを用いることにより、ビア部４４と金属層７５との間の密着性が向上するため、電極パッド７３と導電パターン２７との間の電気的な接続信頼性をさらに向上させることができる。
上記構成とされた電極パッド７３を、電子部品１３を実装するパッドとして使用する場合、電極パッド７３の直径は、例えば、５０μｍ〜１５０μｍとすることができる。この場合、外部接続用パッド３２には、マザーボード等の実装基板（図示せず）が接続され、外部接続用パッド３２の直径は、例えば、２００μｍ〜１０００μｍとすることができる。
また、マザーボード等の実装基板（図示せず）を接続するパッドとして電極パッド７３を使用する場合、電極パッド７３の直径は、例えば、２００μｍ〜１０００μｍとすることができる。この場合、外部接続用パッド３２には、電子部品１３が実装され、外部接続用パッド３２の直径は、例えば、５０μｍ〜１５０μｍとすることができる。
本実施の形態の配線基板によれば、金属層４２の面４２Ａに、金属層４２よりも酸化されにくい金属層７５を設けて、金属層７５と導電パターン２７を構成するビア部４４とを接続することにより、電極パッド７３と導電パターン２７との間の電気的な接続信頼性を向上させることができる。
なお、本実施の形態において、金属層４１としてＡｕ層を用い、金属層４２としてＮｉ層を用いた場合には、金属層４１と金属層４２との間に、Ｐｄ層を設けてもよい。この場合、Ｐｄ層の厚さは、例えば、０．００５μｍ以上（好適には、例えば、０．０２μｍ）とすることができる。
図１９〜図２５は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す図である。図１９〜図２５において、第２の実施の形態の半導体装置７０と同一構成部分には同一符号を付す。
図１９〜図２５を参照して、第２の実施の形態の半導体装置７０の製造方法について説明する。始めに、第１の実施の形態で説明した図３及び図４に示す工程と同様な処理を行うことで、図４に示す構造体を形成する（第１の金属層形成工程及び第２の金属層形成工程を含む工程）。
次いで、図１９に示す工程では、第１の金属により構成された支持板５５を給電層とする電解めっき法により、金属層４２の面４２Ａに、第１の金属により構成されると共に、金属層４２よりも酸化されにくい金属層７５（第３の金属層）を形成する（第３の金属層形成工程）。
上記第３の金属層形成工程では、後述する図２１に示す工程（突出部形成工程）後に、金属層７５が金属層４２の面４２Ａを覆う厚さとなるように（言い換えれば、第３の金属層形成工程では、図１８に示す金属層７５の厚さよりも厚くなるように）、金属層７５を形成する。つまり、突出部形成工程における金属層７５のエッチング量を考慮して、図１８に示す金属層７５の厚さに上記エッチング量を加算した厚さとなるように、金属層７５を形成する。第１の金属がＣｕの場合、金属層７５の厚さは、例えば、３０〜５０μｍとすることができる。
このように、突出部形成工程における金属層７５のエッチング量を考慮して、図１８に示す金属層７５の厚さよりも厚くなるように金属層７５を形成することにより、金属層７５と導電パターン２７のビア部４４とを確実に接続させることが可能となるため、金属層７５と導電パターン２７との間の電気的接続信頼性を向上させることができる。
また、導電パターン２７及び金属層７５を構成する金属材料として、Ｃｕを用いることにより、金属層７５と導電パターン２７との間の電気的接続信頼性をさらに向上させることができる。
次いで、図２０に示す工程では、図１９に示すレジスト膜５６を除去する。次いで、図２１に示す工程では、第１の実施の形態で説明した図６に示す工程と同様な処理を行うことで、図２０に示す支持板５５のうち、電極パッド７３が形成された側に位置する部分の支持板５５をエッチングすることで、支持板５５の面５５Ａを後退させて、金属層４１の面４１Ａと接触すると共に、金属層４１の面４１Ａの外周部を露出する突出部５８を形成する（突出部形成工程）。
このとき、支持板５５と同じ第１の金属により構成された金属層７５もエッチングされるが、先に説明した図１９に示す工程において、予め金属層７５のエッチング量を考慮して金属層７５の厚さを厚くしているため、金属層７５が形成された金属層４２の面４２Ａが露出することはない。
また、金属層７５の厚さが薄くなることで、金属層４１，４２，７５により構成された電極パッド７３が形成される（図４及び図１９〜図２１に示す工程が、「電極パッド形成工程」に相当する工程）。
金属層７５を構成する金属材料としてＣｕを用いた場合、突出部形成工程後の金属層７５の厚さは、例えば、１０μｍ〜２０μｍ（好適には、例えば、１５μｍ）とすることができる。
次いで、図２２に示す工程では、電極パッド７３、突出部５８、及び支持板５５の面５５Ａ（突出部５８が形成された側の支持板５５の面）を覆うように、開口部３８を有した絶縁層２１を形成する（絶縁層形成工程）。
これにより、外部接続端子１２が配設される側の電極パッド７３の面（具体的には、金属層４１の面４１Ａ）の外周部が絶縁層２１で覆われるため、電極パッド７３の側面と絶縁層２１の側面との間におけるデラミネーションの発生を抑制することが可能となり、配線基板７１の信頼性を向上させることができる。
支持板５５の面５５Ａに設けられた絶縁層２１の厚さは、例えば、６５〜７５μｍとすることができる。
次いで、図２３に示す工程では、第１の実施の形態で説明した図８〜図１０に示す工程（「導電パターン形成工程」を含む）と同様な処理を行うことにより、導電パターン２７，２８、ビア３１、外部接続用パッド３２、及びソルダーレジスト層３４を形成する。これにより、支持板５５に配線基板７１に相当する構造体が形成される。
次いで、図２４に示す工程では、第１の実施の形態で説明した図１１に示す工程と同様な処理を行うことで、突出部５８が形成された支持板５５を除去することで、絶縁層２１に、金属層４１の面４１Ａを露出すると共に、突出部５８の形状に対応する形状とされた開口部３７を形成する（支持板除去工程）。これにより、第２の実施の形態の配線基板７１が製造される。
次いで、図２５に示す工程では、外部接続端子１２を介して、配線基板１１の電極パッド７３（具体的には、金属層４１）に電子部品１３を実装する。これにより、電子部品１３と、配線基板７１とを備えた第２の実施の形態の半導体装置７０が製造される。
本実施の形態の配線基板の製造方法によれば、支持板５５に第１の金属とは異なる金属により構成された金属層４１を形成し、次いで、金属層４１に第１の金属とは異なる金属により構成された金属層４２を形成し、次いで、金属層４２の面４２Ａに、突出部形成工程後に金属層７５の厚さが金属層４２の面４２Ａを覆う厚さとなるように、第１の金属により構成されると共に、金属層４２よりも酸化されにくい金属層７５を形成することにより、突出部形成工程後に、電極パッド７３の構成要素の１つである金属層７５と導電パターン２７とを接続することが可能となるため、電極パッド７３と導電パターン２７との間の電気的接続信頼性を向上させることができる。
図２６〜図３１は、本発明の第２の実施の形態の半導体装置の他の製造工程を示す図である。図２６〜図３１において、第２の実施の形態の半導体装置７０と同一構成部分には同一符号を付す。
図２６〜図３１を参照して、第２の実施の形態の半導体装置７０の他の製造方法について説明する。始めに、第１の実施の形態で説明した図３及び図４に示す工程と同様な処理を行うことで、図４に示す構造体を形成する（「第１の金属層形成工程」及び「第２の金属層形成工程」を含む工程）。
次いで、図２６に示す工程では、第１の金属により構成された支持板５５を給電層とする電解めっき法により、金属層４２の面４２Ａに、第１の金属により構成されると共に、金属層４２よりも酸化されにくい金属層７５（第３の金属層）を形成する（第３の金属層形成工程）。これにより、支持板５５の面５５Ａに、金属層４１，４２，７５により構成された電極パッド７３が形成される（図４及び図２６に示す工程が、「電極パッド形成工程」に相当する工程）。
第１の金属としては、例えば、Ｃｕを用いることができる。金属層７５の金属材料としてＣｕを用いた場合、金属層７５の厚さは、例えば、１０μｍ〜２０μｍ（好適には、例えば、１５μｍ）とすることができる。
次いで、図２７に示す工程では、金属層７５の面７５Ａに、後述する図２９に示す工程（突出部形成工程）において支持板５５をエッチングする際に金属層７５がエッチングされることを防止する保護層７８を形成する（保護層形成工程）。
保護層７８は、例えば、支持板５５を給電層とする電解めっき法により形成することができる。保護層７８は、第１の金属とは異なる金属材料により構成されている。保護層７８としては、例えば、めっき法により形成されたＳｎ層やＳｎ−Ｐｂ層等を用いることができる。この場合、保護層７８の厚さは、例えば、１〜５μｍとすることができる。
次いで、図２８に示す工程では、図２７に示すレジスト膜５６を除去する。次いで、図２９に示す工程では、図２８に示す支持板５５のうち、電極パッド７３が形成された側に位置する部分の支持板５５をエッチングすることで、支持板５５の面５５Ａを後退させて、金属層４１の面４１Ａと接触すると共に、金属層４１の面４１Ａの外周部を露出する突出部５８を形成する（突出部形成工程）。
具体的には、第１の金属からなる支持板５５を選択的にエッチングするエッチング液（金属層４１，４２及び保護層７８をエッチングしないエッチング液）を用いて、支持板５５をエッチングする。
このように、電極パッド７３をマスクとして等方性のウエットエッチングを行うことにより、支持板５５に対するエッチング液によるサイドエッチングやアンダーカットにより、突出部５８から金属層４１の面４１Ａの外周部を露出させることができる。
また、第１の金属（支持板５５を構成する金属）により構成された金属層７５の面７５Ａに、第１の金属とは異なる金属により構成された保護層７８を形成した後、支持板５５をエッチングして支持板５５に突出部５８を形成することにより、突出部形成工程において金属層７５がエッチングされることを防止できる。
次いで、図３０に示す工程では、図２９に示す保護層７８のみをエッチングするエッチング液（例えば、フッ素−過水系のエッチング液）を用いて、保護層７８を除去する（保護層除去工程）。これにより、金属層７５の面７５Ａが露出される。
次いで、図３１に示す工程では、電極パッド７３、突出部５８、及び支持板５５の面５５Ａ（突出部５８が形成された側の支持板５５の面）を覆うように、開口部３８を有した絶縁層２１を形成する（絶縁層形成工程）。
これにより、外部接続端子１２が配設される側の電極パッド７３の面（具体的には、金属層４１の面４１Ａ）の外周部が絶縁層２１で覆われるため、電極パッド７３の側面と絶縁層２１の側面との間におけるデラミネーションの発生を抑制することが可能となり、配線基板７１の信頼性を向上させることができる。
支持板５５の面５５Ａに設けられた絶縁層２１の厚さは、例えば、６５〜７５μｍとすることができる。
上記絶縁層形成工程後、先に説明した図２３〜図２５に示す工程と同様な処理を行うことで、第２の半導体装置７０が製造される。
本実施の形態の半導体装置の他の製造方法によれば、第１の金属（支持板５５を構成する金属）により構成された金属層７５の面７５Ａに、第１の金属とは異なる金属により構成された保護層７８を形成した後、支持板５５をエッチングして支持板５５に突出部５８を形成することにより、突出部形成工程において金属層７５がエッチングされることを防止できる。
また、本実施の形態の半導体装置の他の製造方法は、第２の実施の形態の半導体装置の製造方法と同様な効果を得ることができる。
図３２〜図３９は、本発明の第２の実施の形態の半導体装置のその他の製造工程を示す図である。図３２〜図３９において、第２の実施の形態の半導体装置７０と同一構成部分には同一符号を付す。
図３２〜図３９を参照して、第２の実施の形態の半導体装置７０のその他の製造方法について説明する。始めに、第１の実施の形態で説明した図３に示す工程と同様な処理を行うことで、図３に示す構造体を形成する。
次いで、図３２に示す工程では、開口部５６Ａに露出された部分の支持板５５の面５５Ａに、突出部用金属層８１を形成する（突出部用金属層形成工程）。
具体的には、支持板５５を給電層とする電解めっき法により、突出部用金属層８１を形成する。突出部用金属層８１としては、例えば、めっき法により形成されたＳｎ層やＳｎ−Ｐｂ層等を用いることができる。この場合、突出部用金属層８１の高さは、例えば、１〜３０μｍ（好適には、例えば、２０μｍ）とすることができる。
次いで、図３３に示す工程では、先に説明した図４及び図２６に示す工程と同様な手法により、金属層４１と、金属層４２と、金属層７５とを順次積層させることで、電極パッド７３を形成する（電極パッド形成工程）。
次いで、図３４に示す工程では、図３３に示すレジスト膜５６を除去する。次いで、図３５に示す工程では、突出部用金属層８１をエッチングすることで、突出部用金属層８１と接触する側に形成された第１の金属層４１の面４１Ａの外周部を露出させる突出部８１−１を形成する（突出部形成工程）。具体的には、突出部用金属層８１のみをエッチングするエッチング液（例えば、フッ素−過水系エッチング液）を用いて、突出部８１−１を形成する。
このように、電極パッド７３をマスクとして等方性のウエットエッチングを行うと、突出部用金属層８１に対するエッチング液によるサイドエッチングやアンダーカットにより、突出部８１−１から金属層４１の面４１Ａの外周部を露出させることができる。
突出部８１−１の形状は、例えば、円錐台形状とすることができる。なお、この場合、実際には、円錐台の側面が、円錐台の軸方向に突出した曲面形状となる。
また、突出部用金属層８１のみをエッチングするエッチング液を用いることにより、電極パッド７３がエッチングされることを防止できる。
金属層４１の直径が１００μｍの場合、金属層４１と接触している部分の突出部８−１の直径は、例えば、８０〜９０μｍとすることができる。
次いで、図３６に示す工程では、エッチングされた突出部８１−１、電極パッド７３、及び突出部８１−１が形成された側の支持板５５の面５５Ａを覆うように、開口部３８を有した絶縁層２１を形成する（絶縁層形成工程）。
次いで、図３７に示す工程では、先に説明した図２３に示す工程（「導電パターン形成工程」を含む）と同様な処理を行うことにより、導電パターン２７，２８、ビア３１、外部接続用パッド３２、及びソルダーレジスト層３４を形成する。これにより、支持板５５に配線基板７１に相当する構造体が形成される。
次いで、図３８に示す工程では、先に説明した図２４に示す工程と同様な処理を行うことで、支持板５５を除去する（支持板除去工程）。これにより、突出部８１−１が露出される。
次いで、図３９に示す工程では、突出部８１−１を除去することにより、絶縁層２１に、突出部８１−１と接触する側の電極パッド７３の面の一部（具体的には、金属層４１の面４１Ａ）を露出すると共に、突出部８１−１に対応する形状とされた開口部３７を形成する（突出部除去工程）。これにより、配線基板７１が形成される。
上記突出部除去工程後、先に説明した図２５に示す工程と同様な処理を行うことで、第２の半導体装置７０が製造される。
本実施の形態の半導体装置のその他の製造方法によれば、電極パッド７３と支持板５５との間に突出部用金属層８１を形成し、電極パッド形成工程後に、突出部用金属層８１をエッチングして、金属層４１の面４１Ａの外周部を露出させる突出部８１−１を形成し、その後、突出部８１−１、電極パッド７３、及び突出部８１−１が形成された側の支持板５５の面５５Ａを覆う絶縁層２１を形成することにより、支持板５５をエッチングして開口部３７を形成する場合と比較して、開口部３７の深さばらつきを小さくすることができる。
また、本実施の形態の半導体装置のその他の製造方法は、第２の実施の形態の半導体装置の製造方法と同様な効果を得ることができる。
（第３の実施の形態）
図４０は、本発明の第３の実施の形態に係る半導体装置の断面図である。図４０において、第２の実施の形態の半導体装置７０と同一構成部分には同一符号を付す。
図４０を参照するに、第３の実施の形態の半導体装置８５は、第２の実施の形態の半導体装置７０に設けられた配線基板７１の代わりに、配線基板８６を設けた以外は半導体装置７０と同様に構成される。
配線基板８６は、配線基板７１に設けられた電極パッド７３の代わりに、電極パッド８８を設けた以外は、配線基板７１と同様に構成される。
電極パッド８８は、電極パッド７３に設けられた金属層４２（第２の金属層）の外周側面の位置を、金属層４１，７５（第１及び第３の金属層）の外周側面の位置よりも内側に配置した以外は、電極パッド７３と同様に構成される。
このように、金属層４１と金属層７５との間に設けられた金属層４２の外周側面の位置を、金属層４１，７５の外周側面の位置よりも内側に配置することにより、電極パッド８８に絶縁層２１が充填された凹部８９が形成される。これにより、凹部８９に形成された部分の絶縁層２１により、電極パッド８８の位置が規制されるため、絶縁層２１にしっかりと電極パッド８８を配設することができる。
また、凹部８９を形成することにより、絶縁層２１と電極パッド８８との間の接触面積が増加するため、絶縁層２１と電極パッド８８との間の密着性を向上させることができる。
電極パッド７３に設けられた金属層４２の外周側面の位置から金属層４１，７５の外周側面の位置までの距離Ｂは、例えば、５〜２０μｍとすることができる。
本実施の形態の配線基板によれば、金属層４１と金属層７５との間に設けられた金属層４２の外周側面の位置を、金属層４１，７５の外周側面の位置よりも内側に配置することで、凹部８９に形成された部分の絶縁層２１により、電極パッド８８の位置が規制されるため、絶縁層２１にしっかりと電極パッド８８を配設することができると共に、絶縁層２１と電極パッド８８との間の接触面積が増加するため、絶縁層２１と電極パッド８８との間の密着性を向上させることができる。
図４１〜図４９は、本発明の第３の実施の形態に係る半導体装置の製造工程を示す図である。図４１〜図４９において、第３の実施の形態の半導体装置８５と同一構成部分には、同一符号を付す。
図４１〜図４９を参照して、第３の実施の形態の半導体装置８５の製造方法について説明する。始めに、第１の実施の形態で説明した図３に示す工程と同様な処理を行うことで、図３に示す構造体を形成する。
次いで、図４１に示す工程では、開口部５６Ａに露出された部分の支持板５５の面５５Ａに、金属層４２と同じ金属により構成された突出部用金属層９１を形成する（突出部用金属層形成工程）。
具体的には、支持板５５を給電層とする電解めっき法により、突出部用金属層９１を形成する。金属層４２としてＮｉ層を用いる場合、突出部用金属層９１としては、例えば、Ｎｉ層を用いることができる。突出部用金属層９１の厚さは、例えば、１〜３０μｍ（好適には、例えば、２０μｍ）とすることができる。
次いで、図４２に示す工程では、第２の実施の形態の図３３に示す工程と同様な処理を行うことで、突出部用金属層９１の面９１Ａに、金属層４１と、突出部用金属層９１と同じ金属材料で構成された金属層４２と、金属層７５とを順次積層させて、電極パッド８８を形成する。なお、この段階の電極パッド８８には、凹部８９が形成されていない。
次いで、図４３に示す工程では、レジスト膜５６を除去する。次いで、図４４に示す工程では、突出部用金属層９１のみをエッチングするエッチング液（金属層４１，金属層７５及び支持板５５をエッチングしないエッチング液）を用いて、突出部用金属層９１をエッチングすることで、金属層４１の面４１Ａの外周部を露出させる突出部９１−１を形成する（突出部形成工程）。
このように、電極パッド８８をマスクとして等方性のウエットエッチングを行うと、突出部用金属層９１に対するエッチング液によるサイドエッチングやアンダーカットにより、突出部９１−１から金属層４１の面４１Ａの外周部を露出させることができる。
突出部９１−１の形状は、例えば、円錐台形状とすることができる。なお、この場合、実際には、円錐台の側面が、円錐台の軸方向に突出した曲面形状となる。
上記突出部形成工程では、突出部用金属層９１と同じ金属材料で構成された金属層４２の側壁もエッチングされるため、凹部８９が形成される。これにより、凹部８９を有した電極パッド８８が形成される（電極パッド形成工程）。
このように、突出部用金属層９１と金属層４２とを同じ金属材料により構成することで、１度のエッチングにより、金属層４１の面４１Ａの外周部を露出させる突出部９１−１と、凹部８９とを形成することが可能となるため、配線基板８６の製造コストを低減させることができる。
次いで、図４５に示す工程では、突出部９１−１、電極パッド８８、及び突出部９１−１が形成された側の支持板５５の面５５Ａを覆う絶縁層２１を形成し、その後、金属層７５の面７５Ａと対向する部分の絶縁層２１に、金属層７５の面７５Ａを露出する開口部３８を形成する（絶縁層形成工程）。
これにより、外部接続端子１２が配設される側の電極パッド８８の面（具体的には、金属層４１の面４１Ａ）の外周部が絶縁層２１で覆われるため、電極パッド８８の側面と絶縁層２１の側面との間におけるデラミネーションの発生を抑制することが可能となり、配線基板８６の信頼性を向上させることができる。
また、凹部８９を充填するように絶縁層２１が形成されるため、電極パッド８８と絶縁層２１との密着性が向上すると共に、絶縁層２１内における電極パッド８８の位置を規制することができる。
絶縁層２１に覆われた部分の金属層４１の面４１Ａの外周部の幅は、例えば、０．１〜６μｍ（好適には、１〜３μｍ）とすることができる。
次いで、図４６に示す工程では、第２の実施の形態で説明した図２３に示す工程と同様な処理（「導電パターン形成工程」も含む）を行うことで、導電パターン２７，２８、ビア３１、外部接続用パッド３２、及びソルダーレジスト層３４を形成する。これにより、支持板５５に配線基板８６に相当する構造体が形成される。
次いで、図４７に示す工程では、第２の実施の形態で説明した図２４に示す工程と同様な処理を行うことで、図４６に示す支持板５５を除去する（支持板除去工程）。
次いで、図４８に示す工程では、突出部９１−１のみをエッチングするエッチング液により、図４７に示す突出部９１−１を除去する（突出部除去工程）。
次いで、図４９に示す工程では、第２の実施の形態の図２５に示す工程と同様な処理を行うことで、第３の実施の形態の半導体装置８５が製造される。
本実施の形態の配線基板の製造方法によれば、突出部用金属層９１と金属層４２とを同じ金属材料により構成することで、１度のエッチング（突出部形成工程でのエッチング）により、金属層４１の面４１Ａの外周部を露出させる突出部９１−１と、凹部８９とを形成することが可能となるため、配線基板８６の製造コストを低減させることができる。
また、金属層４１の面４１Ａの外周部を突出部９１−１から露出させ、電極パッド８８に凹部８９を形成した後に、突出部９１−１、電極パッド８８、及び突出部９１−１が形成された側の支持板５５の面５５Ａを覆う絶縁層２１を形成することにより、凹部８９を充填するように絶縁層２１が形成されるため、電極パッド８８と絶縁層２１との密着性が向上すると共に、絶縁層２１内における電極パッド８８の位置を規制することができる。
（第４の実施の形態）
図５０は、本発明の第４の実施の形態に係る半導体装置の断面図である。図５０において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図５０を参照するに、第４の実施の形態の半導体装置９５は、第１の実施の形態の半導体装置１０に設けられた配線基板１１の代わりに配線基板９６を設けた以外は、半導体装置１０と同様に構成される。
配線基板９６は、配線基板１１に設けられた電極パッド２５の代わりに１層の金属層からなる電極パッド９８を設けた以外は、配線基板１１と同様に構成される。
電極パッド９８は、絶縁層２１に内設されている。電極パッド９８の面９８Ａの一部は、開口部３８に露出されている。開口部３８に露出された部分の電極パッド９８は、導電パターン２７と接続されている。
電極パッド９８の面９８Ｂ（外部接続端子１２が配設される側の電極パッド９８の面）の中央部は、開口部３７に露出されている。電極パッド９８の面９８Ｂの外周部は、絶縁層２１により覆われている。
このように、外部接続端子１２が配設される側の電極パッド９８の面９８Ｂの外周部を絶縁層２１で覆うことにより、電極パッド９８の側面と絶縁層２１の側面との間におけるデラミネーションの発生を抑制することが可能となるため、配線基板９１の信頼性を向上させることができる。
開口部３７に露出された部分の電極パッド９８は、外部接続端子１２を介して、電子部品１３と電気的に接続されている。
電極パッド９８としては、例えば、Ｃｕ層を用いることができる。この場合、電極パッド９８の厚さは、例えば、１０〜２０μｍ（好適には、例えば、１５μｍ）とすることができる。
このように、電極パッド９８としてＣｕ層を用いることにより、導電パターン２７を構成する金属材料がＣｕの場合、電極パッド９８と導電パターン２７との間の密着性を向上させることが可能となるため、電極パッド９８と導電パターン２７との間の電気的接続信頼性を向上させることができる。
電子部品１３を実装するためのパッドとして電極パッド９８を使用する場合、電極パッド９８の直径は、例えば、５０〜１５０μｍとすることができる。また、電子部品１３を実装するためのパッドとして外部接続用パッド３２を用いると共に、実装基板と接続するためのパッドとして電極パッド９８を使用する場合、電極パッド９８の直径は、例えば、２００〜１０００μｍとすることができる。
本実施の形態の半導体装置によれば、外部接続端子１２が配設される側の電極パッド９８の面９８Ｂの外周部を絶縁層２１で覆うことにより、電極パッド９８の側面と絶縁層２１の側面との間におけるデラミネーションの発生を抑制することが可能となるため、配線基板９６の信頼性を向上させることができる。
また、電極パッド９８としてＣｕ層を用いることにより、導電パターン２７を構成する金属材料がＣｕの場合、電極パッド９８と導電パターン２７との間の密着性を向上させることが可能となるため、電極パッド９８と導電パターン２７との間の電気的接続信頼性を向上させることができる
さらに、１層の金属層により電極パッド９８を構成することにより、配線基板９６のコストを低減することができる。
図５１〜図５９は、本発明の第４の実施の形態に係る半導体装置の製造工程を示す図である。図５１〜図５９において、第４の実施の形態の半導体装置９５と同一構成部分には同一符号を付す。
図５１〜図５９を参照して、第４の実施の形態の半導体装置９５の製造方法について説明する。始めに、第１の実施の形態の図３に示す工程と同様な処理を行うことで、図３に示す構造体を形成する。
次いで、図５１に示す工程では、開口部５６Ａに露出された部分の支持板５５の面５５Ａに、第１の金属とは異なる材料により構成された突出部用金属層１０１を形成する（突出部用金属層形成工程）。具体的には、例えば、支持板５５を給電層とする電解めっき法により、突出部用金属層１０１を形成する。突出部用金属層１０１としては、例えば、めっき法により形成されたＮｉ層、Ｓｎ層、Ｓｎ−Ｐｂ層等を用いることができる。この場合、突出部用金属層１０１の厚さは、例えば、１〜３０μｍ（好適には、例えば、２０μｍ）とすることができる。
次いで、図５２に示す工程では、突出部用金属層１０１の面１０１Ａに、第１の金属（例えば、Ｃｕ）と同じ金属により構成された電極パッド９８を形成する（電極パッド形成工程）。具体的には、支持板５５を給電層とする電解めっき法により、例えば、Ｃｕ層を形成することで、Ｃｕ層からなる電極パッド９８を形成する。
次いで、図５３に示す工程では、図５２に示すレジスト膜５６を除去する。次いで、図５４に示す工程では、突出部用金属層１０１のみをエッチングするエッチング液を用いて、突出部用金属層１０１をエッチングすることで、突出部用金属層１０１と接触する側の電極パッド９８の面９８Ｂの外周部を露出させる突出部１０１−１を形成する（突出部形成工程）。
このように、電極パッド９８をマスクとして等方性のウエットエッチングを行うと、突出部用金属層１０１に対するエッチング液によるサイドエッチングやアンダーカットにより、突出部１０１−１から金属層４１の面４１Ａの外周部を露出させることができる。
突出部１０１−１の形状は、例えば、円錐台形状とすることができる。なお、この場合、実際には、円錐台の側面が、円錐台の軸方向に突出した曲面形状となる。
次いで、図５５に示す工程では、突出部形成工程後に、突出部１０１−１、電極パッド９８、及び突出部１０１−１が形成された側の支持板５５の面５５Ａを覆うように、開口部３８を有した絶縁層２１を形成する（絶縁層形成工程）。
このように、外部接続端子１２が配設される側の電極パッド９８の面９８Ｂの外周部を覆うように絶縁層２１を形成することにより、電極パッド９８の側面と絶縁層２１の側面との間におけるデラミネーションの発生を抑制することが可能となるため、配線基９６の信頼性を向上させることができる。
絶縁層２１に覆われた部分の電極パッド９８の面９８Ｂの外周部の幅は、例えば、０．１〜６μｍ（好適には、１〜３μｍ）とすることができる。
次いで、図５６に示す工程では、第３の実施の形態で説明した図４６に示す工程と同様な処理を行うことで、導電パターン２７，２８、ビア３１、外部接続用パッド３２、及びソルダーレジスト層３４を形成する。これにより、支持板５５に配線基板９６に相当する構造体が形成される。
次いで、図５７に示す工程では、第３の実施の形態で説明した図４７に示す工程と同様な処理を行うことで、支持板５５を除去する（支持板除去工程）。
次いで、図５８に示す工程では、突出部１０１−１のみをエッチングするエッチング液を用いて、突出部１０１−１を除去することにより、突出部１０１−１と接触する側の電極パッド９８の面９８Ｂの一部を露出させると共に、エッチングされた突出部１０１−１に対応する形状とされた開口部３７を形成する（突出部除去工程）。これにより、第４の実施の形態の配線基板９６が製造される。
次いで、図５９に示す工程では、第３の実施の形態で説明した図４９に示す工程と同様な処理を行うことにより、第４の実施の形態の半導体装置９５が製造される。
本実施の形態の配線基板の製造方法によれば、外部接続端子１２が配設される側の電極パッド９８の面９８Ｂの外周部を覆うように絶縁層２１を形成することにより、電極パッド９８の側面と絶縁層２１の側面との間におけるデラミネーションの発生を抑制することが可能となるため、配線基９６の信頼性を向上させることができる。
また、電極パッド形成工程において、１層の金属層のみを形成することで電極パッド９８を形成することにより、配線基板９６の製造コストを低減することができる。
図６０は、他の配線基板の例を示す断面図である。図６０において、図５０に示す配線基板９６と同一構成部分には同一符号を付す。
本実施の形態の半導体装置９５に設けられた配線基板９６の代わりに、図６０に示す配線基板１１０を用いてもよい。
図６０を参照するに、配線基板１１０は、電極パッド９８の面９８ＢにＯＳＰ（Organic Solderbility Preservative）膜１１１を設けた以外は、配線基板９６と同様に構成される。
このような構成とされた配線基板１１０を半導体装置９５に適用することにより、外部接続端子１２がはんだの場合、はんだとの濡れ性を十分に確保することができる。また、電極パッド９８の面９８Ｂが酸化されることを防止できる。
配線基板１１０は、図５８に示す工程（突出部除去工程）と図５９に示す工程との間に、電極パッド９８の面９８ＢをＯＳＰ（Organic Solderbility Preservative）処理することにより、開口部３７から露出された部分の電極パッド９８の面９８ＢにＯＳＰ膜１１１を形成する工程（ＯＳＰ膜形成工程）を追加する以外は、第４の実施の形態の配線基板９６と同様な手法により製造することができる。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図６１は、本発明の第２の実施の形態の変形例に係る半導体装置の断面図であり、図６２は、本発明の第３の実施の形態の変形例に係る半導体装置の断面図であり、図６３は、本発明の第４の実施の形態の変形例に係る半導体装置の断面図である。
図６１に示す第２の実施の形態の変形例に係る半導体装置１２０は、電子部品１３と外部接続用パッド３２とを接続させた以外は、第２の実施の形態の半導体装置７０と同様な構成とされている。このような構成とされた半導体装置１２０は、第２の実施の形態の半導体装置７０と同様な効果を得ることができる。
図６２に示す第３の実施の形態の変形例に係る半導体装置１３０は、電子部品１３と外部接続用パッド３２とを接続させた以外は、第３の実施の形態の半導体装置８５と同様な構成とされている。このような構成とされた半導体装置１３０は、第３の実施の形態の半導体装置８５と同様な効果を得ることができる。
図６３に示す第４の実施の形態の変形例に係る半導体装置１４０は、電子部品１３と外部接続用パッド３２とを接続させた以外は、第４の実施の形態の半導体装置９５と同様な構成とされている。このような構成とされた半導体装置１４０は、第４の実施の形態の半導体装置９５と同様な効果を得ることができる。
本発明は、電極パッドと、電極パッドに接続される導電パターンと、電極パッド及び導電パターンが内設される絶縁層とを備えた配線基板及びその製造方法に適用可能である。
従来の配線基板の主要部の断面図である。 本発明の第１の実施の形態に係る半導体装置の断面図である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その８）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その９）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。 本発明の第１の実施の形態に係る半導体装置の他の製造工程を示す図（その１）である。 本発明の第１の実施の形態に係る半導体装置の他の製造工程を示す図（その２）である。 本発明の第１の実施の形態に係る半導体装置の他の製造工程を示す図（その３）である。 本発明の第１の実施の形態に係る半導体装置の他の製造工程を示す図（その４）である。 本発明の第１の実施の形態の変形例に係る半導体装置の断面図である。 本発明の第２の実施の形態に係る半導体装置の断面図である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の第２の実施の形態の半導体装置の他の製造工程を示す図（その１）である。 本発明の第２の実施の形態の半導体装置の他の製造工程を示す図（その２）である。 本発明の第２の実施の形態の半導体装置の他の製造工程を示す図（その３）である。 本発明の第２の実施の形態の半導体装置の他の製造工程を示す図（その４）である。 本発明の第２の実施の形態の半導体装置の他の製造工程を示す図（その５）である。 本発明の第２の実施の形態の半導体装置の他の製造工程を示す図（その６）である。 本発明の第２の実施の形態の半導体装置のその他の製造工程を示す図（その１）である。 本発明の第２の実施の形態の半導体装置のその他の製造工程を示す図（その２）である。 本発明の第２の実施の形態の半導体装置のその他の製造工程を示す図（その３）である。 本発明の第２の実施の形態の半導体装置のその他の製造工程を示す図（その４）である。 本発明の第２の実施の形態の半導体装置のその他の製造工程を示す図（その５）である。 本発明の第２の実施の形態の半導体装置のその他の製造工程を示す図（その６）である。 本発明の第２の実施の形態の半導体装置のその他の製造工程を示す図（その７）である。 本発明の第２の実施の形態の半導体装置のその他の製造工程を示す図（その８）である。 本発明の第３の実施の形態に係る半導体装置の断面図である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その８）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その９）である。 本発明の第４の実施の形態に係る半導体装置の断面図である。 本発明の第４の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の第４の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の第４の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の第４の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の第４の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の第４の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の第４の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の第４の実施の形態に係る半導体装置の製造工程を示す図（その８）である。 本発明の第４の実施の形態に係る半導体装置の製造工程を示す図（その９）である。 他の配線基板の例を示す断面図である。 本発明の第２の実施の形態の変形例に係る半導体装置の断面図である。 本発明の第３の実施の形態の変形例に係る半導体装置の断面図である。 本発明の第４の実施の形態の変形例に係る半導体装置の断面図である。
符号の説明
１０，６５，７０，８５，９５，１２０，１３０，１４０ 半導体装置
１１，６６，７１，８６，９６，１１０ 配線基板
１２ 外部接続端子
１３ 電子部品
２１，２２，２３ 絶縁層
２１Ａ，２１Ｂ，２２Ａ，２２Ｂ，２３Ａ，２３Ｂ，４１Ａ，４２Ａ，５５Ａ，６１Ａ，７５Ａ，９１Ａ，９８Ａ，９８Ｂ，１０１Ａ 面
２５，７３，８８，９８ 電極パッド
２７，２８ 導電パターン
３１ ビア
３２ 外部接続用パッド
３２Ａ 接続面
３４ ソルダーレジスト層
３４Ａ，３７，３８，４７，５２，５６Ａ 開口部
４１，４２，７５ 金属層
４４，４８ ビア部
４５，４９ 配線部
５５ 支持板
５６ レジスト膜
５８，６２，８１−１，９１−１，１０１−１ 突出部
６１ 高さ調整層
７８ 保護層
８１，９１，１０１ 突出部用金属層
８９ 凹部
１１１ ＯＳＰ膜
Ｂ 距離

Claims (17)

  1. 電極パッドと、
    前記電極パッドの第１の面と接続される導電パターンと、
    前記電極パッド及び前記導電パターンを内設する絶縁層と、を有しており、
    前記絶縁層は、前記第１の面とは反対側に位置する前記電極パッドの第２の面の外周部を覆うように配置されていることを特徴とする配線基板。
  2. 前記絶縁層は、前記第２の面の一部を露出する開口部を有しており、
    前記開口部は、前記電極パッドから離間するにつれて幅広形状とされていることを特徴とする請求項１記載の配線基板。
  3. 前記電極パッドは、前記開口部から露出され、前記導電パターンを構成する金属とは異なる金属により構成された第１の金属層と、前記第１の金属層に設けられ、前記導電パターンを構成する金属とは異なる金属により構成された第２の金属層と、前記第２の金属層に設けられ、前記導電パターンを構成する金属と同じ金属により構成された第３の金属層と、を有しており、
    前記第３の金属層は、前記導電パターンと接続されることを特徴とする請求項１または２記載の配線基板。
  4. 前記第２の金属層の外周側面の位置を、前記第１及び第３の金属層の外周側面の位置よりも内側に配置したことを特徴とする請求項３記載の配線基板。
  5. 前記電極パッドは、前記導電パターンを構成する金属と同じ金属により構成されており、
    前記開口部に露出された部分の前記電極パッドの前記第２の面を覆うＯＳＰ（Organic Solderbility Preservative）膜を設けたことを特徴とする請求項１または２記載の配線基板。
  6. 第１の金属により構成された支持板上に電極パッドを形成する電極パッド形成工程と、
    前記支持板をエッチングすることで、前記電極パッドと対向する部分の前記支持板に、前記電極パッドと接触すると共に、前記支持板と対向する側の前記電極パッドの面の外周部を露出する突出部を形成する突出部形成工程と、
    前記電極パッド、前記突出部、及び前記突出部が形成された側の前記支持板の面を覆う絶縁層を形成する絶縁層形成工程と、
    前記絶縁層上に、前記電極パッドと接続される導電パターンを形成する導電パターン形成工程と、
    前記導電パターン形成工程後に、前記突出部が形成された前記支持板をエッチングにより除去することで、前記絶縁層に、前記支持板と対向する側の前記電極パッドの面の一部を露出すると共に、前記突出部に対応する形状の開口部を形成する支持板除去工程と、を含むことを特徴とする配線基板の製造方法。
  7. 前記突出部形成工程では、前記突出部の形状が、前記電極パッドから前記支持板に向かうにつれて、幅広形状となるように、前記支持板をエッチングすることを特徴とする請求項６記載の配線基板の製造方法。
  8. 前記電極パッド形成工程は、前記第１の金属とは異なる金属により構成された第１の金属層を形成する第１の金属層形成工程と、
    前記第１の金属層に、前記第１の金属とは異なる金属により構成された第２の金属層を形成する第２の金属層形成工程と、を有し、
    前記突出部形成工程では、前記電極パッドをマスクとして、前記第１の金属を選択的にエッチングするエッチング液により、前記支持板をエッチングすることを特徴とする請求項６または７記載の配線基板の製造方法。
  9. 前記電極パッド形成工程は、前記第２の金属層形成工程後に、前記第２の金属層の面に、前記第１の金属により構成された第３の金属層を形成する第３の金属層形成工程をさらに有しており、
    前記第３の金属層形成工程では、前記突出部形成工程後に前記第３の金属層が前記第２の金属層の面を覆う厚さとなるように、前記第３の金属層を形成することを特徴とする請求項８記載の配線基板の製造方法。
  10. 前記電極パッド形成工程は、前記第２の金属層形成工程後に、前記第２の金属層の面に、前記第１の金属により構成された第３の金属層を形成する第３の金属層形成工程と、前記第３の金属層に、前記突出部形成工程において前記支持板をエッチングする際に前記第３の金属層がエッチングされることを防止する保護層を形成する保護層形成工程と、をさらに有しており、
    前記突出部形成工程と前記絶縁層形成工程との間に、前記保護層を除去する保護層除去工程を設けたことを特徴とする請求項８記載の配線基板の製造方法。
  11. 前記電極パッド形成工程の前に、前記電極パッドの形成領域に対応する部分の前記支持板に、前記第１の金属により構成された高さ調整層を形成する高さ調整層形成工程を設け、
    前記支持板除去工程では、前記第１の金属を選択的にエッチングするエッチング液により、前記支持板と共に、前記高さ調整層を除去することを特徴とする請求項６ないし１０のうち、いずれか１項記載の配線基板の製造方法。
  12. 第１の金属により構成された支持板上に、突出部用金属層を形成する突出部用金属層形成工程と、
    前記突出部用金属層上に、電極パッドを形成する電極パッド形成工程と、
    前記突出部用金属層をエッチングして突出部を形成すると共に、該突出部と接触する前記電極パッドの面の外周部を露出させる突出部形成工程と、
    前記突出部形成工程後に、前記突出部、前記電極パッド、及び前記突出部が形成された側の前記支持板の面を覆う絶縁層を形成する絶縁層形成工程と、
    前記絶縁層上に、前記電極パッドと接続される導電パターンを形成する導電パターン形成工程と、
    前記導電パターン形成工程後に、前記支持板をエッチングにより除去する支持板除去工程と、
    前記支持板除去工程後に、前記突出部を除去することにより、前記絶縁層に、前記突出部と接触する側の前記電極パッドの面の一部を露出すると共に、突出部の形状に対応する形状の開口部を形成する突出部除去工程と、を含むことを特徴とする配線基板の製造方法。
  13. 前記突出部用金属層は、前記第１の金属とは異なる導電性を有した材料により形成されることを特徴とする請求項１２記載の配線基板の製造方法。
  14. 前記電極パッドは、前記第１の金属と同じ金属により形成されることを特徴とする請求項１２または１３記載の配線基板の製造方法。
  15. 前記電極パッド形成工程では、前記突出部用金属層上に、前記第１の金属と異なる金属により形成された第１の金属層と、前記第１の金属と異なる金属により形成された第２の金属層と、前記第１の金属により形成された第３の金属層と、を順次積層して電極パッドを形成することを特徴とする請求項１２または１３記載の配線基板の製造方法。
  16. 前記電極パッド形成工程では、前記突出部用金属層と前記第２の金属層とを、同じ金属により形成することを特徴とする請求項１５記載の配線基板の製造方法。
  17. 前記突出部除去工程後に、ＯＳＰ（Organic Solderbility Preservative）処理を行うことにより、前記絶縁層から露出された部分の前記電極パッドにＯＳＰ（Organic Solderbility Preservative）膜を形成するＯＳＰ膜形成工程をさらに設けたことを特徴とする請求項１２記載の配線基板の製造方法。
JP2008259016A 2008-10-03 2008-10-03 配線基板及びその製造方法 Active JP5101451B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008259016A JP5101451B2 (ja) 2008-10-03 2008-10-03 配線基板及びその製造方法
US12/566,764 US20100084163A1 (en) 2008-10-03 2009-09-25 Wiring board and method of fabricating the same
KR1020090092778A KR20100038148A (ko) 2008-10-03 2009-09-30 배선 기판 및 그 제조 방법
US13/742,681 US9089041B2 (en) 2008-10-03 2013-01-16 Method of fabricating a wiring board
US14/741,545 US9345143B2 (en) 2008-10-03 2015-06-17 Method of fabricating a wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008259016A JP5101451B2 (ja) 2008-10-03 2008-10-03 配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2010092943A true JP2010092943A (ja) 2010-04-22
JP2010092943A5 JP2010092943A5 (ja) 2011-10-13
JP5101451B2 JP5101451B2 (ja) 2012-12-19

Family

ID=42074889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008259016A Active JP5101451B2 (ja) 2008-10-03 2008-10-03 配線基板及びその製造方法

Country Status (3)

Country Link
US (3) US20100084163A1 (ja)
JP (1) JP5101451B2 (ja)
KR (1) KR20100038148A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997474B2 (en) 2016-06-07 2018-06-12 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237287A (zh) * 2010-04-27 2011-11-09 中国砂轮企业股份有限公司 基板的制作方法及其结构
JP5711472B2 (ja) * 2010-06-09 2015-04-30 新光電気工業株式会社 配線基板及びその製造方法並びに半導体装置
US9502336B2 (en) * 2013-03-13 2016-11-22 Intel Corporation Coreless substrate with passive device pads
KR20140134479A (ko) * 2013-05-14 2014-11-24 삼성전기주식회사 인쇄회로기판
JP2015195305A (ja) * 2014-03-31 2015-11-05 イビデン株式会社 導体ポストを有するプリント配線板の製造方法ならびに導体ポストを有するプリント配線板
US9686862B2 (en) * 2014-09-23 2017-06-20 Finisar Corporation Capacitors for multilayer printed circuit boards
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
CN107924881B (zh) * 2015-08-18 2020-07-31 三菱电机株式会社 半导体装置
JP6503086B2 (ja) * 2015-10-28 2019-04-17 京セラ株式会社 センサ基板および検出モジュール
US10249561B2 (en) * 2016-04-28 2019-04-02 Ibiden Co., Ltd. Printed wiring board having embedded pads and method for manufacturing the same
TWI712344B (zh) * 2017-08-18 2020-12-01 景碩科技股份有限公司 可做電性測試的多層電路板及其製法
US11257745B2 (en) 2017-09-29 2022-02-22 Intel Corporation Electroless metal-defined thin pad first level interconnects for lithographically defined vias
KR102556703B1 (ko) * 2018-05-30 2023-07-18 삼성전기주식회사 패키지 기판 및 그 제조방법
US10950531B2 (en) * 2019-05-30 2021-03-16 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093932A (ja) * 1999-09-20 2001-04-06 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
JP2002343931A (ja) * 2001-05-17 2002-11-29 Hitachi Ltd 配線基板およびその製造方法、マルチチップモジュールおよびその製造方法並びにマルチチップモジュール実装構造体
JP2008124107A (ja) * 2006-11-09 2008-05-29 Fujitsu Ltd 配線基板、半導体部品及び配線基板の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2059020C (en) * 1991-01-09 1998-08-18 Kohji Kimbara Polyimide multilayer wiring board and method of producing same
US6281446B1 (en) * 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP2000357873A (ja) * 1999-06-17 2000-12-26 Hitachi Ltd 多層配線基板及びその製造方法
JP4819304B2 (ja) 2000-10-18 2011-11-24 日本電気株式会社 半導体パッケージ
JP3840921B2 (ja) * 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
US6861757B2 (en) * 2001-09-03 2005-03-01 Nec Corporation Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
WO2003039219A1 (fr) * 2001-10-31 2003-05-08 Shinko Electric Industries Co., Ltd. Procede de fabrication de carte de circuits imprimes multicouches pour dispositif a semiconducteur
JP3891838B2 (ja) * 2001-12-26 2007-03-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2003209366A (ja) * 2002-01-15 2003-07-25 Sony Corp フレキシブル多層配線基板およびその製造方法
JP3666591B2 (ja) * 2002-02-01 2005-06-29 株式会社トッパンＮｅｃサーキットソリューションズ 半導体チップ搭載用基板の製造方法
JP4445777B2 (ja) 2004-02-27 2010-04-07 日本特殊陶業株式会社 配線基板、及び配線基板の製造方法
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
JP4819471B2 (ja) * 2005-10-12 2011-11-24 日本電気株式会社 配線基板及び配線基板を用いた半導体装置並びにその製造方法
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
TWI331388B (en) * 2007-01-25 2010-10-01 Advanced Semiconductor Eng Package substrate, method of fabricating the same and chip package
JP4800253B2 (ja) * 2007-04-04 2011-10-26 新光電気工業株式会社 配線基板の製造方法
KR101551898B1 (ko) * 2007-10-05 2015-09-09 신꼬오덴기 고교 가부시키가이샤 배선 기판, 반도체 장치 및 이들의 제조 방법
JP5306789B2 (ja) * 2008-12-03 2013-10-02 日本特殊陶業株式会社 多層配線基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093932A (ja) * 1999-09-20 2001-04-06 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
JP2002343931A (ja) * 2001-05-17 2002-11-29 Hitachi Ltd 配線基板およびその製造方法、マルチチップモジュールおよびその製造方法並びにマルチチップモジュール実装構造体
JP2008124107A (ja) * 2006-11-09 2008-05-29 Fujitsu Ltd 配線基板、半導体部品及び配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997474B2 (en) 2016-06-07 2018-06-12 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor device

Also Published As

Publication number Publication date
US20130134127A1 (en) 2013-05-30
US20150289380A1 (en) 2015-10-08
JP5101451B2 (ja) 2012-12-19
KR20100038148A (ko) 2010-04-13
US20100084163A1 (en) 2010-04-08
US9345143B2 (en) 2016-05-17
US9089041B2 (en) 2015-07-21

Similar Documents

Publication Publication Date Title
JP5101451B2 (ja) 配線基板及びその製造方法
JP4146864B2 (ja) 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
JP5254406B2 (ja) 配線基板、及び半導体装置
JP5649490B2 (ja) 配線基板及びその製造方法
US9247644B2 (en) Wiring board and method for manufacturing the same
JP4800253B2 (ja) 配線基板の製造方法
JP2008300507A (ja) 配線基板とその製造方法
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2008124247A (ja) 部品内蔵基板及びその製造方法
JP4825784B2 (ja) 半導体装置用パッケージおよびその製造方法
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
TWI644368B (zh) 封裝基板及其製作方法、封裝結構
US20220165653A1 (en) Wiring substrate
JP2010177303A (ja) 半導体装置および半導体装置に用いられる樹脂基板の製造方法
KR101617023B1 (ko) 금속 포스트를 구비하는 인쇄회로기판 및 이의 제조 방법
JP5468572B2 (ja) 配線基板
JP2023061259A (ja) 配線基板及びその製造方法
JP5226111B2 (ja) Ｉｃモジュール及びその製造方法、並びにｉｃモジュールを用いる埋め込み印刷回路基板及びその製造方法
TWI496243B (zh) 元件內埋式半導體封裝件的製作方法
JP2008016719A (ja) 配線基板の製造方法
KR20150023185A (ko) 반도체 디바이스용 서브스트레이트, 그 제조 방법 및 상기 서브스트레이트를 포함하는 반도체 디바이스 패키지

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110830

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120815

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120926

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5101451

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150