JP2000357873A - 多層配線基板及びその製造方法 - Google Patents
多層配線基板及びその製造方法Info
- Publication number
- JP2000357873A JP2000357873A JP11170597A JP17059799A JP2000357873A JP 2000357873 A JP2000357873 A JP 2000357873A JP 11170597 A JP11170597 A JP 11170597A JP 17059799 A JP17059799 A JP 17059799A JP 2000357873 A JP2000357873 A JP 2000357873A
- Authority
- JP
- Japan
- Prior art keywords
- window
- copper foil
- insulating resin
- resin layer
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
- H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09636—Details of adjacent, not connected vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09645—Patterning on via walls; Plural lands around one hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09809—Coaxial layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
- H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
- H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】半導体チップの接続端子のピッチに実質的に等
しい高密度のスルーホールを容易に形成できるキャリヤ
基板を実現し、この基板上に従来のビルド工法を適用し
てビルドアップ層を形成することにより高密度実装を可
能とする多層配線基板及びその製造方法を実現する。 【解決手段】キャリヤ基板２０上に、絶縁層と配線層と
を繰り返して形成するビルドアップ工法を用いて多層配
線基板を製造するに際して、キャリヤ基板２０を次のよ
うにして形成する。まず、規則的に複数個の第１の窓２
２を設けた銅箔２１に絶縁樹脂層２５を形成して、この
銅箔上を覆うと共に窓内を樹脂層で充填する。次いで窓
２２内に充填した絶縁樹脂層領域内に特定形状の第２の
窓を設け、この第２の窓を通して複数個の表裏を貫通し
た独立の導電路２７を形成する。この導電路２７は、そ
れぞれ第２の窓の中心点から略等しい距離をおいて放射
状に形成する。
しい高密度のスルーホールを容易に形成できるキャリヤ
基板を実現し、この基板上に従来のビルド工法を適用し
てビルドアップ層を形成することにより高密度実装を可
能とする多層配線基板及びその製造方法を実現する。 【解決手段】キャリヤ基板２０上に、絶縁層と配線層と
を繰り返して形成するビルドアップ工法を用いて多層配
線基板を製造するに際して、キャリヤ基板２０を次のよ
うにして形成する。まず、規則的に複数個の第１の窓２
２を設けた銅箔２１に絶縁樹脂層２５を形成して、この
銅箔上を覆うと共に窓内を樹脂層で充填する。次いで窓
２２内に充填した絶縁樹脂層領域内に特定形状の第２の
窓を設け、この第２の窓を通して複数個の表裏を貫通し
た独立の導電路２７を形成する。この導電路２７は、そ
れぞれ第２の窓の中心点から略等しい距離をおいて放射
状に形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、キャリヤ基板上に
絶縁層と配線層とを交互に繰り返し積層したビルドアッ
プ積層体を有する多層配線基板及びその製造方法に係
り、特に、高密度化を実現するキャリヤ基板の構成に特
徴を有する多層配線基板及びその製造方法に関する。
絶縁層と配線層とを交互に繰り返し積層したビルドアッ
プ積層体を有する多層配線基板及びその製造方法に係
り、特に、高密度化を実現するキャリヤ基板の構成に特
徴を有する多層配線基板及びその製造方法に関する。
【０００２】
【従来の技術】電子機器の小型化は急速に進んでおり、
特に半導体のパッケージに関しては日経マイクロデバイ
ス１９９８年８月号第６６頁〜第７１頁に解説されてい
るように薄膜技術の援用により、０．２５mmピッチまで
の技術見通しが提示されるところまできている。
特に半導体のパッケージに関しては日経マイクロデバイ
ス１９９８年８月号第６６頁〜第７１頁に解説されてい
るように薄膜技術の援用により、０．２５mmピッチまで
の技術見通しが提示されるところまできている。
【０００３】このパッケージに組み込まれる配線基板と
して、ビルドアップ積層体を有する多層配線基板が知ら
れている。このビルドアップ積層体を有する多層配線基
板をここではビルドアップ基板と称している。
して、ビルドアップ積層体を有する多層配線基板が知ら
れている。このビルドアップ積層体を有する多層配線基
板をここではビルドアップ基板と称している。
【０００４】ビルドアップ基板の基本技術は、例えば特
許第２７３９７２６号（特開平４−１４８５９０号公
報）に開示されている様に、プリント配線板の表裏に１
層ずつ絶縁層と配線層を交互に積み上げ、積み上げてい
くビルド層の微細加工技術により、高密度化を実現しよ
うとするものである。
許第２７３９７２６号（特開平４−１４８５９０号公
報）に開示されている様に、プリント配線板の表裏に１
層ずつ絶縁層と配線層を交互に積み上げ、積み上げてい
くビルド層の微細加工技術により、高密度化を実現しよ
うとするものである。
【０００５】しかし、この技術が登場した段階では、コ
アとなる配線基板（キャリヤ基板となる）及び表裏のビ
ルド層間の接続をドリル加工によって明けた穴にメッキ
を施すというもので、ドリル加工の精度で基板全体の密
度が制限されること及びドリル穴で配線領域が制限され
るという問題があった。
アとなる配線基板（キャリヤ基板となる）及び表裏のビ
ルド層間の接続をドリル加工によって明けた穴にメッキ
を施すというもので、ドリル加工の精度で基板全体の密
度が制限されること及びドリル穴で配線領域が制限され
るという問題があった。
【０００６】このうち配線領域の制約はコアとなるプリ
ント基板（キャリヤ基板でありコア基板とも称する）に
スルーホールを形成した後、スルーホールを樹脂充填し
てからビルド工法を適用するという技術が開発され解決
をみている。このビルド工法で得られた多層配線基板に
半導体チップ（ＬＳＩ）を搭載したときの半導体装置の
構造を図１に示す。
ント基板（キャリヤ基板でありコア基板とも称する）に
スルーホールを形成した後、スルーホールを樹脂充填し
てからビルド工法を適用するという技術が開発され解決
をみている。このビルド工法で得られた多層配線基板に
半導体チップ（ＬＳＩ）を搭載したときの半導体装置の
構造を図１に示す。
【０００７】図１に示すように、通常、符号１で表示の
ＬＳＩの端子（はんだ接続部）２のピッチａよりドリル
加工に頼るコア基板１１のスルーホール１２のピッチｂ
の方が大きい。そのため、コア基板１０の配線層１６と
ビルド層１１内の配線層１３を接続する場合、絶縁層１
５と配線層１３とが交互に積層されたビルド層１１内の
配線層１３、ビルド層バイア１４、スルーホール１２の
開口部のランド１６ａを使用して、ＬＳＩ端子２からコ
ア基板１１のスルーホール１２までの配線が必要とな
り、ＬＳＩ端子２をスルーホール１２に直接接続するこ
とについては何ら配慮されていなかった。
ＬＳＩの端子（はんだ接続部）２のピッチａよりドリル
加工に頼るコア基板１１のスルーホール１２のピッチｂ
の方が大きい。そのため、コア基板１０の配線層１６と
ビルド層１１内の配線層１３を接続する場合、絶縁層１
５と配線層１３とが交互に積層されたビルド層１１内の
配線層１３、ビルド層バイア１４、スルーホール１２の
開口部のランド１６ａを使用して、ＬＳＩ端子２からコ
ア基板１１のスルーホール１２までの配線が必要とな
り、ＬＳＩ端子２をスルーホール１２に直接接続するこ
とについては何ら配慮されていなかった。
【０００８】ドリル加工による密度制限の問題はコアに
プリント基板を使うことを断念し、レーザ加工などで形
成した微細な表裏導通路を持つ配線シートを重ねていく
といういわばコアレス工法が登場し成功を納めている。
プリント基板を使うことを断念し、レーザ加工などで形
成した微細な表裏導通路を持つ配線シートを重ねていく
といういわばコアレス工法が登場し成功を納めている。
【０００９】しかしコアレスとするとシートの変形を抑
えるためのハンドリング等の問題に加え、ほとんどの工
程を表裏同時に推進出来るという従来のビルド工法の旨
みが損なわれるという問題がある。
えるためのハンドリング等の問題に加え、ほとんどの工
程を表裏同時に推進出来るという従来のビルド工法の旨
みが損なわれるという問題がある。
【００１０】
【発明が解決しようとする課題】したがって、本発明の
目的は、上記従来のビルドアップ基板の問題点を解消す
ることにあり、スルーホールを高密度に形成できるキャ
リヤ基板を実現し、この基板上に従来のビルド工法を適
用してビルドアップ層を形成し、高密度実装が可能な多
層配線基板及びその製造方法を提供することにある。
目的は、上記従来のビルドアップ基板の問題点を解消す
ることにあり、スルーホールを高密度に形成できるキャ
リヤ基板を実現し、この基板上に従来のビルド工法を適
用してビルドアップ層を形成し、高密度実装が可能な多
層配線基板及びその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】そこで本発明者等は上記
目的を達成するために、先ず図１に示した従来のビルド
アップ基板に於けるコア基板のスルーホール機能を検討
してみた。その結果、一つは表裏に形成するビルド層１
１間の電源、アース、信号などの電気的な接続であり、
今一つは多層基板を使う場合に限られるが、コア基板１
０内の信号層への接続だけである。
目的を達成するために、先ず図１に示した従来のビルド
アップ基板に於けるコア基板のスルーホール機能を検討
してみた。その結果、一つは表裏に形成するビルド層１
１間の電源、アース、信号などの電気的な接続であり、
今一つは多層基板を使う場合に限られるが、コア基板１
０内の信号層への接続だけである。
【００１２】通常コア基板１０内の配線密度はビルド層
１１の密度に比較して低いため、コア基板１０に配線機
能を持たせないということにすると、表裏の結線機能し
か必要なくなる。そこで高密度のスルーホールが所望の
寸法精度で配列したキャリヤ基板が求められることにな
る。
１１の密度に比較して低いため、コア基板１０に配線機
能を持たせないということにすると、表裏の結線機能し
か必要なくなる。そこで高密度のスルーホールが所望の
寸法精度で配列したキャリヤ基板が求められることにな
る。
【００１３】そこで、図２にＬＳＩの端子ピッチａを有
する理想的なビルド基板２０の構造モデルを示したが、
そのときのコア基板２０の表裏を繋ぐ導体１７のピッチ
ｂは当然ＬＳＩの端子ピッチａまで微細化（ピッチａ＝
ｂ）されなくれはならない。そして２００２〜２００３
年にはこのピッチが０．２５ｍｍにまで微細化されると
予測されており、これが実現出来ないと従来のようにＬ
ＳＩからコアの導体までの再配線が要求されることにな
る。
する理想的なビルド基板２０の構造モデルを示したが、
そのときのコア基板２０の表裏を繋ぐ導体１７のピッチ
ｂは当然ＬＳＩの端子ピッチａまで微細化（ピッチａ＝
ｂ）されなくれはならない。そして２００２〜２００３
年にはこのピッチが０．２５ｍｍにまで微細化されると
予測されており、これが実現出来ないと従来のようにＬ
ＳＩからコアの導体までの再配線が要求されることにな
る。
【００１４】しかし、キャリヤ基板のレベルでは、同一
ピッチでスルーホールが配列している必要はなく、ビル
ド層のピッチあるいは半導体パッケージの端子ピッチに
変換可能であれば良く、単位面積当たりのスルーホール
が必要量確保出来れば十分である。本発明はこうした点
を考慮して、狭い面積に複数のスルーホールを同時形成
することを前提とした構造体を提案するものである。
ピッチでスルーホールが配列している必要はなく、ビル
ド層のピッチあるいは半導体パッケージの端子ピッチに
変換可能であれば良く、単位面積当たりのスルーホール
が必要量確保出来れば十分である。本発明はこうした点
を考慮して、狭い面積に複数のスルーホールを同時形成
することを前提とした構造体を提案するものである。
【００１５】本発明者らは、このような検討結果をもと
に種々実験検討したところ、以下に詳述するように本発
明の目的を達成することのできる重要な知見を得た。す
なわち、銅箔に複数個の窓を明け、銅の表面に例えば黒
化処理あるいはＮｉめっき等の手段により凹凸面を形成
しその表面に密着よく絶縁樹脂層を形成する。その段階
で窓部は絶縁樹脂で埋まる。絶縁樹脂としては、例えば
エポキシ樹脂系のソルダーレジストあるいはポリイミド
のごとく従来から多層配線構造体の層間絶縁膜として用
いられているものが供される。
に種々実験検討したところ、以下に詳述するように本発
明の目的を達成することのできる重要な知見を得た。す
なわち、銅箔に複数個の窓を明け、銅の表面に例えば黒
化処理あるいはＮｉめっき等の手段により凹凸面を形成
しその表面に密着よく絶縁樹脂層を形成する。その段階
で窓部は絶縁樹脂で埋まる。絶縁樹脂としては、例えば
エポキシ樹脂系のソルダーレジストあるいはポリイミド
のごとく従来から多層配線構造体の層間絶縁膜として用
いられているものが供される。
【００１６】こうした構成とすることで全体の熱膨張率
を銅箔に近く設定することが可能になり、熱プロセスの
負担を軽減することが可能となる。勿論半導体パッケー
ジ等の用途で、銅以外の線膨張係数を得ようとする場合
には、銅以外の金属箔を用いても良い。この種の窓つき
樹脂コート銅箔は、例えば特開平６−２６８３８１号公
報に紹介されているが、この場合はこの銅箔を積層する
プロセスを提供するものであり、ビルド工法のキャリヤ
基板として用いるという方向を指し示してはいない。
を銅箔に近く設定することが可能になり、熱プロセスの
負担を軽減することが可能となる。勿論半導体パッケー
ジ等の用途で、銅以外の線膨張係数を得ようとする場合
には、銅以外の金属箔を用いても良い。この種の窓つき
樹脂コート銅箔は、例えば特開平６−２６８３８１号公
報に紹介されているが、この場合はこの銅箔を積層する
プロセスを提供するものであり、ビルド工法のキャリヤ
基板として用いるという方向を指し示してはいない。
【００１７】次にこのハンドリング性に優れた銅・樹脂
の複合体の窓部に複数個のスルーホールを形成する手段
を検討した。微細なビア加工という意味ではレーザ加工
が知られているが、炭酸ガスレーザは加工スピードは早
いが、５０，０００ｎｍ位が限界といわれており、将来
的な微細化には限界があると考えられる。これ以下の領
域では紫外波長を持つ高調波ＹＡＧレーザの有用性が知
られているが、加工速度を遅いという難点がある。
の複合体の窓部に複数個のスルーホールを形成する手段
を検討した。微細なビア加工という意味ではレーザ加工
が知られているが、炭酸ガスレーザは加工スピードは早
いが、５０，０００ｎｍ位が限界といわれており、将来
的な微細化には限界があると考えられる。これ以下の領
域では紫外波長を持つ高調波ＹＡＧレーザの有用性が知
られているが、加工速度を遅いという難点がある。
【００１８】この加工速度が遅いのは、樹脂の紫外線透
過率による制限であり、出力を上げる等の手段で劇的に
向上させることはむずかしい。そこでレーザのビームを
光学的手段でマルチビームとして成形し直し、複数個の
穴加工を同時に行う事で加工速度を向上することが出来
る。
過率による制限であり、出力を上げる等の手段で劇的に
向上させることはむずかしい。そこでレーザのビームを
光学的手段でマルチビームとして成形し直し、複数個の
穴加工を同時に行う事で加工速度を向上することが出来
る。
【００１９】このようなマルチビームへの変換する光学
系を構成する場合には、必然的に狭い領域での加工が求
められる。本発明ではそれを銅箔の窓部に穴加工を集中
することにより実現している。穴加工以降は樹脂のデス
ミヤ処理（加工残渣を除去する処理）、あるいは粗化処
理を行った後、触媒付与から銅めっきを行うことで窓部
に複数個のスルーホールを形成することが出来る。この
複数個のスルーホールのピッチは穴加工に関連した技術
ではなく層間の位置あわせ技術によって決めるべきもの
である。
系を構成する場合には、必然的に狭い領域での加工が求
められる。本発明ではそれを銅箔の窓部に穴加工を集中
することにより実現している。穴加工以降は樹脂のデス
ミヤ処理（加工残渣を除去する処理）、あるいは粗化処
理を行った後、触媒付与から銅めっきを行うことで窓部
に複数個のスルーホールを形成することが出来る。この
複数個のスルーホールのピッチは穴加工に関連した技術
ではなく層間の位置あわせ技術によって決めるべきもの
である。
【００２０】また、同様の機能を次ぎのような手段で達
成することも可能である。窓つき樹脂コート銅箔（窓開
きシート）を形成するところまでは上記と同じである
が、次にこの樹脂が充填された窓に特定形状の第２の窓
を形成する。
成することも可能である。窓つき樹脂コート銅箔（窓開
きシート）を形成するところまでは上記と同じである
が、次にこの樹脂が充填された窓に特定形状の第２の窓
を形成する。
【００２１】さらに詳しくは、窓に充填した絶縁樹脂層
領域内に窓の中心点から略等しい距離をおいて壁面に山
と谷とが隣接して存在する複数個の凹凸部をそれぞれ放
射状に有する第２の窓を形成する。この手法としては、
例えば型によるパンチ加工で行う。加工部は窓に充填し
た樹脂層領域内だけであり、十分にパンチ加工が可能で
あるし、全体を加熱するようなプロセス上の工夫を施せ
ば、スループットを上げることも可能である。しかし、
窓が微細化すればレーザービーム加工が望ましい。
領域内に窓の中心点から略等しい距離をおいて壁面に山
と谷とが隣接して存在する複数個の凹凸部をそれぞれ放
射状に有する第２の窓を形成する。この手法としては、
例えば型によるパンチ加工で行う。加工部は窓に充填し
た樹脂層領域内だけであり、十分にパンチ加工が可能で
あるし、全体を加熱するようなプロセス上の工夫を施せ
ば、スループットを上げることも可能である。しかし、
窓が微細化すればレーザービーム加工が望ましい。
【００２２】次に、この表面に粗化処理を施して、触媒
の付与及び銅メッキをすることで、全面に銅を被覆させ
る。次にこの第２の窓の中心部だけをドリル加工で取り
除けば、パンチ穴の内壁に沿った複数本の銅配線を得る
ことが出来る。
の付与及び銅メッキをすることで、全面に銅を被覆させ
る。次にこの第２の窓の中心部だけをドリル加工で取り
除けば、パンチ穴の内壁に沿った複数本の銅配線を得る
ことが出来る。
【００２３】しかる後、再度同様の方法で第２の窓内を
樹脂埋めして表裏面の銅を所望の形状にエッチング加工
することで、一つの銅箔の窓に対し複数個の導電路を形
成することが可能となる。後工程で穴埋めが不必要であ
れば、表裏のパターン分離を液状レジスト用いれば、穴
埋めをする必然性は特にない。レジストとしてはポジ型
がよい。
樹脂埋めして表裏面の銅を所望の形状にエッチング加工
することで、一つの銅箔の窓に対し複数個の導電路を形
成することが可能となる。後工程で穴埋めが不必要であ
れば、表裏のパターン分離を液状レジスト用いれば、穴
埋めをする必然性は特にない。レジストとしてはポジ型
がよい。
【００２４】この例では第２の窓内に形成した銅メッキ
の一部（凸部）をドリル加工で取り除いたが、触媒付与
後に不要箇所の触媒を同様の方法で取り除くといった手
段でも所望の構造を得ることが可能である。最も単純に
は触媒付与後に凸部の樹脂をドリルで削り取るか、ある
いは表面をポリッシュすることで当該箇所の触媒を取り
除けば良い。
の一部（凸部）をドリル加工で取り除いたが、触媒付与
後に不要箇所の触媒を同様の方法で取り除くといった手
段でも所望の構造を得ることが可能である。最も単純に
は触媒付与後に凸部の樹脂をドリルで削り取るか、ある
いは表面をポリッシュすることで当該箇所の触媒を取り
除けば良い。
【００２５】また、窓つき樹脂コート銅箔（窓に樹脂が
充填された銅箔）としては、積層構造体でも良く、例え
ば高誘電率の材料を挟んだ２枚銅箔を持ってくれば容易
にコンデンサが形成出来ることは自明である。そしてこ
の場合にも表裏を繋ぐ導電路（スルーホール）を形成す
る領域と銅箔を平面として分離しておくことにより、ス
ルーホールの電源クリアランスのトータル面積を小さく
することが可能となり、コンデンサの容量向上にも貢献
出来るものである。
充填された銅箔）としては、積層構造体でも良く、例え
ば高誘電率の材料を挟んだ２枚銅箔を持ってくれば容易
にコンデンサが形成出来ることは自明である。そしてこ
の場合にも表裏を繋ぐ導電路（スルーホール）を形成す
る領域と銅箔を平面として分離しておくことにより、ス
ルーホールの電源クリアランスのトータル面積を小さく
することが可能となり、コンデンサの容量向上にも貢献
出来るものである。
【００２６】本発明は、こうして得られた知見に基づい
てなされたものであり、上記目的を達成することのでき
る本発明の多層配線基板は、キャリヤ基板上に、絶縁層
と配線層とを繰り返し積層したビルドアップ積層体から
なる配線構造体を形成した多層配線基板であって、前記
キャリヤ基板を、規則的に複数個の窓を設けた銅箔と、
前記銅箔の窓内を充填すると共に、銅箔上を被覆した絶
縁樹脂層と、前記銅箔の窓内に充填した絶縁樹脂層領域
内に設けられた複数個の表裏を貫通した独立の導電路と
で構成したことを特徴とする。
てなされたものであり、上記目的を達成することのでき
る本発明の多層配線基板は、キャリヤ基板上に、絶縁層
と配線層とを繰り返し積層したビルドアップ積層体から
なる配線構造体を形成した多層配線基板であって、前記
キャリヤ基板を、規則的に複数個の窓を設けた銅箔と、
前記銅箔の窓内を充填すると共に、銅箔上を被覆した絶
縁樹脂層と、前記銅箔の窓内に充填した絶縁樹脂層領域
内に設けられた複数個の表裏を貫通した独立の導電路と
で構成したことを特徴とする。
【００２７】そして、上記銅箔の窓内に充填した絶縁樹
脂層領域内に設けられた複数個の表裏を貫通した独立の
導電路は、それぞれ窓の中心点から略等しい距離をおい
て放射状に設けることが望ましい。
脂層領域内に設けられた複数個の表裏を貫通した独立の
導電路は、それぞれ窓の中心点から略等しい距離をおい
て放射状に設けることが望ましい。
【００２８】また、好ましくは前記キャリヤ基板を構成
する規則的に複数個の窓を設けた銅箔は、複数層の銅箔
で絶縁体を挟み張り合わせた積層体で構成することがで
き、前記複数層の銅箔で絶縁体を挟み張り合わせた積層
体は、絶縁体として高誘電体フィラーを混合し、全体と
して１０以上の比誘電率を有する絶縁樹脂を用いて張り
合わせた積層体で構成することができる。
する規則的に複数個の窓を設けた銅箔は、複数層の銅箔
で絶縁体を挟み張り合わせた積層体で構成することがで
き、前記複数層の銅箔で絶縁体を挟み張り合わせた積層
体は、絶縁体として高誘電体フィラーを混合し、全体と
して１０以上の比誘電率を有する絶縁樹脂を用いて張り
合わせた積層体で構成することができる。
【００２９】また、上記目的を達成することのできる本
発明の多層配線基板の製造方法は、キャリヤ基板上に、
絶縁層と配線層とを交互に積層してビルドアップ積層体
からなる配線構造体を形成する工程を有する多層配線基
板の製造方法であって、前記キャリヤ基板の形成工程と
して、銅箔に規則的に複数個の窓を形成する工程と、前
記銅箔の窓内を充填すると共に、銅箔上を均一の厚みで
被覆する絶縁樹脂層の形成工程と、前記銅箔の窓内に充
填した絶縁樹脂層領域内に、表裏を貫通した複数個の独
立した導電路を形成する工程とを有することを特徴とす
る。
発明の多層配線基板の製造方法は、キャリヤ基板上に、
絶縁層と配線層とを交互に積層してビルドアップ積層体
からなる配線構造体を形成する工程を有する多層配線基
板の製造方法であって、前記キャリヤ基板の形成工程と
して、銅箔に規則的に複数個の窓を形成する工程と、前
記銅箔の窓内を充填すると共に、銅箔上を均一の厚みで
被覆する絶縁樹脂層の形成工程と、前記銅箔の窓内に充
填した絶縁樹脂層領域内に、表裏を貫通した複数個の独
立した導電路を形成する工程とを有することを特徴とす
る。
【００３０】
【発明の実施の形態】本発明の多層配線基板の実施の形
態として、上記銅箔の窓内に充填した絶縁樹脂層領域内
に設けられた複数個の表裏を貫通した独立の導電路は、
それぞれ窓の中心点から略等しい距離をおいて放射状に
設けることが望ましい。
態として、上記銅箔の窓内に充填した絶縁樹脂層領域内
に設けられた複数個の表裏を貫通した独立の導電路は、
それぞれ窓の中心点から略等しい距離をおいて放射状に
設けることが望ましい。
【００３１】また、好ましくは前記キャリヤ基板を構成
する規則的に複数個の窓を設けた銅箔は、複数層の銅箔
で絶縁体を挟み張り合わせた積層体で構成することがで
き、前記複数層の銅箔で絶縁体を挟み張り合わせた積層
体は、絶縁体として高誘電体フィラーを混合し、全体と
して１０以上の比誘電率を有する絶縁樹脂を用いて張り
合わせた積層体で構成することができる。
する規則的に複数個の窓を設けた銅箔は、複数層の銅箔
で絶縁体を挟み張り合わせた積層体で構成することがで
き、前記複数層の銅箔で絶縁体を挟み張り合わせた積層
体は、絶縁体として高誘電体フィラーを混合し、全体と
して１０以上の比誘電率を有する絶縁樹脂を用いて張り
合わせた積層体で構成することができる。
【００３２】また、本発明の多層配線基板の製造方法の
実施の形態として、好ましくは上記銅箔の窓内に充填し
た絶縁樹脂層領域内に、表裏を貫通した複数個の独立し
た導電路を形成する工程においては、 前記銅箔の窓内に充填した絶縁樹脂層領域内に、第２
の窓として複数個の貫通口を設ける工程と、 前記第２の窓内及び銅箔を被覆した絶縁樹脂層上に銅
メッキする工程と、 前記絶縁樹脂層上に形成された銅メッキを選択的にエ
ッチングすることにより少なくとも前記第２の窓の開口
部にランドを形成する工程とを含むことを特徴とする。
実施の形態として、好ましくは上記銅箔の窓内に充填し
た絶縁樹脂層領域内に、表裏を貫通した複数個の独立し
た導電路を形成する工程においては、 前記銅箔の窓内に充填した絶縁樹脂層領域内に、第２
の窓として複数個の貫通口を設ける工程と、 前記第２の窓内及び銅箔を被覆した絶縁樹脂層上に銅
メッキする工程と、 前記絶縁樹脂層上に形成された銅メッキを選択的にエ
ッチングすることにより少なくとも前記第２の窓の開口
部にランドを形成する工程とを含むことを特徴とする。
【００３３】そして好ましくは、上記銅箔の窓内に充填
した絶縁樹脂層領域内に、表裏を貫通した複数個の独立
した導電路を形成する工程においては、 前記銅箔の窓内に充填した絶縁樹脂層領域内に、窓の
中心点から略等しい距離をおいて壁面に山と谷とが隣接
して周期的に存在する複数個の凹凸部をそれぞれ放射状
に有する第２の窓を形成する工程と、 前記第２の窓の内壁及び銅箔を被覆した絶縁樹脂層上
に銅メッキする工程と、 前記第２の窓の内壁を機械的に研磨して凸部上の銅メ
ッキを選択的に除去し、凹部上の銅メッキを残存させる
工程と、 前記絶縁樹脂層上に形成された銅メッキのうち少なく
とも第２の窓の開口部周縁のの銅メッキを選択的にエッ
チングすることにより前記第２の窓内凹部の銅メッキに
接続されたランドを形成する工程とを含むことを特徴と
する。
した絶縁樹脂層領域内に、表裏を貫通した複数個の独立
した導電路を形成する工程においては、 前記銅箔の窓内に充填した絶縁樹脂層領域内に、窓の
中心点から略等しい距離をおいて壁面に山と谷とが隣接
して周期的に存在する複数個の凹凸部をそれぞれ放射状
に有する第２の窓を形成する工程と、 前記第２の窓の内壁及び銅箔を被覆した絶縁樹脂層上
に銅メッキする工程と、 前記第２の窓の内壁を機械的に研磨して凸部上の銅メ
ッキを選択的に除去し、凹部上の銅メッキを残存させる
工程と、 前記絶縁樹脂層上に形成された銅メッキのうち少なく
とも第２の窓の開口部周縁のの銅メッキを選択的にエッ
チングすることにより前記第２の窓内凹部の銅メッキに
接続されたランドを形成する工程とを含むことを特徴と
する。
【００３４】また、上記の第２の窓の内壁及び銅箔を
被覆した絶縁樹脂層上に銅メッキする工程においては、
第２の窓の凹部上に選択的にメッキ触媒を付与し、化学
銅メッキ処理にて凸部上にはメッキすることなく凹部上
に選択的に銅メッキする工程とし、前記の第２の窓の
内壁を機械的に研磨して凸部上の銅メッキを選択的に除
去する工程を不要とすることができる。
被覆した絶縁樹脂層上に銅メッキする工程においては、
第２の窓の凹部上に選択的にメッキ触媒を付与し、化学
銅メッキ処理にて凸部上にはメッキすることなく凹部上
に選択的に銅メッキする工程とし、前記の第２の窓の
内壁を機械的に研磨して凸部上の銅メッキを選択的に除
去する工程を不要とすることができる。
【００３５】また、銅箔の窓内に充填した絶縁樹脂層領
域内に、第２の窓を形成する工程は、レーザビーム加工
により形成することが望ましい。
域内に、第２の窓を形成する工程は、レーザビーム加工
により形成することが望ましい。
【００３６】上記第２の窓を形成するレーザビーム加工
は、好ましくはＹＡＧレーザの３倍高調波及び４倍高調
波を用い、複数個の独立図形から構成されるアパーチャ
の投影照射にて行うことで同時に複数個の穴あけ加工を
行うことができる。
は、好ましくはＹＡＧレーザの３倍高調波及び４倍高調
波を用い、複数個の独立図形から構成されるアパーチャ
の投影照射にて行うことで同時に複数個の穴あけ加工を
行うことができる。
【００３７】銅メッキする工程の前処理としては、前記
第２の窓の側壁を含む絶縁樹脂層の表面を粗化処理し、
次いでメッキ触媒を付与した後、化学銅メッキ処理する
ことが望ましい。
第２の窓の側壁を含む絶縁樹脂層の表面を粗化処理し、
次いでメッキ触媒を付与した後、化学銅メッキ処理する
ことが望ましい。
【００３８】このようにして得られた上記多層配線基板
上に半導体チップを搭載すれば、高密度に実装された半
導体装置を容易に実現することができる。
上に半導体チップを搭載すれば、高密度に実装された半
導体装置を容易に実現することができる。
【００３９】
【実施例】以下、図面を用いて本発明の実施例を具体的
に説明する。 〈実施例１〉図３は、本発明の多層配線基板を構成する
特徴部分となるキャリア基板の平面図を模式的に示した
ものである。
に説明する。 〈実施例１〉図３は、本発明の多層配線基板を構成する
特徴部分となるキャリア基板の平面図を模式的に示した
ものである。
【００４０】図示のように、キャリア基板２０の構造
は、先ず一辺の長さが０．２ｍｍの正方形の窓（第１の
窓）２２を０．５ｍｍの等ピッチで複数個形成した銅箔
２１に、絶縁樹脂としてエポキシ系の絶縁樹脂をコート
し、この窓２２内を絶縁樹脂で充填すると共に銅箔表面
全体を樹脂で被覆する。この銅箔と樹脂からなる複合シ
ートの樹脂が充填された第１の窓２２には、それぞれ４
ヶの表裏を繋ぐ独立の導体路２３が形成されている。こ
の独立の導体路２３は直径０．０３ｍｍのスルーホール
からなり各導体路２３は０．１ｍｍピッチである。
は、先ず一辺の長さが０．２ｍｍの正方形の窓（第１の
窓）２２を０．５ｍｍの等ピッチで複数個形成した銅箔
２１に、絶縁樹脂としてエポキシ系の絶縁樹脂をコート
し、この窓２２内を絶縁樹脂で充填すると共に銅箔表面
全体を樹脂で被覆する。この銅箔と樹脂からなる複合シ
ートの樹脂が充填された第１の窓２２には、それぞれ４
ヶの表裏を繋ぐ独立の導体路２３が形成されている。こ
の独立の導体路２３は直径０．０３ｍｍのスルーホール
からなり各導体路２３は０．１ｍｍピッチである。
【００４１】図３の第１の窓２２は、正方形のパンチで
銅箔２１を打ち抜いて形成したものである。そして、第
１の窓２２の絶縁樹脂層領域内に形成された４ヶの導体
路２３は、次のようにして形成した。
銅箔２１を打ち抜いて形成したものである。そして、第
１の窓２２の絶縁樹脂層領域内に形成された４ヶの導体
路２３は、次のようにして形成した。
【００４２】先ず、ＹＡＧレーザの加工によって４ヶの
第２の窓を同時に形成する。ＹＡＧのレーザビームの径
は通常２ｍｍ程度有り、光学的な工夫、単純には全出力
は低下するがアパーチャーを使って、マルチビームに変
換することが可能である。従って第１の窓２２の充填樹
脂層に４ヶの穴を同時形成することが可能になる。
第２の窓を同時に形成する。ＹＡＧのレーザビームの径
は通常２ｍｍ程度有り、光学的な工夫、単純には全出力
は低下するがアパーチャーを使って、マルチビームに変
換することが可能である。従って第１の窓２２の充填樹
脂層に４ヶの穴を同時形成することが可能になる。
【００４３】以降の工程は、銅メッキ層を樹脂層に密着
させるため樹脂層表面を粗化し、触媒付与し、化学銅メ
ッキし、基板表面の銅メッキ層をパターン化して第２の
窓の開口部にランドを形成することにより、第２の窓に
形成された各導体２３を電気的に分離して独立の導体路
とする。この独立の導体路２３によって、図２に模式的
に示した実効的に高密度の表裏貫通導体１７を有するキ
ャリヤ基板２０を形成することが出来る。
させるため樹脂層表面を粗化し、触媒付与し、化学銅メ
ッキし、基板表面の銅メッキ層をパターン化して第２の
窓の開口部にランドを形成することにより、第２の窓に
形成された各導体２３を電気的に分離して独立の導体路
とする。この独立の導体路２３によって、図２に模式的
に示した実効的に高密度の表裏貫通導体１７を有するキ
ャリヤ基板２０を形成することが出来る。
【００４４】このようにして得られたキャリヤ基板２０
の両面に、絶縁層と配線層とを交互に形成する周知のビ
ルドアップ工法によりビルドアップ層２０を形成し、図
２に模式的に示した構造の本発明が目的とする高密度実
装を可能とする多層配線基板を製造した。さらに、この
多層配線基板上に半導体チップを搭載し、最終的にはマ
ルチチップタイプの半導体装置を実現した。
の両面に、絶縁層と配線層とを交互に形成する周知のビ
ルドアップ工法によりビルドアップ層２０を形成し、図
２に模式的に示した構造の本発明が目的とする高密度実
装を可能とする多層配線基板を製造した。さらに、この
多層配線基板上に半導体チップを搭載し、最終的にはマ
ルチチップタイプの半導体装置を実現した。
【００４５】なお、上記第１の窓２２を形成する銅箔シ
ート２１を、２枚の銅箔で絶縁樹脂層（誘電体）挟んだ
サンドイッチ構造として用いれば、これら２枚の銅箔を
それぞれパターン化して配線回路とすることもでき、こ
のパターン化された上下の銅箔を例えば電極とし回路的
に別電源に接続すればコンデンサを形成することもでき
る。
ート２１を、２枚の銅箔で絶縁樹脂層（誘電体）挟んだ
サンドイッチ構造として用いれば、これら２枚の銅箔を
それぞれパターン化して配線回路とすることもでき、こ
のパターン化された上下の銅箔を例えば電極とし回路的
に別電源に接続すればコンデンサを形成することもでき
る。
【００４６】この場合も表裏を貫通する導体（スルーホ
ール）ごとに銅箔のクリヤランスを形成する場合に比べ
て、複数の導体に対しクリヤランス（銅箔の窓）を設け
た方が、同じ実効的スルーホールピッチを形成するとす
ると、残存銅箔の面積が大きく取ることが可能になり、
大容量を得ることができる。
ール）ごとに銅箔のクリヤランスを形成する場合に比べ
て、複数の導体に対しクリヤランス（銅箔の窓）を設け
た方が、同じ実効的スルーホールピッチを形成するとす
ると、残存銅箔の面積が大きく取ることが可能になり、
大容量を得ることができる。
【００４７】〈実施例２〉図４〜図８は、他の実施例と
なるキャリア基板２０の製造工程図を示すものであり、
以下、図面にしたがって各製造工程を説明する。先ず、
図４の平面図に示すように、実施例１と同様にして銅箔
２１に所定ピッチで複数の第１の窓２２をパンチ加工に
より形成する。この例では窓の寸法を炭酸ガスレーザで
加工することを前提として０．２５ｍｍ四方の正方形と
した。
なるキャリア基板２０の製造工程図を示すものであり、
以下、図面にしたがって各製造工程を説明する。先ず、
図４の平面図に示すように、実施例１と同様にして銅箔
２１に所定ピッチで複数の第１の窓２２をパンチ加工に
より形成する。この例では窓の寸法を炭酸ガスレーザで
加工することを前提として０．２５ｍｍ四方の正方形と
した。
【００４８】次いで図５（ａ）に示すように、銅箔２１
の表面及び第１の窓２２の壁面を黒化還元処理あるいは
針状メッキなどの手段でその後に形成する絶縁樹脂との
密着を向上させる前処理を行う。その上に絶縁樹脂コー
トするが、この際、銅箔２１の窓２２には絶縁樹脂を充
填し、全体として平坦な面を形成する。このときの絶縁
樹脂はキャリヤとしての要求特性にあわせるべくフィラ
ーなどで熱膨張率、耐熱性等調整することが望ましい。
の表面及び第１の窓２２の壁面を黒化還元処理あるいは
針状メッキなどの手段でその後に形成する絶縁樹脂との
密着を向上させる前処理を行う。その上に絶縁樹脂コー
トするが、この際、銅箔２１の窓２２には絶縁樹脂を充
填し、全体として平坦な面を形成する。このときの絶縁
樹脂はキャリヤとしての要求特性にあわせるべくフィラ
ーなどで熱膨張率、耐熱性等調整することが望ましい。
【００４９】次に窓２２に充填した樹脂層領域１９内に
図示のように第２の窓１８を形成する。この第２の窓
は、窓の中心点から略等しい距離をおいて壁面に山１８
ａと谷１８ｂとが隣接して周期的に存在する複数個の凹
凸部をそれぞれ放射状に形成する。この例では第２の窓
１８として、周囲に４つの凹凸のある抜きパターンをア
パーチァを用いた炭酸ガスレーザ加工により形成した
が、４つの凹凸に限らず、作成可能な範囲で必要とする
導体路の数だけ複数個形成することができる。今回は、
対向する凹部間の距離を０．１８ｍｍ、凸部間距離を
０．０８ｍｍとするアパーチァを作成して炭酸ガスレー
ザにて加工した。
図示のように第２の窓１８を形成する。この第２の窓
は、窓の中心点から略等しい距離をおいて壁面に山１８
ａと谷１８ｂとが隣接して周期的に存在する複数個の凹
凸部をそれぞれ放射状に形成する。この例では第２の窓
１８として、周囲に４つの凹凸のある抜きパターンをア
パーチァを用いた炭酸ガスレーザ加工により形成した
が、４つの凹凸に限らず、作成可能な範囲で必要とする
導体路の数だけ複数個形成することができる。今回は、
対向する凹部間の距離を０．１８ｍｍ、凸部間距離を
０．０８ｍｍとするアパーチァを作成して炭酸ガスレー
ザにて加工した。
【００５０】次いで図５（ｂ）に示すように、絶縁樹脂
層の表面を粗化し、メッキ触媒を付与して、化学銅メッ
キ２４を施す。この図では第２の窓１８の壁面にのみ化
学銅メッキ２４が形成されているように表示している
が、実際には基板全表面に形成されている（この図では
基板表面の銅メッキ層を省略している）。なお、ここで
は表面のメッキは化学銅メッキとして説明したが、薄く
フラッシュメッキを施しそれを電極として電気メッキす
ることによっても所望の形状を得ることが出来る。
層の表面を粗化し、メッキ触媒を付与して、化学銅メッ
キ２４を施す。この図では第２の窓１８の壁面にのみ化
学銅メッキ２４が形成されているように表示している
が、実際には基板全表面に形成されている（この図では
基板表面の銅メッキ層を省略している）。なお、ここで
は表面のメッキは化学銅メッキとして説明したが、薄く
フラッシュメッキを施しそれを電極として電気メッキす
ることによっても所望の形状を得ることが出来る。
【００５１】図５（ｃ）は、図５（ｂ）のＡ−Ｂライン
を切断した断面拡大図であり、２１は銅箔、２５ａは基
板上に被覆された絶縁樹脂層、２５ｂは第１の窓２２に
充填された絶縁樹脂層の一部、２４は第２の窓１８の壁
面に形成された銅メッキ層、２９は基板上の銅メッキ層
をそれぞれ示している。
を切断した断面拡大図であり、２１は銅箔、２５ａは基
板上に被覆された絶縁樹脂層、２５ｂは第１の窓２２に
充填された絶縁樹脂層の一部、２４は第２の窓１８の壁
面に形成された銅メッキ層、２９は基板上の銅メッキ層
をそれぞれ示している。
【００５２】図６は、第２の窓１８の中央部分をドリル
加工で削り取り、凸部１８ａ上の銅メッキ層２４ａを除
去した状態を示している。２６はドリル加工の外径を示
している。こうすることにより、第２の窓１８の内壁に
は表裏を貫通する非メタライズ部分（絶縁樹脂層を露
出）を形成すると共に、この露出した絶縁樹脂層で分割
された四つの導体路２７（凹部２４ｂ）を形成すること
が出来る。
加工で削り取り、凸部１８ａ上の銅メッキ層２４ａを除
去した状態を示している。２６はドリル加工の外径を示
している。こうすることにより、第２の窓１８の内壁に
は表裏を貫通する非メタライズ部分（絶縁樹脂層を露
出）を形成すると共に、この露出した絶縁樹脂層で分割
された四つの導体路２７（凹部２４ｂ）を形成すること
が出来る。
【００５３】この後、図７（ａ）に示したように、基板
の表裏面の銅メッキ層２９をサブトラクト（エッチン
グ）加工することによりパターン化し、四つの導体路２
７にそれぞれ接続されたランド２８を基板の開口部周縁
に形成し、表裏を貫通する独立導体２７を形成すること
が出来る。
の表裏面の銅メッキ層２９をサブトラクト（エッチン
グ）加工することによりパターン化し、四つの導体路２
７にそれぞれ接続されたランド２８を基板の開口部周縁
に形成し、表裏を貫通する独立導体２７を形成すること
が出来る。
【００５４】図７（ｂ）は、図７（ａ）のＡ−Ｂライン
を切断した断面拡大図である。
を切断した断面拡大図である。
【００５５】上記のように図７（ａ）の例では一連の加
工により銅箔２１に形成した第１の窓２２あたり４個の
導体路２７を得る例を示している。基板表面の銅メッキ
層２９をエッチング加工によりパターン化するに際し、
第２の窓１８がレジストマスク形成の障害となる場合に
は、再度樹脂にて穴埋めを行い導体部分に付着した樹脂
をバフ研磨などで取り除いた後レジスト形成を行えばよ
い。
工により銅箔２１に形成した第１の窓２２あたり４個の
導体路２７を得る例を示している。基板表面の銅メッキ
層２９をエッチング加工によりパターン化するに際し、
第２の窓１８がレジストマスク形成の障害となる場合に
は、再度樹脂にて穴埋めを行い導体部分に付着した樹脂
をバフ研磨などで取り除いた後レジスト形成を行えばよ
い。
【００５６】図５の例では第２の窓１８を形成してから
窓の側壁全面に銅メッキしてからドリル加工により窓壁
面の凸部２４ａを削りとって凹部の導体２４ｂを分離し
４個の導体路２７としたが、触媒付与後に不要箇所の触
媒を除去することも可能である。一番単純なのは、触媒
付与後に下地の絶縁樹脂層と共にドリル加工で凸部２４
ａの触媒を除去し、その後に化学メッキを掛ければ良
い。
窓の側壁全面に銅メッキしてからドリル加工により窓壁
面の凸部２４ａを削りとって凹部の導体２４ｂを分離し
４個の導体路２７としたが、触媒付与後に不要箇所の触
媒を除去することも可能である。一番単純なのは、触媒
付与後に下地の絶縁樹脂層と共にドリル加工で凸部２４
ａの触媒を除去し、その後に化学メッキを掛ければ良
い。
【００５７】また、図７の第２の窓１８に独立導体路２
７を形成した後で、残った穴に再度絶縁樹脂を充填して
第２の充填樹脂層を形成し、この充填樹脂層領域内に図
５〜図７の工程を繰り返すことで第２の独立導体路を形
成することもでき、更なるスルーホールの高密度化を図
ることが出来る。
７を形成した後で、残った穴に再度絶縁樹脂を充填して
第２の充填樹脂層を形成し、この充填樹脂層領域内に図
５〜図７の工程を繰り返すことで第２の独立導体路を形
成することもでき、更なるスルーホールの高密度化を図
ることが出来る。
【００５８】このようにして得られたキャリヤ基板２０
の両面に、絶縁層と配線層とを交互に形成する周知のビ
ルドアップ工法によりビルドアップ層２０を形成し、図
２に模式的に示した構造の本発明が目的とする高密度実
装を可能とする多層配線基板を製造した。さらに、この
多層配線基板上に半導体チップを搭載し、最終的にはマ
ルチチップタイプの半導体装置を実現した。
の両面に、絶縁層と配線層とを交互に形成する周知のビ
ルドアップ工法によりビルドアップ層２０を形成し、図
２に模式的に示した構造の本発明が目的とする高密度実
装を可能とする多層配線基板を製造した。さらに、この
多層配線基板上に半導体チップを搭載し、最終的にはマ
ルチチップタイプの半導体装置を実現した。
【００５９】本実施例のキャリア基板の場合、絶縁樹脂
が充填された各第１の窓２２内に第２の特定形状の窓１
８を設け、この狭い範囲に複数のスルーホールを形成す
ることが出来き、それぞれに信号、ＧＲＤ、電源といっ
た異なった属性のピン配置を取ることで、ドリル加工の
プリント基板では不可能であった信号スルーホールのイ
ンピーダンスの制御が可能になる。また、電源、ＧＲＤ
を近接配置することで相互インダクタンスを利用するこ
とが可能となり、見かけの自己インダクタンスを低減で
きるという効果もある。
が充填された各第１の窓２２内に第２の特定形状の窓１
８を設け、この狭い範囲に複数のスルーホールを形成す
ることが出来き、それぞれに信号、ＧＲＤ、電源といっ
た異なった属性のピン配置を取ることで、ドリル加工の
プリント基板では不可能であった信号スルーホールのイ
ンピーダンスの制御が可能になる。また、電源、ＧＲＤ
を近接配置することで相互インダクタンスを利用するこ
とが可能となり、見かけの自己インダクタンスを低減で
きるという効果もある。
【００６０】
【発明の効果】以上詳述したように本発明により所期の
目的を達成することができた。すなわち、本発明による
多層配線基板の特徴は、銅箔に所定のピッチで複数個の
第１の窓を設け、この窓を絶縁樹脂で充填すると共に銅
箔上を平坦に絶縁樹脂で被覆し、この絶縁樹脂が充填さ
れ各第１の窓の充填樹脂領域内に複数個の表裏に貫通し
た独立導体路を形成した構造体をキャリア基板として用
いる点にあり、この独立導体路は、狭い窓に限定した微
細加工技術を使用出来るため、等ピッチで表裏貫通導体
を形成するのに比べて遙かに加工コストを安価にするこ
とが可能である。
目的を達成することができた。すなわち、本発明による
多層配線基板の特徴は、銅箔に所定のピッチで複数個の
第１の窓を設け、この窓を絶縁樹脂で充填すると共に銅
箔上を平坦に絶縁樹脂で被覆し、この絶縁樹脂が充填さ
れ各第１の窓の充填樹脂領域内に複数個の表裏に貫通し
た独立導体路を形成した構造体をキャリア基板として用
いる点にあり、この独立導体路は、狭い窓に限定した微
細加工技術を使用出来るため、等ピッチで表裏貫通導体
を形成するのに比べて遙かに加工コストを安価にするこ
とが可能である。
【図１】ドリル加工の穴埋め基板をコアとした従来のビ
ルドアップ基板の断面図。
ルドアップ基板の断面図。
【図２】ＬＳＩの端子ピッチまで実装基板のスルーホー
ルピッチを微細化した場合の断面図。
ルピッチを微細化した場合の断面図。
【図３】本発明の一実施例となるキャリヤ基板の平面
図。
図。
【図４】本発明の他の実施例となるキャリヤ基板の製造
工程を説明する第１の窓を形成した銅箔の平面図。
工程を説明する第１の窓を形成した銅箔の平面図。
【図５】同じく第１の窓付き銅箔シートに絶縁樹脂をコ
ートし、窓に充填した絶縁樹脂層領域に特定形状の第２
の窓を形成してから全体を銅メッキする工程図。
ートし、窓に充填した絶縁樹脂層領域に特定形状の第２
の窓を形成してから全体を銅メッキする工程図。
【図６】同じく第２の窓の壁面に形成した銅メッキ層を
４分割する工程を示す平面図。
４分割する工程を示す平面図。
【図７】同じく表裏面の銅メッキ層を選択的にエッチン
グしてパターン化し、第２の窓の開口部にランドを形成
して４分割された表裏を貫通する独立した導体路を形成
する工程を示す平面図。
グしてパターン化し、第２の窓の開口部にランドを形成
して４分割された表裏を貫通する独立した導体路を形成
する工程を示す平面図。
１…ＬＳＩ、 ２…ＬＳ
Ｉはんだ接続部、３…多層配線基板、１０…コア基板、
１１…ビルドアップ層、１２
…ドリル加工のコア基板スルーホール、１３…ビルド層
内銅配線、１４…ビルド層バイア、
１５…ソルダレジスト（絶縁樹脂層）、１６…コア基板
内配線、 １６ａ…ランド、１７…コア
基板内貫通導体、 １８…第２の窓、１８
ａ…凸部、 １８ｂ…凹部、１
９…第１の窓に充填した絶縁樹脂層、２０…ＬＳＩの端
子ピッチと実質的に同密度のキャリヤ基板、 ２１…
窓付き銅箔、２２…銅箔の窓（第１の窓）、
２３…表裏面を貫通する独立導通路、２４…第２の窓
壁面の銅メッキ層、 ２５…窓付き銅箔上の絶縁
樹脂層、２６…ドリル加工穴の外径、 ２
７…分離された表裏貫通の導通路、２８…表面パターン
の加工（ランド）、 ２９…表面銅メッキ層。
Ｉはんだ接続部、３…多層配線基板、１０…コア基板、
１１…ビルドアップ層、１２
…ドリル加工のコア基板スルーホール、１３…ビルド層
内銅配線、１４…ビルド層バイア、
１５…ソルダレジスト（絶縁樹脂層）、１６…コア基板
内配線、 １６ａ…ランド、１７…コア
基板内貫通導体、 １８…第２の窓、１８
ａ…凸部、 １８ｂ…凹部、１
９…第１の窓に充填した絶縁樹脂層、２０…ＬＳＩの端
子ピッチと実質的に同密度のキャリヤ基板、 ２１…
窓付き銅箔、２２…銅箔の窓（第１の窓）、
２３…表裏面を貫通する独立導通路、２４…第２の窓
壁面の銅メッキ層、 ２５…窓付き銅箔上の絶縁
樹脂層、２６…ドリル加工穴の外径、 ２
７…分離された表裏貫通の導通路、２８…表面パターン
の加工（ランド）、 ２９…表面銅メッキ層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西亀 正志 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 山崎 哲也 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 長谷部 健彦 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 京井 正之 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 前田 幸雄 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Ｆターム(参考） 5E317 AA25 AA26 BB05 BB12 CC25 CC32 CD05 CD12 CD25 CD32 GG14 5E346 AA03 AA06 AA12 AA15 AA23 AA41 BB01 BB16 CC21 DD01 DD11 EE31 FF02 FF07 FF13 FF45 GG01 GG15 GG17 GG22 GG27 HH25
Claims (12)
- 【請求項１】キャリヤ基板上に、絶縁層と配線層とを繰
り返し積層したビルドアップ積層体からなる配線構造体
を形成した多層配線基板であって、前記キャリヤ基板
を、 規則的に複数個の窓を設けた銅箔と、 前記銅箔の窓内を充填すると共に、銅箔上を被覆した絶
縁樹脂層と、 前記銅箔の窓内を充填した絶縁樹脂層領域内に設けられ
た複数個の表裏を貫通した独立の導電路とで構成した多
層配線基板。 - 【請求項２】前記銅箔の窓内に充填した絶縁樹脂層領域
内に設けられた複数個の表裏を貫通した独立の導電路
は、それぞれ窓の中心点から略等しい距離をおいて放射
状に設けられている請求項１記載の多層配線基板。 - 【請求項３】前記キャリヤ基板を構成する規則的に複数
個の窓を設けた銅箔は、複数層の銅箔で絶縁体を挟んで
張り合わせた積層体で構成されている請求項１記載の多
層配線基板。 - 【請求項４】前記複数層の銅箔で絶縁体を挟み張り合わ
せた積層体は、絶縁体として高誘電体フィラーを混合
し、全体として１０以上の比誘電率を有する絶縁樹脂を
用いて張り合わせた積層体で構成されている請求項３記
載の多層配線基板。 - 【請求項５】キャリヤ基板上に、絶縁層と配線層とを交
互に繰り返し積層してビルドアップ積層体からなる配線
構造体を形成する工程を有する多層配線基板の製造方法
であって、前記キャリヤ基板の形成工程として、 銅箔に規則的に複数個の窓を形成する工程と、 前記銅箔の窓内を充填すると共に、銅箔上を均一の厚み
で被覆する絶縁樹脂層の形成工程と、 前記銅箔の窓内に充填した絶縁樹脂層領域内に、表裏を
貫通した複数個の独立した導電路を形成する工程とを有
する多層配線基板の製造方法。 - 【請求項６】前記銅箔の窓内に充填した絶縁樹脂層領域
内に、表裏を貫通した複数個の独立した導電路を形成す
る工程においては、 前記銅箔の窓内に充填した絶縁樹脂層領域内に、第２
の窓として複数個の貫通口を設ける工程と、 前記第２の窓内及び銅箔を充填、被覆した絶縁樹脂層
上に銅メッキする工程と、 前記絶縁樹脂層上に形成された銅メッキを選択的にエ
ッチングすることにより少なくとも前記第２の窓の開口
部にランドを形成する工程とを含む請求項５記載の多層
配線基板の製造方法。 - 【請求項７】前記銅箔の窓内に充填した絶縁樹脂層領域
内に、表裏を貫通した複数個の独立した導電路を形成す
る工程においては、 前記銅箔の窓内に充填した絶縁樹脂層領域内に、窓の
中心点から略等しい距離をおいて壁面に山と谷とが隣接
して周期的に存在する複数個の凹凸部をそれぞれ放射状
に有する第２の窓を形成する工程と、 前記第２の窓の内壁及び銅箔を被覆した絶縁樹脂層上
に銅メッキする工程と、 前記第２の窓の内壁を機械的に研磨して凸部上の銅メ
ッキを選択的に除去し、凹部上の銅メッキを残存させる
工程と、 前記絶縁樹脂層上に形成された銅メッキのうち少なく
とも第２の窓の開口部周縁のの銅メッキを選択的にエッ
チングすることにより前記第２の窓内凹部の銅メッキに
接続されたランドを形成する工程とを含む請求項５記載
の多層配線基板の製造方法。 - 【請求項８】前記の第２の窓の内壁及び銅箔を被覆し
た絶縁樹脂層上に銅メッキする工程においては、第２の
窓の凹部上に選択的にメッキ触媒を付与し、化学銅メッ
キ処理にて凸部上にはメッキすることなく凹部上に選択
的に銅メッキする工程とし、前記の第２の窓の内壁を
機械的に研磨して凸部上の銅メッキを選択的に除去する
工程を不要とした請求項７記載の多層配線基板の製造方
法。 - 【請求項９】前記銅箔の窓内に充填した絶縁樹脂層領域
内に、第２の窓を形成する工程は、レーザビーム加工に
より形成する請求項６もしくは７記載の多層配線基板の
製造方法。 - 【請求項１０】前記第２の窓を形成するレーザビーム加
工は、ＹＡＧレーザの３倍高調波及び４倍高調波を用
い、複数個の独立図形から構成されるアパーチャの投影
照射にて行うことで同時に複数個の穴あけ加工を行う請
求項９記載の多層配線基板の製造方法。 - 【請求項１１】銅メッキする工程の前処理として、前記
第２の窓の側壁を含む絶縁樹脂層の表面を粗化処理し、
次いでメッキ触媒を付与した後、化学銅メッキ処理する
請求項６乃至１０のいずれか一つに記載の多層配線基板
の製造方法。 - 【請求項１２】請求項１乃至４のいずれか一つに記載の
多層配線基板に半導体チップを搭載して成る半導体装
置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11170597A JP2000357873A (ja) | 1999-06-17 | 1999-06-17 | 多層配線基板及びその製造方法 |
| US09/501,596 US6506982B1 (en) | 1999-06-17 | 2000-02-10 | Multi-layer wiring substrate and manufacturing method thereof |
| TW089110618A TW554651B (en) | 1999-06-17 | 2000-05-31 | Multi-layer wiring substrate and manufacturing method thereof |
| US10/252,058 US20030019663A1 (en) | 1999-06-17 | 2002-09-23 | Multi-layer wiring substrate and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11170597A JP2000357873A (ja) | 1999-06-17 | 1999-06-17 | 多層配線基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000357873A true JP2000357873A (ja) | 2000-12-26 |
Family
ID=15907802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11170597A Pending JP2000357873A (ja) | 1999-06-17 | 1999-06-17 | 多層配線基板及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6506982B1 (ja) |
| JP (1) | JP2000357873A (ja) |
| TW (1) | TW554651B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002240194A (ja) * | 2001-02-16 | 2002-08-28 | Dainippon Printing Co Ltd | ウエットエッチング可能な積層体、絶縁フィルム、及びそれを用いた電子回路部品 |
| JP2004119515A (ja) * | 2002-09-24 | 2004-04-15 | Neo Led Technology Co Ltd | 高い放熱性を有する発光ダイオード表示モジュール及びその基板 |
| KR100725363B1 (ko) | 2005-07-25 | 2007-06-07 | 삼성전자주식회사 | 회로 기판 및 그 제조 방법 |
| KR100745993B1 (ko) * | 2006-12-21 | 2007-08-06 | 삼성전자주식회사 | 복수개의 비아 구조를 포함하는 회로 기판 |
| JP2008218931A (ja) * | 2007-03-07 | 2008-09-18 | Nec Corp | 多層プリント配線板及びその製造方法 |
| US7633136B2 (en) | 2005-12-07 | 2009-12-15 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2012129251A (ja) * | 2010-12-13 | 2012-07-05 | Canon Inc | 配線基板の製造方法及びその配線基板 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001267449A (ja) * | 2000-03-15 | 2001-09-28 | Nec Corp | Ｌｓｉパッケ−ジ及びそれに用いる内部接続工法 |
| KR100882664B1 (ko) * | 2001-03-14 | 2009-02-06 | 이비덴 가부시키가이샤 | 다층 프린트 배선판 |
| JP2002290030A (ja) * | 2001-03-23 | 2002-10-04 | Ngk Spark Plug Co Ltd | 配線基板 |
| JP2004266074A (ja) * | 2003-02-28 | 2004-09-24 | Olympus Corp | 配線基板 |
| DE10312157A1 (de) * | 2003-03-19 | 2004-10-07 | Elma Trenew Electronic Gmbh | Mehrlagige Leiterplatte und Verfahren zu ihrer Herstellung |
| JP2006216713A (ja) * | 2005-02-02 | 2006-08-17 | Ibiden Co Ltd | 多層プリント配線板 |
| US7646082B2 (en) * | 2007-05-22 | 2010-01-12 | International Business Machines Corporation | Multi-layer circuit substrate and method having improved transmission line integrity and increased routing density |
| JP2009170561A (ja) * | 2008-01-15 | 2009-07-30 | Panasonic Corp | 配線基板およびその製造方法 |
| US7821796B2 (en) * | 2008-01-17 | 2010-10-26 | International Business Machines Corporation | Reference plane voids with strip segment for improving transmission line integrity over vias |
| JP5101451B2 (ja) * | 2008-10-03 | 2012-12-19 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| US20150195912A1 (en) | 2014-01-08 | 2015-07-09 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Substrates With Ultra Fine Pitch Flip Chip Bumps |
| JP2015170770A (ja) * | 2014-03-07 | 2015-09-28 | イビデン株式会社 | プリント配線板 |
| CN104219879A (zh) * | 2014-09-05 | 2014-12-17 | 武汉永力睿源科技有限公司 | 一种印刷电路板的电气连接方法及产品 |
| TWI566349B (zh) | 2014-12-04 | 2017-01-11 | 矽品精密工業股份有限公司 | 封裝結構及其製法 |
| US10074919B1 (en) * | 2017-06-16 | 2018-09-11 | Intel Corporation | Board integrated interconnect |
| CN109429429B (zh) * | 2017-09-01 | 2020-06-23 | 北大方正集团有限公司 | 印制电路板中垂直走线的制作方法及印制电路板 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0682926B2 (ja) * | 1988-04-22 | 1994-10-19 | 日本電気株式会社 | 多層配線基板の製造方法 |
| JP2864270B2 (ja) * | 1990-03-30 | 1999-03-03 | 雅文 宮崎 | 多層配線基板及びその製造方法 |
| JP2739726B2 (ja) | 1990-09-27 | 1998-04-15 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 多層プリント回路板 |
| JPH06268381A (ja) * | 1993-03-11 | 1994-09-22 | Hitachi Ltd | 多層配線構造体及びその製造方法 |
| JPH0828580B2 (ja) * | 1993-04-21 | 1996-03-21 | 日本電気株式会社 | 配線基板構造及びその製造方法 |
| US6143116A (en) * | 1996-09-26 | 2000-11-07 | Kyocera Corporation | Process for producing a multi-layer wiring board |
| US6214445B1 (en) * | 1998-12-25 | 2001-04-10 | Ngk Spark Plug Co., Ltd. | Printed wiring board, core substrate, and method for fabricating the core substrate |
-
1999
- 1999-06-17 JP JP11170597A patent/JP2000357873A/ja active Pending
-
2000
- 2000-02-10 US US09/501,596 patent/US6506982B1/en not_active Expired - Fee Related
- 2000-05-31 TW TW089110618A patent/TW554651B/zh active
-
2002
- 2002-09-23 US US10/252,058 patent/US20030019663A1/en not_active Abandoned
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002240194A (ja) * | 2001-02-16 | 2002-08-28 | Dainippon Printing Co Ltd | ウエットエッチング可能な積層体、絶縁フィルム、及びそれを用いた電子回路部品 |
| JP4562110B2 (ja) * | 2001-02-16 | 2010-10-13 | 大日本印刷株式会社 | ウエットエッチングが適用される用途に限定される積層体、それを用いた電子回路部品、及びその製造方法 |
| JP2004119515A (ja) * | 2002-09-24 | 2004-04-15 | Neo Led Technology Co Ltd | 高い放熱性を有する発光ダイオード表示モジュール及びその基板 |
| KR100725363B1 (ko) | 2005-07-25 | 2007-06-07 | 삼성전자주식회사 | 회로 기판 및 그 제조 방법 |
| US7633136B2 (en) | 2005-12-07 | 2009-12-15 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
| KR100745993B1 (ko) * | 2006-12-21 | 2007-08-06 | 삼성전자주식회사 | 복수개의 비아 구조를 포함하는 회로 기판 |
| JP2008218931A (ja) * | 2007-03-07 | 2008-09-18 | Nec Corp | 多層プリント配線板及びその製造方法 |
| JP2012129251A (ja) * | 2010-12-13 | 2012-07-05 | Canon Inc | 配線基板の製造方法及びその配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030019663A1 (en) | 2003-01-30 |
| TW554651B (en) | 2003-09-21 |
| US6506982B1 (en) | 2003-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000357873A (ja) | 多層配線基板及びその製造方法 | |
| KR100271838B1 (ko) | 평면재분배구조및그의제조방법 | |
| US9006580B2 (en) | Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate | |
| JP4538486B2 (ja) | 多層基板およびその製造方法 | |
| KR20120067968A (ko) | 다층배선기판 및 그의 제조방법 | |
| KR20030088357A (ko) | 금속 코어 기판 및 그 제조 방법 | |
| JP2003174265A (ja) | 多層配線回路基板 | |
| JPH0936549A (ja) | ベアチップ実装用プリント基板 | |
| JP2000216289A (ja) | 半導体装置用パッケ―ジ | |
| JP2003188314A (ja) | 素子内蔵基板の製造方法および素子内蔵基板 | |
| JP2002009441A (ja) | プリント配線板およびその製造方法 | |
| JP5865769B2 (ja) | 多層配線基板の製造方法 | |
| JP3086332B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4305088B2 (ja) | コンデンサ及びその製造方法、並びにインターポーザーまたはプリント配線板及びその製造方法 | |
| US6492007B1 (en) | Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same | |
| JP2000216513A (ja) | 配線基板及びそれを用いた製造方法 | |
| JP2670700B2 (ja) | プリント基板、及びプリント基板製造方法 | |
| JP2001110928A (ja) | 半導体パッケージの製造方法 | |
| JPH11284300A (ja) | プリント配線板 | |
| JPH08307057A (ja) | 多層配線回路基板及びその製造方法 | |
| JP3168731B2 (ja) | 金属ベース多層配線基板 | |
| JP2005072064A (ja) | 配線基板およびその製造方法 | |
| JPH11284342A (ja) | パッケージとその製造方法 | |
| JP4176283B2 (ja) | 可撓性微細多層回路基板の製造法 | |
| JPH05335745A (ja) | 多層プリント配線板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060322 |