JPH05335745A - 多層プリント配線板およびその製造方法 - Google Patents
多層プリント配線板およびその製造方法Info
- Publication number
- JPH05335745A JPH05335745A JP4164342A JP16434292A JPH05335745A JP H05335745 A JPH05335745 A JP H05335745A JP 4164342 A JP4164342 A JP 4164342A JP 16434292 A JP16434292 A JP 16434292A JP H05335745 A JPH05335745 A JP H05335745A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- printed wiring
- wiring board
- conductor paste
- plating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
- H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 スルーホールなどの接続孔へのランド、回路
の形成を可能とし、高密度化可能な多層プリント配線板
とする。 【構成】 内層基板１に形成した接続孔に導体ペースト
２２を充填し、導体ペースト２２上にめっき層２３を形
成して封止する。内層基板１に外層基板２，３を積層
し、これらの接続孔に導体ペースト２２を充填した後、
めっき層２８で封止する。めっき層２８をエッチング
し、接続孔との対応部位のめっき層をランド４２，４
３，４４および回路４５とし、高密度化する。
の形成を可能とし、高密度化可能な多層プリント配線板
とする。 【構成】 内層基板１に形成した接続孔に導体ペースト
２２を充填し、導体ペースト２２上にめっき層２３を形
成して封止する。内層基板１に外層基板２，３を積層
し、これらの接続孔に導体ペースト２２を充填した後、
めっき層２８で封止する。めっき層２８をエッチング
し、接続孔との対応部位のめっき層をランド４２，４
３，４４および回路４５とし、高密度化する。
Description
【０００１】
【産業上の利用分野】本発明は多層プリント配線板およ
びその製造方法に関する。
びその製造方法に関する。
【従来の技術】多層プリント配線板は一般に、内層基板
および外層基板を複数積層することにより、導体層が４
層，６層，８層等のように多層となるため、両面プリン
ト配線板よりも高密度化が可能となっている。この多層
プリント配線板においては、各層の基板の回路を相互に
電気的に接続するため、ブラインドバイアホールやスル
ーホールなどの接続孔が形成されると共に、この接続孔
に銅などの導電材からなるめっき層が施されているが、
接続の信頼性に欠ける問題があった。このため出願人は
接続孔による電気的接続の信頼性を向上させた多層プリ
ント配線板を先に出願した。図１３はこの多層プリント
配線板を示し、両面に回路１０１およびランド１０２が
形成された内層基板１００の両面に、回路１１１および
ランド１１２が形成された２枚の外層基板１１０が接着
シート１２０を介して積層されている。同図において、
１２１はブラインドバイアホール、１２２，１２３はス
ルーホール、１２４はインターステイシャルバイアホー
ルであり、いずれも内層基板１００と外層基板１１０の
ランド１０２，１１２の間の電気的接続または内層基板
１００の両面のランド１０２相互の電気的接続を行う接
続孔となっている。この接続を行うため、これらのブラ
インドバイアホール１２１、スルーホール１２２，１２
３およびインターステイシャルバイアホール１２４には
導体ペースト１３０が充填されて、対応したランド間の
導通がなされている。この場合、内層基板１００の接続
孔に対し、外層基板の接続孔を大きくして、内層基板１
００のランド１０２の露出面積を増大させている。これ
により導体ペースト１３０との接触面積が増大するた
め、電気的接続の信頼性を向上させることかできる。１
４０は導体ペースト１３０の露出部分を被覆する保護コ
ート、１５０は外層基板１１０を被覆するソルダーレジ
ストである。
および外層基板を複数積層することにより、導体層が４
層，６層，８層等のように多層となるため、両面プリン
ト配線板よりも高密度化が可能となっている。この多層
プリント配線板においては、各層の基板の回路を相互に
電気的に接続するため、ブラインドバイアホールやスル
ーホールなどの接続孔が形成されると共に、この接続孔
に銅などの導電材からなるめっき層が施されているが、
接続の信頼性に欠ける問題があった。このため出願人は
接続孔による電気的接続の信頼性を向上させた多層プリ
ント配線板を先に出願した。図１３はこの多層プリント
配線板を示し、両面に回路１０１およびランド１０２が
形成された内層基板１００の両面に、回路１１１および
ランド１１２が形成された２枚の外層基板１１０が接着
シート１２０を介して積層されている。同図において、
１２１はブラインドバイアホール、１２２，１２３はス
ルーホール、１２４はインターステイシャルバイアホー
ルであり、いずれも内層基板１００と外層基板１１０の
ランド１０２，１１２の間の電気的接続または内層基板
１００の両面のランド１０２相互の電気的接続を行う接
続孔となっている。この接続を行うため、これらのブラ
インドバイアホール１２１、スルーホール１２２，１２
３およびインターステイシャルバイアホール１２４には
導体ペースト１３０が充填されて、対応したランド間の
導通がなされている。この場合、内層基板１００の接続
孔に対し、外層基板の接続孔を大きくして、内層基板１
００のランド１０２の露出面積を増大させている。これ
により導体ペースト１３０との接触面積が増大するた
め、電気的接続の信頼性を向上させることかできる。１
４０は導体ペースト１３０の露出部分を被覆する保護コ
ート、１５０は外層基板１１０を被覆するソルダーレジ
ストである。
【０００２】
【発明が解決しようとする課題】しかしながら上述した
多層プリント配線板においては、ブラインドバイアホー
ル１２１，スルーホール１２２，１２３およびインター
ステイシャルバイアホール１２４の各接続孔はランド相
互の電気的接続のみに使用される領域であり、この接続
孔の占有領域を回路などの他の目的に使用することがで
きない。このためランドを電気的に接続して高密度化を
行う接続孔が、却って高密度化に制限を加える原因とな
る不都合を有していた。
多層プリント配線板においては、ブラインドバイアホー
ル１２１，スルーホール１２２，１２３およびインター
ステイシャルバイアホール１２４の各接続孔はランド相
互の電気的接続のみに使用される領域であり、この接続
孔の占有領域を回路などの他の目的に使用することがで
きない。このためランドを電気的に接続して高密度化を
行う接続孔が、却って高密度化に制限を加える原因とな
る不都合を有していた。
【０００３】本発明は上記事情を考慮してなされたもの
であり、接続孔の占有領域を回路や電子部品実装用のラ
ンドなどの他の目的に有効利用することにより、高密度
化への制限を排除することができる多層プリント配線板
およびその製造方法を提供することを目的とする。
であり、接続孔の占有領域を回路や電子部品実装用のラ
ンドなどの他の目的に有効利用することにより、高密度
化への制限を排除することができる多層プリント配線板
およびその製造方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明の多層プリント配
線板は、接続孔を有した少なくとも２枚のプリント配線
板が積層されており、その接続孔に導体ペーストが充填
されると共に、導体ペーストがめっき層で封止されたも
のである。この場合、一方のプリント配線板の接続孔に
対し、他方のプリント配線板の接続孔を大きくすること
ができる。
線板は、接続孔を有した少なくとも２枚のプリント配線
板が積層されており、その接続孔に導体ペーストが充填
されると共に、導体ペーストがめっき層で封止されたも
のである。この場合、一方のプリント配線板の接続孔に
対し、他方のプリント配線板の接続孔を大きくすること
ができる。
【０００５】このような多層プリント配線板を製造する
本発明の方法は、少なくとも２枚の第１および第２の基
板を積層した後、両基板を貫通する接続孔および少なく
とも一方の基板を貫通する接続孔を積層状態の基板に形
成し、これらの接続孔に導体ペーストを充填した後、導
体ペースト上にめっき層を施すことを特徴とする。
本発明の方法は、少なくとも２枚の第１および第２の基
板を積層した後、両基板を貫通する接続孔および少なく
とも一方の基板を貫通する接続孔を積層状態の基板に形
成し、これらの接続孔に導体ペーストを充填した後、導
体ペースト上にめっき層を施すことを特徴とする。
【０００６】また、別の本発明の方法は、第１の基板に
形成した接続孔に導体ペーストを充填した後、この導体
めっき層で封止する工程と、少なくとも１枚の第２の基
板に接続孔を形成した後、前記第１の基板に積層する工
程と、第２の基板の接続孔および両基板間で連通した接
続孔内に導体ペーストを充填した後、この導体ペースト
をめっき層で封止する工程とを備えていることを特徴と
する。
形成した接続孔に導体ペーストを充填した後、この導体
めっき層で封止する工程と、少なくとも１枚の第２の基
板に接続孔を形成した後、前記第１の基板に積層する工
程と、第２の基板の接続孔および両基板間で連通した接
続孔内に導体ペーストを充填した後、この導体ペースト
をめっき層で封止する工程とを備えていることを特徴と
する。
【０００７】さらに別の本発明の方法は、第１の基板に
形成した接続孔に導体ペーストを充填した後、この導体
ペーストをめっき層で封止する工程と、前記第１の基板
に少なくとも１枚の第２の基板を積層する工程と、この
第２の基板に接続孔を形成する工程と、第２の基板の接
続孔および両基板間で連通した接続孔内に導体ペースト
を充填した後、この導体ペーストをめっき層で封止する
工程とを備えていることを特徴とする。
形成した接続孔に導体ペーストを充填した後、この導体
ペーストをめっき層で封止する工程と、前記第１の基板
に少なくとも１枚の第２の基板を積層する工程と、この
第２の基板に接続孔を形成する工程と、第２の基板の接
続孔および両基板間で連通した接続孔内に導体ペースト
を充填した後、この導体ペーストをめっき層で封止する
工程とを備えていることを特徴とする。
【０００８】
【作用】上記構成の多層プリント配線板は、接続孔内に
充填された導体ペーストが複数のプリント配線板のラン
ド相互または単一のプリント配線板の表裏面のランド相
互を電気的に接続するが、この導体ペーストをめっき層
で封止することにより、その接続の信頼性が向上する。
また、導体ペーストを封止するめっき層に対し、所定の
処理を行うことにより、接続孔上のめっき層を回路の一
部とすることができるばかりでなく、電子部品実装のた
めランドとすることができる。このため接続孔の占有領
域を回路やランドの有効領域として活用でき、高密度化
に寄与できる。
充填された導体ペーストが複数のプリント配線板のラン
ド相互または単一のプリント配線板の表裏面のランド相
互を電気的に接続するが、この導体ペーストをめっき層
で封止することにより、その接続の信頼性が向上する。
また、導体ペーストを封止するめっき層に対し、所定の
処理を行うことにより、接続孔上のめっき層を回路の一
部とすることができるばかりでなく、電子部品実装のた
めランドとすることができる。このため接続孔の占有領
域を回路やランドの有効領域として活用でき、高密度化
に寄与できる。
【０００９】上記構成の製造方法は、積層される複数の
基板に対して、接続孔を形成すると共に、この接続孔に
導体ペーストを充填し、その後、めっき層で封止するた
め、上記構成の多層プリント配線板を確実に製造でき
る。
基板に対して、接続孔を形成すると共に、この接続孔に
導体ペーストを充填し、その後、めっき層で封止するた
め、上記構成の多層プリント配線板を確実に製造でき
る。
【００１０】
【実施例】以下、本発明を図示する実施例により具体的
に説明する。図１は本発明の一実施例の製造工程を、図
２ないし図１１は各製造工程における断面図を示す。こ
の実施例は内層基板１の上下両面に２枚の外層基板２，
３が積層され、上層の外層基板２の回路が第１導体、内
層基板１の上面の回路が第２導体、内層基板１の下面の
回路が第３導体、下層の外層基板の回路が第４導体とな
った４層構造の多層プリント配線板への適用例を示す。
ここで内層基板１は絶縁層１ａの両面に銅箔４が積層さ
れた両面銅張積層板が使用され、上下の外層基板２，３
は絶縁層２ａ，３ａの片面に銅箔５が積層された片面銅
張積層板が使用され、これらの間には接着シートが介挿
されている。介挿される接着シート８にはエポキシ樹
脂、ポリイミド樹脂シートまたはそれら樹脂などを含浸
させたシートが使用される（図８参照）。
に説明する。図１は本発明の一実施例の製造工程を、図
２ないし図１１は各製造工程における断面図を示す。こ
の実施例は内層基板１の上下両面に２枚の外層基板２，
３が積層され、上層の外層基板２の回路が第１導体、内
層基板１の上面の回路が第２導体、内層基板１の下面の
回路が第３導体、下層の外層基板の回路が第４導体とな
った４層構造の多層プリント配線板への適用例を示す。
ここで内層基板１は絶縁層１ａの両面に銅箔４が積層さ
れた両面銅張積層板が使用され、上下の外層基板２，３
は絶縁層２ａ，３ａの片面に銅箔５が積層された片面銅
張積層板が使用され、これらの間には接着シートが介挿
されている。介挿される接着シート８にはエポキシ樹
脂、ポリイミド樹脂シートまたはそれら樹脂などを含浸
させたシートが使用される（図８参照）。
【００１１】まず、図２および図３に示すように、内層
基板１に対して孔明けを行うと共に、これと併行して、
図８に示すように多層基板２，３および接着シート８に
対して孔明けを行う。これらの孔明けはスルーホール、
ブラインドバイアホール、インターステイシャルバイア
ホールなどの接続孔を形成するための加工であり、同一
のホールは相互に連通するようにパンチ、ドリル等によ
り開設される。図８において、上層の外層基板２および
下層の外層基板３との対向位置に形成された接続孔１
０，１１はブラインドバイアホールとなり、内層基板１
と上下の外層基板２，３に形成された接続孔１２，１
３，１４はスルーホールとなる。また、図３に示すよう
に内層基板１のみに形成された接続孔１５，１６，１７
はインターステイシャルバイアホールとなり、この内、
接続孔１５，１６との対向位置の外層基板２，３には図
８に示すように、接続孔１８，１９および２０が開設さ
れる。
基板１に対して孔明けを行うと共に、これと併行して、
図８に示すように多層基板２，３および接着シート８に
対して孔明けを行う。これらの孔明けはスルーホール、
ブラインドバイアホール、インターステイシャルバイア
ホールなどの接続孔を形成するための加工であり、同一
のホールは相互に連通するようにパンチ、ドリル等によ
り開設される。図８において、上層の外層基板２および
下層の外層基板３との対向位置に形成された接続孔１
０，１１はブラインドバイアホールとなり、内層基板１
と上下の外層基板２，３に形成された接続孔１２，１
３，１４はスルーホールとなる。また、図３に示すよう
に内層基板１のみに形成された接続孔１５，１６，１７
はインターステイシャルバイアホールとなり、この内、
接続孔１５，１６との対向位置の外層基板２，３には図
８に示すように、接続孔１８，１９および２０が開設さ
れる。
【００１２】なお、図１１において２１は内層基板１、
外層基板２，３および接着シート８に連通状態で開設さ
れたノンスルーホールであり、電気的接続には使用され
ることがない。また、スルーホールを形成するため図８
に示すように、内層基板１に形成された接続孔１３と、
外層基板２，３の対向部位に形成された接続孔１２，１
４との間の寸法関係は、外層基板２，３の接続孔１２，
１４が内層基板１の接続孔１３よりも大きくなってい
る。これによりスルーホール内での内層基板１のランド
の露出面積が増大して、スルーホール内に充填された導
体ペーストとの接触面積が増大するため、信頼性のある
電気的接続が可能となる。
外層基板２，３および接着シート８に連通状態で開設さ
れたノンスルーホールであり、電気的接続には使用され
ることがない。また、スルーホールを形成するため図８
に示すように、内層基板１に形成された接続孔１３と、
外層基板２，３の対向部位に形成された接続孔１２，１
４との間の寸法関係は、外層基板２，３の接続孔１２，
１４が内層基板１の接続孔１３よりも大きくなってい
る。これによりスルーホール内での内層基板１のランド
の露出面積が増大して、スルーホール内に充填された導
体ペーストとの接触面積が増大するため、信頼性のある
電気的接続が可能となる。
【００１３】次に、図４に示すように、インターステイ
シャルバイアホールを形成するための内層基板１の接続
孔１５，１６，１７内に導体ペースト２２を充填する。
導体ペースト２２としては銅ペースト、銀ペーストなど
を使用し、各接続孔１５，１６，１７内から溢出する程
度な十分量を充填する。この充填後に導体ペースト２２
を研摩して、図５に示すように内層基板の基板面と同一
面とする。そして、内層基板１に対し無電解銅めっきを
行った後、電解銅めっきを施す。これにより図６に示す
ように、内層基板１の両面にめっき層２３が被着するた
め、接続孔１５，１６、１７内に導体ペースト２２を封
止することができる。
シャルバイアホールを形成するための内層基板１の接続
孔１５，１６，１７内に導体ペースト２２を充填する。
導体ペースト２２としては銅ペースト、銀ペーストなど
を使用し、各接続孔１５，１６，１７内から溢出する程
度な十分量を充填する。この充填後に導体ペースト２２
を研摩して、図５に示すように内層基板の基板面と同一
面とする。そして、内層基板１に対し無電解銅めっきを
行った後、電解銅めっきを施す。これにより図６に示す
ように、内層基板１の両面にめっき層２３が被着するた
め、接続孔１５，１６、１７内に導体ペースト２２を封
止することができる。
【００１４】このような導体ペーストの封止により、イ
ンターステイシャルバイアホールはその接続の信頼性が
向上する。また、めっき層２３により内層基板１の基板
面が平坦となるため、外層基板２，３の積層を確実に行
うことができる。さらに接続孔１５，１６，１７の外面
にめっき層２３による導体層を形成でき、この導体層を
回路やランドに加工することもできる。
ンターステイシャルバイアホールはその接続の信頼性が
向上する。また、めっき層２３により内層基板１の基板
面が平坦となるため、外層基板２，３の積層を確実に行
うことができる。さらに接続孔１５，１６，１７の外面
にめっき層２３による導体層を形成でき、この導体層を
回路やランドに加工することもできる。
【００１５】図７は図６によって被着しためっき層２３
および絶縁層１ａ両面の銅箔４を露光、エッチング処理
して内層基板１の両面に回路２４およびランド２５を形
成した状態を示す。このとき接続孔１５，１６，１７に
対応しためっき層は除去することなく、これにより導体
ペーストは接続孔１５，１６，１７内に封止された状態
となっている。
および絶縁層１ａ両面の銅箔４を露光、エッチング処理
して内層基板１の両面に回路２４およびランド２５を形
成した状態を示す。このとき接続孔１５，１６，１７に
対応しためっき層は除去することなく、これにより導体
ペーストは接続孔１５，１６，１７内に封止された状態
となっている。
【００１６】かかる回路およびランドを形成した後は密
着強度を高めるため、内層基板１の表裏両面の回路２４
およびランド２５の表面を黒化などにより表面処理し
て、内層基板１および外層基板２，３を積層する。この
積層に際しては、図８に示すように内層基板１および外
層基板２，３における対応した接続孔が連通するように
位置合わせすると共に、これらの間に介挿される接着シ
ート８も孔部２７が対応するように位置合わせする。そ
して、プレスあるいはロールラミネートにより内層基板
１の両面に外層基板２，３を加熱、加圧接着して、図９
に示す状態とする。
着強度を高めるため、内層基板１の表裏両面の回路２４
およびランド２５の表面を黒化などにより表面処理し
て、内層基板１および外層基板２，３を積層する。この
積層に際しては、図８に示すように内層基板１および外
層基板２，３における対応した接続孔が連通するように
位置合わせすると共に、これらの間に介挿される接着シ
ート８も孔部２７が対応するように位置合わせする。そ
して、プレスあるいはロールラミネートにより内層基板
１の両面に外層基板２，３を加熱、加圧接着して、図９
に示す状態とする。
【００１７】この積層の後、必要な接続孔内に導体ペー
ストを充填する。すなわち図９および図１０に示すよう
に、外層基板２，３の接続孔１０および１１と、連通状
態の外層基板２，３の接続孔１２，１４および内層基板
１の接続孔１３と、外層基板２，３の接続孔１８，１９
および２０に対して導体ペースト２２を充填する。かか
る充填により、接続孔１０および１１は内層基板１のラ
ンド２５との接続を行うブラインドバイアホールとな
り、接続孔１２，１３，１４は内層基板１および外層基
板２，３との接続を行うスルーホールとなり、接続孔１
８，１９，２０は内層基板１のインターステイシャルバ
イアホールとの接続を行うブラインドバイアホールとな
る。そして、これらの接続孔内に充填された導体ペース
ト２２を研摩して基板面と同一面とした後、積層状態の
基板の両面を無電解銅めっきおよび電解銅めっきして、
両面にめっき層２８を被着させ（図１１参照）、このめ
っき層２８および外層基板２，３の銅箔５をエッチング
して、回路およびランド（図示省略）を形成する。かか
る回路およびランドの形成に際しても、各接続孔に対応
しためっき層は除去することなく、各接続孔内の導体ペ
ーストを封止した状態とする。
ストを充填する。すなわち図９および図１０に示すよう
に、外層基板２，３の接続孔１０および１１と、連通状
態の外層基板２，３の接続孔１２，１４および内層基板
１の接続孔１３と、外層基板２，３の接続孔１８，１９
および２０に対して導体ペースト２２を充填する。かか
る充填により、接続孔１０および１１は内層基板１のラ
ンド２５との接続を行うブラインドバイアホールとな
り、接続孔１２，１３，１４は内層基板１および外層基
板２，３との接続を行うスルーホールとなり、接続孔１
８，１９，２０は内層基板１のインターステイシャルバ
イアホールとの接続を行うブラインドバイアホールとな
る。そして、これらの接続孔内に充填された導体ペース
ト２２を研摩して基板面と同一面とした後、積層状態の
基板の両面を無電解銅めっきおよび電解銅めっきして、
両面にめっき層２８を被着させ（図１１参照）、このめ
っき層２８および外層基板２，３の銅箔５をエッチング
して、回路およびランド（図示省略）を形成する。かか
る回路およびランドの形成に際しても、各接続孔に対応
しためっき層は除去することなく、各接続孔内の導体ペ
ーストを封止した状態とする。
【００１８】図１１において、３１，３１は内層基板１
のランド２５との接続を行うブラインドバイアホール、
３２は内・外層基板１，２，３のランドを接続するスル
ーホールであり、めっき層２８により導体ペースト２２
が封止されることにより、その接続信頼性が向上してい
る。従って、孔寸法を小さくすることができ、その分高
密度化が可能となる。また、３３は内層基板１のインタ
ーステイシャルバイアホール３４の上下に直列したビル
ドアップ形態で形成されたブラインドバイアホールであ
り、スルーホール３２と同様に、内・外層基板のランド
を接続するが、めっき層２８により導体ペースト２２が
封止されて接続信頼性が向上しているため、孔寸法をス
ルーホール３２よりもさらに小さくでき、高密度化に寄
与している。
のランド２５との接続を行うブラインドバイアホール、
３２は内・外層基板１，２，３のランドを接続するスル
ーホールであり、めっき層２８により導体ペースト２２
が封止されることにより、その接続信頼性が向上してい
る。従って、孔寸法を小さくすることができ、その分高
密度化が可能となる。また、３３は内層基板１のインタ
ーステイシャルバイアホール３４の上下に直列したビル
ドアップ形態で形成されたブラインドバイアホールであ
り、スルーホール３２と同様に、内・外層基板のランド
を接続するが、めっき層２８により導体ペースト２２が
封止されて接続信頼性が向上しているため、孔寸法をス
ルーホール３２よりもさらに小さくでき、高密度化に寄
与している。
【００１９】３５は内層基板１のインターステイシャル
バイアホール３６上にビルドアップ形態で形成されたブ
ラインドバイアホールであり、ブラインドバイアホール
３３と同様に機能にする。このようにインターステイシ
ャルバイアホール３４，３６に続くブラインドバイアホ
ール３３，３５をさらに形成することは本発明で初めて
成し得たものである。従って外層基板２，３に対して、
さらに外層側の基板を積層して同様な方法を行うことに
より、ブラインドバイアホール３３，３５に直列状態に
段積みされるブラインドバイアホールを次々と形成する
ことができる。３７は内層基板１のインターステイシャ
ルバイアホールである。
バイアホール３６上にビルドアップ形態で形成されたブ
ラインドバイアホールであり、ブラインドバイアホール
３３と同様に機能にする。このようにインターステイシ
ャルバイアホール３４，３６に続くブラインドバイアホ
ール３３，３５をさらに形成することは本発明で初めて
成し得たものである。従って外層基板２，３に対して、
さらに外層側の基板を積層して同様な方法を行うことに
より、ブラインドバイアホール３３，３５に直列状態に
段積みされるブラインドバイアホールを次々と形成する
ことができる。３７は内層基板１のインターステイシャ
ルバイアホールである。
【００２０】図１２は本発明の別の実施例の断面を示
し、インターステイシャルバイアホール３６およびブラ
インドバイアホール３５がない点以外は前記実施例と同
一なので、同一の符号で対応させてある。同図におい
て、４２は上下の外層基板２，３におけるブラインドバ
イアホール３１部分に形成されたランド、４３はスルー
ホール３２部分に形成されたランド、４４は上層の外層
基板２の段積み状のブラインドバイアホール３３部分に
形成されたランド、４５は下層の外層基板２の段積み状
のブラインドバイアホール３３部分に形成された回路で
ある。そして、上層の外層基板２のランド４２にはチッ
プコンデンサ５２が実装され、ランド４３，４４にはＩ
Ｃ５３が実装され、下層の外層基板３のランド４２，４
３にはチップ抵抗５４が実装され、下層の外層基板３の
ランド４３にはＬＳＩ ５５が実装されている。
し、インターステイシャルバイアホール３６およびブラ
インドバイアホール３５がない点以外は前記実施例と同
一なので、同一の符号で対応させてある。同図におい
て、４２は上下の外層基板２，３におけるブラインドバ
イアホール３１部分に形成されたランド、４３はスルー
ホール３２部分に形成されたランド、４４は上層の外層
基板２の段積み状のブラインドバイアホール３３部分に
形成されたランド、４５は下層の外層基板２の段積み状
のブラインドバイアホール３３部分に形成された回路で
ある。そして、上層の外層基板２のランド４２にはチッ
プコンデンサ５２が実装され、ランド４３，４４にはＩ
Ｃ５３が実装され、下層の外層基板３のランド４２，４
３にはチップ抵抗５４が実装され、下層の外層基板３の
ランド４３にはＬＳＩ ５５が実装されている。
【００２１】また、回路４５は多層プリント配線板の全
体回路の一部となっている。これらランド４２，４３，
４４および回路４５はブラインドバイアホール３１，３
３およびスルーホール３２の導体ペースト２２上に被着
しためっき層２８（図１１参照）により形成されてい
る。従って、従来不可能となっていたブラインドバイア
ホールやスルーホールなどの接続孔形成部分に対しても
ランドや回路を形成することができるため、高密度化を
行うことができる。なお、４６は上下の外層基板２，３
に形成されたランド、４７は回路であり、４８は外層基
板２，３に被着されたソルダーレジストである。
体回路の一部となっている。これらランド４２，４３，
４４および回路４５はブラインドバイアホール３１，３
３およびスルーホール３２の導体ペースト２２上に被着
しためっき層２８（図１１参照）により形成されてい
る。従って、従来不可能となっていたブラインドバイア
ホールやスルーホールなどの接続孔形成部分に対しても
ランドや回路を形成することができるため、高密度化を
行うことができる。なお、４６は上下の外層基板２，３
に形成されたランド、４７は回路であり、４８は外層基
板２，３に被着されたソルダーレジストである。
【００２２】上記実施例では、外層基板２，３に孔明け
加工してから、内層基板に積層しているが、本発明では
孔明けを行うことなく、銅張積層状態で内層基板に積層
しても良い。すなわち図７に示すように、接続孔１５，
１６，１７に導体ペースト２２を充填した後、めっき層
２３で封止すると共に、回路２４およびランド２５を形
成した内層基板１に対し、図示しない片面銅張積層板を
積層する。そしてこの片面銅張積層板の所定部位の銅箔
をエッチング後、エッチングした部分の絶縁層を物理的
あるいは化学的に除去するか、レーザ光照射で除去する
ことにより内層基板にまで達する接続孔を形成し、この
接続孔内に導体ペーストを充填し、研摩およびめっきす
ることで形成することができる。
加工してから、内層基板に積層しているが、本発明では
孔明けを行うことなく、銅張積層状態で内層基板に積層
しても良い。すなわち図７に示すように、接続孔１５，
１６，１７に導体ペースト２２を充填した後、めっき層
２３で封止すると共に、回路２４およびランド２５を形
成した内層基板１に対し、図示しない片面銅張積層板を
積層する。そしてこの片面銅張積層板の所定部位の銅箔
をエッチング後、エッチングした部分の絶縁層を物理的
あるいは化学的に除去するか、レーザ光照射で除去する
ことにより内層基板にまで達する接続孔を形成し、この
接続孔内に導体ペーストを充填し、研摩およびめっきす
ることで形成することができる。
【００２３】また上記実施例は導体層が４層の場合を説
明したが、これに限定されるものではなく、２枚の基板
を積層した３層または２層の多層プリント配線板さらに
は、４枚以上の基板を積層した多層プリント配線板に対
しても適用することができる。前者の場合においては、
第１および第２の基板を積層すると共に、両基板を貫通
する接続孔およびいずれか一方の基板を貫通する接続孔
を上述した手順で作成し、これらの接続孔内に導体ペー
ストを充填した後、導体ペーストを研摩し、めっき処理
して封止することにより製造することができる。
明したが、これに限定されるものではなく、２枚の基板
を積層した３層または２層の多層プリント配線板さらに
は、４枚以上の基板を積層した多層プリント配線板に対
しても適用することができる。前者の場合においては、
第１および第２の基板を積層すると共に、両基板を貫通
する接続孔およびいずれか一方の基板を貫通する接続孔
を上述した手順で作成し、これらの接続孔内に導体ペー
ストを充填した後、導体ペーストを研摩し、めっき処理
して封止することにより製造することができる。
【発明の効果】以上のとおり本発明は、積層された基板
の接続孔内に導体ペーストを充填し、導体ペーストをめ
っき層で封止するため、信頼性のある接続ができると共
に、接続孔部分に対してもランドや回路を形成でき、高
密度化が可能となる。
の接続孔内に導体ペーストを充填し、導体ペーストをめ
っき層で封止するため、信頼性のある接続ができると共
に、接続孔部分に対してもランドや回路を形成でき、高
密度化が可能となる。
【図１】本発明の一実施例の製造工程のブロック図。
【図２】内層基板の断面図。
【図３】内層基板の加工を示す断面図。
【図４】内層基板の加工を示す断面図。
【図５】内層基板の加工を示す断面図。
【図６】内層基板の加工を示す断面図。
【図７】内層基板の加工を示す断面図。
【図８】内層基板と外層基板の積層前を示す断面図。
【図９】内層基板と外層基板の積層後を示す断面図。
【図１０】積層後の加工を示す断面図。
【図１１】積層後の加工を示す断面図。
【図１２】本発明の別の実施例の断面図。
【図１３】従来の多層プリント配線板の断面図。
１ 内層基板 ２ 外層基板 ３ 外層基板 １０ 接続孔 １１ 接続孔 １２ 接続孔 １３ 接続孔 １４ 接続孔 １５ 接続孔 １６ 接続孔 １７ 接続孔 ２２ 導体ペースト ２３ めっき層 ２８ めっき層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 白井 純三郎 埼玉県入間郡三芳町藤久保1106 日本シイ エムケイ株式会社内 (72)発明者 小島 幹夫 埼玉県入間郡三芳町藤久保1106 日本シイ エムケイ株式会社内
Claims (11)
- 【請求項１】 接続孔を有した少なくとも２枚のプリン
ト配線板が積層された多層プリント配線板において、前
記接続孔に導体ペーストが充填されると共に、この導体
ペーストがめっき層で封止されていることを特徴とする
多層プリント配線板。 - 【請求項２】 一方のプリント配線板の接続孔に対し、
他方のプリント配線板の接続孔が大きくなっていること
を特徴とする請求項１記載の多層プリント配線板。 - 【請求項３】 前記めっき層が回路の一部となっている
ことを特徴とする請求項１記載の多層プリント配線板。 - 【請求項４】 前記めっき層が電子部品の実装ランドと
なっていることを特徴とする請求項１記載の多層プリン
ト配線板。 - 【請求項５】 少なくとも２枚の第１および第２の基板
を積層した後、両基板を貫通する接続孔および少なくと
も一方の基板を貫通する接続孔を積層状態の基板に形成
し、これらの接続孔に導体ペーストを充填した後、導体
ペースト上にめっき層を施すことを特徴とする多層プリ
ント配線板の製造方法。 - 【請求項６】 第１の基板に形成した接続孔に導体ペー
ストを充填した後、この導体ぺーストをめっき層で封止
する工程と、少なくとも１枚の第２の基板に接続孔を形
成した後、前記第１の基板に積層する工程と、第２の基
板の接続孔および両基板間で連通した接続孔内に導体ペ
ーストを充填した後、この導体ペーストをめっき層で封
止する工程とを備えていることを特徴とする多層プリン
ト配線板の製造方法。 - 【請求項７】 第１の基板に形成した接続孔に導体ペー
ストを充填した後、この導体ペーストをめっき層で封止
する工程と、前記第１の基板に少なくとも１枚の第２の
基板を積層する工程と、この第２の基板に接続孔を形成
する工程と、第２の基板の接続孔および両基板間で連通
した接続孔内に導体ペーストを充填した後、この導体ペ
ーストをめっき層で封止する工程とを備えていることを
特徴とする多層プリント配線板の製造方法。 - 【請求項８】 前記第２の基板の接続孔を第１の基板の
接続孔よりも大きく形成することを特徴とする請求項５
ないし７のいずれかに記載の多層プリント配線板 の製
造方法。 - 【請求項９】 前記めっき層を施す前に、基板面と同一
面になるまで導体ペーストを研摩することを特徴とする
請求項５ないし７のいずれかに記載の多層プリン ト配
線板の製造方法。 - 【請求項１０】 前記めっき層を施した後、当該めっき
層を回路とすることを特徴とする請求項５ないし７のい
ずれかに記載の多層プリント配線板の製造方法。 - 【請求項１１】 前記めっき層を施した後、当該めっき
層を電子部品実装のためのランドとすることを特徴とす
る請求項５ないし７のいずれかに記載の多層プリント配
線板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16434292A JP3179572B2 (ja) | 1992-05-29 | 1992-05-29 | 多層プリント配線板およびその製造方法 |
| KR1019930009134A KR930024549A (ko) | 1992-05-29 | 1993-05-26 | 다층 인쇄배선판 및 그 제조방법 |
| EP93304072A EP0572232A2 (en) | 1992-05-29 | 1993-05-26 | A multilayer printed circuit board and method for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16434292A JP3179572B2 (ja) | 1992-05-29 | 1992-05-29 | 多層プリント配線板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05335745A true JPH05335745A (ja) | 1993-12-17 |
| JP3179572B2 JP3179572B2 (ja) | 2001-06-25 |
Family
ID=15791351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16434292A Expired - Fee Related JP3179572B2 (ja) | 1992-05-29 | 1992-05-29 | 多層プリント配線板およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0572232A2 (ja) |
| JP (1) | JP3179572B2 (ja) |
| KR (1) | KR930024549A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6326561B1 (en) | 1995-07-05 | 2001-12-04 | Hitachi, Ltd. | Thin-film multilayer wiring board with wiring and via holes in a thickness of an insulating layer |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3290041B2 (ja) * | 1995-02-17 | 2002-06-10 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 多層プリント基板、多層プリント基板の製造方法 |
| US5670750A (en) * | 1995-04-27 | 1997-09-23 | International Business Machines Corporation | Electric circuit card having a donut shaped land |
| JP5593863B2 (ja) * | 2010-06-09 | 2014-09-24 | 富士通株式会社 | 積層回路基板および基板製造方法 |
-
1992
- 1992-05-29 JP JP16434292A patent/JP3179572B2/ja not_active Expired - Fee Related
-
1993
- 1993-05-26 KR KR1019930009134A patent/KR930024549A/ko not_active Application Discontinuation
- 1993-05-26 EP EP93304072A patent/EP0572232A2/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6326561B1 (en) | 1995-07-05 | 2001-12-04 | Hitachi, Ltd. | Thin-film multilayer wiring board with wiring and via holes in a thickness of an insulating layer |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0572232A2 (en) | 1993-12-01 |
| KR930024549A (ko) | 1993-12-22 |
| JP3179572B2 (ja) | 2001-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0575269A (ja) | 多層印刷配線板の製造方法 | |
| JP4287733B2 (ja) | 電子部品内蔵多層プリント配線板 | |
| JPH05343855A (ja) | 多層プリント配線板およびその製造方法 | |
| JP3086332B2 (ja) | 多層プリント配線板の製造方法 | |
| US6586687B2 (en) | Printed wiring board with high density inner layer structure | |
| JP3179572B2 (ja) | 多層プリント配線板およびその製造方法 | |
| JPS59175796A (ja) | 多層印刷配線板の製造方法 | |
| CN209861268U (zh) | 同时具有贯孔及盲孔的多层电路板结构 | |
| JPH06164148A (ja) | 多層プリント配線板 | |
| JP3179564B2 (ja) | 多層プリント配線板およびその製造方法 | |
| JPH07115280A (ja) | 多層プリント配線板及びその製造方法 | |
| JP2670700B2 (ja) | プリント基板、及びプリント基板製造方法 | |
| KR100658972B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP2002185099A (ja) | プリント回路板及びその製造方法 | |
| JPH06232558A (ja) | 多層プリント配線板の製造方法 | |
| JP2000133943A (ja) | 多層基板の製造方法 | |
| JPS63137498A (ja) | スル−ホ−ルプリント板の製法 | |
| JP2810604B2 (ja) | 多層プリント配線板の製造方法 | |
| JPH05211386A (ja) | 印刷配線板およびその製造方法 | |
| JP2005109299A (ja) | 多層配線板およびその製造方法 | |
| JPH06164149A (ja) | 多層プリント配線板の製造方法 | |
| JPH06164147A (ja) | 多層プリント配線板 | |
| JPH08181452A (ja) | 多層プリント配線板の製造方法 | |
| JPH0818228A (ja) | 多層プリント配線板の製造方法 | |
| JPH0870183A (ja) | 多層プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |