KR20140134479A - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR20140134479A
KR20140134479A KR20130054411A KR20130054411A KR20140134479A KR 20140134479 A KR20140134479 A KR 20140134479A KR 20130054411 A KR20130054411 A KR 20130054411A KR 20130054411 A KR20130054411 A KR 20130054411A KR 20140134479 A KR20140134479 A KR 20140134479A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
build
thickness
circuit
Prior art date
Application number
KR20130054411A
Other languages
English (en)
Inventor
박미진
이정호
황영남
권영도
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR20130054411A priority Critical patent/KR20140134479A/ko
Priority to TW102143157A priority patent/TW201444427A/zh
Priority to US14/094,349 priority patent/US20140338955A1/en
Publication of KR20140134479A publication Critical patent/KR20140134479A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role

Abstract

본 발명은 인쇄회로기판에 관한 것이다. 본 발명의 실시 예에 따른 인쇄회로기판은 베이스 기판, 베이스 기판 상부에 형성되며, 한층 이상의 상부 절연층 및 상부 회로층을 포함하는 상부 빌드업층 및 베이스 기판 하부에 형성되고, 상부 빌드업층과 두께가 상이하며, 한층 이상의 하부 절연층 및 하부 회로층을 포함하는 빌드업층을 포함할 수 있다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판에 관한 것입니다.
일반적으로, 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동박으로 배선한 후 보드 상에 IC 또는 전자부품들을 배치 고정하고 이들 간의 전기적 배선을 구현하여 절연체로 코팅한 것이다.
최근, 전자산업의 발달에 전자 부품의 고기능화, 경박단소화에 대한 요구가 급증하고 있고, 이러한 전자부품을 탑재하는 인쇄회로기판 또한 고밀도 배선화 및 박판이 요구되고 있다.
특히, 통상의 빌드업(build-up) 배선 기판은 빌드업층을 코어기판상에 형성된다.(미국 공개특허 제2002-0182958호) 이와 같은 인쇄회로기판은 상부와 하부에 형성되는 빌드업층이 형성됨에 따라 휘어짐(warpage)이 발생할 수 있다.
본 발명은 휘어짐이 감소되는 인쇄회로기판을 제공하는 데 있다.
본 발명의 실시 예에 따르면, 베이스 기판, 베이스 기판 상부에 형성되며, 한층 이상의 상부 절연층 및 상부 회로층을 포함하는 상부 빌드업층 및 베이스 기판 하부에 형성되고, 상부 빌드업층과 두께가 상이하며, 한층 이상의 하부 절연층 및 하부 회로층을 포함하는 빌드업층을 포함하는 인쇄회로기판이 제공된다.
상부 빌드업층의 두께는 하부 빌드업층의 두께보다 클 수 있다.
상부 빌드업층의 두께는 하부 빌드업층의 두께보다 작을 수 있다.
상부 절연층의 총 두께는 하부 절연층의 총 두께보다 클 수 있다.
상부 절연층의 총 두께는 하부 절연층의 총 두께보다 작을 수 있다.
상부 회로층의 총 두께는 하부 회로층의 총 두께보다 클 수 있다.
상부 회로층의 총 두께는 하부 회로층의 총 두께보다 작을 수 있다.
상부 절연층 및 상부 회로층의 층수는 하부 절연층 및 하부 회로층의 층수보다 클 수 있다.
상부 절연층 및 상부 회로층의 층수는 하부 절연층 및 하부 회로층의 층수보다 작을 수 있다.
상부 빌드업층의 두께와 하부 빌드업층의 두께의 비율은 20% 이하일 수 있다.
상부 회로층의 총 두께와 하부 회로층의 총 두께의 비율은 20% 이하일 수 있다.
상부 회로층의 총 두께와 하부 회로층의 총 두께의 비율은 20% 이하일 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 안되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 인쇄회로기판은 상부 빌드업층 및 하부 빌드업층의 두께를 조절하여 기판의 휨을 감소시킬 수 있다.
도1은 본 발명의 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도2는 본 발명의 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도3은 본 발명의 실시 예에 따른 휘어짐을 해석한 결과를 나타낸 예시도이다.
도4는 본 발명의 다른 실시 예에 따른 휘어짐을 해석한 결과를 나타낸 예시도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도1을 참조하면, 인쇄회로기판(100)은 베이스 기판(110), 상부 빌드업층(140) 및 하부 빌드업층(170)을 포함할 수 있다.
본 발명의 실시 예에 따른 인쇄회로기판(100)은 일측과 타측에 형성된 상부 빌드업층(140)과 하부 빌드업층(170)의 두께가 상이한 비대칭형 기판일 수 있다.
베이스 기판(110)은 절연 기판, 인쇄회로기판, 세라믹 기판, 양극 산화층을 갖는 금속 기판일 수 있다. 절연기판은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지일 수 있다. 절연 기판은 프리프레그, ABF(Ajinomoto Build up Film) 및 FR-4, BT(Bismaleimide Triazine) 중 적어도 하나로 형성될 수 있다.
인쇄회로기판은 절연층에 1층 이상의 내부 회로가 형성될 수 있다. 여기서, 절연층은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수가일 수 있다. 내부 회로는 회로 형성 시 통상적으로 사용되는 전기 전도성 재질로 형성될 수 있다.
세라믹 기판은 금속계 질화물 또는 세라믹 재료로 이루어 질 수 있다. 세라믹 기판은 금속계 질화물인 알루미늄 질화물(AlN) 또는 실리콘 질화물(SiN)을 포함할 수 있다. 세라믹 기판은 세라믹 재료인 알루미늄 산화물(Al2O3) 또는 베릴륨 산화물(BeO)을 포함할 수 있다. 그러나 세라믹 기판의 재질은 특별히 이에 한정되는 것은 아니다.
금속 기판은 비교적 저가로 손쉽게 얻을 수 있는 금속 재료뿐만 아니라, 열전달 특성이 매우 우수한 알루미늄(Al) 또는 알루미늄 합금으로 형성될 수 있다. 또한, 양극산화층은 알루미늄 또는 알루미늄 합금으로 된 금속 기판을 붕산, 인산, 황산, 크롬산 등의 전해액에 담근 후, 금속 기판에 양극을 인가하고 전해액에 음극을 인가함으로써 생성될 수 있다. 이와 같이 형성된 양극 산화층은 알루미늄 양극산화막(Al2O3)일 수 있다. 양극 산화층은 절연 성능을 가지며, 높은 열 전달 특정을 가질 수 있다.
상부 빌드업층(140)은 베이스 기판(110)의 일측에 형성된다. 상부 빌드업층(140)은 한 층 이상의 상부 절연층(120)을 포함할 수 있다. 또한, 상부 빌드업층(140)은 한 층 이상의 상부 회로층(130)을 포함할 수 있다. 본 발명의 실시 예에 따르면, 상부 빌드업층(140)은 3층의 상부 절연층(120)을 포함할 수 있다. 예를 들어, 상부 절연층(120)은 제1 상부 절연층(121), 제2 상부 절연층(122) 및 제3 상부 절연층(123)을 포함할 수 있다. 또한, 상부 빌드업층(140)은 3층의 상부 회로층(130)을 포함할 수 있다. 예를 들어, 상부 회로층(130)은 제1 상부 회로층(131), 제2 상부 회로층(132) 및 제3 상부 회로층(133)을 포함할 수 있다.
하부 빌드업층(170)은 베이스 기판(110)의 타측에 형성된다. 하부 빌드업층(170)은 상부 빌드업층(140)보다 작은 두께로 형성될 수 있다. 하부 빌드업층(170)은 한층 이상의 하부 절연층(150)을 포함할 수 있다. 또한, 하부 빌드업층(170)은 한층 이상의 하부 회로층(160)을 포함할 수 있다. 본 발명의 실시 예에 따르면, 하부 빌드업층(170)은 2층의 하부 절연층(150)을 포함할 수 있다. 예를 들어, 하부 절연층(150)은 제1 하부 절연층(151) 및 제2 하부 절연층(152)을 포함할 수 있다. 또한, 하부 빌드업층(170)은 2층의 하부 회로층(160)을 포함할 수 있다. 하부 회로층(160)은 제1 하부 회로층(161) 및 제2 하부 회로층(162)을 포함할 수 있다.
상부 절연층(120) 및 하부 절연층(150)은 층간 절연소재로 사용되는 복합 고분자 수지로 형성될 수 있다. 예를 들어, 상부 절연층(120) 및 하부 절연층(150)은 에폭시 수지와 같은 열경화성 수지로 형성될 수 있다. 에폭시 수지는 ABF(Ajinomoto Build up Film) 및 FR-4, BT(Bismaleimide Triazine) 등이 될 수 있다. 또한, 상부 절연층(120) 및 하부 절연층(150)은 열가소성 수지가 될 수 있다. 열가소성 수지는 폴리이미드가 될 수 있다. 또한, 상부 절연층(120) 및 하부 절연층(150)은 에폭시 수지 또는 폴리이미드에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지인 프리프레그로 형성될 수 있다. 또한, 광경화성 수지가 사용될 수 있다. 하부 절연층(150) 및 상부 절연층(120)의 재질은 이에 한정되는 것은 아니며, 통상적으로 사용되는 층간 절연 소재 중 어느 것으로도 형성될 수 있다.
상부 회로층(130) 및 하부 회로층(160)은 전도성 재질로 형성될 수 있다. 예를 들어, 상부 회로층(130) 및 하부 회로층(160)은 금, 은, 아연, 팔라듐, 루테늄, 니켈, 구리 등의 전기 전도성 금속으로 형성될 수 있다. 상부 회로층(130) 및 하부 회로층(160)의 재질은 이에 한정되는 것은 아니며, 통상적으로 회로 형성 시, 사용되는 전도성 재질 중 어느 것으로도 형성될 수 있다.
도1에 도시된 바에 따르면, 제1 상부 절연층(121), 제2 상부 절연층(122) 및 제3 상부 절연층(123)은 서로 상이한 두께를 가질 수 있다. 또한, 제1 상부 회로층(131), 제2 상부 회로층(132) 및 제3 상부 회로층(133)은 서로 상이한 두께를 가질 수 있다.
또한, 제1 하부 절연층(151) 및 제2 하부 절연층(152)은 동일한 두께를 가질 수 있다. 또한, 제1 하부 회로층(161) 및 제2 하부 회로층(162)은 동일한 두께를 가질 수 있다.
본 발명의 실시 에에 따르면, 상부 절연층(120)의 총 두께는 하부 절연층(150)의 총 두께보다 크게 형성될 수 있다. 여기서 상부 절연층(120)의 총 두께는 제1 상부 절연층(121) 내지 제3 상부 절연층(123) 각각 두께의 합이 될 수 있다. 또한, 하부 절연층(150)의 총 두께는 제1 하부 절연층(151) 및 제2 하부 절연층(152) 각각 두께의 합이 될 수 있다.
또한, 본 발명의 실시 예에 따르면, 상부 회로층(130)의 총 두께는 하부 회로층(160)의 총 두께보다 크게 형성될 수 있다. 여기서, 상부 회로층(130)의 총 두께는 제1 상부 회로층(131) 내지 제3 상부 회로층(133) 각각 두께의 합이 될 수 있다. 또한, 하부 회로층(160)의 총 두께는 제1 하부 회로층(161) 및 제2 하부 회로층(162) 각각 두께의 합이 될 수 있다.
이와 같이 형성된 인쇄회로기판(100)의 상부 빌드업층(140)의 두께와 하부 빌드업층(170)의 두께의 비율은 20%이하가 될 수 있다. 본 발명의 실시 예에서는 상부 빌드업층(140)이 하부 빌드업층(170)보다 더 두껍게 형성되되, 두께 비율은 20%가 될 수 있다.
예를 들어, 상부 절연층(120)이 하부 절연층(150)보다 더 두껍게 형성되되, 두께 비율은 20%이하가 될 수 있다. 이는 아래 [식1]과 같이 나타낼 수 있다.
[식1]
1≤(ITn+ITn -1+ITn -2+…+ITn -(n-1))/(IBn+IBn -1+IBn -2+…+IBn -(n-1))≤1.2
여기서, ITn은 상부 절연층 중에서 n층에 형성된 절연층의 두께이다. 또한, IBn은 하부 절연층 중에서 n층에 형성된 절연층의 두께이다. 여기서, n은 1 이상의 자연수이다.
또한 상부 회로층(130)이 하부 회로층(160)보다 더 두껍게 형성되되, 두께 비율은 20%이하가 될 수 있다. 이는 아래 [식2]와 같이 나타낼 수 있다.
[식2]
1≤(MTn+MTn -1+MTn -2+…+MTn -(n-1))/(MBn+MBn -1+MBn -2+…+MBn -(n-1))≤1.2
여기서, MTn은 상부 회로층 중에서 n층에 형성된 회로층의 두께이다. 또한, MBn은 하부 회로층 중에서 n층에 형성된 회로층의 두께이다. 여기서, n은 1 이상의 자연수이다.
도2는 본 발명의 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도2를 참조하면, 인쇄회로기판(200)은 베이스 기판(210), 상부 빌드업층(240) 및 하부 빌드업층(270)을 포함할 수 있다.
본 발명의 실시 예에 따른 인쇄회로기판(200)은 일측과 타측에 형성된 상부 빌드업층(240)과 하부 빌드업층(270)의 두께가 상이한 비대칭형 기판일 수 있다.
베이스 기판(210)은 절연 기판, 인쇄회로기판, 세라믹 기판, 양극 산화층을 갖는 금속 기판일 수 있다. 절연기판은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지일 수 있다. 절연 기판은 프리프레그, ABF(Ajinomoto Build up Film) 및 FR-4, BT(Bismaleimide Triazine) 중 적어도 하나로 형성될 수 있다.
인쇄회로기판은 절연층에 1층 이상의 내부 회로가 형성될 수 있다. 여기서, 절연층은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수가일 수 있다. 내부 회로는 회로 형성 시 통상적으로 사용되는 전기 전도성 재질로 형성될 수 있다.
세라믹 기판은 금속계 질화물 또는 세라믹 재료로 이루어 질 수 있다. 세라믹 기판은 금속계 질화물인 알루미늄 질화물(AlN) 또는 실리콘 질화물(SiN)을 포함할 수 있다. 세라믹 기판은 세라믹 재료인 알루미늄 산화물(Al2O3) 또는 베릴륨 산화물(BeO)을 포함할 수 있다. 그러나 세라믹 기판의 재질은 특별히 이에 한정되는 것은 아니다.
금속 기판은 비교적 저가로 손쉽게 얻을 수 있는 금속 재료뿐만 아니라, 열전달 특성이 매우 우수한 알루미늄(Al) 또는 알루미늄 합금으로 형성될 수 있다. 또한, 양극산화층은 알루미늄 또는 알루미늄 합금으로 된 금속 기판을 붕산, 인산, 황산, 크롬산 등의 전해액에 담근 후, 금속 기판에 양극을 인가하고 전해액에 음극을 인가함으로써 생성될 수 있다. 이와 같이 형성된 양극 산화층은 알루미늄 양극산화막(Al2O3)일 수 있다. 양극 산화층은 절연 성능을 가지며, 높은 열 전달 특정을 가질 수 있다.
상부 빌드업층(240)은 베이스 기판(210)의 일측에 형성된다. 상부 빌드업층(240)은 한 층 이상의 상부 절연층(220)을 포함할 수 있다. 또한, 상부 빌드업층(240)은 한 층 이상의 상부 회로층(230)을 포함할 수 있다. 본 발명의 실시 예에 따르면, 상부 빌드업층(240)은 2층의 상부 절연층(220)을 포함할 수 있다. 예를 들어, 상부 절연층(220)은 제1 상부 절연층(221) 및 제2 상부 절연층(222)을 포함할 수 있다. 또한, 상부 빌드업층(240)은 2층의 상부 회로층(230)을 포함할 수 있다. 예를 들어, 상부 회로층(230)은 제1 상부 회로층(231) 및 제2 상부 회로층(232)을 포함할 수 있다.
하부 빌드업층(270)은 베이스 기판(210)의 타측에 형성된다. 하부 빌드업층(270)은 상부 빌드업층(240)보다 큰 두께로 형성될 수 있다. 하부 빌드업층(270)은 한층 이상의 하부 절연층(250)을 포함할 수 있다. 또한, 하부 빌드업층(270)은 한층 이상의 하부 회로층(260)을 포함할 수 있다. 본 발명의 실시 예에 따르면, 하부 빌드업층(270)은 3층의 하부 절연층(250)을 포함할 수 있다. 예를 들어, 하부 절연층(250)은 제1 하부 절연층(251), 제2 하부 절연층(252) 및 제3 하부 절연층(253)을 포함할 수 있다. 또한, 하부 빌드업층(270)은 3층의 하부 회로층(260)을 포함할 수 있다. 하부 회로층(260)은 제1 하부 회로층(261), 제2 하부 회로층(262) 및 제3 하부 회로층(263)을 포함할 수 있다.
상부 절연층(220) 및 하부 절연층(250)은 층간 절연소재로 사용되는 복합 고분자 수지로 형성될 수 있다. 예를 들어, 상부 절연층(220) 및 하부 절연층(250)은 에폭시 수지와 같은 열경화성 수지로 형성될 수 있다. 에폭시 수지는 ABF(Ajinomoto Build up Film) 및 FR-4, BT(Bismaleimide Triazine) 등이 될 수 있다. 또한, 상부 절연층(220) 및 하부 절연층(250)은 열가소성 수지가 될 수 있다. 열가소성 수지는 폴리이미드가 될 수 있다. 또한, 상부 절연층(220) 및 하부 절연층(250)은 에폭시 수지 또는 폴리이미드에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지인 프리프레그로 형성될 수 있다. 또한, 광경화성 수지가 사용될 수 있다. 하부 절연층(250) 및 상부 절연층(220)의 재질은 이에 한정되는 것은 아니며, 통상적으로 사용되는 층간 절연 소재 중 어느 것으로도 형성될 수 있다.
상부 회로층(230) 및 하부 회로층(260)은 전도성 재질로 형성될 수 있다. 예를 들어, 상부 회로층(230) 및 하부 회로층(260)은 금, 은, 아연, 팔라듐, 루테늄, 니켈, 구리 등의 전기 전도성 금속으로 형성될 수 있다. 상부 회로층(230) 및 하부 회로층(260)의 재질은 이에 한정되는 것은 아니며, 통상적으로 회로 형성 시, 사용되는 전도성 재질 중 어느 것으로도 형성될 수 있다.
도2에 도시된 바에 따르면, 제1 상부 절연층(221) 및 제2 상부 절연층(222)은 동일한 두께를 가질 수 있다. 또한, 제1 상부 회로층(231) 및 제2 상부 회로층(232)은 동일한 두께를 가질 수 있다. 또한, 제1 하부 절연층(251), 제2 하부 절연층(252) 및 제3 하부 절연층(253)은 서로 상이한 두께를 가질 수 있다. 또한, 제1 하부 회로층(261), 제2 하부 회로층(262) 및 제3 하부 회로층(263)은 서로 상이한 두께를 가질 수 있다.
본 발명의 실시 에에 따르면, 상부 절연층(220)의 총 두께는 하부 절연층(250)의 총 두께보다 작게 형성될 수 있다. 여기서 상부 절연층(220)의 총 두께는 제1 상부 절연층(221) 및 제2 상부 절연층(222) 각각 두께의 합이 될 수 있다. 또한, 하부 절연층(250)의 총 두께는 제1 하부 절연층(251) 내지 제3 하부 절연층(253) 각각 두께의 합이 될 수 있다.
또한, 본 발명의 실시 예에 따르면, 상부 회로층(230)의 총 두께는 하부 회로층(260)의 총 두께보다 작게 형성될 수 있다. 여기서, 상부 회로층(230)의 총 두께는 제1 상부 회로층(231) 및 제2 상부 회로층(232) 각각 두께의 합이 될 수 있다. 또한, 하부 회로층(260)의 총 두께는 제1 하부 회로층(261) 내지 제3 하부 회로층(263) 각각 두께의 합이 될 수 있다.
이와 같이 형성된 인쇄회로기판(200)의 상부 빌드업층(240)의 두께와 하부 빌드업층(270)의 두께의 비율은 20%이하가 될 수 있다. 본 발명의 실시 예에서는 상부 빌드업층(240)이 하부 빌드업층(270)보다 더 얇게 형성되되, 두께 비율은 20%가 될 수 있다.
예를 들어, 상부 절연층(220)이 하부 절연층(250)보다 더 얇게 형성되되, 두께 비율은 20%이하가 될 수 있다. 이는 아래 [식3]과 같이 나타낼 수 있다.
[식3]
0.8≤(ITn+ITn -1+ITn -2+…+ITn -(n-1))/(IBn+IBn -1+IBn -2+…+IBn -(n-1))≤1
여기서, ITn은 상부 절연층 중에서 n층에 형성된 절연층의 두께이다. 또한, IBn은 하부 절연층 중에서 n층에 형성된 절연층의 두께이다. 여기서, n은 1 이상의 자연수이다.
또한 상부 회로층(230)이 하부 회로층(260)보다 더 얇게 형성되되, 두께 비율은 20%이하가 될 수 있다. 이는 아래 [식4]와 같이 나타낼 수 있다.
[식4]
0.8≤(MTn+MTn -1+MTn -2+…+MTn -(n-1))/(MBn+MBn -1+MBn -2+…+MBn -(n-1))≤1
여기서, MTn은 상부 회로층 중에서 n층에 형성된 회로층의 두께이다. 또한, MBn은 하부 회로층 중에서 n층에 형성된 회로층의 두께이다. 여기서, n은 1 이상의 자연수이다.
도3은 본 발명의 실시 예에 따른 휘어짐을 해석한 결과를 나타낸 예시도이다.
도3을 참조하면, 인쇄회로기판은 상부 빌드업층 및 하부 빌드업층을 포함한다. 상부 빌드업층은 3층의 상부 절연층과 3층의 상부 회로층을 포함할 수 있다. 또한, 하부 빌드업층은 2층의 하부 절연층과 2층의 하부 회로층을 포함할 수 있다. 각 층의 절연층과 회로층의 두께는 하기 [표1]과 같다.
층수 상부 빌드업층 및 하부 빌드업층의 두께 비율
0.5 0.8 1.0 1.2 1.5
제3 상부 절연층 15 15 15 15 15
제3 상부 회로층 5 4 5 10 15
제2 상부 절연층 32 32 32 32 32
제2 상부 회로층 5 5 10 11 15
제1 상부 절연층 32 32 32 32 32
제1 상부 회로층 5 15 15 15 15
베이스 기판 220 220 220 220 220
제1 하부 회로층 15 15 15 15 15
제1 하부 절연층 32 32 32 32 32
제2 하부 회로층 15 15 15 15 15
제2 하부 절연층 15 15 15 15 15
도3에 상기 [표1]의 두께를 갖는 인쇄회로기판의 휘어짐(warpage)을 해석한 결과가 도시되어 있다.
도3을 살펴보면, 상하부 두께가 동일하게 형성된 종래 인쇄회로기판의 휘어짐(A)과 본 발명의 실시 예에 따른 인쇄회로기판의 휘어짐(B)을 비교할 수 있다. 상부 빌드업층 및 하부 빌드업층의 두께 비율이 0.8 내지 1.2에서 본 발명의 인쇄회로기판이 종래 인쇄회로기판보다 덜 휘어지는 것을 확인할 수 있다.
도4는 본 발명의 다른 실시 예에 따른 휘어짐을 해석한 결과를 나타낸 예시도이다.
도4는 각 층의 회로층 및 절연층의 두께를 도3과 다르게 변경한 후, 휘어짐을 해석한 것이다. 본 발명의 실시 예에 따른 인쇄회로기판을 구성하는 각 층의 절연층과 회로층의 두께는 하기 [표2]와 같다.
층수 상부 빌드업층 및 하부 빌드업층의 두께 비율
0.5 0.8 1.0 1.2 1.5
제3 상부 절연층 5 5 5 5 5
제3 상부 회로층 5 4 5 10 15
제2 상부 절연층 5 5 5 5 5
제2 상부 회로층 5 10 10 11 15
제1 상부 절연층 5 6 5 5 5
제1 상부 회로층 5 10 15 15 15
베이스 기판 220 220 220 220 220
제1 하부 회로층 15 15 15 15 15
제1 하부 절연층 5 5 5 5 5
제2 하부 회로층 15 15 15 15 15
제2 하부 절연층 5 5 5 5 5
도4에 상기 [표2]의 두께를 갖는 인쇄회로기판의 휘어짐(warpage)을 해석한 결과가 도시되어 있다.
도4를 살펴보면, 상하부 두께가 동일하게 형성된 종래 인쇄회로기판의 휘어짐(A)과 본 발명의 실시 예에 따른 인쇄회로기판의 휘어짐(B)을 비교할 수 있다. 상부 빌드업층 및 하부 빌드업층의 두께 비율이 0.8 내지 1.2에서 본 발명의 인쇄회로기판이 종래 인쇄회로기판보다 덜 휘어지는 것을 확인할 수 있다.
본 발명의 실시 예에 따른 인쇄회로기판은 상부 빌드업층과 하부 빌드업층의 상호 두께 비율이 0.8 내지 1.2인 구조에 의해서 휘어짐이 발생하는 것을 방지할 수 있다. 즉, 본 발명의 실시 예에 따른 인쇄회로기판은 상부 빌드업층과 하부 빌드업층의 두께가 상호 비교하여 20% 이내의 두께를 갖도록 형성될 수 있다. 이때, 상부 빌드업층과 하부 빌드업층의 두께 비율은 각 빌드업층에 포함된 절연층 또는 회로층의 두께로 조절할 수 있다. 또는 절연층과 회로층의 두께를 동시에 조절함으로써, 상부 빌드업층과 하부 빌드업층의 두께 비율을 조절할 수 있다.
이상 본 발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100, 200: 인쇄회로기판
110, 210: 베이스 기판
120, 220: 상부 절연층
121, 221: 제1 상부 절연층
122, 222: 제2 상부 절연층
123: 제3 상부 절연층
130, 230: 상부 회로층
131, 231: 제1 상부 회로층
132, 232: 제2 상부 회로층
133: 제3 상부 회로층
140, 240: 상부 빌드업층
150, 250: 하부 절연층
151, 251: 제1 하부 절연층
152, 252: 제2 하부 절연층
160, 260: 하부 회로층
161, 261: 제1 하부 회로층
162, 262: 제2 하부 회로층
170, 270: 하부 빌드업층
253: 제3 하부 절연층
263: 제3 하부 회로층

Claims (12)

  1. 베이스 기판;
    상기 베이스 기판 상부에 형성되며, 한층 이상의 상부 절연층 및 상부 회로층을 포함하는 상부 빌드업층; 및
    상기 베이스 기판 하부에 형성되고, 상기 상부 빌드업층과 두께가 상이하며, 한층 이상의 하부 절연층 및 하부 회로층을 포함하는 빌드업층;
    을 포함하는 인쇄회로기판.
  2. 청구항1에 있어서,
    상기 상부 빌드업층의 두께는 상기 하부 빌드업층의 두께보다 큰 인쇄회로기판.
  3. 청구항1에 있어서,
    상기 상부 빌드업층의 두께는 상기 하부 빌드업층의 두께보다 작은 인쇄회로기판.
  4. 청구항1에 있어서,
    상기 상부 절연층의 총 두께는 상기 하부 절연층의 총 두께보다 큰 인쇄회로기판.
  5. 청구항1에 있어서,
    상기 상부 절연층의 총 두께는 상기 하부 절연층의 총 두께보다 작은 인쇄회로기판.
  6. 청구항1에 있어서,
    상기 상부 회로층의 총 두께는 상기 하부 회로층의 총 두께보다 큰 인쇄회로기판.
  7. 청구항1에 있어서,
    상기 상부 회로층의 총 두께는 상기 하부 회로층의 총 두께보다 작은 인쇄회로기판.
  8. 청구항1에 있어서,
    상기 상부 절연층 및 상기 상부 회로층의 층수는 상기 하부 절연층 및 상기 하부 회로층의 층수보다 큰 인쇄회로기판.
  9. 청구항1에 있어서,
    상기 상부 절연층 및 상기 상부 회로층의 층수는 상기 하부 절연층 및 상기 하부 회로층의 층수보다 작은 인쇄회로기판.
  10. 청구항1에 있어서,
    상기 상부 빌드업층의 두께와 상기 하부 빌드업층의 두께의 비율은 20% 이하인 인쇄회로기판.
  11. 청구항10에 있어서,
    상기 상부 회로층의 총 두께와 상기 하부 회로층의 총 두께의 비율은 20% 이하인 인쇄회로기판.
  12. 청구항10에 있어서,
    상기 상부 회로층의 총 두께와 상기 하부 회로층의 총 두께의 비율은 20%이하인 인쇄회로기판.
KR20130054411A 2013-05-14 2013-05-14 인쇄회로기판 KR20140134479A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20130054411A KR20140134479A (ko) 2013-05-14 2013-05-14 인쇄회로기판
TW102143157A TW201444427A (zh) 2013-05-14 2013-11-27 印刷電路板
US14/094,349 US20140338955A1 (en) 2013-05-14 2013-12-02 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130054411A KR20140134479A (ko) 2013-05-14 2013-05-14 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20140134479A true KR20140134479A (ko) 2014-11-24

Family

ID=51894872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130054411A KR20140134479A (ko) 2013-05-14 2013-05-14 인쇄회로기판

Country Status (3)

Country Link
US (1) US20140338955A1 (ko)
KR (1) KR20140134479A (ko)
TW (1) TW201444427A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468656B2 (en) 2014-10-06 2019-11-05 Samsung Electronics Co., Ltd. Complex electrode assembly including plurality of electrode assemblies and electrochemical device comprising the complex electrode assembly

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101942742B1 (ko) * 2017-10-26 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
US10624213B1 (en) * 2018-12-20 2020-04-14 Intel Corporation Asymmetric electronic substrate and method of manufacture
CN113068326B (zh) * 2021-03-29 2022-09-30 北京小米移动软件有限公司 一种焊接质量处理方法及装置、电路板

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384344B1 (en) * 1995-06-19 2002-05-07 Ibiden Co., Ltd Circuit board for mounting electronic parts
EP0883173B1 (en) * 1996-09-12 2007-09-12 Ibiden Co., Ltd. Circuit board for mounting electronic parts
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JP3840921B2 (ja) * 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
JP4023166B2 (ja) * 2002-01-25 2007-12-19 ソニー株式会社 高周波モジュール用基板及び高周波モジュール
JP2004079773A (ja) * 2002-08-19 2004-03-11 Taiyo Yuden Co Ltd 多層プリント配線板及びその製造方法
JP3910907B2 (ja) * 2002-10-29 2007-04-25 新光電気工業株式会社 キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置
US7637008B2 (en) * 2002-12-18 2009-12-29 Intel Corporation Methods for manufacturing imprinted substrates
US7371975B2 (en) * 2002-12-18 2008-05-13 Intel Corporation Electronic packages and components thereof formed by substrate-imprinting
US20040126547A1 (en) * 2002-12-31 2004-07-01 Coomer Boyd L. Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom
US6787902B1 (en) * 2003-03-27 2004-09-07 Intel Corporation Package structure with increased capacitance and method
TWI226101B (en) * 2003-06-19 2005-01-01 Advanced Semiconductor Eng Build-up manufacturing process of IC substrate with embedded parallel capacitor
US20070029109A1 (en) * 2003-08-07 2007-02-08 Masashi Miyazaki Multilayer printed wiring board and production method therefor
WO2005029934A1 (ja) * 2003-09-19 2005-03-31 Fujitsu Limited プリント基板およびその製造方法
JP4700332B2 (ja) * 2003-12-05 2011-06-15 イビデン株式会社 多層プリント配線板
US7211289B2 (en) * 2003-12-18 2007-05-01 Endicott Interconnect Technologies, Inc. Method of making multilayered printed circuit board with filled conductive holes
CN100531528C (zh) * 2004-05-27 2009-08-19 揖斐电株式会社 多层印刷配线板
JP2005340686A (ja) * 2004-05-31 2005-12-08 Fujitsu Ltd 積層基板及びその製造方法、かかる積層基板を有する電子機器
TWI296492B (en) * 2004-06-29 2008-05-01 Phoenix Prec Technology Corp Un-symmetric circuit board and method for fabricating the same
JP2006041122A (ja) * 2004-07-26 2006-02-09 Shinko Electric Ind Co Ltd 電子部品内蔵要素、電子装置及びそれらの製造方法
EP1833286A1 (en) * 2004-12-28 2007-09-12 Ngk Spark Plug Co., Ltd Wiring board and wiring board manufacturing method
US20060220167A1 (en) * 2005-03-31 2006-10-05 Intel Corporation IC package with prefabricated film capacitor
KR101248738B1 (ko) * 2005-12-07 2013-03-28 엔지케이 스파크 플러그 캄파니 리미티드 유전체 구조체, 유전체 구조체의 제조방법 및 유전체구조체를 포함한 배선기판
JP5100081B2 (ja) * 2006-10-20 2012-12-19 新光電気工業株式会社 電子部品搭載多層配線基板及びその製造方法
WO2008053833A1 (fr) * 2006-11-03 2008-05-08 Ibiden Co., Ltd. Tableau de câblage imprimé multicouche
JP2008124398A (ja) * 2006-11-15 2008-05-29 Shinko Electric Ind Co Ltd 半導体パッケージおよびその製造方法
KR100969412B1 (ko) * 2008-03-18 2010-07-14 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
KR101009176B1 (ko) * 2008-03-18 2011-01-18 삼성전기주식회사 다층 인쇄회로기판의 제조방법
JP5356876B2 (ja) * 2008-03-28 2013-12-04 日本特殊陶業株式会社 多層配線基板及びその製造方法
KR101044103B1 (ko) * 2008-04-03 2011-06-28 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
JP5101451B2 (ja) * 2008-10-03 2012-12-19 新光電気工業株式会社 配線基板及びその製造方法
KR101067199B1 (ko) * 2009-07-07 2011-09-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8530755B2 (en) * 2010-03-31 2013-09-10 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
WO2012029370A1 (ja) * 2010-08-31 2012-03-08 京セラ株式会社 光伝送構造体およびその製造方法、ならびに光伝送モジュール
US20120055706A1 (en) * 2010-09-03 2012-03-08 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
JP5549494B2 (ja) * 2010-09-10 2014-07-16 富士通株式会社 キャパシタおよびその製造方法、回路基板、半導体装置
US20120314389A1 (en) * 2011-03-25 2012-12-13 Ibiden Co., Ltd. Wiring board and method for manufacturing same
US9113569B2 (en) * 2011-03-25 2015-08-18 Ibiden Co., Ltd. Wiring board and method for manufacturing same
US20130257525A1 (en) * 2012-03-30 2013-10-03 Stephen V. Kosonocky Circuit board with integrated voltage regulator
US9196951B2 (en) * 2012-11-26 2015-11-24 International Business Machines Corporation Millimeter-wave radio frequency integrated circuit packages with integrated antennas

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468656B2 (en) 2014-10-06 2019-11-05 Samsung Electronics Co., Ltd. Complex electrode assembly including plurality of electrode assemblies and electrochemical device comprising the complex electrode assembly
US11145939B2 (en) 2014-10-06 2021-10-12 Samsung Electronics Co., Ltd. Complex electrode assembly including plurality of electrode assemblies and electrochemical device comprising the complex electrode assembly
US11757105B2 (en) 2014-10-06 2023-09-12 Samsung Electronics Co., Ltd. Complex electrode assembly including plurality of electrode assemblies and electrochemical device comprising the complex electrode assembly

Also Published As

Publication number Publication date
US20140338955A1 (en) 2014-11-20
TW201444427A (zh) 2014-11-16

Similar Documents

Publication Publication Date Title
KR101077378B1 (ko) 방열기판 및 그 제조방법
US20100224397A1 (en) Wiring board and method for manufacturing the same
KR100969412B1 (ko) 다층 인쇄회로기판 및 그 제조방법
KR102593380B1 (ko) 반도체장치 및 그 제조방법
KR100917841B1 (ko) 전자부품 모듈용 금속 기판과 이를 포함하는 전자부품 모듈및 전자부품 모듈용 금속 기판 제조방법
US6849934B2 (en) Dielectric film for printed wiring board, multilayer printed board, and semiconductor device
US9504169B2 (en) Printed circuit board having embedded electronic device and method of manufacturing the same
US10262930B2 (en) Interposer and method for manufacturing interposer
KR20140134479A (ko) 인쇄회로기판
US20170064825A1 (en) Printed wiring board and method for manufacturing printed wiring board
US9924589B2 (en) Circuit board
US8937375B2 (en) Substrate structure, semiconductor device array and semiconductor device having the same
KR101109359B1 (ko) 방열기판 및 그 제조방법
KR101095100B1 (ko) 방열기판 및 그 제조방법
US10645819B2 (en) Printed wiring board
US20190104615A1 (en) Printed wiring board and method for manufacturing the same
CN103635012A (zh) 印刷电路板以及用于制造该印刷电路板的方法
EP2820596B1 (en) Printed circuit board for memory card
JP2002170911A (ja) 熱伝導基板およびそれを用いた半導体モジュール
KR20120017530A (ko) 아노다이징을 이용한 회로기판 및 그 제조 방법
US10051736B2 (en) Printed wiring board and method for manufacturing printed wiring board
TWI836754B (zh) 內埋元件電路板及其製造方法
KR20150041529A (ko) 인쇄회로기판
KR101397303B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101067190B1 (ko) 파워 패키지 모듈 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid