KR100969412B1 - 다층 인쇄회로기판 및 그 제조방법 - Google Patents

다층 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100969412B1
KR100969412B1 KR1020080025035A KR20080025035A KR100969412B1 KR 100969412 B1 KR100969412 B1 KR 100969412B1 KR 1020080025035 A KR1020080025035 A KR 1020080025035A KR 20080025035 A KR20080025035 A KR 20080025035A KR 100969412 B1 KR100969412 B1 KR 100969412B1
Authority
KR
South Korea
Prior art keywords
layer
multilayer printed
circuit board
printed circuit
metal
Prior art date
Application number
KR1020080025035A
Other languages
English (en)
Other versions
KR20090099835A (ko
Inventor
목지수
유제광
류창섭
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080025035A priority Critical patent/KR100969412B1/ko
Priority to US12/216,428 priority patent/US20090236130A1/en
Publication of KR20090099835A publication Critical patent/KR20090099835A/ko
Application granted granted Critical
Publication of KR100969412B1 publication Critical patent/KR100969412B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09481Via in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0315Oxidising metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

본 발명은 다층 인쇄회로기판 및 그 제조방법에 관한 것으로, 다층 인쇄회로기판은 메탈층의 일면에 회로층을 형성하고, 그 위로 빌드업층 및 솔더 레지스트층을 적층함으로써 제조된다. 이에 따라 제조된 본 발명의 다층 인쇄회로기판은 관통홀을 가지며, 그 표면에 절연막이 형성된 메탈층의 일면에 회로패턴을 포함하는 제1 회로층, 타면에 돌출된 솔더볼 실장용 접속패드를 포함하는 제2 회로층이 형성된 메탈 베이스층, 상기 제1 회로층 상에 형성된 다수의 절연층과 다수의 회로층을 포함하는 빌드업층 및 상기 빌드업층의 최외층에 형성된 솔더 레지스트층을 포함하는 것을 특징으로 하며, 다층 인쇄회로기판의 두께를 줄이는 동시에 휨 강도 및 방열특성을 개선시키는 효과를 갖는다.
메탈층, 절연막, 솔더볼 실장용 접속패드, 방열, 휨, 솔더볼, 캐패시터, 유전체, 솔더 레지스트

Description

다층 인쇄회로기판 및 그 제조방법{Multilayer printed circuit board and a fabricating method of the same}
본 발명은 다층 인쇄회로기판 및 그 제조방법에 관한 것으로, 더욱 상세하게는 다층 인쇄회로기판의 두께를 줄이는 동시에 휨 강도 및 방열특성을 개선 시킬 수 있는 다층 인쇄회로기판 및 그 제조방법에 관한 것이다.
일반적으로, 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동선으로 배선한 후 보드 상에 IC 또는 전자부품들을 배치 고정하고 이들 간의 전기적 배선을 구현하여 절연체로 코팅한 것이다.
최근, 전자산업의 발달에 전자 부품의 고기능화, 경박단소화에 대한 요구가 급증하고 있고, 이러한 전자부품을 탑재하는 인쇄회로기판 또한 고밀도 배선화 및 박판이 요구되고 있다.
특히, 통상의 빌드업(build-up) 배선 기판은 빌드업층을 코어 기판상에 형성하고, 이 코어기판이 형성되어 있는 상태로 제품으로 사용되기 때문에, 배선 기판 전체의 두께가 커져 버린다는 문제가 있었다. 배선기판의 두께가 큰 경우, 배선의 길이가 길어져 신호처리시간이 많이 소요되고, 결국 고밀도 배선화의 요구에 역행 하게 되는 문제가 있었다.
이러한 문제점을 해결하기 위하여, 코어 기판을 갖지 않는 코어리스 기판이 제안되고 있으며, 도 1에는 이러한 종래의 코어리스 기판의 제조공정이 도시되어 있다. 이하, 도 1을 참고로 종래의 코어리스 기판의 제조공정을 설명하면 다음과 같다.
먼저, 도 1a에 도시된 바와 같이, 제조공정 중 코어리스 기판을 지지하기 위한 메탈 캐리어(10)를 준비한다.
다음, 도 1b에 도시된 바와 같이, 메탈 캐리어(10)의 일면에 메탈 베리어(metal barrier)(11)를 형성하고, 그 위로 회로패턴(12)을 형성한다.
다음, 도 1c에 도시된 바와 같이, 회로패턴(12) 상에 다수의 절연층과 다수의 회로층을 포함하는 빌드업층(13)을 적층한다. 여기서, 빌드업층(13)은 통상의 빌드업 공법을 이용해 적층된다.
다음, 도 1d에 도시된 바와 같이, 메탈 캐리어(10) 및 메탈 베리어(11)을 제거한다.
다음, 도 1e에 도시한 바와 같이, 빌드업층(13)의 상/하 최외층에 솔더 레지스트층(14)을 적층하여 코어리스 기판(15)을 제조한다.
이러한 종래의 코어리스 기판(15)은 제조공정 중에 지지체 기능을 수행하는 메탈 캐리어(10)를 통해 빌드업층(13)을 적층하고, 이후 메탈 캐리어(10)를 제거함으로써 제조되었다.
그러나, 종래의 코어리스 기판(15)은 메탈 캐리어(10)가 제조공정 중에는 지 지체 기능을 수행하나, 제조 후 제거됨으로써 기판의 실제 사용시 기판의 휨이 발생할 뿐만 아니라 전자부품을 사용하여 전자회로를 구성할 때 열이 많이 발생하여 전자부품의 오작동 및 파손의 문제가 있었다.
또한, 메탈캐리어(10)를 제거하는 별도의 공정이 요구될 뿐만 아니라 메탈 캐리어(10)가 제거된 부분의 회로패턴을 보호하기 위해 추가적인 솔더 레지스트층(14)을 형성해야 하는 문제가 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 열전도도 및 지지강도가 우수한 메탈층이 구비되어 방열성능이 우수하고 기판의 휨을 방지할 수 있는 다층 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 다른 목적은 메탈층이 빌드업층 일면 최외층에 형성됨으로써 솔더 레지스트층의 기능을 동시에 수행함으로써 별도의 PSR공정이 수반될 필요가 없는 다층 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명에 따른 다층 인쇄회로기판은, 관통홀을 가지며, 그 표면에 절연막이 형성된 메탈층의 일면에 회로패턴을 포함하는 제1 회로층, 타면에 돌출된 솔더볼 실장용 접속패드를 포함하는 제2 회로층이 형성된 메탈 베이스층, 상기 제1 회로층 상에 형성된 다수의 절연층과 다수의 회로층을 포함하는 빌드업층, 및 상기 빌드업층의 최외층에 형성된 솔더 레지스트층을 포함하는 것을 특징으로 한다.
여기서, 상기 메탈층은 스테인레스 강, 알루미늄(Al), 니켈(Ni), 마그네슘(Mg), 아연(Zn), 탄탈륨(Ta), 및 이들의 합금 중 하나로 구성된 것을 특징으로 한다.
또한, 상기 절연막은 절연 수지 코팅막 또는 양극 산화막인 것을 특징으로 한다.
또한, 상기 절연 수지 코팅막은 에폭시 수지 코팅막인 것을 특징으로 한다.
또한, 상기 메탈 베이스층은 내장형 캐패시터의 기능을 하는 것을 특징으로 한다.
또한, 상기 제2 회로층의 솔더볼 실장용 접속패드에 형성되는 솔더볼을 더 포함하는 것을 특징으로 한다.
본 발명에 따른 다층 인쇄회로기판의 제조방법은, (A) 메탈층에 관통홀을 형성하고 그 표면을 절연처리하는 단계, (B) 상기 절연처리된 메탈층의 일면에 회로패턴을 포함하는 제1 회로층, 타면에 솔더볼 실장용 접속패드를 포함하는 제2 회로층을 형성하는 단계, (C) 상기 제1 회로층 상에 다수의 절연층과 다수의 회로층을 포함하는 복수의 빌드업층을 형성하는 단계, 및 (D) 상기 빌드업층의 최외층에 솔더 레지스트층을 형성하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 관통홀은 레이저 가공 또는 기계 드릴링을 통해 형성되는 것을 특징으로 한다.
또한, 상기 (A) 단계에서 상기 메탈층의 절연 처리는 절연수지를 코팅하거나 양극산화공정에 의해 양극산화막을 형성함으로써 수행되는 것을 특징으로 한다.
또한, 상기 (D) 단계 이후에 상기 솔더 레지스트층에 LDA(Laser direct ablation)에 의해 오픈부를 형성하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명에 따른 다층 인쇄회로기판 및 그 제조방법에 의하면, 메탈 베이스층이 제조공정 중 뿐만 아니라 제조 후에도 빌드업층을 지지함으로써 기판의 휨을 방 지하는 효과를 갖는다.
또한, 전기전도성이 우수한 메탈층이 제공됨으로써 우수한 방열특성을 갖는다.
또한, 메탈층이 빌드업층의 최외층 일면에 형성된 회로패턴을 보호하고, 전기적 절연을 제공함으로써 별도의 PSR공정이 필요 없게 된다.
또한, 메탈 베이스층이 캐패시터로 작용함에 따라 내장형 캐패시터를 포함하는 다층 인쇄회로기판을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 다층 인쇄회로기판 및 그 제조방법을 상세히 설명한다.
도 2는 본 발명의 바람직한 실시예에 따른 다층 인쇄회로기판을 나타낸 도면이다.
본 발명의 바람직한 실시예에 따른 다층 인쇄회로기판은 메탈 베이스층(36), 빌드업층(37) 및 솔더 레지스트층(38)을 포함하여 구성된다.
메탈 베이스층(36)은 층간 연결을 위한 관통홀(31)이 형성되고, 그 표면에 절연막(32)이 형성된 메탈층(30)과 이 메탈층(30)의 일면에 형성된 회로패턴(34)을 포함하는 제1 회로층, 타면에 형성된 솔더볼 실장용 접속패드(35)를 포함하는 제2 회로층을 포함하여 이루어져 있다.
여기서 메탈층(30)은 지지기능 및 방열기능을 수행하기 위한 것으로서, 스테인레스 강, 알루미늄(Al), 니켈(Ni), 마그네슘(Mg), 아연(Zn), 탄탈륨(Ta), 및 이 들의 합금 중 어느 하나로 구성된다.
또한, 절연막(32)은 메탈층(30)의 전기적 절연을 제공하기 위한 것으로서, 절연수지 코팅막 또는 양극산화막인 것이 바람직하다.
한편, 메탈 베이스층(36)은 외부전원과의 연결을 통해 내장형 캐패시터로 사용될 수 있다. 즉, 절연막(32)이 형성된 메탈층(30)이 유전체, 이 유전체의 상/하부에 형성된 회로층이 상/하부 전극으로 작용함으로써, 외부전원과 연결을 통해 내장형 캐패시터로 사용된다.
또한, 솔더볼 실장용 접속패드(35)에는 솔더볼(40)이 부착될 수 있다.
빌드업층(37)은 다수의 절연층과 다수의 회로층을 포함하며, 제1 회로층 위로 형성된다.
솔더 레지스트층(38)은 회로패턴을 보호하고 전기적 절연을 위해 빌드업층(37)의 최외층에 형성된다. 이 솔더 레지스트층(38)에는 다른 전자제품과 연결되는 빌드업층(37)의 최외층에 형성된 접속단자(41)을 노출시키기 위한 오픈부(39)가 형성된다.
도 3은 도 2에 도시된 다층 인쇄회로기판의 제조공정을 나타낸 도면으로서, 이를 참조하여 그 제조공정을 설명하면 다음과 같다.
먼저, 도 3a에 도시된 바와 같이, 메탈층(30)에 양층간 접속을 위한 관통홀(31)을 형성한다.
여기서, 메탈층(30)은 다층 인쇄회로기판의 지지체 기능을 수행하고 방열효율을 개선시키기 위한 것으로서, 스테인레스 강, 알루미늄(Al), 니켈(Ni), 마그네 슘(Mg), 아연(Zn), 탄탈륨(Ta), 및 이들의 합금 중 어느 하나의 금속으로 구성된다. 즉, 이 메탈층(30)의 높은 열전도성 및 높은 강도는 방열성능이 우수한 코어리스 기판의 제조를 가능하게 한다.
또한, 관통홀(31)은 CNC 드릴(Computer Numerical Control drill), CO2 또는 Yag 레이저 드릴 방법에 의해 가공된다.
다음, 도 3b에 도시한 바와 같이, 메탈층(30)의 표면 전체에 절연막(32)을 형성하여 회로층의 형성이 가능하도록 한다.
여기서, 절연막(32)을 형성하는 절연처리공정은 에폭시 등과 같은 절연수지를 코팅하거나 양극 산화(Anodizing) 공정을 이용할 수 있다.
양극 산화 공정에 대해 보다 구체적으로 설명하면, 메탈층(30)을 붕산, 인산, 황산, 크롬산 등의 전해액에 담은 후, 메탈층(30)에 양극을 인가하고 전해액에 음극을 인가함으로써, 메탈층(30)의 표면 전체에 전기적 절연을 수행하는 산화피막층(Al2O4)(즉, 알루미늄 코어에 대한 산화처리를 수행하여 성장시킴)을 성장시킨다.
다음, 도 3c에 도시한 바와 같이, 절연처리된 메탈층(30) 위에 무전해 도금으로 얇은 시드층(seed layer)(33)을 형성한다. 무전해 도금은 비도전성재료의 표면에 화학환원 반응으로 금속을 석출시켜 도전성을 부여하는 표면처리방법으로서, 절연처리된 메탈층(30) 표면상에 전기 분해에 의한 전해 도금을 바로 실시할 수 없기 때문에 먼저 도전성을 부여하기 위해 실시된다.
다음, 도 3d에 도시한 바와 같이, 세미-어디티브(semi-additive) 등의 통상 의 회로패턴 형성 방법을 이용하여 메탈층(30)의 일면에 회로패턴(34)을 포함하는 제1 회로층, 메탈층(30)의 타면에 솔더볼 실장용 접속패드(35)를 포함하는 제2 회로층을 형성하여, 메탈 베이스층(36)을 제조한다.
다음, 도 3e에 도시한 바와 같이, 제1 회로층 상에 다수의 절연층과 다수의 회로층을 포함하는 빌드업층(37)을 적층한다. 여기서, 빌드업층(37)은 통상의 빌드업-방식을 이용하여 적층가능하다.
여기서, 빌드업층(37)은 비아홀을 통해 층간 연결되며, 제1 회로층은 비아홀을 통해 빌드업층(37)의 회로층과 연결된다.
또한, 다수의 절연층은 일반적으로 사용되는 에폭시(epoxy) 수지, 유리 에폭시(glass epoxy) 수지, 알루미나(alumina)를 함유한 에폭시 수지 등으로 이루어질 수 있으며, 이에 한정되는 것은 아니다. 또한, 절연층의 두께는 필요에 따라 다양하게 변경할 수 있으며, 상술한 바와 같이 메탈층(30)이 지지체의 역할을 수행하므로 얇은 두께로 제조가 가능하다.
다음, 도 3f에 도시한 바와 같이, 빌드업층(37)의 상부 최외층에 솔더 레지스트층(38)을 적층하고, 다른 전자부품과의 연결을 위해 빌드업층(37)의 최외층에 형성된 접속단자(41)가 돌출될 수 있도록 오픈부(39)를 형성한다. 여기서, 이 오픈부(39)는 LDA(Laser direct ablation)등과 같은 기계적 가공을 통해 형성가능하다.
한편, 메탈층(30)은 하부 빌드업층(37)의 솔더볼 실장용 접속패드가 노출된 부분을 제외하고, 하부 최외층 회로패턴을 보호하는 솔더 레지스트층의 기능을 수행하게 되므로, 하부에 별도의 PSR공정이 필요 없게 된다.
또한, 제2 회로층의 솔더볼 실장용 접속패드(35)에는 마더보드 또는 전자부품 등과 연결하기 위한 솔더볼(40)이 부착될 수 있다.
이와 같은 제조공정에 의해, 도 2에 도시한 바와 같은 다층 인쇄회로기판이 제조된다.
한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.
도 1은 종래 코어리스 기판을 나타내는 도면;
도 2는 본 발명의 바람직한 실시예에 따른 다층 인쇄회로기판을 나타내는 도면; 및
도 3은 도 2에 도시된 다층 인쇄회로기판을 제조하는 바람직한 실시예에 따른 제조공정을 나타내는 도면이다.
<도면부호의 설명>
30 : 메탈층 32 : 절연막
33 : 시드층 34 : 회로패턴
35 : 솔더볼 실장용 접속패드 37 : 빌드업층
38 : 솔더 레지스트층 40 : 솔더볼

Claims (10)

  1. 관통홀을 가지며, 그 전 표면에 절연막이 형성된 메탈층의 일면에 회로패턴을 포함하는 제1 회로층, 타면에 돌출된 솔더볼 실장용 접속패드를 포함하는 제2 회로층이 형성된 메탈 베이스층;
    상기 제1 회로층 상에 형성된 다수의 절연층과 다수의 회로층을 포함하는 빌드업층; 및
    상기 빌드업층의 최외층에 형성된 솔더 레지스트층
    을 포함하는 것을 특징으로 하는 다층 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 메탈층은 스테인레스 강, 알루미늄(Al), 니켈(Ni), 마그네슘(Mg), 아연(Zn), 탄탈륨(Ta), 및 이들의 합금 중 하나로 구성된 것을 특징으로 하는 다층 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 절연막은 절연 수지 코팅막 또는 양극 산화막인 것을 특징으로 하는 다층 인쇄회로기판.
  4. 청구항 3에 있어서,
    상기 절연 수지 코팅막은 에폭시 수지 코팅막인 것을 특징으로 하는 다층 인쇄회로기판.
  5. 청구항 1에 있어서,
    상기 메탈 베이스층은 내장형 캐패시터의 기능을 하는 것을 특징으로 하는 다층 인쇄회로기판.
  6. 청구항 1에 있어서,
    상기 제2 회로층의 솔더볼 실장용 접속패드에 형성되는 솔더볼을 더 포함하는 것을 특징으로 하는 다층 인쇄회로기판.
  7. (A) 메탈층에 관통홀을 형성하고 그 표면을 절연처리하는 단계;
    (B) 상기 절연처리된 메탈층의 일면에 회로패턴을 포함하는 제1 회로층, 타면에 솔더볼 실장용 접속패드를 포함하는 제2 회로층을 형성하는 단계;
    (C) 상기 제1 회로층 상에 다수의 절연층과 다수의 회로층을 포함하는 빌드업층을 형성하는 단계; 및
    (D) 상기 빌드업층의 최외층에 솔더 레지스트층을 형성하는 단계
    를 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  8. 청구항 7에 있어서,
    상기 관통홀은 레이저 가공 또는 기계 드릴링을 통해 형성되는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  9. 청구항 7에 있어서,
    상기 (A) 단계에서 상기 메탈층의 절연 처리는 절연수지를 코팅하거나 양극산화공정에 의해 양극산화막을 형성함으로써 수행되는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  10. 청구항 7에 있어서,
    상기 (D) 단계 이후에 상기 솔더 레지스트층에 LDA(Laser direct ablation)에 의해 오픈부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
KR1020080025035A 2008-03-18 2008-03-18 다층 인쇄회로기판 및 그 제조방법 KR100969412B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080025035A KR100969412B1 (ko) 2008-03-18 2008-03-18 다층 인쇄회로기판 및 그 제조방법
US12/216,428 US20090236130A1 (en) 2008-03-18 2008-07-03 Multilayered printed circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080025035A KR100969412B1 (ko) 2008-03-18 2008-03-18 다층 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090099835A KR20090099835A (ko) 2009-09-23
KR100969412B1 true KR100969412B1 (ko) 2010-07-14

Family

ID=41087764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080025035A KR100969412B1 (ko) 2008-03-18 2008-03-18 다층 인쇄회로기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US20090236130A1 (ko)
KR (1) KR100969412B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
US7749887B2 (en) * 2007-12-18 2010-07-06 Micron Technology, Inc. Methods of fluxless micro-piercing of solder balls, and resulting devices
BRPI0916944B1 (pt) * 2008-08-19 2020-07-21 Contentarmor Método e aparelho para inserir marca dágua em vídeo codificado
KR101109239B1 (ko) * 2009-10-19 2012-01-30 삼성전기주식회사 방열기판
KR101148226B1 (ko) * 2010-05-24 2012-05-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101118846B1 (ko) * 2010-10-12 2012-03-14 삼성전기주식회사 방열 기판 및 이의 제조 방법
KR101217436B1 (ko) * 2011-05-27 2013-01-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스용 서브스트레이트 및 그 제조 방법
KR101248303B1 (ko) * 2011-05-27 2013-03-27 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR20140134479A (ko) * 2013-05-14 2014-11-24 삼성전기주식회사 인쇄회로기판
US10170403B2 (en) * 2014-12-17 2019-01-01 Kinsus Interconnect Technology Corp. Ameliorated compound carrier board structure of flip-chip chip-scale package
US10957592B2 (en) * 2016-08-31 2021-03-23 Dai Nippon Printing Co., Ltd. Through electrode substrate, method of manufacturing through electrode substrate, and mounting substrate
CN109803481B (zh) * 2017-11-17 2021-07-06 英业达科技有限公司 多层印刷电路板及制作多层印刷电路板的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
KR20070059945A (ko) * 2005-12-07 2007-06-12 신꼬오덴기 고교 가부시키가이샤 배선 기판의 제조 방법 및 전자 부품 실장 구조체의 제조방법
JP2007173775A (ja) 2005-12-20 2007-07-05 Phoenix Precision Technology Corp 回路基板構造及びその製法
JP2007300147A (ja) 2007-08-21 2007-11-15 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384344B1 (en) * 1995-06-19 2002-05-07 Ibiden Co., Ltd Circuit board for mounting electronic parts
WO2004054340A1 (ja) * 2002-12-11 2004-06-24 Dai Nippon Printing Co., Ltd. 多層配線基板およびその製造方法
CN101409239B (zh) * 2003-05-23 2011-10-05 富士通株式会社 布线板制造方法
TWI235019B (en) * 2004-07-27 2005-06-21 Unimicron Technology Corp Process of conductive column and circuit board with conductive column
US7336501B2 (en) * 2006-06-26 2008-02-26 Ibiden Co., Ltd. Wiring board with built-in capacitor
US7936567B2 (en) * 2007-05-07 2011-05-03 Ngk Spark Plug Co., Ltd. Wiring board with built-in component and method for manufacturing the same
KR101009176B1 (ko) * 2008-03-18 2011-01-18 삼성전기주식회사 다층 인쇄회로기판의 제조방법
JP2009231818A (ja) * 2008-03-21 2009-10-08 Ibiden Co Ltd 多層プリント配線板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
KR20070059945A (ko) * 2005-12-07 2007-06-12 신꼬오덴기 고교 가부시키가이샤 배선 기판의 제조 방법 및 전자 부품 실장 구조체의 제조방법
JP2007173775A (ja) 2005-12-20 2007-07-05 Phoenix Precision Technology Corp 回路基板構造及びその製法
JP2007300147A (ja) 2007-08-21 2007-11-15 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法

Also Published As

Publication number Publication date
KR20090099835A (ko) 2009-09-23
US20090236130A1 (en) 2009-09-24

Similar Documents

Publication Publication Date Title
KR100969412B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP5140046B2 (ja) 放熱基板およびその製造方法
KR101018109B1 (ko) 다층 배선 기판 및 그의 제조방법
US8338714B2 (en) Heat-radiating substrate and manufacturing method thereof
KR101095202B1 (ko) 하이브리드형 방열기판 및 그 제조방법
JP2007142403A (ja) プリント基板及びその製造方法
JP5506877B2 (ja) 多層プリント基板及びその製造方法
KR20140020114A (ko) 금속 방열기판 및 그 제조방법
US8315056B2 (en) Heat-radiating substrate and method of manufacturing the same
US20110303437A1 (en) Heat-radiating substrate and method of manufacturing the same
KR20090094983A (ko) 메탈코어 패키지와 이를 포함하는 다층 인쇄회로기판 및 그제조방법
JP4964322B2 (ja) 放熱基板およびその製造方法
KR101046084B1 (ko) 메탈 코어 기판 및 이를 포함하는 다층 인쇄회로 기판과 이들의 제조방법
JP2005109108A (ja) ビルドアッププリント配線板及びその製造方法
KR101765906B1 (ko) 아노다이징을 이용한 회로기판 및 그 제조 방법
KR100917028B1 (ko) 아노다이징을 이용한 금속 기판 및 이의 제조방법
KR20150051440A (ko) 복합 금속 필름 및 이를 이용한 인쇄회로기판의 회로패턴 형성 방법
KR20130089450A (ko) 패키지용 다층기판의 제조방법
JP4466169B2 (ja) 半導体装置用基板の製造方法
US20140034358A1 (en) Electrode pattern and method of manufacturing the same, printed circuit board using electrode pattern and method of manufacturing the same
JP5409480B2 (ja) 配線基板の製造方法
JPH0455558B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee