JP5409480B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP5409480B2
JP5409480B2 JP2010075056A JP2010075056A JP5409480B2 JP 5409480 B2 JP5409480 B2 JP 5409480B2 JP 2010075056 A JP2010075056 A JP 2010075056A JP 2010075056 A JP2010075056 A JP 2010075056A JP 5409480 B2 JP5409480 B2 JP 5409480B2
Authority
JP
Japan
Prior art keywords
plating layer
copper foil
copper plating
hole
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010075056A
Other languages
English (en)
Other versions
JP2011210811A (ja
Inventor
秀明 馬庭
Original Assignee
京セラSlcテクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラSlcテクノロジー株式会社 filed Critical 京セラSlcテクノロジー株式会社
Priority to JP2010075056A priority Critical patent/JP5409480B2/ja
Publication of JP2011210811A publication Critical patent/JP2011210811A/ja
Application granted granted Critical
Publication of JP5409480B2 publication Critical patent/JP5409480B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体素子を搭載するため等に用いられる配線基板の製造方法に関するものである。
従来、半導体集積回路素子等の半導体素子を搭載するための配線基板として、多数のスルーホールを有する絶縁基板の上面に半導体素子を搭載するための搭載部を設けるとともに、絶縁基板の上面からスルーホールを介して下面に導出する複数の配線導体を被着させ、この配線導体の一部を搭載部において半導体素子の電極端子に接続するための半導体素子接続パッドとして配置するとともに絶縁基板の下面において外部電気回路基板と接続するための外部接続パッドとして配置してなる配線基板が知られている。
半導体素子を搭載するための配線基板においては、半導体素子の小型化、高集積化の流れに伴い、配線導体の微細化および高密度化が要求されている。そこで、配線基板における配線導体の微細化、高密度化を実現するための方法として、図4(a)〜(e)および図5(f)〜(j)に示す方法が用いられている。
この方法では、先ず、図4(a)に示すように、ガラスクロスに未硬化の熱硬化性樹脂を含浸させて成るプリプレグ11Pと、銅箔から成るキャリアシート12の一方の主面に極薄銅箔13を剥離可能に積層してなるキャリア付銅箔14とを準備する。プリプレグ11Pの厚みは30〜200μm程度、キャリアシート12の厚みは12〜35μm程度、極薄銅箔13の厚みは1〜5μm程度である。
次に、図4(b)に示すように、プリプレグ11Pの上下面にキャリア付銅箔14を、キャリアシート12が外側となるようにして積み重ねるとともに、これらを上下からプレスおよび加熱してプリプレグ11Pが熱硬化して成る絶縁基板11の上下面にキャリア付銅箔14を積層一体化させる。
次に、図4(c)に示すように、絶縁基板11およびキャリア付銅箔14の積層体の上面から下面にかけてスルーホール用の貫通孔15Aを例えばドリル加工により穿孔する。貫通孔15Aの直径は、50〜300μm程度である。
次に、図4(d)に示すように、絶縁基板11とキャリア付銅箔14との積層体からキャリアシート12を引き剥がして除去することにより上下面に極薄銅箔13が積層されているとともに上面から下面にかけて複数のスルーホール15が形成された絶縁基板11を得る。
次に、図4(e)に示すように、スルーホール15の内壁および極薄銅箔13の表面に無電解銅めっき層16を被着させる。無電解銅めっき層16の厚みは、0.5〜3.0μm程度である。
次に、図5(f)に示すように、上下面の無電解銅めっき層16の表面に、表層配線導体のパターンに対応する開口を有するめっきレジスト層Rを被着形成する。めっきレジスト層Rの厚みは、15〜50μm程度である。
次に、図5(g)に示すように、めっきレジスト層Rから露出する無電解銅めっき層16の表面に電解銅めっき層18を被着させる。電解銅めっき層18の厚みは10〜30μm程度である。
次に、図5(h)に示すように、めっきレジスト層Rを剥離して除去する。
次に、図5(i)に示すように、電解銅めっき層18から露出する無電解銅めっき層16およびその下の極薄銅箔13をエッチング除去することにより、スルーホール15内に無電解銅めっき層16および電解銅めっき層18から成る貫通導体19を形成するとともに、上下面に極薄銅箔13および無電解銅めっき層16および電解銅めっき層18から成る表層配線導体20を形成する。
そして最後に、図5(j)に示すように、スルーホール15の内部および絶縁基板11の上下面に、スルーホール15内部を充填するとともに上下面の表層配線導体20を部分的に露出させるソルダーレジスト層21を形成することにより配線基板を完成させる。
しかしながら、この従来の配線基板の製造方法によると、貫通導体19および表層配線導体20を形成するために、電解銅めっき層18から露出する無電解銅めっき層16およびその下の極薄銅箔13の両方をエッチング除去する必要がある。これらの無電解銅めっき層16および極薄銅箔13は、両方を合わせると、その厚みが1.5〜8.0μmとなってしまうので、その分、エッチングに長時間を要するとともに表層配線導体20に対するサイドエッチングも大きくなるので表層配線導体20の更なる微細化が困難であった。また、キャリアシート12を除去してから無電解銅めっき層16を被着するまでの工程において、極薄銅箔13の表面が保護されない状態となるので極薄銅箔13の表面に傷や異物が付きやすく、それらの傷や異物に起因して表層配線導体20に断線やショートが発生しやすかった。
特開2006−278774号公報
本発明の課題は、配線導体の更なる微細化が可能であるとともに、配線導体における断線やショートの発生が少ない配線基板の製造方法を提供することにある。
本発明の配線基板の製造方法は、絶縁基板を貫通するスルーホール内に貫通導体が被着されているとともに、前記絶縁基板の上下面に表層配線導体が被着されて成る配線基板の製造方法であって、以下の(1)〜(6)の工程を順次行なうことを特徴とするものである。
(1)キャリアシートの一方の主面に極薄銅箔が剥離可能に保持されたキャリア付銅箔を、前記キャリアシートを外側にして前記スルーホール形成前の絶縁基板の上下面に積層する工程
(2)積層された前記キャリア付銅箔および前記絶縁基板を貫通する前記スルーホール用の貫通孔を形成する工程
(3)前記貫通孔内および前記キャリアシートの表面に厚みが0.5〜3.0μmの無電解銅めっき層のみを被着させる工程
(4)前記無電解銅めっきのみが被着された前記極薄銅箔上から前記キャリアシートを剥離除去する工程
(5)前記スルーホール内の前記無電解銅めっき層および前記上下面の前記極薄銅箔の表面に電解銅めっき層を前記貫通導体および前記表層配線導体に対応するパターンに被着させる工程
(6)前記電解銅めっき層から露出する前記極薄銅箔をエッチング除去して、前記スルーホールの内部に前記無電解銅めっき層および前記電解銅めっき層から成る前記貫通導体を形成するとともに前記絶縁基板の上下面に前記極薄銅箔および前記電解銅めっき層から成る前記表層配線導体を形成する工程
本発明の配線基板の製造方法によれば、キャリアシートを付けたままの状態でスルーホール用の貫通孔の形成と無電解銅めっき層の被着とを行い、次にキャリアシートを除去した後に電解銅めっき層を被着させるようにしたことから、絶縁基板の上下面に積層された極薄銅箔の表面には無電解銅めっき層が被着されず電解銅めっき層が直接被着される。したがって、貫通導体および表層配線導体を形成するためのエッチングにおいては、電解銅めっき層から露出する極薄銅箔の除去に必要な時間だけエッチングすればよいのでエッチングの時間を短縮できるとともに、その分、表層配線導体に対するサイドエッチングも小さくなるので表層配線導体の更なる微細化が可能となる。また、無電解銅めっき層が被着されるまでは極薄銅箔の表面がキャリアシートにより保護されているので、その分、極薄銅箔に傷や異物が付く危険性が減り、表層配線導体における断線やショートの発生を抑制することができる。
図1は、本発明により製造される配線基板の一例を示す概略断面図である。 (a)〜(e)は、図1に示した配線基板を本発明の製造方法により製造する実施形態の一例を説明するための工程毎の概略断面図である。 (f)〜(j)は、図1に示した配線基板を本発明の製造方法により製造する実施形態の一例を説明するための工程毎の概略断面図である。 (a)〜(e)は、従来の配線基板の製造方法を説明するための工程毎の概略断面図である。 (f)〜(j)は、従来の配線基板の製造方法を説明するための工程毎の概略断面図である。
次に、本発明の配線基板の製造方法における実施形態の一例について図1〜図3を基にして説明する。
図1は、本例の製造方法により製造される配線基板を示す概略断面図であり、1は絶縁基板、2はスルーホール、3は貫通導体、4は表層配線導体、5はソルダーレジスト層である。
絶縁基板1は、例えばガラスクロス基材にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて熱硬化させた厚みが30〜200μm程度の電気絶縁材料から成り、その上面中央部に半導体素子Sが搭載される搭載部1aを有するとともに、搭載部1aを含む上面から下面にかけて直径が50〜300μm程度の複数のスルーホール2が形成されている。
絶縁基板1におけるスルーホール2の内面および上下面には貫通導体3および表層配線導体4が被着されている。表層配線導体4は、絶縁基板1上面の搭載部1a外周部に半導体素子Sの電極端子Tが接続される半導体素子接続パッド4aを有しているとともに絶縁基板1下面に外部電気回路基板の配線導体に接続される外部接続パッド4bを有している。そして絶縁基板1の上下面に被着された表層配線導体4同士が貫通導体3により互いに電気的に接続されている。なお貫通導体3は、無電解銅めっき層7とその上の電解銅めっき層8とから形成されている。また表層配線導体4は、極薄銅箔6とその上の電解銅めっき層8とから形成されている。
さらに絶縁基板1におけるスルーホール2の内部および上下面にはソルダーレジスト層5が、スルーホール2内を充填するとともに上下面の表層配線導体4における半導体素子接続パッド4aおよび外部接続パッド4bを露出させるようにして被着されている。このソルダーレジスト層5は、貫通導体3および表層配線導体4を保護するためのものである。
次に、上述した配線基板を本例の製造方法により製造する方法について図2および図3を基にして説明する。
まず、図2(a)に示すように、ガラスクロスに未硬化の熱硬化性樹脂を含浸させて成るプリプレグ1Pと、銅箔から成るキャリアシート9の一方の主面に極薄銅箔6を剥離可能に積層してなるキャリア付銅箔10とを準備する。プリプレグ1Pの厚みは30〜300μm程度、キャリアシート9の厚みは12〜35μm程度、極薄銅箔6の厚みは1〜5μm程度である。
次に、図2(b)に示すように、プリプレグ1Pの上下面にキャリア付銅箔10を、キャリアシート9が外側となるようにして積み重ねるとともに、これらを上下からプレスおよび加熱してプリプレグ1Pが熱硬化して成る絶縁基板1の上下面にキャリア付銅箔10を積層一体化させる。
次に、図2(c)に示すように、絶縁基板1およびキャリア付銅箔10の積層体の上面から下面にかけてスルーホール2用の貫通孔2Aを例えばドリル加工により穿孔する。貫通孔2Aの直径は、30〜300μm程度である。なお、貫通孔2Aはレーザ加工により穿孔されてもよい。
次に、図2(d)に示すように、貫通孔2Aの内壁およびキャリアシート9の表面に無電解銅めっき層7を被着させる。無電解銅めっき層7の厚みは、0.5〜3.0μm程度である。このとき、極薄銅箔6の表面はキャリアシート9で覆われているので、極薄銅箔6のキャリアシートで覆われた表面には無電解銅めっき層7が被着されることはない。また、無電解銅めっき層7が被着されるまでは極薄銅箔6の表面がキャリアシート9により保護されているので、その分、極薄銅箔6に傷や異物が付く危険性が減り、後述するように、表層配線導体4における断線やショートの発生を抑制することができる。
次に、図2(e)に示すように、絶縁基板1とキャリア付銅箔10との積層体からキャリアシート9を引き剥がして除去する。これにより上下面に極薄銅箔6が積層されているとともにスルーホール2内に無電解銅めっき層7が被着された絶縁基板1を得る。
次に、図3(f)に示すように、上下面の極薄銅箔6の表面に、表層配線導体4のパターンに対応する開口を有するめっきレジスト層Rを被着形成する。めっきレジスト層Rの厚みは、15〜50μm程度である。
次に、図3(g)に示すように、めっきレジスト層Rから露出する極薄銅箔6の表面および無電解銅めっき層6の表面に電解銅めっき層8を被着させる。電解銅めっき層8の厚みは10〜30μm程度である。
次に、図3(h)に示すように、めっきレジスト層Rを剥離して除去する。
次に、図3(i)に示すように、電解銅めっき層8から露出する極薄銅箔6をエッチング除去することにより、スルーホール2内に無電解銅めっき層7および電解銅めっき層8から成る貫通導体3を形成するとともに、絶縁基板1の上下面に極薄銅箔6および電解銅めっき層8から成る表層配線導体4を形成する。このとき、電解銅めっき層8から露出する極薄銅箔6の除去に必要な時間だけエッチングを行なえばよいので、貫通導体3および表層配線導体4を形成するためのエッチング時間を短縮することができるとともに、表層配線導体4に対するサイドエッチングも小さくなるので、表層配線導体4の更なる微細化が可能となる。また、前述したように、無電解銅めっき層7が被着されるまでは極薄銅箔6の表面がキャリアシート9により保護されており、極薄銅箔6に傷や異物が付く危険性が少ないことから、そのような傷や異物に起因する表層配線導体4の断線やショートの発生を有効に抑制することができる。
そして最後に、図3(j)に示すように、スルーホール2の内部および絶縁基板1の上下面に、スルーホール2内部を充填するとともに上下面の表層配線導体4を部分的に露出させるソルダーレジスト層5を形成することにより本例による配線基板が完成する。
1 絶縁基板
2 スルーホール
3 貫通導体
4 表層配線導体
6 極薄銅箔
7 無電解銅めっき層
8 電解銅めっき層
9 キャリアシート
10 キャリア付銅箔

Claims (1)

  1. 絶縁基板を貫通するスルーホール内に貫通導体が被着されているとともに、前記絶縁基板の上下面に表層配線導体が被着されて成る配線基板の製造方法であって、以下の(1)〜(6)の工程を順次行なうことを特徴とする配線基板の製造方法。
    (1)キャリアシートの一方の主面に極薄銅箔が剥離可能に保持されたキャリア付銅箔を、前記キャリアシートを外側にして前記スルーホール形成前の絶縁基板の上下面に積層する工程
    (2)積層された前記キャリア付銅箔および前記絶縁基板を貫通する前記スルーホール用の貫通孔を形成する工程
    (3)前記貫通孔内および前記キャリアシートの表面に厚みが0.5〜3.0μmの無電解銅めっき層のみを被着させる工程
    (4)前記無電解銅めっきのみが被着された前記極薄銅箔上から前記キャリアシートを剥離除去する工程
    (5)前記スルーホール内の前記無電解銅めっき層および前記上下面の前記極薄銅箔の表面に電解銅めっき層を前記貫通導体および前記表層配線導体に対応するパターンに被着させる工程
    (6)前記電解銅めっき層から露出する前記極薄銅箔をエッチング除去して、前記スルーホールの内部に前記無電解銅めっき層および前記電解銅めっき層から成る前記貫通導体を形成するとともに前記絶縁基板の上下面に前記極薄銅箔および前記電解銅めっき層から成る前記表層配線導体を形成する工程
JP2010075056A 2010-03-29 2010-03-29 配線基板の製造方法 Active JP5409480B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010075056A JP5409480B2 (ja) 2010-03-29 2010-03-29 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010075056A JP5409480B2 (ja) 2010-03-29 2010-03-29 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2011210811A JP2011210811A (ja) 2011-10-20
JP5409480B2 true JP5409480B2 (ja) 2014-02-05

Family

ID=44941590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010075056A Active JP5409480B2 (ja) 2010-03-29 2010-03-29 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP5409480B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW469758B (en) * 1999-05-06 2001-12-21 Mitsui Mining & Amp Smelting C Manufacturing method of double-sided printed circuit board and multi-layered printed circuit board with more than three layers
JP2003158371A (ja) * 2001-11-21 2003-05-30 Matsushita Electric Ind Co Ltd 回路基板およびその製造方法
JP2003168868A (ja) * 2001-12-03 2003-06-13 Nippon Avionics Co Ltd プリント配線板の製造方法
JP2004087697A (ja) * 2002-08-26 2004-03-18 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4300870B2 (ja) * 2003-05-08 2009-07-22 日立化成工業株式会社 プリント配線板の製造方法

Also Published As

Publication number Publication date
JP2011210811A (ja) 2011-10-20

Similar Documents

Publication Publication Date Title
KR101067031B1 (ko) 인쇄회로기판 및 그 제조방법
US7768116B2 (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
JP2017143254A (ja) 積層埋込キャパシタを有する配線基板及びその製造方法
KR20120137175A (ko) 인쇄회로기판 및 그의 제조 방법
US20140332253A1 (en) Carrier substrate and manufacturing method thereof
JP2017017307A (ja) プリント回路基板及びプリント回路基板の製造方法
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
TW201446100A (zh) 具有內埋元件的電路板及其製作方法
US10674608B2 (en) Printed circuit board and manufacturing method thereof
JP5555368B1 (ja) 配線基板の製造方法
JP2014027250A (ja) 積層型コアレス基板及びその製造方法
JP6084283B2 (ja) 部品内蔵基板及びその製造方法
KR20140098675A (ko) 배선 기판 및 그 제조 방법
JP2014022715A (ja) コアレス基板及びその製造方法
JP5409480B2 (ja) 配線基板の製造方法
JP5860303B2 (ja) 配線基板およびその製造方法
JP2014222733A (ja) プリント配線板およびその製造方法
KR101108816B1 (ko) 다층 인쇄회로기판 및 이의 제조방법
JP2012099586A (ja) 配線基板およびその製造方法
JP2015070105A (ja) 配線基板の製造方法
JP4580752B2 (ja) 半導体装置の製造方法
JP2013045959A (ja) 配線基板の製造方法
JP2012160558A (ja) 配線基板の製造方法
JP2013045960A (ja) 配線基板およびその製造方法
JP2018060925A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130815

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131105

R150 Certificate of patent or registration of utility model

Ref document number: 5409480

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350