JP2014027250A - 積層型コアレス基板及びその製造方法 - Google Patents

Abstract

【課題】本発明は、積層型コアレス基板及びその製造方法に関する。
【解決手段】本発明による積層型コアレス基板の製造方法は、（Ａ）絶縁板の一面または両面に少なくとも一つの銅箔を備えたキャリア基板を準備する段階と、（Ｂ）前記キャリア基板の一面または両面にコアレスプリント回路前駆体を形成する段階と、（Ｃ）前記キャリア基板を分離する段階と、（Ｄ）前記コアレスプリント回路前駆体に対して研磨切削工程を行う段階と、（Ｅ）前記コアレスプリント回路前駆体の平坦な外部面に、他の回路層と他のピラーを順次に含む他の絶縁層を多数積層する段階と、を含む。
【選択図】図２ｈ

Description

本発明は、積層型コアレス基板及びその製造方法に関する。

通常、プリント回路基板は、各種熱硬化性合成樹脂からなるボードの一面または両面に銅箔で配線した後、ボード上にＩＣまたは電子部品を配置固定し、これらの間の電気的配線を具現して絶縁体でコーティングしたものである。

最近、電子産業の発達に伴い、電子部品の高機能化、軽薄短小化に対する要求が急増しており、これにより、このような電子部品が搭載されるプリント回路基板も高密度配線化及び薄板化が求められている。

特に、プリント回路基板の薄板化に応えるべく、コア基板を除去して全体的な厚さを減らし、信号処理時間を短縮することができるコアレス基板が注目されている。コアレス基板の場合、コア基板を用いないため、製造工程中に支持体の機能を遂行することができるキャリア部材が必要である。キャリア部材の両面に、通常の基板製造方法に従って回路層及び絶縁層を含むビルドアップ層を形成した後、キャリア部材を除去することにより、上部基板と下部基板とに分離されてコアレス基板が完成される。

従来のコアレス基板の製造方法は、韓国公開特許公報第２０１０‐００４３５４７号（２０１０年４月２９日公開）に記載されたように、各ビルドアップ層の電気的連結のためのビアを備えており、このようなビアを形成するための前段階として、絶縁層に開口部を形成するためにＬＤＡ（Ｌａｓｅｒ Ｄｉｒｅｃｔ Ａｂｌａｔｉｏｎ）法を遂行している。

しかし、このようなＬＤＡ法は、レーザスポットサイズの制限により、開口部のサイズが大きい場合には加工時間が長くなるという問題点があった。

また、従来のコアレス基板の製造方法は、複数回のレーザ加工を行わなければならないため、工程が複雑で、コストが増加するという問題点があった。

上記の問題点を解消するために、本発明の目的は、ドライフィルムを用いたパターニング工程により電気的連結のためのピラーを形成した絶縁層を多数積層した積層型コアレス基板を提供することにある。

上記の問題点を解消するために、本発明の他の目的は、電気的連結のためのピラーを含む絶縁層を多数積層した積層型コアレス基板の製造方法を提供することにある。

本発明の一実施例による積層型コアレス基板は、少なくとも一つの第１ピラーを含む第１絶縁層と、前記第１絶縁層の両面方向に、少なくとも一つの回路層及び前記回路層に連結された少なくとも一つの他のピラーをそれぞれ含んで積層された多数の絶縁層と、前記多数の絶縁層のうち最外部絶縁層に備えられたピラーに接し、前記最外部絶縁層の外部面に備えられた多数の最外部回路層と、を含み、前記第１絶縁層の両面方向にそれぞれ形成された前記回路層と他のピラーは、前記第１絶縁層を基準として互いに対称に備えられる。

本発明の一実施例による積層型コアレス基板において、前記回路層と他のピラーは前記第１絶縁層の第１ピラーを基準として両面方向にそれぞれ順次に積層され、前記第１ピラーを基準として互いに対称に備えられる。

本発明の一実施例による積層型コアレス基板において、前記最外部回路層には第１表面処理膜または第２表面処理膜が形成される。

本発明の一実施例による積層型コアレス基板において、前記第１表面処理膜は、ＳＲ（Ｓｏｌｄｅｒ Ｒｅｓｉｓｔ）に代えて、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）処理膜、ブラックオキサイド膜、及びブラウンオキサイド膜のうち何れか一つに形成される。

本発明の一実施例による積層型コアレス基板において、前記第２表面処理膜は、金メッキ膜、電解金メッキ膜、無電解金メッキ膜、及び無電解ニッケル／金メッキ（ＥＮＩＧ：Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）膜のうち何れか一つに形成される。

また、本発明の他の実施例による積層型コアレス基板の製造方法は、（Ａ）絶縁板の一面または両面に少なくとも一つの銅箔を備えたキャリア基板を準備する段階と、（Ｂ）前記キャリア基板の一面または両面にコアレスプリント回路前駆体を形成する段階と、（Ｃ）前記キャリア基板を分離する段階と、（Ｄ）前記コアレスプリント回路前駆体に対して研磨切削工程を行う段階と、（Ｅ）前記コアレスプリント回路前駆体の外部面に、他の回路層と他のピラーを順次に含む他の絶縁層を多数積層する段階と、を含む。

本発明の他の実施例による積層型コアレス基板の製造方法は、（Ｆ）前記他の絶縁層のうち最外部絶縁層に最外部回路層を形成する段階と、（Ｇ）前記最外部回路層に第１表面処理膜または第２表面処理膜を形成する段階と、をさらに含む。

本発明の他の実施例による積層型コアレス基板の製造方法において、前記第１表面処理膜は、ＳＲ（Ｓｏｌｄｅｒ Ｒｅｓｉｓｔ）に代えて、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）処理膜、ブラックオキサイド膜、及びブラウンオキサイド膜のうち何れか一つに形成され、前記第２表面処理膜は、金メッキ膜、電解金メッキ膜、無電解金メッキ膜、及び無電解ニッケル／金メッキ（ＥＮＩＧ：Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）膜のうち何れか一つに形成される。

本発明の他の実施例による積層型コアレス基板の製造方法において、前記（Ｂ）段階は、（Ｂ‐１）前記キャリア基板の一面または両面に備えられた第１ドライフィルムパターンに銅を充填し、多数の第１ピラーを形成する段階と、（Ｂ‐２）前記第１ドライフィルムパターンを剥離する段階と、（Ｂ‐３）前記キャリア基板の一面または両面に前記第１ピラーを埋め込む第１絶縁層を形成する段階と、（Ｂ‐４）前記第１ピラーを露出するために、前記第１絶縁層に対して研磨切削工程を行う段階と、（Ｂ‐５）前記第１ピラーを露出した前記第１絶縁層の外部面に第１回路層形成用ドライフィルムパターンを形成する段階と、（Ｂ‐６）前記第１回路層形成用ドライフィルムパターンに銅を充填して剥離し、第１回路層を形成する段階と、（Ｂ‐７）前記第１回路層を備えた第１絶縁層の外部面に第２ドライフィルムパターンを形成する段階と、（Ｂ‐８）前記第２ドライフィルムパターンに銅を充填して剥離し、前記第１回路層に連結された第２ピラーを形成する段階と、（Ｂ‐９）前記第２ピラーを埋め込む第２絶縁層を形成する段階と、を含む。

本発明の他の実施例による積層型コアレス基板の製造方法において、前記（Ｂ‐１）段階、前記（Ｂ‐６）段階、及び前記（Ｂ‐８）段階は、ＣＶＤ、ＰＶＤ、サブトラクティブ法、無電解銅メッキまたは電解銅メッキを用いるアディティブ法、ＳＡＰ及びＭＳＡＰのうち何れか一つの方法で前記銅を充填する。

本発明の他の実施例による積層型コアレス基板の製造方法において、前記（Ｂ‐１）段階、前記（Ｂ‐６）段階、及び前記（Ｂ‐８）段階は、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）を用いて前記銅を充填する。

本発明の他の実施例による積層型コアレス基板の製造方法は、前記（Ｃ）段階において、前記キャリア基板は、絶縁板と、前記絶縁板の一面または両面に積層された少なくとも二つの銅箔と、前記銅箔の間に備えられた離型層と、を含み、前記離型層を用いて、前記キャリア基板をルーティングして分離する。

本発明の他の実施例による積層型コアレス基板の製造方法において、前記（Ｄ）段階は、ベルトサンダー（Ｂｅｌｔ‐ｓａｎｄｅｒ）、エンドミル（ｅｎｄ‐ｍｉｌｌ）、セラミックバフ（ｃｅｒａｍｉｃ ｂｕｆｆ）、及びＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）のうち何れか一つを用いて行われる。

本発明の他の実施例による積層型コアレス基板の製造方法において、前記（Ｅ）段階は、（Ｅ‐１）前記平坦な外部面に前記他の回路層を形成する段階と、（Ｅ‐２）前記他の回路層が備えられた前記平坦な外部面に他のピラー形成用ドライフィルムパターンを形成する段階と、（Ｅ‐３）前記他のピラー形成用ドライフィルムパターンに銅を充填し、前記他の回路層に連結された前記他のピラーを形成する段階と、（Ｅ‐４）前記他のピラー形成用ドライフィルムパターンを剥離する段階と、（Ｅ‐５）前記他のピラーを埋め込む前記他の絶縁層を積層する段階と、（Ｅ‐６）前記他のピラーを露出するために前記他の絶縁層を研磨切削する段階と、を含み、前記（Ｅ‐１）段階から（Ｅ‐６）段階を繰り返して行う。

以上説明したように、本発明による積層型コアレス基板によると、多数の絶縁層が積層された構造及び積層された絶縁層の電気的連結のための多数のピラーが容易に具現され、製造コストを低減し、回路の集積度を向上させることができる効果がある。

本発明による積層型コアレス基板の製造方法によると、キャリア基板とドライフィルムパターンを用いて多数のピラーにより電気的に連結される回路層を積層したコアレス基板を容易に製造し、従来、レーザを用いてビアを形成することで発生する加工時間と製造コストの問題点を解消することができる効果がある。

本発明による積層型コアレス基板の製造方法によると、キャリア基板とドライフィルムパターンを用いて、リードタイム（Ｌｅａｄ ｔｉｍｅ）を短縮し、積層型コアレス基板の生産性を向上させることができる効果がある。

本発明による積層型コアレス基板の製造方法によると、積層型コアレス基板の電気的性能（Ｅｌｅｃｔｒｉｃａｌ ｐｅｒｆｏｒｍａｎｃｅ）を向上させることができる効果がある。

本発明による積層型コアレス基板の製造方法によると、キャリア基板とドライフィルムパターンを用いて、歪み（ｗａｒｐａｇｅ）が発生することなく積層型コアレス基板を大量生産することができる効果がある。

本発明の目的、特定の利点及び新規の特徴は添付図面に係る以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ相違する図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、「一面」、「他面」、「第１」、「第２」などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。以下、本発明を説明するにあたり、本発明の要旨を不明瞭にする可能性がある係る公知技術についての詳細な説明は省略する。

以下、添付図面を参照して本発明の好ましい実施例を詳細に説明する。図１は本発明の第１実施例による積層型コアレス基板の断面図である。ここで、本発明の第１実施例による積層型コアレス基板は、例として、四つの絶縁層と五つの回路層を有する積層型コアレス基板に具現して説明する。勿論、五つ以上の回路層を有する多層構造のコアレス基板に適用されることもできる。

本発明の第１実施例による積層型コアレス基板は、第１絶縁層１２０と、上部第２絶縁層１４０と、上部第３絶縁層１７０と、下部第２絶縁層１６０と、を備えており、第１絶縁層１２０を基準として、上部第１回路層４０と上部第２回路層６０がそれぞれ下部第３回路層７０と最下部回路層８０に対向して対称的に備えられる。

このような第１実施例による積層型コアレス基板は、最下部回路層８０から最上部回路層９０までそれぞれの回路層を電気的に連結する多数のピラー（ｐｉｌｌａｒ）７２、２２、４２、６２）を含み、最下部回路層８０または最上部回路層９０の酸化防止及び半田付けを向上させるためにＳＲ（Ｓｏｌｄｅｒ Ｒｅｓｉｓｔ）に代えて最下部回路層８０または最上部回路層９０を覆う第１表面処理膜９１を形成する。

また、第１実施例による積層型コアレス基板は、最下部回路層８０または最上部回路層９０に対する電気伝導度を高めて外部素子との接続信頼性を向上させるために、最下部回路層８０の一部または最上部回路層９０の一部に電気伝導性が高い金属材質からなる第２表面処理膜９２をさらに形成することもできる。

これにより、第１実施例による積層型コアレス基板は、回路層を備えず第１ピラー２２のみを備えた第１絶縁層１２０のような少なくとも一つの絶縁層を含むことができる。このような第１絶縁層１２０はコア（ｃｏｒｅ）のような機能を果たし、第１絶縁層１２０を基準として上、下方向に多数の回路層とピラーが対称的に備えられることができる。

具体的に、多数の回路層４０、６０、７０、８０、９０またはピラー２２、４２、６２、７２はドライフィルムパターンを用いて、例えば、ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）のようなＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、サブトラクティブ（Ｓｕｂｔｒａｃｔｉｖｅ）法、無電解銅メッキまたは電解銅メッキを用いるアディティブ（Ａｄｄｉｔｉｖｅ）法、ＳＡＰ（Ｓｅｍｉ‐Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）及びＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ‐Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）などの方法を用いて形成することができる。

第１表面処理膜９１は、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）処理膜、ブラックオキサイド膜、及びブラウンオキサイド膜のうち何れか一つの膜に形成されることができる。特に、ＯＳＰ処理膜は、有機溶剤型と水溶性に区分され、有機溶剤型はロールコーティング（Ｒｏｌｌ ｃｏａｔｉｎｇ）、スプレーコーティング（Ｓｐｒａｙ ｃｏａｔｉｎｇ）などを用いて最下部回路層８０または最上部回路層９０の表面に形成されることができ、水溶性はディッピング（Ｄｉｐｐｉｎｇ）法を用いて形成されることができる。

また、第２表面処理膜９２は、電気伝導性が高い金属材質の膜に形成されることができ、例えば、金メッキ膜、電解金メッキ膜、無電解金メッキ膜、または無電解ニッケル／金メッキ（ＥＮＩＧ：Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）膜に形成されることができる。

特に、無電解ニッケル／金メッキ（ＥＮＩＧ）膜は無電解メッキ工程でニッケルをメッキした後、置換型金（Ｉｍｅｒｓｉｏｎ ｇｏｌｄ）をメッキして形成することができ、耐熱性及び半田付け性に優れるという利点がある。

このような第１表面処理膜９１と第２表面処理膜９２は前記例に限定されず、ＨＡＳＬ（Ｈｏｔ Ａｉｒ Ｓｏｌｄｅｒ Ｌｅｖｅｌｉｎｇ）またはその他の全てのメッキ膜を含むことができる。

このような本発明の第１実施例による積層型コアレス基板によると、多数の絶縁層が積層された構造及び積層された絶縁層を電気的に連結するための多数のピラーをキャリアとドライフィルムを用いて容易に具現することができる。

従って、従来、レーザを用いて形成されたビアに代えて、電気的連結のためのピラーを容易に形成することができるため、本発明の第１実施例による積層型コアレス基板は製造コストを低減し、回路の集積度を向上させることができる。

以下、本発明の第１実施例による積層型コアレス基板の製造方法について図２ａから図２ｌを参照して説明する。図２ａから図２ｌは本発明の第１実施例による積層型コアレス基板の製造方法を順に図示した工程図である。

図２ａに図示されたように、本発明の第１実施例による積層型コアレス基板の製造方法は先ずキャリア基板１０を準備する。

キャリア基板１０は、例えば、絶縁板１１の一面または両面に２つの銅箔が積層された構造であって、製造過程のコアレス基板を支持する役割を果たす。ここで、キャリア基板１０が絶縁板１１の両面に２つの銅箔が備えられた形態を有すると説明したが、これに限定されず、絶縁板１１の両面にそれぞれ２つ以上の銅箔が異なる厚さを有して備えられることもできる。

具体的に、キャリア基板１０の絶縁板１１は樹脂材質からなり、例えば、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸されたプリプレグが用いられることができる。

このような絶縁板１１は、絶縁板１１の上部面に第１上部銅箔１２‐１及び第２上部銅箔１２‐２が備えられ、絶縁板１１の下部面に第１下部銅箔１３‐１及び第２下部銅箔１３‐２が備えられる。

選択的に、第１上部銅箔１２‐１と第２上部銅箔１２‐２との間、または第１下部銅箔１３‐１と第２下部銅箔１３‐２との間に離型層（ｒｅｌｅａｓｅ ｌａｙｅｒ）を備え、後続工程でキャリア基板１０の分離を容易にすることもできる。

例えば、離型層は、フッ素系、シリコーン系、ポリエチレンテレフタレート、ポリメチルペンテン及びこれらの組み合わせからなる群から選択される高分子材質の粘着物質からなることができるが、特にこれに限定されるものではない。

このようなキャリア基板１０を準備した後、図２ｂに図示されたように、キャリア基板１０の両面に多数の開口部２１、３１を有する第１ドライフィルムパターン２０’、３０’を形成する。

具体的に、第１ドライフィルムパターン２０’、３０’を形成する過程について説明すると、ラミネーター（ｌａｍｉｎａｔｏｒ）を用いて、キャリア基板１０の両面にドライフィルムをラミネートする。

その後、ドライフィルムを光に露出させる露光工程によりドライフィルムを選択的に硬化させ、現像液で硬化されていない部分のみを溶解させて、図２ｂに図示されたように、上部開口部２１を有する第１上部ドライフィルムパターン２０’及び下部開口部３１を有する第１下部ドライフィルムパターン３０’にパターニングされることができる。

多数の開口部２１、３１を有する第１ドライフィルムパターン２０’、３０’を形成した後、例えば、ＣＶＤ、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）のようなＰＶＤ、サブトラクティブ法、無電解銅メッキまたは電解銅メッキを用いるアディティブ法、ＳＡＰ及びＭＳＡＰなどの方法を用いて、上部開口部２１と下部開口部３１に銅を充填し、第１ピラー２２と第１ダミーピラー３２を形成する。

その後、第１ドライフィルムパターン２０’、３０’は剥離液による剥離によって除去され、図２ｃに図示されたように、キャリア基板１０の上、下面に第１ピラー２２と第１ダミーピラー３２を多数備える。ここで、第１ドライフィルムパターン２０’、３０’を除去するための剥離液にはアルカリ金属水酸化物などが含まれることができる。

キャリア基板１０の上、下面に第１ピラー２２と第１ダミーピラー３２を多数備えた後、図２ｄに図示されたように、第１ピラー２２と第１ダミーピラー３２をそれぞれ埋め込む第１絶縁層１２０と第１ダミー絶縁層１３０を形成する。

第１絶縁層１２０と第１ダミー絶縁層１３０は、例えば、ラミネーター（ｌａｍｉｎａｔｏｒ）を用いて未硬化フィルム形態の絶縁フィルムをそれぞれ第１ピラー２２と第１ダミーピラー３２に圧着することで形成することができる。

この際、圧着過程の損傷を防止するために、第１絶縁層１２０と第１ダミー絶縁層１３０は、第１ピラー２２と第１ダミーピラー３２それぞれの高さより厚い厚さを有するように形成されることが好ましい。

その後、第１絶縁層１２０と第１ダミー絶縁層１３０それぞれに対して研磨切削工程を施し、第１ピラー２２と第１ダミーピラー３２それぞれの面を露出させる。

ここで、第１絶縁層１２０と第１ダミー絶縁層１３０それぞれに対する研磨切削工程は、例えば、ベルトサンダー（Ｂｅｌｔ‐ｓａｎｄｅｒ）、エンドミル（ｅｎｄ‐ｍｉｌｌ）、またはセラミックバフ（ｃｅｒａｍｉｃ ｂｕｆｆ）を用いたり、またはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理などを用いて行われることができる。

このような研磨切削工程を経て第１ピラー２２と第１ダミーピラー３２それぞれの面を露出させると共に、第１絶縁層１２０と第１ダミー絶縁層１３０の外部面が平坦化されることができる。

第１ピラー２２と第１ダミーピラー３２それぞれの面を露出させた後、露出した第１ピラー２２と第１ダミーピラー３２それぞれに、第１回路層４０及び第１ダミー回路層５０を形成する。

例えば、第１回路層４０及び第１ダミー回路層５０を形成する過程は、第１ピラー２２と第１ダミーピラー３２を形成する過程と同様に、ドライフィルムパターンに、ＣＶＤ、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）のようなＰＶＤ、サブトラクティブ法、無電解銅メッキまたは電解銅メッキを用いるアディティブ法、ＳＡＰ及びＭＳＡＰなどの方法のうち何れか一つの方法を用いて銅を充填して行うことができる。

その後、図２ｅに図示されたように、第１回路層４０が備えられた第１絶縁層１２０の上部面及び第１ダミー回路層５０が備えられた第１ダミー絶縁層１３０の下部面にそれぞれ第２上部ドライフィルムパターン６０’及び第２下部ドライフィルムパターン７０’を形成する。

ここで、第２上部ドライフィルムパターン６０’及び第２下部ドライフィルムパターン７０’はそれぞれ第２ピラー４２及び第２ダミーピラー５２を形成するための開口部を多数備える。

このような第２上部ドライフィルムパターン６０’及び第２下部ドライフィルムパターン７０’に、例えば、ＣＶＤ、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）のようなＰＶＤ、サブトラクティブ法、無電解銅メッキまたは電解銅メッキを用いるアディティブ法、ＳＡＰ及びＭＳＡＰなどの方法のうち何れか一つの方法を用いて銅を充填し、第２ピラー４２及び第２ダミーピラー５２を形成する。

その後、第２上部ドライフィルムパターン６０’及び第２下部ドライフィルムパターン７０’を剥離して除去すると、図２ｆに図示されたように、第１絶縁層１２０の上部方向に第１ピラー２２に連結された第１回路層４０、及び第２ピラー４２を備え、第１ダミー絶縁層１３０の下部方向に第１ダミーピラー３２に連結された第１ダミー回路層５０、及び第２ダミーピラー５２を備える。

次いで、図２ｇに図示されたように、第２ピラー４２と第２ダミーピラー５２をそれぞれ埋め込む上部第２絶縁層１４０と第２ダミー絶縁層１５０を形成する。

上部第２絶縁層１４０と第２ダミー絶縁層１５０は、例えば、ラミネーターを用いて未硬化フィルム形態の絶縁フィルムをそれぞれ第１絶縁層１２０の上部面及び第１ダミー絶縁層１３０の下部面に圧着することで形成され、第２ピラー４２と第２ダミーピラー５２をそれぞれ埋め込む。

この際、圧着過程の損傷を防止するために、上部第２絶縁層１４０と第２ダミー絶縁層１５０それぞれは、第１回路層４０と第２ピラー４２の全高さ及び第１ダミー回路層５０と第２ダミーピラー５２の全高さより厚い厚さを有するように形成されることが好ましい。

上部第２絶縁層１４０と第２ダミー絶縁層１５０を形成した後、図２ｈに図示されたように、キャリア基板１０に対するルーティング（ｒｏｕｔｉｎｇ）を行い、第２上部銅箔１２‐２を含む上部コアレスプリント回路前駆体と第２下部銅箔１３‐２を含む下部コアレスプリント回路前駆体を分離する。

ここで、上部コアレスプリント回路前駆体と下部コアレスプリント回路前駆体は、第１上部銅箔１２‐１と第２上部銅箔１２‐２との間、または第１下部銅箔１３‐１と第２下部銅箔１３‐２との間に予め備えられた離型層によってさらに容易に分離されることもできる。

このように分離した上部コアレスプリント回路前駆体と下部コアレスプリント回路前駆体それぞれに、回路層とピラーを備えた絶縁層を多数積層して、積層構造のコアレス基板を製造することができる。

このような過程を説明するために、第２ピラー４２を含む上部コアレスプリント回路構造体を参照して後続工程について説明する。勿論、第２ダミーピラー５２を含む下部コアレスプリント回路構造体に対しても後述する後続工程が同様に適用されることができる。

分離した上部コアレスプリント回路構造体に対して第１絶縁層１２０と上部第２絶縁層１４０を研磨切削工程で処理し、図２ｉに図示されたように、第２上部銅箔１２‐２を除去し、第１ピラー２２の下部面と第２ピラー４２の上部面を外部に露出する。

ここで、第１絶縁層１２０と上部第２絶縁層１４０に対する研磨切削工程は、ベルトサンダー、エンドミル、またはセラミックバフなどを用いたり、またはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理などを用いて行われることができる。

次いで、図２ｊに図示されたように、第１ピラー２２を露出した第１絶縁層１２０の下部面に第３回路層７０と第４ピラー７２を順次に形成し、第２ピラー４２を露出した上部第２絶縁層１４０の上部面に第２回路層６０と第３ピラー６２を順次に形成する。

具体的に、第１絶縁層１２０の下部面と上部第２絶縁層１４０の上部面にドライフィルム（不図示）を積層した後、露光及び現像処理して多数の開口部を有するドライフィルムパターンを形成する。

その後、このようなドライフィルムパターンに、例えば、ＣＶＤ、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）のようなＰＶＤ、サブトラクティブ法、無電解銅メッキまたは電解銅メッキを用いるアディティブ法、ＳＡＰ及びＭＳＡＰなどの方法のうち何れか一つの方法で銅を充填してドライフィルムパターンを剥離し、第１絶縁層１２０の下部面と上部第２絶縁層１４０の上部面それぞれに第３回路層７０及び第２回路層６０を形成する。

次いで、第３回路層７０が備えられた第１絶縁層１２０の下部面及び第２回路層６０が備えられた第２絶縁層１６０の上部面にそれぞれ第４ピラー形成用ドライフィルムパターン及び第３ピラー形成用ドライフィルムパターンを形成する。

このような第３ピラー形成用ドライフィルムパターンと第４ピラー形成用ドライフィルムパターンに、例えば、ＣＶＤ、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）のようなＰＶＤ、サブトラクティブ法、無電解銅メッキまたは電解銅メッキを用いるアディティブ法、ＳＡＰ及びＭＳＡＰなどの方法のうち何れか一つの方法で銅を充填し、第３及び第４ピラー形成用ドライフィルムパターンを剥離して、第２回路層６０に連結された第３ピラー６２及び第３回路層７０に連結された第４ピラー７２を形成する。

第３ピラー６２及び第４ピラー７２を形成した後、図２ｋに図示されたように、第３ピラー６２と第４ピラー７２をそれぞれ埋め込む上部第３絶縁層１７０と下部第２絶縁層１６０を形成する。

上部第３絶縁層１７０と下部第２絶縁層１６０は、上部第２絶縁層１４０の形成方法と同様に、ラミネーター（ｌａｍｉｎａｔｏｒ）を用いて、未硬化フィルム形態の絶縁フィルムをそれぞれ第３ピラー６２と第４ピラー７２に圧着した後、前記研磨切削工程により形成することができる。

この際、圧着過程の損傷を防止するために、上部第３絶縁層１７０と下部第２絶縁層１６０は、第３ピラー６２と第４ピラー７２それぞれの高さより厚い厚さを有するように形成されることができる。

その後、図２ｌに図示されたように、研磨切削工程により第３ピラー６２の上部面と第４ピラー７２の下部面をそれぞれ露出した上部第３絶縁層１７０と下部第２絶縁層１６０に、最上部回路層９０と最下部回路層８０を形成する。ここで、最上部回路層９０と最下部回路層８０は前記回路層の形成方法と同様に、ドライフィルムパターンに、例えば、ＣＶＤ、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）のようなＰＶＤ、サブトラクティブ法、無電解銅メッキまたは電解銅メッキを用いるアディティブ法、ＳＡＰ及びＭＳＡＰなどの方法のうち何れか一つの方法で銅を充填して形成することができる。

最上部回路層９０と最下部回路層８０を形成した後、このような最上部回路層９０と最下部回路層８０に第１表面処理膜９１または第２表面処理膜９２を形成する。

第１表面処理膜９１は、従来のＳＲに代えて、例えば、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）処理膜、ブラックオキサイド膜、及びブラウンオキサイド膜のうち何れか一つの膜に形成されることができる。ここで、ＯＳＰ処理膜は有機溶剤型と水溶性に区分され、有機溶剤型はロールコーティング（Ｒｏｌｌ ｃｏａｔｉｎｇ）、スプレーコーティング（Ｓｐｒａｙ ｃｏａｔｉｎｇ）などを用いて最下部回路層８０または最上部回路層９０の表面に形成されることができ、水溶性はディッピング（Ｄｉｐｐｉｎｇ）法を用いて形成されることができる。また、ブラックオキサイド膜またはブラウンオキサイド膜は銅材質の最上部回路層９０と最下部回路層８０を酸化処理して形成することができる。

また、第２表面処理膜９２は、電気伝導性が高い金属材質の膜に形成されることができ、例えば金メッキ膜、電解金メッキ膜、無電解金メッキ膜、または無電解ニッケル／金メッキ（ＥＮＩＧ：Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）膜に形成されることができる。

特に、無電解ニッケル／金メッキ（ＥＮＩＧ）膜は、無電解メッキ工程でニッケルをメッキした後、置換型金（Ｉｍｅｒｓｉｏｎ ｇｏｌｄ）をメッキして形成することができる。

勿論、このような第１表面処理膜９１と第２表面処理膜９２は、前記例に限定されず、ＨＡＳＬ（Ｈｏｔ Ａｉｒ Ｓｏｌｄｅｒ Ｌｅｖｅｌｉｎｇ）またはその他の表面処理層で形成されることができる。

このような本発明の第１実施例による積層型コアレス基板の製造方法によると、キャリア基板１０とドライフィルムパターンを用いて多数のピラーによって電気的に連結される５つの回路層を備えたコアレス基板を容易に製造し、従来レーザを用いてビアを形成することで発生する加工時間と製造コストの問題点を解消することができる。

特に、本発明の第１実施例による積層型コアレス基板の製造方法によると、キャリア基板１０とドライフィルムパターンを用いて歪み（ｗａｒｐａｇｅ）が発生することなく積層型コアレス基板を大量生産することができる。

以下、本発明の第２実施例による積層型コアレス基板の製造方法について図３ａから図３ｄを参照して説明する。図３ａから図３ｄは本発明の第２実施例による積層型コアレス基板の製造方法を順に説明するための工程図である。

ここで説明する本発明の第２実施例による積層型コアレス基板の製造方法は、６つの回路層３５１、３０１、２６１、２７１、３１１、３４１のように偶数の回路層を有する積層型コアレス基板を製造する方法である。従って、本発明の第２実施例による積層型コアレス基板の製造方法について、本発明の第１実施例による積層型コアレス基板の製造方法と類似した部分については説明を省略する。

本発明の第２実施例による積層型コアレス基板の製造方法は、先ず図３ａに図示されたように、キャリア基板１０の上、下面にそれぞれ第１ピラー２２２を埋め込む第１絶縁層２２０、及び第１ダミーピラー２１２を埋め込む第１ダミー絶縁層２１０を形成する。

その後、キャリア基板１０に対するルーティング（ｒｏｕｔｉｎｇ）を行い、図３ｂに図示されたように、絶縁板１１を基準として第２上部銅箔１２‐２を含む上部コアレスプリント回路前駆体と第２下部銅箔１３‐２を含む下部コアレスプリント回路前駆体とに分離する。

このように分離した上部コアレスプリント回路前駆体と下部コアレスプリント回路前駆体それぞれは回路層なしにピラーのみを含む絶縁層構造の前駆体であって、偶数の回路層を有する積層型コアレス基板に製造されることができる。

その後、上部コアレスプリント回路前駆体に対して第２上部銅箔１２‐２を除去する研磨切削工程を行う。このような研磨切削工程によって、第１絶縁層２２０の両面が平坦化されることができる。ここで、第１絶縁層２２０は後続工程でコアのように作用し、第１絶縁層２２０を基準として上、下方向に多数の回路層とピラーが対称的に備えられる。

次いで、第１ピラー２２２を両面に露出した第１絶縁層２２０に対する後続工程として、第１ピラー２２２の両面にそれぞれ第１上部回路層２６１及び第１下部回路層２７１を対称的に形成する。勿論、下部コアレスプリント回路構造体に対しても同様な工程が行われることができる。

このような第１上部回路層２６１及び第１下部回路層２７１に、それぞれドライフィルムパターンを形成し、このようなドライフィルムパターンに、例えば、ＣＶＤ、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）のようなＰＶＤ、サブトラクティブ法、無電解銅メッキまたは電解銅メッキを用いるアディティブ法、ＳＡＰ及びＭＳＡＰなどの方法のうち何れか一つの方法で銅を充填し、第２上部ピラー２６２及び第２下部ピラー２７２をそれぞれ形成する。

その後、第２上部ピラー２６２及び第２下部ピラー２７２をそれぞれ埋め込む第２上部絶縁層２６０と第２下部絶縁層２７０を形成する。

その後、図３ｃに図示されたように、第２上部ピラー２６２及び第２下部ピラー２７２をそれぞれ露出するために、第２上部絶縁層２６０と第２下部絶縁層２７０それぞれに対する研磨切削工程を行う。

このように研磨切削された第２上部絶縁層２６０の上部面と第２下部絶縁層２７０の下部面それぞれに、ドライフィルムパターンを用いて第２上部回路層３０１及び第２下部回路層３１１を形成する。

このような過程が繰り返して行われ、図３ｄに図示されたように、第１絶縁層２２０を基準として第１表面処理膜３５５または第２表面処理膜３６５を備えた最上部回路層３５１と最下部回路層３４１を含む６つの回路層３５１、３０１、２６１、２７１、３１１、３４１及び４つの他の絶縁層２６０、２７０、３００、３１０が互いに対称的な構造を有する第２実施例による積層型コアレス基板が形成されることができる。

従って、本発明の第２実施例による積層型コアレス基板の製造方法によると、キャリア基板１０とドライフィルムパターンを用いて、キャリア基板１０の両面に積層構造を有するコアレスプリント回路前駆体を形成することで、積層型コアレス基板を大量生産することができ、積層型コアレス基板を生産するための効率を向上させることができる。

以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明はこれに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。

本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。

本発明の第１実施例による積層型コアレス基板の断面図である。 本発明の第１実施例による積層型コアレス基板の製造方法を順に説明するための工程図である。 本発明の第１実施例による積層型コアレス基板の製造方法を順に説明するための工程図である。 本発明の第１実施例による積層型コアレス基板の製造方法を順に説明するための工程図である。 本発明の第１実施例による積層型コアレス基板の製造方法を順に説明するための工程図である。 本発明の第１実施例による積層型コアレス基板の製造方法を順に説明するための工程図である。 本発明の第１実施例による積層型コアレス基板の製造方法を順に説明するための工程図である。 本発明の第１実施例による積層型コアレス基板の製造方法を順に説明するための工程図である。 本発明の第１実施例による積層型コアレス基板の製造方法を順に説明するための工程図である。 本発明の第１実施例による積層型コアレス基板の製造方法を順に説明するための工程図である。 本発明の第１実施例による積層型コアレス基板の製造方法を順に説明するための工程図である。 本発明の第１実施例による積層型コアレス基板の製造方法を順に説明するための工程図である。 本発明の第１実施例による積層型コアレス基板の製造方法を順に説明するための工程図である。 本発明の第２実施例による積層型コアレス基板の製造方法を順に説明するための工程図である。 本発明の第２実施例による積層型コアレス基板の製造方法を順に説明するための工程図である。 本発明の第２実施例による積層型コアレス基板の製造方法を順に説明するための工程図である。 本発明の第２実施例による積層型コアレス基板の製造方法を順に説明するための工程図である。

１０ キャリア
１１ 絶縁板
１２ 上部銅箔
１３ 下部銅箔
２０’、３０’ 第１ドライフィルムパターン
２２ 第１ピラー
３２ 第１ダミーピラー
４０ 上部第１回路層
４２ 第２ピラー
５２ 第２ダミーピラー
６０ 上部第２回路層
６２ 第３ピラー
７０ 第３回路層
７２ 第４ピラー
８０ 最下部回路層
９０ 最上部回路層
９１ 第１表面処理膜
９２ 第２表面処理膜
１２０ 第１絶縁層
１３０ 第１ダミー絶縁層
１４０ 上部第２絶縁層
１６０ 下部第２絶縁層
１７０ 上部第３絶縁層

Claims (20)

1. 少なくとも一つの第１ピラーを含む第１絶縁層と、
   前記第１絶縁層の両面方向に、少なくとも一つの回路層及び前記回路層に連結された少なくとも一つの他のピラーをそれぞれ含んで積層された多数の絶縁層と、
   前記多数の絶縁層のうち最外部絶縁層に備えられたピラーに接し、前記最外部絶縁層の外部面に備えられた多数の最外部回路層と、を含み、
   前記第１絶縁層の両面方向にそれぞれ形成された前記回路層と他のピラーは、前記第１絶縁層を基準として互いに対称に備えられる、積層型コアレス基板。
2. 前記回路層と他のピラーは前記第１絶縁層の第１ピラーを基準として両面方向にそれぞれ順次に積層され、前記第１ピラーを基準として互いに対称に備えられる、請求項１に記載の積層型コアレス基板。
3. 前記最外部回路層には第１表面処理膜または第２表面処理膜が形成される、請求項１に記載の積層型コアレス基板。
4. 前記第１表面処理膜は、ＳＲ（Ｓｏｌｄｅｒ Ｒｅｓｉｓｔ）に代えて、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）処理膜、ブラックオキサイド膜、及びブラウンオキサイド膜のうち何れか一つに形成される、請求項３に記載の積層型コアレス基板。
5. 前記第２表面処理膜は、金メッキ膜、電解金メッキ膜、無電解金メッキ膜、及び無電解ニッケル／金メッキ（ＥＮＩＧ：Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）膜のうち何れか一つに形成される、請求項３に記載の積層型コアレス基板。
6. （Ａ）絶縁板の一面または両面に少なくとも一つの銅箔を備えたキャリア基板を準備する段階と、
   （Ｂ）前記キャリア基板の一面または両面にコアレスプリント回路前駆体を形成する段階と、
   （Ｃ）前記キャリア基板を分離する段階と、
   （Ｄ）前記コアレスプリント回路前駆体に対して研磨切削工程を行う段階と、
   （Ｅ）前記コアレスプリント回路前駆体の外部面に、他の回路層と他のピラーを順次に含む他の絶縁層を多数積層する段階と、
   を含む、積層型コアレス基板の製造方法。
7. （Ｆ）前記他の絶縁層のうち最外部絶縁層に最外部回路層を形成する段階と、
   （Ｇ）前記最外部回路層に第１表面処理膜または第２表面処理膜を形成する段階と、
   をさらに含む、請求項６に記載の積層型コアレス基板の製造方法。
8. 前記第１表面処理膜は、ＳＲ（Ｓｏｌｄｅｒ Ｒｅｓｉｓｔ）に代えて、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）処理膜、ブラックオキサイド膜、及びブラウンオキサイド膜のうち何れか一つに形成され、
   前記第２表面処理膜は、金メッキ膜、電解金メッキ膜、無電解金メッキ膜、及び無電解ニッケル／金メッキ（ＥＮＩＧ：Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）膜のうち何れか一つに形成される、請求項７に記載の積層型コアレス基板の製造方法。
9. 前記（Ｂ）段階は、
   （Ｂ‐１）前記キャリア基板の一面または両面に備えられた第１ドライフィルムパターンに銅を充填し、多数の第１ピラーを形成する段階と、
   （Ｂ‐２）前記第１ドライフィルムパターンを剥離する段階と、
   （Ｂ‐３）前記キャリア基板の一面または両面に前記第１ピラーを埋め込む第１絶縁層を形成する段階と、
   （Ｂ‐４）前記第１ピラーを露出するために、前記第１絶縁層に対して研磨切削工程を行う段階と、
   （Ｂ‐５）前記第１ピラーを露出した前記第１絶縁層の外部面に第１回路層形成用ドライフィルムパターンを形成する段階と、
   （Ｂ‐６）前記第１回路層形成用ドライフィルムパターンに銅を充填して剥離し、第１回路層を形成する段階と、
   （Ｂ‐７）前記第１回路層を備えた第１絶縁層の外部面に第２ドライフィルムパターンを形成する段階と、
   （Ｂ‐８）前記第２ドライフィルムパターンに銅を充填して剥離し、前記第１回路層に連結された第２ピラーを形成する段階と、
   （Ｂ‐９）前記第２ピラーを埋め込む第２絶縁層を形成する段階と、
   を含む、請求項６に記載の積層型コアレス基板の製造方法。
10. 前記（Ｂ‐１）段階、前記（Ｂ‐６）段階、及び前記（Ｂ‐８）段階は、ＣＶＤ、ＰＶＤ、サブトラクティブ法、無電解銅メッキまたは電解銅メッキを用いるアディティブ法、ＳＡＰ及びＭＳＡＰのうち何れか一つの方法で前記銅を充填する、請求項９に記載の積層型コアレス基板の製造方法。
11. 前記（Ｂ‐１）段階、前記（Ｂ‐６）段階、及び前記（Ｂ‐８）段階は、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）を用いて前記銅を充填する、請求項９に記載の積層型コアレス基板の製造方法。
12. 前記（Ｂ）段階は、
    （Ｂ‐１）前記キャリア基板の一面または両面に備えられた第１ドライフィルムパターンに銅を充填して多数の第１ピラーを形成する段階と、
    （Ｂ‐２）前記第１ドライフィルムパターンを剥離する段階と、
    （Ｂ‐３）前記キャリア基板の一面または両面に、前記第１ピラーを埋め込む第１絶縁層を形成する段階と、
    を含む、請求項６に記載の積層型コアレス基板の製造方法。
13. 前記（Ｂ‐１）段階は、ＣＶＤ、ＰＶＤ、サブトラクティブ法、無電解銅メッキまたは電解銅メッキを用いるアディティブ法、ＳＡＰ及びＭＳＡＰのうち何れか一つの方法で前記銅を充填する、請求項１２に記載の積層型コアレス基板の製造方法。
14. 前記（Ｂ‐１）段階は、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）を用いて前記銅を充填する、請求項１２に記載の積層型コアレス基板の製造方法。
15. 前記（Ｃ）段階において、
    前記キャリア基板は、絶縁板と、前記絶縁板の一面または両面に積層された少なくとも二つの銅箔と、前記銅箔の間に備えられた離型層と、を含み、
    前記離型層を用いて、前記キャリア基板をルーティングして分離する、請求項６に記載の積層型コアレス基板の製造方法。
16. 前記（Ｄ）段階は、ベルトサンダー（Ｂｅｌｔ‐ｓａｎｄｅｒ）、エンドミル（ｅｎｄ‐ｍｉｌｌ）、セラミックバフ（ｃｅｒａｍｉｃ ｂｕｆｆ）、及びＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）うち何れか一つを用いて行われる、請求項６に記載の積層型コアレス基板の製造方法。
17. 前記（Ｅ）段階は、
    （Ｅ‐１）前記外部面に前記他の回路層を形成する段階と、
    （Ｅ‐２）前記他の回路層が備えられた前記外部面に他のピラー形成用ドライフィルムパターンを形成する段階と、
    （Ｅ‐３）前記他のピラー形成用ドライフィルムパターンに銅を充填し、前記他の回路層に連結された前記他のピラーを形成する段階と、
    （Ｅ‐４）前記他のピラー形成用ドライフィルムパターンを剥離する段階と、
    （Ｅ‐５）前記他のピラーを埋め込む前記他の絶縁層を積層する段階と、
    （Ｅ‐６）前記他のピラーを露出するために前記他の絶縁層を研磨切削する段階と、を含み、
    前記（Ｅ‐１）段階から（Ｅ‐６）段階を繰り返して行う、請求項６に記載の積層型コアレス基板の製造方法。
18. 前記（Ｅ‐３）段階は、ＣＶＤ、ＰＶＤ、サブトラクティブ法、無電解銅メッキまたは電解銅メッキを用いるアディティブ法、ＳＡＰ及びＭＳＡＰのうち何れか一つの方法で前記銅を充填する、請求項１７に記載の積層型コアレス基板の製造方法。
19. 前記（Ｅ‐３）段階は、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）を用いて前記銅を充填する、請求項１７に記載の積層型コアレス基板の製造方法。
20. 前記（Ｅ‐６）段階は、ベルトサンダー（Ｂｅｌｔ‐ｓａｎｄｅｒ）、エンドミル（ｅｎｄ‐ｍｉｌｌ）、セラミックバフ（ｃｅｒａｍｉｃ ｂｕｆｆ）、及びＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）うち何れか一つを用いて行われる、請求項１７に記載の積層型コアレス基板の製造方法。

Images