JP6336254B2 - 多層プリント回路基板の製造方法 - Google Patents
多層プリント回路基板の製造方法 Download PDFInfo
- Publication number
- JP6336254B2 JP6336254B2 JP2013161746A JP2013161746A JP6336254B2 JP 6336254 B2 JP6336254 B2 JP 6336254B2 JP 2013161746 A JP2013161746 A JP 2013161746A JP 2013161746 A JP2013161746 A JP 2013161746A JP 6336254 B2 JP6336254 B2 JP 6336254B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- core
- circuit board
- printed circuit
- multilayer printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 107
- 238000004519 manufacturing process Methods 0.000 title claims description 71
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 73
- 238000007747 plating Methods 0.000 claims description 64
- 239000010949 copper Substances 0.000 claims description 49
- 229910052802 copper Inorganic materials 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 39
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 27
- 239000010931 gold Substances 0.000 claims description 27
- 229910052737 gold Inorganic materials 0.000 claims description 27
- 239000011889 copper foil Substances 0.000 claims description 26
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 24
- 238000004381 surface treatment Methods 0.000 claims description 24
- 239000002243 precursor Substances 0.000 claims description 18
- 238000005229 chemical vapour deposition Methods 0.000 claims description 17
- 238000005498 polishing Methods 0.000 claims description 13
- 239000000654 additive Substances 0.000 claims description 12
- 229910052759 nickel Inorganic materials 0.000 claims description 12
- 238000005520 cutting process Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 11
- 230000000996 additive effect Effects 0.000 claims description 10
- 239000004744 fabric Substances 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 7
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 239000000919 ceramic Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 239000003755 preservative agent Substances 0.000 claims description 5
- 230000002335 preservative effect Effects 0.000 claims description 5
- 238000007654 immersion Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 4
- 101001134276 Homo sapiens S-methyl-5'-thioadenosine phosphorylase Proteins 0.000 claims 2
- 102100022050 Protein canopy homolog 2 Human genes 0.000 claims 2
- 239000010410 layer Substances 0.000 description 371
- 230000008569 process Effects 0.000 description 50
- 238000005240 physical vapour deposition Methods 0.000 description 17
- 238000007740 vapor deposition Methods 0.000 description 9
- 230000003746 surface roughness Effects 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 238000003475 lamination Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000002335 surface treatment layer Substances 0.000 description 5
- 239000003960 organic solvent Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 238000007598 dipping method Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 150000008044 alkali metal hydroxides Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920000306 polymethylpentene Polymers 0.000 description 1
- 239000011116 polymethylpentene Substances 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
- H05K3/0064—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a polymeric substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/26—Cleaning or polishing of the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0591—Organic non-polymeric coating, e.g. for inhibiting corrosion thereby preserving solderability
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1333—Deposition techniques, e.g. coating
- H05K2203/1338—Chemical vapour deposition
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
- H05K3/146—By vapour deposition
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/467—Adding a circuit layer by thin film methods
Description
本発明は、多層プリント回路基板及びその製造方法に関する。
通常、プリント回路基板は、各種熱硬化性合成樹脂からなるボードの一面または両面に銅箔で配線した後、ボード上にＩＣまたは電子部品を配置固定し、これらの間の電気的配線を具現して絶縁体でコーティングしたものである。
最近、電子産業の発達に伴い、電子部品の高機能化、軽薄短小化に対する要求が急増しており、これにより、このような電子部品が搭載されるプリント回路基板も高密度配線化及び薄板化が求められている。
特に、プリント回路基板の薄板化に応えるべく、コア基板を除去して全体的な厚さを減らし、信号処理時間を短縮することができるコアレス基板が注目されている。
コアレス基板の場合、コア基板を用いないため、製造工程中に支持体の機能を行うことができるキャリア部材が必要である。キャリア部材の両面に、通常の基板製造方法に従って回路層及び絶縁層を含むビルドアップ層を形成した後、キャリア部材を除去することにより、上部基板と下部基板とに分離されてコアレス基板が完成される。
従来のコアレス基板の製造方法は、特許文献１に記載されたように、各ビルドアップ層の電気的連結のためのビアを備えており、このようなビアを形成するための前段階として、絶縁層に開口部を形成するためにＬＤＡ（Ｌａｓｅｒ Ｄｉｒｅｃｔ Ａｂｌａｔｉｏｎ）法を行っている。
しかし、このようなＬＤＡ法は、レーザスポットサイズの制限により、開口部のサイズが大きい場合には加工時間が長くなるという問題点があった。
また、従来のコアレス基板の製造方法は、複数回のレーザ加工を行わなければならないため、工程が複雑で、コストが増加するという問題点があった。
上記の問題点を解消するために、本発明の目的は、ドライフィルムを用いて電気的連結をなすピラーを含む多層プリント回路基板を提供することにある。
上記の問題点を解消するために、本発明の他の目的は、ドライフィルムを用いて電気的連結をなすピラーを含む多層プリント回路基板の製造方法を提供することにある。
本発明の一実施例による多層プリント回路基板は、少なくとも一つの第１コアピラーを含む第１コア絶縁層と、前記第１コア絶縁層の両面方向に、少なくとも一つの回路層と前記回路層に連結された少なくとも一つの他のピラーをそれぞれ含んで積層された多数の絶縁層と、前記多数の絶縁層のうち最外部絶縁層に含まれたピラーに接して前記最外部絶縁層の外部面に備えられた多数の最外部回路層と、を含み、前記第１コア絶縁層の両面方向にそれぞれ形成された前記回路層と他のピラーは、前記第１コア絶縁層を基準として互いに対称に備えられる。
本発明の一実施例による多層プリント回路基板において、前記第１コア絶縁層はガラスクロス（Ｇｌａｓｓ ｃｌｏｔｈ）を含有し、前記第１コア絶縁層と前記多数の絶縁層は互いに異なる材質からなる。
本発明の一実施例による多層プリント回路基板において、前記多数の絶縁層の前記回路層が備えられた面に表面粗さが形成される。
本発明の一実施例による多層プリント回路基板において、前記回路層と他のピラーは前記第１コア絶縁層の第１コアピラーを基準として両面方向にそれぞれ順次に積層され、前記第１コアピラーを基準として互いに対称に備えられる。
本発明の一実施例による多層プリント回路基板において、前記最外部回路層には、ＳＲ（Ｓｏｌｄｅｒ Ｒｅｓｉｓｔ）の代わりに、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）処理膜、ブラックオキサイド膜、及びブラウンオキサイド膜のうち何れか一つの第１表面処理膜、または金メッキ膜、電解金メッキ膜、無電解金メッキ膜、及び無電解ニッケル／金メッキ（ＥＮＩＧ；Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）膜のうち何れか一つの第２表面処理膜が形成される。
また、本発明の他の実施例による多層プリント回路基板の製造方法は、（Ａ）絶縁板の一面または両面に少なくとも一つの銅箔を備えたキャリア基板を準備する段階と、（Ｂ）前記キャリア基板の一面または両面に多層プリント回路基板前駆体を形成する段階と、（Ｃ）前記キャリア基板を分離する段階と、（Ｄ）前記多層プリント回路基板前駆体の外部面に、他の回路層と他のピラーを順次に含む他の絶縁層を多数積層する段階と、を含む。
本発明の他の実施例による多層プリント回路基板の製造方法は、（Ｅ）前記他の絶縁層のうち最外部絶縁層に最外部回路層を形成する段階と、（Ｆ）前記最外部回路層に第１表面処理膜または第２表面処理膜を形成する段階と、をさらに含む。
本発明の他の実施例による多層プリント回路基板の製造方法によると、前記第１表面処理膜は、ＳＲ（Ｓｏｌｄｅｒ Ｒｅｓｉｓｔ）の代わりに、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）処理膜、ブラックオキサイド膜、及びブラウンオキサイド膜のうち何れか一つで形成され、前記第２表面処理膜は、金メッキ膜、電解金メッキ膜、無電解金メッキ膜、及び無電解ニッケル／金メッキ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）膜のうち何れか一つで形成される。
本発明の他の実施例による多層プリント回路基板の製造方法によると、前記（Ｂ）段階は、（Ｂ−１）前記キャリア基板の一面または両面に備えられた第１ドライフィルムパターンに電解銅メッキを施して多数の第１コアピラーを形成する段階と、（Ｂ−２）前記第１ドライフィルムパターンを剥離する段階と、（Ｂ−３）前記キャリア基板の一面または両面に前記第１コアピラーの高さと同一またはそれより厚い厚さの第１コア絶縁層を形成する段階と、（Ｂ−４）前記第１コアピラーを露出するために、前記第１コア絶縁層に対して研磨切削工程を行う段階と、（Ｂ−５）前記第１コアピラーを露出した前記第１コア絶縁層の外部面にＰＶＤ法またはＣＶＤ法を用いてシード層を形成する段階と、（Ｂ−６）前記シード層に第１回路層形成用ドライフィルムパターンを形成する段階と、（Ｂ−７）前記第１回路層形成用ドライフィルムパターンに銅をメッキして剥離し、第１回路層を形成する段階と、（Ｂ−８）前記第１回路層を備えた第１コア絶縁層の外部面に第２ドライフィルムパターンを形成する段階と、（Ｂ−９）前記第２ドライフィルムパターンに銅をメッキして剥離し、前記第１回路層に連結された第２コアピラーを形成する段階と、（Ｂ−１０）前記第１回路層に重畳するシードパターンを形成するために、前記第１回路層に重畳していないシード層をエッチングにより除去する段階と、（Ｂ−１１）前記シードパターンから前記第２コアピラーまでの全高さと同一またはそれより厚い厚さの第２絶縁層を形成する段階と、（Ｂ−１２）前記第２コアピラーを露出するために、前記第２絶縁層に対して研磨切削工程を行う段階と、を含む。
本発明の他の実施例による多層プリント回路基板の製造方法によると、前記（Ｂ−１）段階、前記（Ｂ−７）段階、及び前記（Ｂ−９）段階は、ＣＶＤ、ＰＶＤ、サブトラクティブ法、無電解銅メッキまたは電解銅メッキを用いるアディティブ法、ＳＡＰ及びＭＳＡＰのうち何れか一つの方法により前記銅をメッキする。
本発明の他の実施例による多層プリント回路基板の製造方法によると、前記多層プリント回路基板前駆体の絶縁層はガラスクロス（Ｇｌａｓｓ ｃｌｏｔｈ）を含有してなり、前記多層プリント回路基板前駆体の絶縁層と前記他の絶縁層は互いに異なる材質からなる。
本発明の他の実施例による多層プリント回路基板の製造方法によると、前記（Ｄ）段階は、前記他の絶縁層をデスミア（ｄｅｓｍｅａｒ）処理する段階を含む。
本発明の他の実施例による多層プリント回路基板の製造方法によると、前記（Ｂ−４）段階と前記（Ｂ−１２）段階は、ベルトサンダー（Ｂｅｌｔ−ｓａｎｄｅｒ）、エンドミル（ｅｎｄ−ｍｉｌｌ）、セラミックバフ（Ｃｅｒａｍｉｃ ｂｕｆｆ）、及びＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）のうち何れか一つを用いて行われる。
本発明の他の実施例による多層プリント回路基板の製造方法によると、前記（Ｂ）段階は、（Ｂ−１）前記キャリア基板の一面または両面に備えられた第１ドライフィルムパターンに対して銅をメッキして多数の第１コアピラーを形成する段階と、（Ｂ−２）前記第１ドライフィルムパターンを剥離する段階と、（Ｂ−３）前記キャリア基板の一面または両面に前記第１コアピラーの高さと同一またはそれより厚い厚さの第１コア絶縁層を形成する段階と、（Ｂ−４）前記第１コアピラーを露出するために、前記第１コア絶縁層に対して研磨切削工程を行う段階と、を含む。
本発明の他の実施例による多層プリント回路基板の製造方法によると、前記（Ｂ−１）段階は、ＣＶＤ、ＰＶＤ、サブトラクティブ法、無電解銅メッキまたは電解銅メッキを用いるアディティブ法、ＳＡＰ及びＭＳＡＰのうち何れか一つの方法により前記銅をメッキする。
本発明の他の実施例による多層プリント回路基板の製造方法によると、前記（Ｂ−４）段階は、ベルトサンダー（Ｂｅｌｔ−ｓａｎｄｅｒ）、エンドミル（ｅｎｄ−ｍｉｌｌ）、セラミックバフ（Ｃｅｒａｍｉｃ ｂｕｆｆ）、及びＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）のうち何れか一つを用いて行われる。
本発明による多層プリント回路基板によると、従来、レーザを用いて形成されたビアの代わりに電気的連結のためのピラーを容易に具現することにより、製造コストを下げ、回路の集積度を向上させることができる。
本発明による多層プリント回路基板の製造方法によると、キャリア基板とドライフィルムパターンを用いて多数のピラーにより電気的に連結される多数の回路層を備えた多層プリント回路基板を容易に製造することにより、従来、レーザを用いてビアを形成することで生じる加工時間と製造コストの問題点を解消することができる。
本発明の目的、特定の長所及び新規の特徴は、添付図面に係る以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、「一面」、「他面」、「第１」、「第２」などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。以下、本発明を説明するにあたり、本発明の要旨を不明瞭にする可能性がある係る公知技術についての詳細な説明は省略する。
以下、添付図面を参照して、本発明の好ましい実施例を詳細に説明する。
図１は、本発明の一実施例による多層プリント回路基板の断面図である。
ここで、本発明の一実施例による多層プリント回路基板として、例えば、四つの絶縁層を有するプリント回路基板を適用して説明する。勿論、四つの絶縁層以上の多層ビルドアップ構造のプリント回路基板にも適用することができる。
本発明の一実施例による多層プリント回路基板は、第１コア絶縁層１２１、第２コア絶縁層１６０、第２ビルドアップ絶縁層１８４及び第１ビルドアップ絶縁層１８３を備え、第１コア絶縁層１２１を基準としてコア回路層４０と第２内層回路層６０がそれぞれ下部、第１内層回路層７０と第１外層回路層１９１に対称に備えられる。
このような一実施例による多層プリント回路基板は、第１外層回路層１９１から第２外層回路層１９２までそれぞれの回路パターンを電気的に連結する多数のピラー（ｐｉｌｌａｒ）７２、２２、４２、６２を含み、第１外層回路層１９１または第２外層回路層１９２の酸化を防止し、半田付け性を向上させるため、ＳＲ（Ｓｏｌｄｅｒ Ｒｅｓｉｓｔ）の代わりに、第１外層回路層１９１または第２外層回路層１９２を覆う第１表面処理膜９１、または電気伝導度を高めて外部素子との接続信頼性を向上させるための第２表面処理膜９２を形成する。
また、本発明の一実施例による多層プリント回路基板において、第２ビルドアップ絶縁層１８４と第１ビルドアップ絶縁層１８３は、第１コア絶縁層１２１と第２コア絶縁層１６０の材質とは異なる異種材質の絶縁層に形成される。
即ち、第１コア絶縁層１２１と第２コア絶縁層１６０は、ガラスクロス（Ｇｌａｓｓ ｃｌｏｔｈ）を含有した絶縁層に形成される反面、第２ビルドアップ絶縁層１８４と第１ビルドアップ絶縁層１８３は、ガラスクロス（Ｇｌａｓｓ ｃｌｏｔｈ）を含有せずに樹脂などの材質を含有した絶縁層に形成される。
特に、第２ビルドアップ絶縁層１８４と第１ビルドアップ絶縁層１８３は、それぞれデスミア（ｄｅｓｍｅａｒ）処理により、第１外層回路層１９１が形成された面または第２外層回路層１９２が形成された面を、表面粗さを有する面に形成することができる。
これにより、第２ビルドアップ絶縁層１８４と第１ビルドアップ絶縁層１８３は、表面粗さを有する面に形成し、ＰＶＤまたはＣＶＤ工程を用いて形成されるシード層１６５´とは異なり、無電解化学銅を用いた銅メッキ工程により、第１外層シードパターン１８５´と第２外層シードパターン１８６´を備えることができる。
以降、このような第１外層シードパターン１８５´と第２外層シードパターン１８６´を用いて、第１外層回路層１９１及び第２外層回路層１９２を形成することができる。
また、本発明の一実施例による多層プリント回路基板は、回路パターンを備えることなく、第１コアピラー２２のみを備えた第１コア絶縁層１２１のような少なくとも一つの絶縁層を含むことができ、このような絶縁層を基準として上、下方向に多数の回路層とピラーを対称に備えることができる。
具体的に、多数の回路層４０、６０、７０、８０、９０またはピラー２２、４２、６２、７２は、ドライフィルムパターンを用いて、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などの気相蒸着法、サブトラクティブ（Ｓｕｂｔｒａｃｔｉｖｅ）法、無電解銅メッキまたは電解銅メッキを用いるアディティブ（Ａｄｄｉｔｉｖｅ）法、ＳＡＰ（Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）及びＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）などの方法を用いて形成することができる。
多数の回路層４０、６０、７０、８０、９０またはピラー２２、４２、６２、７２は、第１コア絶縁層１２１と第２コア絶縁層１６０を基準として互いに対称する構造に備えられ、多層プリント回路基板の回路密度を向上させ、特に従来のビア（Ｖｉａ）の代わりに容易に形成されたピラーを用いて電気的連結を具現することができる。
第１表面処理膜９１は、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）処理膜、ブラックオキサイド膜、及びブラウンオキサイド膜のうち何れか一つの膜で形成することができる。特に、ＯＳＰ処理膜は、有機溶剤型と水溶性に分けられ、有機溶剤型は、ロールコーティング（Ｒｏｌｌ ｃｏａｔｉｎｇ）、スプレーコーティング（Ｓｐｒａｙ ｃｏａｔｉｎｇ）などを用いて、第１外層回路層１９１または第２外層回路層１９２の表面に形成することができる。また、水溶性は、ディッピング（Ｄｉｐｐｉｎｇ）法を用いて、第１外層回路層１９１と第２外層回路層１９２の両方または第１外層回路層１９１と第２外層回路層１９２の何れか一つに形成することができる。
また、第２表面処理膜９２は、電気伝導性が高い金属材質の膜で形成することができ、例えば、金メッキ膜、電解金メッキ膜、無電解金メッキ膜、または無電解ニッケル／金メッキ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）膜で形成することができる。
特に、無電解ニッケル／金メッキ（ＥＮＩＧ）膜は、無電解メッキ工程によりニッケルをメッキした後、置換型金（Ｉｍｅｒｓｉｏｎ ｇｏｌｄ）をメッキして形成することができ、耐熱性及び半田付け性に優れるという利点がある。
このような第１表面処理膜９１と第２表面処理膜９２は、前記例に限定されず、ＨＡＳＬ（Ｈｏｔ Ａｉｒ Ｓｏｌｄｅｒ Ｌｅｖｅｌｉｎｇ）またはその他の全てのメッキ層を含むことができる。
このような本発明の一実施例による多層プリント回路基板は、キャリアとドライフィルムを用いて多数の絶縁層からなるビルドアップ層構造に具現し、ビルドアップ層の電気的連結のための多数のピラーを容易に具現することができる。
従って、本発明の一実施例による多層プリント回路基板は、従来、レーザを用いて形成されたビアの代わりに電気的連結のためのピラーを容易に具現することにより、製造コストを下げ、回路の集積度を向上させることができる。
以下、本発明の一実施例による多層プリント回路基板の製造方法について、図２Ａから図２Ｎを参照して説明する。
図２Ａから図２Ｎは、本発明の一実施例による多層プリント回路基板の製造方法を説明するための工程断面図である。
図２Ａに図示されたように、本発明の一実施例による多層プリント回路基板の製造方法によると、先ずキャリア基板１０を準備する。
キャリア基板１０は、例えば、絶縁板１１の一面または両面に二つの銅箔が積層された構造を有しており、製造過程のプリント回路基板を支持する機能を果たす。ここで、キャリア基板１０について絶縁板１１の両面に二つの銅箔を備えた形態を説明しているが、これに限定されず、絶縁板１１の両面にそれぞれ厚み差を有する二つ以上の銅箔を備えることもできる。
具体的に、キャリア基板１０の絶縁板１１は、樹脂材質からなり、例えば、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材を含浸したプリプレグが挙げられる。
このような絶縁板１１において、絶縁板１１の上部面に第１上部銅箔１２−１及び第２上部銅箔１２−２を備え、絶縁板１１の下部面に第１下部銅箔１３−１及び第２下部銅箔１３−２を備える。
選択的に、第１上部銅箔１２−１と第２上部銅箔１２−２との間または第１下部銅箔１３−１と第２下部銅箔１３−２との間には、離型層（ｒｅｌｅａｓｅ ｌａｙｅｒ）を備えて、後続工程でキャリア基板１０を容易に分離することもできる。
例えば、離型層は、フッ素系、シリコン系、ポリエチレンテレフタレート、ポリメチルペンテン及びこれらの組み合わせからなる群から選択される高分子材質の粘着物質からなることができるが、特にこれに限定されるものではない。
このようなキャリア基板１０を準備した後、図２Ｂに図示されたように、キャリア基板１０の両面に多数の開口部２１、３１を有する第１ドライフィルムパターン２０´、３０´を形成する。
具体的に、第１ドライフィルムパターン２０´、３０´を形成する過程によると、ラミネーター（ｌａｍｉｎａｔｏｒ）を用いて、キャリア基板１０の両面にドライフィルムをラミネーションする。
以降、ドライフィルムを光に露出させる露光工程により、ドライフィルムを選択的に硬化させ、現像液を用いて硬化されていない部分のみを溶解させて、図２Ｂに図示されたように、上部開口部２１を有する第１上部ドライフィルムパターン２０´及び下部開口部３１を有する第１下部ドライフィルムパターン３０´にパターニングすることができる。
多数の開口部２１、３１を有する第１ドライフィルムパターン２０´、３０´を形成した後、図２Ｃに図示されたように、電解銅メッキ法により上部開口部２１と下部開口部３１に銅をメッキして第１コアピラー２２及び第１コアピラー２２と同様な第１ダミーピラー３２を形成する。
以降、第１ドライフィルムパターン２０´、３０´は、剥離液による剥離によって除去され、図２Ｃに図示されたように、キャリア基板１０の上、下面に第１コアピラー２２及び第１コアピラー２２と同様な多数の第１ダミーピラー３２を備える。ここで、ドライフィルムパターン２０´、３０´を除去するための剥離液としては、アルカリ金属水酸化物などが挙げられる。
キャリア基板１０の上、下面に多数の第１コアピラー２２と第１ダミーピラー３２を備えた後、図２Ｄに図示されたように、キャリア基板１０の上、下面それぞれに第１絶縁層のフィルム１２０及び第１絶縁層のフィルム１２０と同様な第１ダミー絶縁層のフィルム１３０をラミネーションする。
具体的に、第１絶縁層のフィルム１２０と第１ダミー絶縁層のフィルム１３０は、キャリア基板１０の上部面と下部面にそれぞれガラスクロス（Ｇｌａｓｓ ｃｌｏｔｈ）を含有した同じ材質のフィルムを、ラミネーターを用いてラミネーションし、それぞれの厚さは、第１コアピラー２２と第１ダミーピラー３２の高さと同一またはそれより厚く形成されてラミネーションされる。
これにより、第１コアピラー２２と第１ダミーピラー３２がそれぞれ第１絶縁層のフィルム１２０と第１ダミー絶縁層のフィルム１３０を貫通して外部に露出し得る。
以降、露出しているか露出していない第１コアピラー２２を含む第１絶縁層のフィルム１２０及び第１ダミーピラー３２を含む第１ダミー絶縁層のフィルム１３０に対して研磨切削工程を行う。
具体的に、第１絶縁層のフィルム１２０と第１ダミー絶縁層のフィルム１３０に対する研磨切削工程としては、ベルトサンダー（Ｂｅｌｔ−ｓａｎｄｅｒ）、エンドミル（ｅｎｄ−ｍｉｌｌ）またはセラミックバフ（Ｃｅｒａｍｉｃ ｂｕｆｆ）を用いた研磨工程、またはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程が挙げられる。
これにより、第１コアピラー２２を含む平坦な面の第１コア絶縁層１２１と第１ダミーピラー３２を含む平坦な面の第１ダミー絶縁層１３１を形成することができる。
研磨切削工程を行った後、図２Ｅに図示されたように、第１コアピラー２２を露出した第１コア絶縁層１２１の上部面と第１ダミーピラー３２を露出した第１ダミー絶縁層１３１の下部面にそれぞれ第１シード層（ｓｅｅｄ ｌａｙｅｒ）１４０と第１ダミーシード層１５０を形成する。
具体的に、第１シード層１４０と第１ダミーシード層１５０は、ＣＶＤまたはＰＶＤの気相蒸着法を用いて金属層に形成することができ、例えば、ＰＶＤの気相蒸着法のうち、スパッタリング法（ｓｐｕｔｔｅｒｉｎｇ ｐｒｏｃｅｓｓ）により、Ｔｉ層／Ｃｕ層の二層構造に形成することができる。
このような第１シード層１４０と第１ダミーシード層１５０を形成した後、図２Ｆに図示されたように、ＳＡＰ及びＭＳＡＰなどの方法を用いて、コア回路層４０及びコア回路層４０と同様な第１ダミー回路層５０を形成する。
以降、コア回路層４０が形成された第１シード層１４０の上部面と第１ダミー回路層５０が形成された第１ダミーシード層１５０の下部面にそれぞれ第２上部ドライフィルムパターン６０´及び第２下部ドライフィルムパターン７０´を形成する。ここで、第２上部ドライフィルムパターン６０´及び第２下部ドライフィルムパターン７０´は、それぞれ露光及び現像工程により、第２コアピラー４２及び第２ダミーピラー５２を形成するための多数の開口部を備える。
このような第２上部ドライフィルムパターン６０´及び第２下部ドライフィルムパターン７０´に対して、ＣＶＤ、ＰＶＤなどの気相蒸着法、サブトラクティブ法、無電解銅メッキまたは電解銅メッキを用いるアディティブ法、ＳＡＰ及びＭＳＡＰなどの方法のうち何れか一つの方法を用いて第２コアピラー４２及び第２ダミーピラー５２を形成する。
この際、第１シード層１４０に対するパターニングにより、コア回路層４０の下部部分の第１シード層１４０以外の他の部分をエッチング（ｅｔｃｈｉｎｇ）して除去し、図２Ｇに図示されたように、第１コア絶縁層１２１の第１コアピラー２２に対してコアシードパターン１４１、コア回路層４０、及び第２コアピラー４２が順次に積層された構造を有する。
また、第１シード層１４０と同様な第１ダミーシード層１５０に対しても同様に適用され、第１ダミー絶縁層１３１の第１ダミーピラー３２から第１ダミーシードパターン１５１、第１ダミー回路層５０、及び第２ダミーピラー５２が順次に積層された構造を有する。
このような第２コアピラー４２を含む第１コア絶縁層１２１及び第２ダミーピラー５２を含む第１ダミー絶縁層１３１それぞれに対して、上述したラミネーターを用いたラミネーション過程と同様に、第２コア絶縁層１６０と第２ダミー絶縁層１７０を第１コア絶縁層１２１及び第１ダミー絶縁層１３１にそれぞれラミネーションする。
この際、第２コア絶縁層１６０の厚さは、コアシードパターン１４１から第２コアピラー４２までの高さと同一またはそれより厚く形成されてラミネーションされ、第２ダミー絶縁層１７０の厚さは、第１ダミーシードパターン１５１から第２ダミーピラー５２までの高さと同一またはそれより厚く形成してラミネーションすることができる。
これにより、図２Ｈに図示されたように、第２コアピラー４２及び第２コアピラー４２と同様な第２ダミーピラー５２がそれぞれ第２コア絶縁層１６０と第２ダミー絶縁層１７０を貫通して外部に露出し得る。
以降、第２コアピラー４２を含む第２コア絶縁層１６０及び第２ダミーピラー５２を含む第２ダミー絶縁層１７０に対して研磨切削工程を行い、図２Ｈに図示されたように、研磨切削工程により平坦化された第２コア絶縁層１６０と第２ダミー絶縁層１７０それぞれに第２シード層１６５と第２ダミーシード層１７５を形成することができる。
ここで、第２シード層１６５と第２ダミーシード層１７５は、第１シード層１４０と同様に、ＣＶＤまたはＰＶＤの気相蒸着法を用いて金属層に形成させることができ、例えば、ＰＶＤの気相蒸着法のうちスパッタリング法（ｓｐｕｔｔｅｒｉｎｇ ｐｒｏｃｅｓｓ）によりＴｉ層／Ｃｕ層の二層構造に形成することができる。
以降、図２Ｉに図示されたように、キャリア基板１０に対するルーティング（ｒｏｕｔｉｎｇ）を行い、第２上部銅箔１２−２を含む上部多層プリント回路基板前駆体と第２下部銅箔１３−２を含む下部多層プリント回路基板前駆体を分離する。
ここで、上部多層プリント回路基板前駆体と下部多層プリント回路基板前駆体は、第１上部銅箔１２−１と第２上部銅箔１２−２との間または第１下部銅箔１３−１と第２下部銅箔１３−２との間に予め備えられた離型層によってさらに容易に分離することもできる。
このように分離した上部多層プリント回路基板前駆体と下部多層プリント回路基板前駆体それぞれに、回路層とピラーを備えた絶縁層を多数積層してビルドアップ構造の多層プリント回路基板を製造することができる。
このような過程を説明するために、図２Ｊに図示された第２コアピラー４２を含む上部多層プリント回路基板構造体を選択して後続工程について説明する。勿論、第２ダミーピラー５２を含む下部多層プリント回路基板構造体に対しても後述する後続工程を同様に適用することができる。
図２Ｋに図示されたように、分離した上部多層プリント回路基板構造体に対して、第１コアピラー２２を露出した第１コア絶縁層１２１の下部面に第１内層回路層７０と第１ビルドアップピラー７２を順次に形成し、第２コアピラー４２を露出した第２コア絶縁層１６０の上部面に、第２内層回路層６０と第２ビルドアップピラー６２を順次に形成する。
具体的に、コア回路層４０を形成する過程と同様に、第２シード層１６５と第２上部銅箔１２−２それぞれに第２内層回路層６０及び第１内層回路層７０を形成するためのドライフィルムパターンを形成する。この際、第２上部銅箔１２−２は、第１内層回路層７０を形成するためのシード層として用いるため、第１内層回路層７０を形成するためのシード層を別に形成する必要がない。
このようなドライフィルムパターンに対して、ＣＶＤまたはＰＶＤなどの気相蒸着法、サブトラクティブ法、無電解銅メッキまたは電解銅メッキを用いるアディティブ法、ＳＡＰ及びＭＳＡＰなどの方法のうち何れか一つの方法を適用して、第２内層回路層６０及び第１内層回路層７０を形成する。
以降、第２コアピラー４２の形成過程と同様に、第２ビルドアップピラー６２を形成するためのドライフィルムパターン及び第１ビルドアップピラー７２を形成するためのドライフィルムパターンを備え、ＣＶＤまたはＰＶＤなどの気相蒸着法、サブトラクティブ法、無電解銅メッキまたは電解銅メッキを用いるアディティブ法、ＳＡＰ及びＭＳＡＰなどの方法のうち何れか一つの方法により銅をメッキして、第２ビルドアップピラー６２及び第１ビルドアップピラー７２を形成する。
以降、第２内層回路層６０の下部部分の第２シード層１６５以外の他の部分をエッチングにより除去し、図２Ｋに図示されたように、第２コア絶縁層１６０が露出した面に第２内層シードパターン１６５´、第２内層回路層６０、及び第２ビルドアップピラー６２が順次に積層された構造を有する。
また、第１コア絶縁層１２１の下部にも同様に適用され、第１コア絶縁層１２１の露出した下部面から第１内層シードパターン１２−２´、第１内層回路層７０、及び第１ビルドアップピラー７２が順次に積層された構造を有する。
以降、第２ビルドアップ絶縁層１８４及び第１ビルドアップ絶縁層１８３は、第２ビルドアップピラー６２及び第２ビルドアップピラー６２と類似した第３ダミーピラー７２にそれぞれ対応し、第２コア絶縁層１６０の上部面と第１コア絶縁層１２１の下部面に形成される。
例えば、第２ビルドアップ絶縁層１８４と第１ビルドアップ絶縁層１８３は、ガラスクロス（Ｇｌａｓｓ ｃｌｏｔｈ）を含有せず、樹脂などの材質を含有する絶縁材質の未硬化フィルムをラミネーターによりラミネーションして形成することができる。
以降、第２ビルドアップ絶縁層１８４と第１ビルドアップ絶縁層１８３は、それぞれデスミア（ｄｅｓｍｅａｒ）処理により、図２Ｌに図示されたように、第２ビルドアップピラー６２及び第１ビルドアップピラー７２が露出し、粗さ（ｒｏｕｇｈｎｅｓｓ）が形成された面を備えることができる。
次に、図２Ｍに図示されたように、表面粗さが形成された第２ビルドアップ絶縁層１８４と第１ビルドアップ絶縁層１８３の各面に対してＰＶＤ法またはＣＶＤ法を用いることなく無電解銅メッキにより最上部シード層１８６と最下部シード層１８５を形成することができる。ここで、最上部シード層１８６と最下部シード層１８５は、デスミア処理により表面粗さが形成された第２ビルドアップ絶縁層１８４と第１ビルドアップ絶縁層１８３の各面に容易に形成することができる。
以降、回路層６０、７０の形成過程と同様に、最上部シード層１８６と最下部シード層１８５それぞれに第２外層回路層１９２と第１外層回路層１９１を形成するためのドライフィルムパターンを備える。
このような第２外層回路層１９２と第１外層回路層１９１を形成するためのドライフィルムパターンに対して、ＣＶＤまたはＰＶＤなどの気相蒸着法、サブトラクティブ法、無電解銅メッキまたは電解銅メッキを用いるアディティブ法、ＳＡＰ及びＭＳＡＰなどの方法のうち何れか一つの方法により銅をメッキし、図２Ｎに図示されたように、第２外層回路層１９２と第１外層回路層１９１を形成する。
第２外層回路層１９２と第１外層回路層１９１を形成した後、このような第２外層回路層１９２と第１外層回路層１９１に、第１表面処理膜９１または第２表面処理膜９２を形成する。
第１表面処理膜９１は、従来のＳＲの代わりに、例えば、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）処理膜、ブラックオキサイド膜、及びブラウンオキサイド膜のうち何れか一つの膜で形成されることができる。ここで、ＯＳＰ処理膜は、有機溶剤型と水溶性に分けられ、有機溶剤型は、ロールコーティング（Ｒｏｌｌ ｃｏａｔｉｎｇ）、スプレーコーティング（Ｓｐｒａｙ ｃｏａｔｉｎｇ）などを用いて第１外層シードパターン１８５´または第２外層シードパターン１８６´の表面に形成することができ、水溶性は、ディッピング（Ｄｉｐｐｉｎｇ）法を用いて形成することができる。また、ブラックオキサイド膜またはブラウンオキサイド膜は、銅材質の第２外層シードパターン１８６´と第１外層シードパターン１８５´を酸化処理して形成することができる。
また、第２表面処理膜９２は、電気伝導性が高い金属材質の膜で形成することができ、例えば、金メッキ膜、電解金メッキ膜、無電解金メッキ膜、または無電解ニッケル／金メッキ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）膜で形成することができる。
特に、無電解ニッケル／金メッキ（ＥＮＩＧ）膜は、無電解メッキ工程によりニッケルをメッキした後、置換型金（Ｉｍｅｒｓｉｏｎ ｇｏｌｄ）をメッキして形成することができる。
勿論、このような第１表面処理膜９１と第２表面処理膜９２は、前記例に限定されず、ＨＡＳＬ（Ｈｏｔ Ａｉｒ Ｓｏｌｄｅｒ Ｌｅｖｅｌｉｎｇ）またはその他の表面処理層に形成することができる。
このような本発明の一実施例による多層プリント回路基板の製造方法によると、キャリア基板１０とドライフィルムパターンを用いて多数のピラーにより電気的に連結される五つの回路層を備えた多層プリント回路基板を容易に製造し、従来、レーザを用いてビアを形成することで生じる加工時間と製造コストの問題点を解消することができる。ここで、本発明の一実施例による多層プリント回路基板の製造方法によると、五つ以上の回路層と四つ以上の絶縁層を有する多層プリント回路基板を具現することもできる。
特に、本発明の一実施例による多層プリント回路基板の製造方法によると、キャリア基板１０とドライフィルムパターンを用いて歪み（ｗａｒｐａｇｅ）が生じることなく多層プリント回路基板を大量生産することができる。
以下、本発明の他の実施例による多層プリント回路基板の製造方法について、図３Ａから図３Ｅを参照して説明する。
図３Ａから図３Ｅは、本発明の他の実施例による多層プリント回路基板の製造方法を説明するための工程断面図である。
ここで、本発明の他の実施例による多層プリント回路基板の製造方法として、六つの回路層３５１、２８５、２６１、２７１、２９５、３４１のような偶数個の回路層を有する多層プリント回路基板を製造する方法について説明する。
これにより、本発明の他の実施例による多層プリント回路基板の製造方法について、本発明の一実施例による多層プリント回路基板の製造方法と類似した部分は省略して説明する。
本発明の他の実施例による多層プリント回路基板の製造方法によると、先ず、図３Ａに図示されたように、上、下面にそれぞれ第１ピラー２２２及び第１ピラー２２２と同様な多数の第１ダミーピラー２１２を備えたキャリア基板１０の上、下面それぞれに第１絶縁層２２０及び第１絶縁層２２０と同様な第１ダミー絶縁層２１０をラミネーションする。
以降、第１ピラー２２２を含む第１絶縁層２２０及び第１ダミーピラー２１２を含む第１ダミー絶縁層２１０に対して研磨切削工程を行い、第１ピラー２２２を含む第１絶縁層２２０及び第１ダミーピラー２１２を含む第１ダミー絶縁層２１０を平坦な面に形成することができる。
このような第１ピラー２２２を露出した第１絶縁層２２０の上部面と第１ダミーピラー２１２を露出した第１ダミー絶縁層２１０の下部面に、ＰＶＤ法またはＣＶＤ法によりそれぞれ第１シード層２４０及び第１シード層２４０と同様な第１ダミーシード層２３０を形成する。
以降、キャリア基板１０に対するルーティング（ｒｏｕｔｉｎｇ）を行い、図３Ｂに図示されたように、第２上部銅箔１２−２を含む上部多層プリント回路基板前駆体と第２下部銅箔１３−２を含む下部多層プリント回路基板前駆体を分離する。
このように分離した上部多層プリント回路基板構造体と下部多層プリント回路基板構造体それぞれは、回路層無しにピラーのみが内部に備えた絶縁層構造の前駆体を用いて、偶数個の回路層を有する多層プリント回路基板を製造することができる。
以降、上部多層プリント回路基板構造体に対して、第１シード層２４０と第２上部銅箔１２−２を用いた銅メッキとエッチング工程により、第１上部回路層２６１と第１下部回路層２７１を対称に形成する。
この際、エッチング工程により、第１シード層２４０と第２上部銅箔１２−２は、第１上部回路層２６１と第１下部回路層２７１に対して第１シードパターン２４５と第１内層シードパターン１２−２´に形成することができる。
次に、第１上部回路層２６１と第１下部回路層２７１をそれぞれ露出した開口部を有するドライフィルムパターンを形成した後、電解銅メッキ法により、開口部に銅をメッキして第２上部ピラー２６２と第２下部ピラー２７２を形成する。
以降、ドライフィルムパターンは、剥離により除去され、第１上部回路層２６１と第１下部回路層２７１にそれぞれ連結された第２上部ピラー２６２と第２下部ピラー２７２を具現する。
このように第１ピラー２２２の両面に、それぞれ第１シードパターン２４５、第１上部回路層２６１及び第２上部ピラー２６２の構造に対して、第１内層シードパターン１２−２´、第１下部回路層２７１及び第２下部ピラー２７２の構造を互いに対称に形成する。勿論、下部多層プリント回路基板構造体に対しても同様な工程を行うことができる。
以降、図３Ｃに図示されたように、第２上部ピラー２６２及び第２下部ピラー２７２に対してそれぞれ第２上部絶縁層２６０と第２下部絶縁層２７０をラミネーションし、デスミア処理を施す。
これにより、図３Ｃに図示されたように、デスミア処理により第２上部絶縁層２６０と第２下部絶縁層２７０は、第２上部ピラー２６２及び第２下部ピラー２７２それぞれを露出して表面粗さが形成された面を備える。
次に、図３Ｄに図示されたように、表面粗さが形成された第２上部絶縁層２６０と第２下部絶縁層２７０の各面に対してＰＶＤ法またはＣＶＤ法を用いることなく無電解銅メッキにより、第２上部シード層２８０と第２下部シード層２９０を形成することができる。ここで、第２上部シード層２８０と第２下部シード層２９０は、デスミア処理により表面粗さが形成された第２上部絶縁層２６０と第２下部絶縁層２７０の各面に容易に形成することができる。
以降、回路層２６１、２７１の形成過程と同様に、第２上部シード層２８０と第２下部シード層２９０それぞれに第２上部回路層２８７と第２下部回路層２９７を形成するためのドライフィルムパターンを備える。
このような第２上部回路層２８７と第２下部回路層２９７を形成するためのドライフィルムパターンに、ＣＶＤまたはＰＶＤなどの気相蒸着法、サブトラクティブ法、無電解銅メッキまたは電解銅メッキを用いるアディティブ法、ＳＡＰ及びＭＳＡＰなどの方法のうち何れか一つの方法により銅をメッキし、図３Ｅに図示されたように、第２上部回路層２８７と第２下部回路層２９７を形成する。
この際、第２上部回路層２８７と第２下部回路層２９７は、それぞれ第２上部シードパターン２８５と第２下部シードパターン２９５を備える。
このような過程が繰り返して行われ、図３Ｅに図示されたように、第２上部回路層２８７及び第２下部回路層２９７それぞれに第３上部ピラー３０２と第３下部ピラー３１２を形成し、第３上部絶縁層３００と第３下部絶縁層３１０を形成する。
この際、第３上部絶縁層３００と第３下部絶縁層３１０は、デスミア処理により表面粗さが形成された面を備えることができる。
また、デスミア処理が施された第３上部絶縁層３００と第３下部絶縁層３１０の面に対してそれぞれ最上部シードパターン３３５を有する最上部回路層３５１及び最下部シードパターン３２５を有する最下部回路層３４１を形成することができる。
最上部回路層３５１と最下部回路層３４１を形成した後、このような最上部回路層３５１と最下部回路層３４１に第１表面処理膜３５５または第２表面処理膜３６５を形成する。
これにより、図３Ｅに図示されたように、第１絶縁層２２０を基準として六つの回路層３５１、２８５、２６１、２７１、２９５、３４１と四つの絶縁層２６０、２７０、３００、３１０が互いに対称する構造に形成された多層プリント回路基板を具現することができる。
勿論、本発明の他の実施例による多層プリント回路基板の製造方法によると、六つ以上の回路層と四つ以上の絶縁層を有する多層プリント回路基板を具現することもできる。
従って、本発明の他の実施例による多層プリント回路基板の製造方法によると、キャリア基板１０とドライフィルムパターンを用いて、キャリア基板１０の両面方向に多層構造のプリント回路基板前駆体を形成することで、多層プリント回路基板の生産効率性を向上することができる。
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明はこれに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲でより明確になるであろう。
本発明は、多層プリント回路基板及びその製造方法に適用可能である。
１０ キャリア基板
１１ 絶縁板
１２−２ 第２上部銅箔
１２−２´ 第１内層シードパターン
１３−２ 第２下部銅箔
２０´、３０´ 第１ドライフィルムパターン
２２ 第１コアピラー
３２ 第１ダミーピラー
４０ コア回路層
４２ 第２コアピラー
５２ 第２ダミーピラー
６０ 第２内層回路層
６２ 第２ビルドアップピラー
７０ 第１内層回路層
７２ 第１ビルドアップピラー
９１ 第１表面処理膜
９２ 第２表面処理膜
１２０ 第１絶縁層のフィルム
１２１ 第１コア絶縁層
１３０ 第１ダミー絶縁層のフィルム
１３１ 第１ダミー絶縁層
１４０ 第１シード層
１４１ コアシードパターン
１５０ 第１ダミーシード層
１５１ 第１ダミーシードパターン
１６０ 第２コア絶縁層
１６５ 第２シード層
１６５´ 第２内層シードパターン
１７０ 第２ダミー絶縁層
１７５ 第２ダミーシード層
１８３ 第１ビルドアップ絶縁層
１８４ 第２ビルドアップ絶縁層
１８５ 最下部シード層
１８５´ 第１外層シードパターン
１８６ 最上部シード層
１８６´ 第２外層シードパターン
１９１ 第１外層回路層
１９２ 第２外層回路層
２１０ 第１ダミー絶縁層
２１２ 第１ダミーピラー
２２０ 第１絶縁層
２２２ 第１ピラー
２４０ 第１シード層
２４５ 第１シードパターン
２６０ 第２上部絶縁層
２６１ 第１上部回路層
２６２ 第２上部ピラー
２７０ 第２下部絶縁層
２７１ 第１下部回路層
２７２ 第２下部ピラー
２８０ 第２上部シード層
２８５ 第２上部シードパターン
２８７ 第２上部回路層
２９０ 第２下部シード層
２９５ 第２下部シードパターン
２９７ 第２下部回路層
３００ 第３上部絶縁層
３０２ 第３上部ピラー
３１０ 第３下部絶縁層
３１２ 第３下部ピラー
３２５ 最下部シードパターン
３３５ 最上部シードパターン
３４１ 最下部回路層
３５１ 最上部回路層
３５５ 第１表面処理層
３６５ 第２表面処理層
１１ 絶縁板
１２−２ 第２上部銅箔
１２−２´ 第１内層シードパターン
１３−２ 第２下部銅箔
２０´、３０´ 第１ドライフィルムパターン
２２ 第１コアピラー
３２ 第１ダミーピラー
４０ コア回路層
４２ 第２コアピラー
５２ 第２ダミーピラー
６０ 第２内層回路層
６２ 第２ビルドアップピラー
７０ 第１内層回路層
７２ 第１ビルドアップピラー
９１ 第１表面処理膜
９２ 第２表面処理膜
１２０ 第１絶縁層のフィルム
１２１ 第１コア絶縁層
１３０ 第１ダミー絶縁層のフィルム
１３１ 第１ダミー絶縁層
１４０ 第１シード層
１４１ コアシードパターン
１５０ 第１ダミーシード層
１５１ 第１ダミーシードパターン
１６０ 第２コア絶縁層
１６５ 第２シード層
１６５´ 第２内層シードパターン
１７０ 第２ダミー絶縁層
１７５ 第２ダミーシード層
１８３ 第１ビルドアップ絶縁層
１８４ 第２ビルドアップ絶縁層
１８５ 最下部シード層
１８５´ 第１外層シードパターン
１８６ 最上部シード層
１８６´ 第２外層シードパターン
１９１ 第１外層回路層
１９２ 第２外層回路層
２１０ 第１ダミー絶縁層
２１２ 第１ダミーピラー
２２０ 第１絶縁層
２２２ 第１ピラー
２４０ 第１シード層
２４５ 第１シードパターン
２６０ 第２上部絶縁層
２６１ 第１上部回路層
２６２ 第２上部ピラー
２７０ 第２下部絶縁層
２７１ 第１下部回路層
２７２ 第２下部ピラー
２８０ 第２上部シード層
２８５ 第２上部シードパターン
２８７ 第２上部回路層
２９０ 第２下部シード層
２９５ 第２下部シードパターン
２９７ 第２下部回路層
３００ 第３上部絶縁層
３０２ 第３上部ピラー
３１０ 第３下部絶縁層
３１２ 第３下部ピラー
３２５ 最下部シードパターン
３３５ 最上部シードパターン
３４１ 最下部回路層
３５１ 最上部回路層
３５５ 第１表面処理層
３６５ 第２表面処理層
Claims (10)
- （Ａ）絶縁板の一面または両面に少なくとも一つの銅箔を備えたキャリア基板を準備する段階と、
（Ｂ）前記キャリア基板の一面または両面に多層プリント回路基板前駆体を形成する段階と、
（Ｃ）前記キャリア基板を分離する段階と、
（Ｄ）前記多層プリント回路基板前駆体の外部面に、他の回路層と他のピラーを順次に含む他の絶縁層を多数積層する段階と、
を含み、
前記（Ｂ）段階は、
（Ｂ−１）前記キャリア基板の一面または両面に備えられた第１ドライフィルムパターンに銅をメッキして多数の第１コアピラーを形成する段階と、
（Ｂ−２）前記第１ドライフィルムパターンを剥離する段階と、
（Ｂ−３）前記キャリア基板の一面または両面に前記第１コアピラーの高さと同一またはそれより厚い厚さの第１コア絶縁層を形成する段階と、
（Ｂ−４）前記第１コアピラーを露出するために、前記第１コア絶縁層に対して研磨切削工程を行う段階と、
を含む多層プリント回路基板の製造方法。 - （Ｅ）前記他の絶縁層のうち最外部絶縁層に最外部回路層を形成する段階と、
（Ｆ）前記最外部回路層に第１表面処理膜または第２表面処理膜を形成する段階と、
をさらに含む請求項１に記載の多層プリント回路基板の製造方法。 - 前記第１表面処理膜は、ＳＲ（Ｓｏｌｄｅｒ Ｒｅｓｉｓｔ）の代わりに、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）処理膜、ブラックオキサイド膜、及びブラウンオキサイド膜のうち何れか一つで形成され、
前記第２表面処理膜は、金メッキ膜、電解金メッキ膜、無電解金メッキ膜、及び無電解ニッケル／金メッキ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）膜のうち何れか一つで形成される請求項２に記載の多層プリント回路基板の製造方法。 - 前記（Ｂ−４）段階以後に、
（Ｂ−５）前記第１コアピラーを露出した前記第１コア絶縁層の外部面にＰＶＤ法またはＣＶＤ法を用いてシード層を形成する段階と、
（Ｂ−６）前記シード層にコア回路層形成用ドライフィルムパターンを形成する段階と、
（Ｂ−７）前記コア回路層形成用ドライフィルムパターンに銅をメッキして剥離し、コア回路層を形成する段階と、
（Ｂ−８）前記コア回路層を備えた第１コア絶縁層の外部面に第２ドライフィルムパターンを形成する段階と、
（Ｂ−９）前記第２ドライフィルムパターンに銅をメッキして剥離し、前記コア回路層に連結された第２コアピラーを形成する段階と、
（Ｂ−１０）前記コア回路層に重畳するコアシードパターンを形成するために、前記コア回路層に重畳していないシード層をエッチングにより除去する段階と、
（Ｂ−１１）前記コアシードパターンから前記第２コアピラーまでの全高さと同一またはそれより厚い厚さの第２コア絶縁層を形成する段階と、
（Ｂ−１２）前記第２コアピラーを露出するために、前記第２コア絶縁層に対して研磨切削工程を行う段階と、
をさらに含む請求項１に記載の多層プリント回路基板の製造方法。 - 前記（Ｂ−１）段階、前記（Ｂ−７）段階、及び前記（Ｂ−９）段階は、ＣＶＤ、ＰＶＤ、サブトラクティブ法、無電解銅メッキまたは電解銅メッキを用いるアディティブ法、ＳＡＰ及びＭＳＡＰのうち何れか一つの方法により前記銅をメッキする請求項４に記載の多層プリント回路基板の製造方法。
- 前記多層プリント回路基板前駆体の絶縁層はガラスクロス（Ｇｌａｓｓ ｃｌｏｔｈ）を含有してなり、
前記多層プリント回路基板前駆体の絶縁層と前記他の絶縁層は互いに異なる材質からなる請求項１に記載の多層プリント回路基板の製造方法。 - 前記（Ｄ）段階は、
前記他の絶縁層をデスミア（ｄｅｓｍｅａｒ）処理する段階を含む請求項１に記載の多層プリント回路基板の製造方法。 - 前記（Ｂ−４）段階と前記（Ｂ−１２）段階は、ベルトサンダー（Ｂｅｌｔ−ｓａｎｄｅｒ）、エンドミル（ｅｎｄ−ｍｉｌｌ）、セラミックバフ（Ｃｅｒａｍｉｃ ｂｕｆｆ）、及びＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）のうち何れか一つを用いて行われる請求項５に記載の多層プリント回路基板の製造方法。
- 前記（Ｂ−１）段階は、ＣＶＤ、ＰＶＤ、サブトラクティブ法、無電解銅メッキまたは電解銅メッキを用いるアディティブ法、ＳＡＰ及びＭＳＡＰのうち何れか一つの方法により前記銅をメッキする請求項１に記載の多層プリント回路基板の製造方法。
- 前記（Ｂ−４）段階は、ベルトサンダー（Ｂｅｌｔ−ｓａｎｄｅｒ）、エンドミル（ｅｎｄ−ｍｉｌｌ）、セラミックバフ（Ｃｅｒａｍｉｃ ｂｕｆｆ）、及びＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）のうち何れか一つを用いて行われる請求項１に記載の多層プリント回路基板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2012-0114356 | 2012-10-15 | ||
| KR1020120114356A KR101884430B1 (ko) | 2012-10-15 | 2012-10-15 | 다층 인쇄회로기판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014082459A JP2014082459A (ja) | 2014-05-08 |
| JP6336254B2 true JP6336254B2 (ja) | 2018-06-06 |
Family
ID=50474365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013161746A Active JP6336254B2 (ja) | 2012-10-15 | 2013-08-02 | 多層プリント回路基板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20140102767A1 (ja) |
| JP (1) | JP6336254B2 (ja) |
| KR (1) | KR101884430B1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9095084B2 (en) * | 2013-03-29 | 2015-07-28 | Kinsus Interconnect Technology Corp. | Stacked multilayer structure |
| JP6133227B2 (ja) * | 2014-03-27 | 2017-05-24 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| KR102253474B1 (ko) * | 2014-11-21 | 2021-05-18 | 삼성전기주식회사 | 디태치 코어기판, 그 제조 방법 및 회로기판 제조방법 |
| EP3236720A4 (en) * | 2014-11-28 | 2018-10-10 | Zeon Corporation | Desmear processing method and manufacturing method for multilayer printed wiring board |
| EP3468312B1 (en) | 2017-10-06 | 2023-11-29 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Method of manufacturing a component carrier having a three dimensionally printed wiring structure |
| US20220020602A1 (en) * | 2018-12-14 | 2022-01-20 | Mitsubishi Gas Chemical Company, Inc. | Method for producing package substrate for loading semiconductor device |
| JP7238548B2 (ja) * | 2019-03-29 | 2023-03-14 | Tdk株式会社 | 多層基板用絶縁シート、多層基板および多層基板の製造方法 |
| CN112449512A (zh) * | 2019-08-30 | 2021-03-05 | 嘉联益电子(昆山)有限公司 | 多层软性电路板及其制造方法 |
| KR20210092073A (ko) * | 2020-01-15 | 2021-07-23 | 해성디에스 주식회사 | 회로기판의 제조 방법 |
| WO2022005133A1 (ko) * | 2020-07-02 | 2022-01-06 | 주식회사 아모센스 | 파워모듈 |
| US11672081B2 (en) * | 2020-09-14 | 2023-06-06 | Innolux Corporation | Manufacturing method of metal structure |
| KR20230097817A (ko) * | 2021-12-24 | 2023-07-03 | 삼성전기주식회사 | 인쇄회로기판, 캐리어 부착 인쇄회로기판 및 인쇄회로기판 패키지의 제조방법 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2773366B2 (ja) * | 1990-03-19 | 1998-07-09 | 富士通株式会社 | 多層配線基板の形成方法 |
| US6001461A (en) * | 1992-08-27 | 1999-12-14 | Kabushiki Kaisha Toshiba | Electronic parts and manufacturing method thereof |
| DE60031680T2 (de) * | 1999-06-02 | 2007-09-06 | Ibiden Co., Ltd., Ogaki | Mehrschichtige, gedruckte leiterplatte und herstellungsmethode für eine mehrschichtige, gedruckte leiterplatte |
| JP2001007529A (ja) * | 1999-06-23 | 2001-01-12 | Ibiden Co Ltd | 多層プリント配線板及び多層プリント配線板の製造方法、半導体チップ及び半導体チップの製造方法 |
| JP3636290B2 (ja) * | 2000-03-27 | 2005-04-06 | 株式会社東芝 | プリント配線基板、及びその製造方法 |
| TW532050B (en) * | 2000-11-09 | 2003-05-11 | Matsushita Electric Ind Co Ltd | Circuit board and method for manufacturing the same |
| JP2003152341A (ja) * | 2001-11-13 | 2003-05-23 | Mitsui Mining & Smelting Co Ltd | プリント配線板の導体形成に用いる多層複合材料及びその製造方法並びにその多層複合材料を用いたプリント配線板 |
| KR100582079B1 (ko) * | 2003-11-06 | 2006-05-23 | 엘지전자 주식회사 | 인쇄회로기판 및 그 제조방법 |
| JP2006135277A (ja) * | 2004-10-06 | 2006-05-25 | North:Kk | 配線基板と、その製造方法 |
| US7682972B2 (en) * | 2006-06-01 | 2010-03-23 | Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. | Advanced multilayer coreless support structures and method for their fabrication |
| JP5092662B2 (ja) * | 2007-10-03 | 2012-12-05 | 凸版印刷株式会社 | 印刷配線板の製造方法 |
| KR20100043547A (ko) | 2008-10-20 | 2010-04-29 | 삼성전기주식회사 | 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법 |
| TW201041469A (en) * | 2009-05-12 | 2010-11-16 | Phoenix Prec Technology Corp | Coreless packaging substrate, carrier thereof, and method for manufacturing the same |
-
2012
- 2012-10-15 KR KR1020120114356A patent/KR101884430B1/ko active IP Right Grant
-
2013
- 2013-03-18 US US13/845,092 patent/US20140102767A1/en not_active Abandoned
- 2013-08-02 JP JP2013161746A patent/JP6336254B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20140102767A1 (en) | 2014-04-17 |
| JP2014082459A (ja) | 2014-05-08 |
| KR101884430B1 (ko) | 2018-08-01 |
| KR20140047953A (ko) | 2014-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6336254B2 (ja) | 多層プリント回路基板の製造方法 | |
| KR101420499B1 (ko) | 적층형 코어리스 인쇄회로기판 및 그 제조 방법 | |
| JP2011199077A (ja) | 多層配線基板の製造方法 | |
| US20180061555A1 (en) | Inductor and method of manufacturing the same | |
| US10674608B2 (en) | Printed circuit board and manufacturing method thereof | |
| JP2014082441A (ja) | 多層型コアレス基板及びその製造方法 | |
| JP5555368B1 (ja) | 配線基板の製造方法 | |
| US20140014398A1 (en) | Coreless subtrate and method of manufacturing the same | |
| JP5165723B2 (ja) | 回路基板およびその製造方法 | |
| JP5865769B2 (ja) | 多層配線基板の製造方法 | |
| JP5188947B2 (ja) | 多層配線基板の製造方法 | |
| KR101167422B1 (ko) | 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법 | |
| US20150021084A1 (en) | Copper clad laminate, printed circuit board, and method of manufacturing the same | |
| CN107454761B (zh) | 高密度增层多层板的制造方法 | |
| KR101222828B1 (ko) | 코어리스 기판의 제조방법 | |
| KR101580472B1 (ko) | 회로기판 제조방법 | |
| KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
| KR102054198B1 (ko) | 배선 기판의 제조 방법 | |
| US20170339788A1 (en) | Split via second drill process and structure | |
| JP5608262B2 (ja) | 印刷回路基板及び印刷回路基板の製造方法 | |
| KR20140013505A (ko) | 인쇄회로기판 및 그 제조 방법 | |
| KR101128584B1 (ko) | 반도체 패키지용 코어리스 기판 제조 방법과 이를 이용한 코어리스 기판 | |
| US20140076611A1 (en) | Printed circuit board and method of manufacturing the same | |
| KR102268385B1 (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법 | |
| KR101514485B1 (ko) | 기판 제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170110 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170407 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170515 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171128 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180502 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6336254 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |