KR101222828B1 - 코어리스 기판의 제조방법 - Google Patents

코어리스 기판의 제조방법 Download PDF

Info

Publication number
KR101222828B1
KR101222828B1 KR1020110061871A KR20110061871A KR101222828B1 KR 101222828 B1 KR101222828 B1 KR 101222828B1 KR 1020110061871 A KR1020110061871 A KR 1020110061871A KR 20110061871 A KR20110061871 A KR 20110061871A KR 101222828 B1 KR101222828 B1 KR 101222828B1
Authority
KR
South Korea
Prior art keywords
forming
layer
opening
protective layer
dry film
Prior art date
Application number
KR1020110061871A
Other languages
English (en)
Other versions
KR20130001015A (ko
Inventor
홍명호
김병문
구현희
정순오
이재준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110061871A priority Critical patent/KR101222828B1/ko
Priority to JP2012092019A priority patent/JP2013008945A/ja
Priority to US13/448,869 priority patent/US20120324723A1/en
Publication of KR20130001015A publication Critical patent/KR20130001015A/ko
Application granted granted Critical
Publication of KR101222828B1 publication Critical patent/KR101222828B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

본 발명은 코어리스 기판의 제조방법으로서, (A) 캐리어(110) 일면에 개구부 형성용 드라이필름(122)을 패터닝하는 단계, (B) 상기 개구부 형성용 드라이필름(122)이 패터닝된 상기 캐리어(110)에 제1 보호층(130)을 형성하는 단계, (C) 상기 제1 보호층(130)에 패드(142)를 포함한 회로층(140)을 형성하는 단계, (D) 상기 회로층(140)이 형성된 제1 보호층(130)에 빌드업층(150)을 형성하는 단계, (E) 상기 빌드업층(150)을 형성한 후, 상기 캐리어(110)를 상기 제1 보호층(130)으로부터 분리하는 단계 및 (F) 상기 개구부 형성용 드라이필름(122)을 상기 제1 보호층(130)으로부터 제거하여 상기 패드(142)를 노출시키는 단계를 포함한다. 본 발명은 개구부 형성용 드라이필름(122)만을 제거함으로써 패드(142)를 노출시킬 수 있어 개구부(190) 형성을 위한 공정시간을 줄일 수 있으며, 공정이 간단하여 비용이 절감된다.

Description

코어리스 기판의 제조방법{Method of manufacturing coreless substrate}
본 발명은 코어리스 기판의 제조방법에 관한 것이다.
통상 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동박으로 배선을 형성하여 보드 상에 IC(Intergrated Circuit) 또는 전자부품을 배치 고정하고 이들 간의 전기적 배선을 구현한 후 절연체로 코팅한 것이다.
최근 전자산업의 발달로 인하여 전자부품의 고기능화, 경박단소화에 대한 요구가 급증하고 있고, 이에 따라, 이러한 전자부품이 탑재되는 인쇄회로기판 또한 고밀도 배선화 및 박판화가 요구되고 있다.
특히, 인쇄회로기판의 박판화에 대응하기 위해서 코어기판을 제거하여 전체적인 두께를 줄이고, 신호처리시간을 단축할 수 있는 코어리스 기판이 주목받고 있다. 코어리스 기판의 경우, 코어기판을 사용하지 않기 때문에 제조공정 중에 지지체 기능을 수행할 수 있는 캐리어 부재가 필요하다. 캐리어 부재 양면에 통상의 기판 제조방법에 따라 회로층 및 절연층을 포함하는 빌드업층을 형성한 후, 캐리어 부재를 제거함으로써, 상부 기판과 하부 기판으로 분리되어 코어리스 기판이 완성된다.
종래의 코어리스 기판의 제조방법은 솔더레지스트에 개구부를 형성하기 위해 LDA(Laser Direct Ablation)공법을 사용하였다. 이러한 LDA공법은 레이저 스폿 크기의 제한으로 인해, 개구부의 크기가 큰 경우 가공시간이 길어지는 문제점이 있었다. 또한, 여러차례 레이저 가공을 하여야 하므로, 공정이 복잡하고 비용이 증가하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로, 본 발명의 목적은 캐리어의 일면에 개구부 형성용 드라이필름을 패터닝하고, 이후에 기판으로부터 캐리어를 분리 후 개구부 형성용 드라이필름만을 제거함으로써, 개구부를 형성하는 코어리스 기판의 제조방법을 제공하는데 있다.
본 발명의 바람직한 실시예에 따른 코어리스 기판의 제조방법은 (A) 캐리어 일면에 개구부 형성용 드라이필름을 패터닝하는 단계, (B) 상기 개구부 형성용 드라이필름이 패터닝된 상기 캐리어에 제1 보호층을 형성하는 단계, (C) 상기 제1 보호층에 패드를 포함한 회로층을 형성하는 단계, (D) 상기 회로층이 형성된 상기 제1 보호층에 빌드업층을 형성하는 단계, (E) 상기 빌드업층을 형성한 후, 상기 캐리어를 상기 제1 보호층으로부터 분리하는 단계 및 (F) 상기 개구부 형성용 드라이필름을 상기 제1 보호층으로부터 제거하여 상기 패드를 노출시키는 단계를 포함하는 것을 특징으로 한다.
여기서, 본 발명은 상기 (F)단계에서, 상기 개구부 형성용 드라이필름을 박리하여 제거하는 것을 특징으로 한다.
또한, 본 발명은 상기 (A)단계는, 상기 캐리어 부재의 일면에 드라이필름을 형성하는 단계 및 상기 드라이필름을 노광, 현상하여 패터닝하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명은 상기 (F) 단계 이후에, 상기 패드에 잔존하는 상기 제1 보호층을 제거하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 본 발명은 상기 (F) 단계 이후에, 상기 패드에 표면처리층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 본 발명은 상기 표면처리층은 OSP(Organic Soldrability Preservative)처리층 또는 무전해니켈/금도금(ENIG, Electroless Nickel Immersion Gold)층인 것을 특징으로 한다.
또한, 본 발명은 상기 (D) 단계 이후에, 상기 빌드업층에 제2 보호층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 본 발명은 상기 제1 보호층은 솔더레지스트 또는 ABF(Ajinomoto build-up film)인 것을 특징으로 한다.
또한, 본 발명은 상기 제2 보호층은 솔더레지스트 또는 ABF(Ajinomoto build-up film)인 것을 특징으로 한다.
또한, 본 발명은 상기 캐리어는 절연층 및 절연층 양면에 형성된 금속박을 포함하는 것을 특징으로 한다.
또한, 본 발명은 상기 금속박은 동박인 것을 특징으로 한다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 캐리어 일면에 개구부 형성용 드라이필름을 형성하고, 빌드업 과정을 거쳐 최종적으로 캐리어를 분리한 이후, 개구부 형성용 드라이필름만을 제거함으로써 패드를 노출시킬 수 있어 개구부 형성을 위한 공정시간이 단축된다.
또한, 본 발명에 따르면 개구부 형성용 드라이필름을 박리에 의해 한번에 제거할 수 있으므로, 공정이 간단하며 비용을 줄일 수 있다.
도 1 내지 도 10은 본 발명의 바람직한 실시예에 따른 코어리스 기판의 제조방법을 순서대로 도시한 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1 내지 도 9에 도시된 바와 같이, 본 발명에 따른 코어리스 기판의 제조방법은 (A) 캐리어(110) 일면에 개구부 형성용 드라이필름(122)을 패터닝하는 단계, (B) 상기 개구부 형성용 드라이필름(122)이 패터닝된 상기 캐리어(110)에 제1 보호층(130)을 형성하는 단계, (C) 상기 제1 보호층(130)에 패드(142)를 포함한 회로층(140)을 형성하는 단계, (D) 상기 회로층(140)이 형성된 상기 제1 보호층(130)에 빌드업층(150)을 형성하는 단계, (E) 상기 빌드업층(150)을 형성한 후, 상기 캐리어(110)를 상기 제1 보호층(130)으로부터 분리하는 단계 및 (F) 상기 개구부 형성용 드라이필름(122)을 상기 제1 보호층(130)으로부터 제거하여 상기 패드(142)를 노출시키는 단계를 포함하는 것을 특징으로 한다. 본 발명은 기존의 레이저에 의한 LDA 공법을 대체하여, 캐리어(110)에 개구부 형성용 드라이필름(122)을 패터닝하고 최종적으로 캐리어(110) 분리 후에 이를 제거함으로써 제1 보호층(130)에 개구부(190)를 형성하는데 소요되는 공정시간 및 비용을 줄일 수 있다. 이하 제조방법의 순서대로 자세히 살펴보기로 한다.
먼저, 캐리어(110) 일면에 개구부 형성용 드라이필름(122)을 패터닝한다.
이때, 상기 개구부 형성 드라이 필름(122)을 패터닝하는 단계는 캐리어(110) 부재의 일면에 드라이필름(120)을 형성한 후, 상기 드라이필름(120)을 노광 및 현상하는 공정을 포함한다. 구체적으로 살펴보면 다음과 같다.
먼저, 캐리어(110)의 일면을 정면처리 함으로써, 드라이필름(120)의 밀착성을 높인 후 라미네이터를 통해 도 1에 도시된 바와 같이 드라이필름(120)을 캐리어(110)에 형성할 수 있다.
다음으로 광에 노출시키는 노광공정을 통해 드라이필름(120)을 선택적으로 경화시키고, 현상액으로 경화되지 않은 부분만을 용해시켜 도 2에 도시된 바와 같이 개구부 형성용 드라이필름(122)을 패터닝할 수 있다.
한편, 캐리어(110)는 절연층(112) 양면에 금속박(114)이 적층된 것으로서 제조공정 중 코어리스 기판을 지지하는 역할을 수행한다. 여기서, 절연층(112)은 수지 절연층이 사용될 수 있다. 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 프리프레그가 사용될 수 있다. 금속박(114)은 특별히 한정되는 것은 아니나, 열전도성이 높고 강성이 우수한 동박을 사용함이 바람직하다.
다음으로 도 3에 도시된 바와 같이 개구부 형성용 드라이필름(122)이 패터닝된 캐리어(110)에 제1 보호층(130)을 형성한다. 제1 보호층(130)은 최종적으로 솔더링(soldering)시 회로층에 땜납이 도포되지 않도록 보호하고 회로층의 산화를 방지하는 역할을 수행한다. 제1 보호층(130)은 절연성을 갖는 내열성 피복 재료로써 솔더레지스트 또는 ABF(Ajinomoto build-up film)를 사용할 수 있다. 상기 제1 보호층(130)은 스크린 인쇄법, 롤러코팅(Roller coating), 커튼코팅(Curtain coating) 또는 스프레이코팅(Spray coating)등의 방법으로 캐리어(110)에 형성할 수 있다.
다음으로, 도 4에 도시된 바와 같이 제1 보호층(130)에 패드(142)를 포함한 회로층(140)을 형성한다. 회로층(140)은 동박층을 적층 후, 부식레지스트를 이용하여 선택적으로 동박층을 제거하는 서브트랙티브(Subtractive)법과 무전해 동도금 및 전해 동도금을 이용하는 애디티브(Additive)법, SAP(Semi-Additive Process) 및 MSAP(Modified Semi-Additive Process) 등의 방법을 통해 형성할 수 있다. 회로층(140)에 포함된 패드(142)는 이후에 제1 보호층(130)에 형성된 개구부(190; 도 8참조)를 통해 노출되는 부분으로서, 솔더볼이 형성되어 반도체 등의 외부소자가 솔더링을 통해 코어리스 기판에 실장될 수 있다.
다음으로, 도 5에 도시된 바와 같이 회로층(140)이 형성된 제1 보호층(130)에 빌드업층(150)을 형성한다. 빌드업층(150)은 통상적으로 사용되는 방법에 따라 절연층(160)과 회로층(170)을 차례로 적층하는 방식으로 형성할 수 있다. 빌드업층(150)을 형성하는 방법을 구체적으로 보면, 절연층(160)을 적층하고 Yag 레이저 또는 CO2 레이저를 이용하여 비아홀(162)을 형성한다. 상기 비아홀(162)이 형성된 절연층(160)에 서브트랙티브(Subtractive)법, 애디티브(Additive)법, SAP(Semi-Additive Process) 또는 MSAP(Modified Semi-Additive Process) 등의 방법을 이용하여 비아를 포함한 회로층(170)을 형성한다. 상기 과정을 반복함으로써, 단층 또는 다층의 빌드업층(150)을 형성할 수 있다.
이때, 도 6에 도시된 바와 같이 빌드업층(150)에 제2 보호층(180)을 형성하는 단계를 더 포함할 수 있다. 제2 보호층(180)은 내부 회로층이 손상되는 것을 방지하는 역할을 하며, 솔더레지스트 또는 ABF(Ajinomoto build-up film)등을 사용할 수 있다. 전술한 바와 같이 제2 보호층(180)은 스크린 인쇄법, 롤러코팅(Roller coating), 커튼코팅(Curtain coating) 또는 스프레이코팅(Spray coating)등의 방법을 통해 형성할 수 있다.
다음으로, 도 7에 도시된 바와 같이 제1 보호층(130)으로부터 캐리어(110)를 분리, 제거한다. 캐리어(110)를 라우팅 과정 등을 통해 제거함으로써, 상부기판(100a)과 하부기판(100b)으로 분리된다.
다음으로, 도 8에 도시된 바와 같이 제1 보호층(130)으로부터 개구부 형성용 드라이필름(122)을 제거하여 패드(142)를 노출시킨다. 종래의 코어리스 기판의 제조방법은 캐리어(110)를 제거한 후 솔더레지스트를 레이저를 이용하여 식각함으로써 개구부(190)를 형성하였다. 하지만, 레이저에 의한 개구부(190) 형성은 레이저 스폿 크기의 제한으로 인해 개구부(190)의 크기가 클수록 공정시간이 길어지며, 수차례 레이저 가공이 필요하여 비용이 증가한다는 단점이 있었다. 본 발명은 캐리어(110) 일면에 형성해 두었던 개구부 형성용 드라이필름(122)을 분리하여 제거함으로써 제1 보호층(130)에 개구부(190)를 만들 수 있다. 따라서, 개구부(190)를 형성하는데 걸리는 공정시간을 단축시킬 수 있으며, 여러차례 가공이 필요하지 않으므로 비용이 절감된다. 또한, 형성하려는 개구부(190)의 크기에 상관없이 공정시간이 일정하다는 장점이 있다. 제1 보호층(130)으로부터 개구부 형성용 드라이필름(122)을 제거함으로써 외부소자 등과 연결되는 패드(142)이 노출된다.
여기서, 개구부 형성용 드라이필름(122)은 박리에 의해 제거할 수 있다. 개구부 형성용 드라이필름(122)을 박리액에 침지하거나 도포하여 코어리스 기판으로부터 박리한다. 박리액으로는 알칼리금속 수산화물 등이 사용될 수 있다.
다음으로, 도 9에 도시된 바와 같이 패드(142)에 잔존하는 제1 보호층(130)을 제거하는 단계를 더 포함할 수 있다. 개구부 형성용 드라이필름(122)을 제거하여 노출된 패드(142)에 제1 보호층(130) 물질이 잔존하는 경우, 외부소자와 전기적 연결이 불량하며 표면처리층(200; 도 10 참조)을 형성하기 어려운 단점이 있다. 패드(142)에 잔존하는 제1 보호층(130) 물질이 적은 경우, 고압 세정기를 이용하여 제거할 수 있다. 패드(142)에 잔존하는 제1 보호층(130) 물질이 많은 경우에는 부식액이나 레이저 등을 이용하여 제거한다.
다음으로, 도 10에 도시된 바와 같이 패드(142)에 표면처리층(200)을 형성하는 단계를 더 포함할 수 있다. 표면처리층(200)은 제1 보호층(130)으로 덮이지 않은 패드(142) 부분이 산화되는 것을 방지하고, 부품의 납땜성을 향상시킨다. 또한, 표면처리층(200)을 형성하여 전기전도도를 높임으로써, 외부소자와의 접속 신뢰성을 향상시킬 수 있다.
여기서, 표면처리층(200)은 OSP(Organic Soldrability Preservative)처리층 또는 무전해니켈/금도금(ENIG, Electroless Nickel Immersion Gold)층 일 수 있다.
OSP(Organic Soldrability Preservative)처리층은 유기용제형과 수용성으로 구분될 수 있다. 유기용제형은 롤 코팅(Roll coating), 스프레이 코팅(Spray coating)등을 이용하여 패드(142) 표면에 도포할 수 있다. 수용성은 딥핑(Dipping)공법을 이용하여 패드(142)에 표면처리층(200)을 형성한다.
무전해니켈/금도금(ENIG, Electroless Nickel Immersion Gold)층은 무전해도금 공정으로 니켈을 도금한 후, 치환형 금(Imersion gold)를 도금하여 형성할 수 있다. 무전해니켈/금도금층은 내열성 및 납땜성이 우수하다는 장점이 있다. 표면처리층(200)은 상기예에 한정되는 것은 아니며, HASL(Hot Air Solder Leveling) 또는 그 밖에 모든 도금층을 포함한다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 코어리스 기판의 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다. 본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의해서 명확해질 것이다.
100a : 상부기판 100b : 하부기판
110 : 캐리어 112, 160 : 절연층
114 : 금속박 120 : 드라이필름
122 : 개구부 형성용 드라이필름 130 : 제1 보호층
140, 170 : 회로층 142 : 패드
144 : 배선회로 150 : 빌드업층
162 : 비아홀 180 : 제2 보호층
190 : 개구부 200 : 표면처리층

Claims (11)

  1. (A) 캐리어 일면에 개구부 형성용 드라이필름을 패터닝하는 단계;
    (B) 상기 개구부 형성용 드라이필름이 패터닝된 상기 캐리어에 제1 보호층을 형성하는 단계;
    (C) 상기 제1 보호층에 패드를 포함한 회로층을 형성하는 단계;
    (D) 상기 회로층이 형성된 상기 제1 보호층에 빌드업층을 형성하는 단계;
    (E) 상기 빌드업층을 형성한 후, 상기 캐리어를 상기 제1 보호층으로부터 분리하는 단계;
    (F) 상기 개구부 형성용 드라이필름을 상기 제1 보호층으로부터 제거하여 상기 패드를 노출시키는 단계; 및
    (G) 상기 패드에 잔존하는 상기 제1 보호층을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 코어리스 기판의 제조방법.
  2. 청구항 1에 있어서,
    상기 (F)단계에서, 상기 개구부 형성용 드라이필름을 박리하여 제거하는 것을 특징으로 하는 코어리스 기판의 제조방법.
  3. 청구항 1에 있어서,
    상기 (A)단계는,
    상기 캐리어 부재의 일면에 드라이필름을 형성하는 단계; 및
    상기 드라이필름을 노광 및 현상하여 패터닝하는 단계;
    를 포함하는 것을 특징으로 하는 코어리스 기판의 제조방법.
  4. 삭제
  5. 청구항 1에 있어서,
    상기 (F) 단계 이후에,
    상기 패드에 표면처리층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 코어리스 기판의 제조방법.
  6. 청구항 5에 있어서,
    상기 표면처리층은 OSP(Organic Soldrability Preservative)처리층 또는 무전해니켈/금도금(ENIG, Electroless Nickel Immersion Gold)층인 것을 특징으로 하는 코어리스 기판의 제조방법.
  7. 청구항 1에 있어서,
    상기 (D) 단계 이후에,
    상기 빌드업층에 제2 보호층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 코어리스 기판의 제조방법.
  8. 청구항 1에 있어서,
    상기 제1 보호층은 솔더레지스트 또는 ABF(Ajinomoto build-up film)인 것을 특징으로 하는 코어리스 기판의 제조방법.
  9. 청구항 7에 있어서,
    상기 제2 보호층은 솔더레지스트 또는 ABF(Ajinomoto build-up film)인 것을 특징으로 하는 코어리스 기판의 제조방법.
  10. 청구항 1에 있어서,
    상기 캐리어는 절연층 및 절연층 양면에 형성된 금속박을 포함하는 것을 특징으로 하는 코어리스 기판의 제조방법.
  11. 청구항 10에 있어서,
    상기 금속박은 동박인 것을 특징으로 하는 코어리스 기판의 제조방법.
KR1020110061871A 2011-06-24 2011-06-24 코어리스 기판의 제조방법 KR101222828B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110061871A KR101222828B1 (ko) 2011-06-24 2011-06-24 코어리스 기판의 제조방법
JP2012092019A JP2013008945A (ja) 2011-06-24 2012-04-13 コアレス基板の製造方法
US13/448,869 US20120324723A1 (en) 2011-06-24 2012-04-17 Method of manufacturing coreless substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110061871A KR101222828B1 (ko) 2011-06-24 2011-06-24 코어리스 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20130001015A KR20130001015A (ko) 2013-01-03
KR101222828B1 true KR101222828B1 (ko) 2013-01-15

Family

ID=47360447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110061871A KR101222828B1 (ko) 2011-06-24 2011-06-24 코어리스 기판의 제조방법

Country Status (3)

Country Link
US (1) US20120324723A1 (ko)
JP (1) JP2013008945A (ko)
KR (1) KR101222828B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101055462B1 (ko) 2010-01-07 2011-08-08 삼성전기주식회사 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
CN107241875B (zh) * 2016-03-28 2019-05-07 上海美维科技有限公司 一种双面埋线印制板的制造方法
CN113725148B (zh) * 2021-08-16 2024-05-03 宁波华远电子科技有限公司 一种无芯基板的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100065689A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
KR20110003093A (ko) * 2009-07-03 2011-01-11 삼성전기주식회사 금속범프를 갖는 인쇄회로기판의 제조방법
JP2011040702A (ja) 2009-08-18 2011-02-24 Kinko Denshi Kofun Yugenkoshi コアレスパッケージ基板及びその製造方法
KR20110062037A (ko) * 2009-12-02 2011-06-10 삼성전기주식회사 인쇄회로기판의 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JPH11274727A (ja) * 1998-01-19 1999-10-08 Cmk Corp 多層プリント配線板の製造方法
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
CN101507373A (zh) * 2006-06-30 2009-08-12 日本电气株式会社 布线板、使用布线板的半导体器件、及其制造方法
US8030138B1 (en) * 2006-07-10 2011-10-04 National Semiconductor Corporation Methods and systems of packaging integrated circuits
JP5117692B2 (ja) * 2006-07-14 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7445959B2 (en) * 2006-08-25 2008-11-04 Infineon Technologies Ag Sensor module and method of manufacturing same
JPWO2008087972A1 (ja) * 2007-01-16 2010-05-06 住友ベークライト株式会社 絶縁樹脂シート積層体、該絶縁樹脂シート積層体を積層してなる多層プリント配線板
US7955953B2 (en) * 2007-12-17 2011-06-07 Freescale Semiconductor, Inc. Method of forming stacked die package
KR100956688B1 (ko) * 2008-05-13 2010-05-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20100043547A (ko) * 2008-10-20 2010-04-29 삼성전기주식회사 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법
KR101006619B1 (ko) * 2008-10-20 2011-01-07 삼성전기주식회사 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법
KR20110077403A (ko) * 2009-12-30 2011-07-07 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100065689A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
KR20110003093A (ko) * 2009-07-03 2011-01-11 삼성전기주식회사 금속범프를 갖는 인쇄회로기판의 제조방법
JP2011040702A (ja) 2009-08-18 2011-02-24 Kinko Denshi Kofun Yugenkoshi コアレスパッケージ基板及びその製造方法
KR20110062037A (ko) * 2009-12-02 2011-06-10 삼성전기주식회사 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
JP2013008945A (ja) 2013-01-10
KR20130001015A (ko) 2013-01-03
US20120324723A1 (en) 2012-12-27

Similar Documents

Publication Publication Date Title
US9439282B2 (en) Method for manufacturing printed circuit board
US7435352B2 (en) Method of forming solder resist pattern
US8356405B2 (en) Method of manufacturing printed circuit board
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
KR20150092881A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
JP2009295949A (ja) 電子部品内装型プリント基板及びその製造方法
JP2010135721A (ja) 金属バンプを持つプリント基板及びその製造方法
TWI392428B (zh) Method for manufacturing double sided flexible printed wiring board
US20140102767A1 (en) Multi-layer type printed circuit board and method of manufacturing the same
KR101148735B1 (ko) 인쇄회로기판 및 그 제조방법
KR20060026683A (ko) 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법
KR101896555B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101222828B1 (ko) 코어리스 기판의 제조방법
KR20110064216A (ko) 범프를 구비한 회로기판 및 그 제조 방법
KR20070034766A (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법
KR101194552B1 (ko) 인쇄회로기판 및 그 제조방법
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
KR100651422B1 (ko) 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법
KR101156776B1 (ko) 인쇄회로기판의 제조방법
KR101231522B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP6234132B2 (ja) 配線基板の製造方法
KR20120031775A (ko) 코어리스 기판의 제조방법
KR101184487B1 (ko) 인쇄회로기판의 제조방법
KR100815322B1 (ko) 인쇄회로기판 및 그 제조방법
KR20100107936A (ko) 박형 패키지 기판 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee