JP2010135721A - 金属バンプを持つプリント基板及びその製造方法 - Google Patents

金属バンプを持つプリント基板及びその製造方法 Download PDF

Info

Publication number
JP2010135721A
JP2010135721A JP2009054288A JP2009054288A JP2010135721A JP 2010135721 A JP2010135721 A JP 2010135721A JP 2009054288 A JP2009054288 A JP 2009054288A JP 2009054288 A JP2009054288 A JP 2009054288A JP 2010135721 A JP2010135721 A JP 2010135721A
Authority
JP
Japan
Prior art keywords
layer
metal
circuit board
printed circuit
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009054288A
Other languages
English (en)
Inventor
Jin-Yong An
ヨン アン・ジン
Jae Joon Lee
ジュン リ・ゼ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2010135721A publication Critical patent/JP2010135721A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

【課題】微細なピッチを持つとともに均一な直径及び高さを持つ金属バンプを持つプリント基板の構造及び製造方法を提供する。
【解決手段】絶縁層７００上に埋め込まれた電気伝導性金属でなる接続パッド６３０を含む上部回路層６００；及び接続パッド６３０と一体を成し、接続パッド６３０の上部に突出するとともに絶縁層７００の上部に突出した一定直径の金属バンプ５００を含む。
【選択図】図１１

Description

本発明は金属バンプを持つプリント基板及びその製造方法に係り、より詳しくは一定の直径を持ち、直径が一定して微細なピッチで形成されることができる金属バンプを持つプリント基板及びその製造方法に関するものである。
電子産業の発達につれて、電子部品が高性能化していき、これに応えてパッケージ（ＰＫＧ）も小型化、高密度化することが要求される。また、ＩＣとメインボードを連結するインターポーザー（基板）も高密度化しなければならない。パッケージの高密度化の原因は、ＩＣのＩ／Ｏの数が増えることによるもので、インターポーザーと連結する方法もよりよい方向に進んでいる。現在の高密度パッケージにおけるＩＣ実装方法には、ワイヤボンディング方式とフリップボンディング方式が使用されており、Ｉ／Ｏが一定の数以上に増えると、実装にかかる費用のため、フリップボンディング方式が好まれている。
図１Ａ〜図１Ｍは従来技術による半導体チップ実装基板を製造する工程を示す図である。
まず、図１Ａに示すように、両面銅張積層板でなるキャリア１が提供されれば、図１Ｂに示すように、ソルダレジスト３を塗布し、図１Ｃに示すように、ドライフィルム５を塗布してからパターニングする。その後、図１Ｄに示すように、電解メッキを施した後、図１Ｅに示すように、ドライフィルム５を除去して接続パッド７を形成する。ついで、図１Ｆに示すように、第１絶縁層９を積層し、図１Ｇに示すように、第１回路層１１を形成する。
その後、図１Ｈに示すように、前述した工程を繰り返して追加のビルドアップ層１３を形成し、図１Ｉに示すように、ソルダレジスト１５を塗布する。
ついで、図１Ｊに示すように、ルーティング工程を行ってキャリア１を分離し、図１Ｋに示すように、キャリア銅箔をエッチングで除去する。その後、図１Ｌに示すように、ソルダレジスト３、１５をパターニングして接続パッド７を露出する開口部１７を形成する。
ついで、図１Ｍに示すように、上部接続パッド上にフリップチップボンディングウのためのソルダボール１９を形成する。ソルダボール１９の形成は、スクリーンプリンティングによるソルダペーストの印刷、及びリフロー（ｒｅｆｌｏｗ）工程でなされる。
しかし、前述したように、プリンティング方式を用いるプリント基板のバンプ形成方法は広い接続パッドを要求するため、１２０μｍ以下の微細ピッチ（ｐｉｔｃｈ）を持つバンプを具現しにくいという問題点を持つ。
また、プリンティング方式を用いるバンプ形成方法は、微細なバンプを形成する場合、バンプが形成されないか、形成されても体積が非常に小さく形成される問題点をもたらす。
また、接続パッドはメッキ方式で形成されるため、メッキ偏差によって厚さが均一でなく、ソルダペーストを印刷する工程においても印刷量をまったく均一に合わせるのが難しいため、ソルダボールの高さが均一ではなく、これによって半導体チップと連結されないソルダボールが形成される問題点がある。
また、ソルダレジスト１５の段差が大きいため、電子部品の実装後に行われるアンダーフィル工程でボイド（ｖｏｉｄ）が発生する問題があった。
本発明は前述したような従来技術の問題点を解決するためになされたもので、微細なピッチを持つとともに均一な直径及び高さを持つ金属バンプを持つプリント基板の構造及び製造方法を提供することをその目的とする。
上記課題を解決するために、一観点によれば、本発明は、絶縁上に埋め込まれた電気伝導性金属でなる接続パッドを含む上部回路層；及び前記接続パッドと一体を成し、前記接続パッドの上部に突出するとともに前記絶縁層の上部に突出した一定直径の金属バンプ；を含む、金属バンプを持つプリント基板を提供する。
前記接続パッドは前記絶縁層の表面と一致する露出面を持つことができる。
前記絶縁層はソルダレジストでなることができる。
前記プリント基板は、前記金属バンプの上端部に形成された接続金属層をさらに含むことができる。
前記プリント基板は、前記絶縁層の下に積層された下部回路層を持つビルドアップ層をさらに含むことができる。
前記下部回路層は下部接続パッドを含み、前記プリント基板は、前記下部回路層を覆い、前記下部接続パッドを露出する開口部を持つソルダレジスト層をさらに含むことができる。
また、前記課題を解決するために、他の観点によれば、本発明は、（Ａ）キャリア上にドライフィルムを塗布し、金属バンプ形成用開放ホールをパターニングする段階；（Ｂ）前記開放ホールを充填する金属バンプ、及び前記ドライフィルム上に接続パッドを含む上部回路層を形成する段階；（Ｃ）前記ドライフィルム上に絶縁層を積層する段階；（Ｄ）前記絶縁層上に下部回路層を含むビルドアップ層を形成する段階；（Ｅ）前記キャリアを除去する段階；及び（Ｆ）前記ドライフィルムを除去する段階；を含む、金属バンプを持つプリント基板の製造方法を提供する。
前記（Ｂ）段階は、（Ｉ）前記開放ホールを含む前記ドライフィルム上にシード層を形成する段階；（ＩＩ）前記シード層上に、前記開放ホールを露出する接続パッド形成用開口を含む上部回路層形成用開口をパターニングする段階；（III）前記上部回路層形成用開口をメッキすることで、金属バンプ及び接続パッドを含む上部回路層を形成する段階；及び（IV）前記シード層を除去する段階；を含むことができる。
前記（Ｄ）段階の後、前記下部回路層上にソルダレジスト層を形成する段階をさらに含むことができる。
前記（Ｅ）段階は、（Ｉ）前記キャリアから、前記キャリアの外層を構成する金属ホイルを分離する段階；及び（ＩＩ）前記ドライフィルムから前記金属ホイルを除去する段階；を含むことができる。
前記方法は、前記（Ａ）段階の後、前記開放ホールの底面に接続金属層を形成する段階をさらに含むことができる。
本発明によるプリント基板は、電気伝導特性に優れたポスト形状の金属バンプを含むので、プリント基板に実装される電子部品との電気的な接続が良好である。また、金属バンプは上部直径より下部直径が広くなる形状ではなく、一定の直径を持つので、微細なピッチの金属バンプを持つ利点がある。
本発明によるプリント基板の製造工程によれば、キャリア上にドライフィルムを先に積層し、これによって金属バンプを形成するので、高さが一定であり、電気伝導特性に優れたポスト形状の金属バンプを持つプリント基板を製造することができる。
また、金属バンプをドライフィルムに形成された一定直径の開放ホールをメッキ方式で充填して形成するので、一定直径の金属バンプを形成することができ、これによって微細ピッチを持つバンプを形成することが可能である利点がある。
従来技術による半導体チップ実装基板を製造する工程を示す図である。 従来技術による半導体チップ実装基板を製造する工程を示す図である。 従来技術による半導体チップ実装基板を製造する工程を示す図である。 従来技術による半導体チップ実装基板を製造する工程を示す図である。 従来技術による半導体チップ実装基板を製造する工程を示す図である。 従来技術による半導体チップ実装基板を製造する工程を示す図である。 従来技術による半導体チップ実装基板を製造する工程を示す図である。 従来技術による半導体チップ実装基板を製造する工程を示す図である。 従来技術による半導体チップ実装基板を製造する工程を示す図である。 従来技術による半導体チップ実装基板を製造する工程を示す図である。 従来技術による半導体チップ実装基板を製造する工程を示す図である。 従来技術による半導体チップ実装基板を製造する工程を示す図である。 従来技術による半導体チップ実装基板を製造する工程を示す図である。 本発明の好適な一実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の好適な一実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の好適な一実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の好適な一実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の好適な一実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の好適な一実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の好適な一実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の好適な一実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の好適な一実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の好適な一実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の他の好適な実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の他の好適な実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の他の好適な実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の他の好適な実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の他の好適な実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の他の好適な実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の他の好適な実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の他の好適な実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の他の好適な実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の他の好適な実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の他の好適な実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。
以下、本発明による金属バンプを持つプリント基板及びその製造方法の好適な実施例を添付図面に基づいて詳細に説明すれば次のようである。添付図面の全般にわたって、同一または対応の構成要素は同一図面符号を付け、重複する説明は省略する。本明細書において、上部、下部などの用語は一つの構成要素を他の構成要素から区別するために使用されるもので、構成要素が前記用語によって制限されるものではない。
図１１は本発明の好適な実施例による金属バンプを持つプリント基板の断面図である。これに示すように、本実施例によるプリント基板は、絶縁層７００上に埋め込まれた電気伝導性金属でなる接続パッド６３０を含む上部回路層６００、及び接続パッド６３０と一体を成し、接続パッド６３０の上部に突出するとともに絶縁層７００の上部に突出した一定直径の金属バンプ５００を含む構成である。
絶縁層７００はソルダレジスト層でなることができ、または層間絶縁材として通常に使用される複合高分子樹脂でなることができる。絶縁層７００は、例えば、プリプレグ、またはＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄｕｐ Ｆｉｌｍ）などのエポキシ系樹脂を使用することができるが、特にこれに限定されるものではない。
金属バンプ５００は絶縁層７００の上部に突出し、後にプリント基板に実装される電子部品とプリント基板に形成された配線層を電気的に接続する機能を果たす。金属バンプ５００は絶縁層７００上に埋め込まれた接続パッド６３０と一体を成し、接続パッド６３０と同じ物質で構成される。よって、金属バンプ５００と接続パッド６１０が明確に区別されるものではないが、接続パッド６３０より直径が小さくて接続パッド６３０の他の部分に比べて上部に突設された部分を金属バンプ５００と名付けることができる。本実施例の金属バンプ５００は下部直径と上部直径が一定であるポスト形状である。ここで、一定であるという意味は、金属バンプ５００の上部直径と下部直径が数学的にまったく同一であることを意味するものではなく、基板の製造工程で発生する加工誤差などによる微細な直径の変化を含む意味で使用される。
この際、金属バンプ５００は、金属バンプ５００の上端部に形成された接続金属層４１０をさらに含むことができる。接続金属層４１０はすず（Ｓｎ）、またはすず（Ｓｎ）と銀（Ａｇ）の合金などの金属でなることができる。
上部回路層６００は、絶縁層７００上に埋め込まれ、金属バンプ５００と連結される接続パッド６３０を含む構成である。本実施例の接続パッド６３０は絶縁層７００に埋め込まれているが、絶縁層７００の外部に露出した露出面を含む。ここで、露出面とは接続パッド６３０が埋め込まれた絶縁層７００によって覆われていない面を意味し、絶縁層７００の外部に形成できる他の絶縁層またはソルダレジスト層の外部に露出することを意味するものではない。この際、接続パッド６３０の露出面は絶縁層７００の表面と一致することが好ましい。接続パッド６３０は、例えば金、銀、銅、ニッケルなどの電気伝導性金属でなることができる。
一方、前記では本実施例の特徴部であるプリント基板の上部構造について説明したが、本実施例によるプリント基板は絶縁層７００の下に積層され、上部回路層６００と電気的に接続する下部回路層８３０を持つビルドアップ層８００をさらに含む。ビルドアップ層８００は、上部回路層６００と下部回路層８３０の間に形成された内層回路層８１０（図７参照）をさらに含むことができ、本実施例では、単層の内層回路層８１０のみを例示的に示したが、このような内層回路層８１０の数は制限されない。必要によって内層回路層８１０の数を調節することができることは当業者に明らかである。
この際、下部回路層８３０は下部接続パッドを含むことができ、下部回路層８３０を覆い、下部接続パッドを露出する開放部８５５を持つソルダレジスト層８５０をさらに含むことができる。
前述したようなプリント基板は、電気伝導特性に優れたポスト形状の金属バンプ５００を含むので、プリント基板に実装される電子部品との電気的な接続が良好である。
また、金属バンプ５００は上部直径に比べて下部直径が広くなる形状ではない一定の直径を持つから微細なピッチの金属バンプ５００持つ利点がある。
また、絶縁接続パッドの上面が一致して段差がないので、アンダーフィル工程の際にボイドの発生がない利点がある。
図２〜図１１は本発明の好適な一実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。以下、これら図に基づいて本実施例による金属バンプを持つプリント基板の製造工程を説明する。
まず、キャリア１００上にドライフィルム３１０を塗布し、金属バンプ５００形成用開放ホール３１５をパターニングする段階である。本実施例では例示的にキャリア１００の一面にだけプリント基板を積層する工程を説明するが、キャリア１００の両面に同時にプリント基板の積層工程を行うこともできる。
図２に示すように、製造工程中にプリント基板が撓む問題を防止するために、支持体機能をするキャリア１００を準備する。例えば、キャリア１００は、絶縁樹脂層１１０の両面に銅箔層１３０が形成された両面銅張積層板に絶縁材１５０及び離型層１７０が形成された構造を持つ。
この際、両面銅張積層板は、一定の剛性を持つために、絶縁樹脂層１１０にガラス材が含まれており、その厚さは約１００〜８００μｍであることが好ましい。
また、離型層１７０は銅箔１３０より小さな長さ及び面積を持ち、銅箔１３０の両側部を除き、絶縁材１５０上に形成されることが好ましい。これは、プリント基板の製造工程の後半に金属ホイル１９０をキャリア１００から容易に分離するためのものである。一方、離型層１７０は一般的な離型物質を薄膜コーティングまたはスパッタリング工程で形成されることができる。キャリア１００上には、離型層１７０が形成されない絶縁材１５０の部分によってキャリア１００に拘束される金属ホイル１９０が積層されている。金属ホイル１９０は銅、金、銀などのような伝導性金属でなることができ、本実施例では銅ホイルを使用する。
キャリア１００が提供されれば、図３に示すように、キャリア１００上にドライフィルム３１０を塗布し、金属バンプ５００形成用開放ホール３１５をパターニングする。ドライフィルム３１０は好ましくは感光性ドライフィルム３１０である。ドライフィルム３１０を塗布し、光遮断パターンを持つマスク（図示せず）を利用してドライフィルム３１０を選択的に露光及び硬化して未硬化部分を除去することで、パターニングを行うことができる。
ついで、図４に示すように、開放ホール３１５の底面に接続金属層４１０を形成する。接続金属層４１０の形成は選択的である。接続金属層４１０は金属ホイル１９０を引込線とする電解メッキ方式で形成されることができる。接続金属層４１０は、後に電子部品と接続する金属バンプ５００の上端面を保護して電子部品と金属バンプ５００との電気的接続を円滑にする機能を果たす。接続金属層４１０は電気伝導性金属でなり、例えばすず（Ｓｎ）、またはすず（Ｓｎ）と銀（Ａｇ）の合金などの金属でなることができる。接続金属層４１０はキャリア１００上に形成された銅ホイルに対して、銅ホイルが選択的にエッチングされるようにする金属でなることが好ましい。
ついで、図５に示すように、開放ホール３１５を充填する金属バンプ５００、及びドライフィルム３１０上に接続パッド６３０を含む上部回路層６００を形成する段階である。まず、開放ホール３１５の内壁を含むドライフィルム３１０上にシード層（図示せず）を形成する。その後、好ましくは感光性素材でなるメッキレジスト（図示せず）を積層し、開放ホール３１５を露出する接続パッド６３０形成用開口を含む上部回路層６００形成用開口をパターニングする。その後、開口に電解メッキを行う通常のＳＡＰ工程によって、開放ホール３１５を充填する金属バンプ５００と接続パッド６３０を含む上部回路層６００を形成することができる。その後、フラッシュエッチングまたはクィックエッチングでシード層の露出部を除去する。この際、上部回路層６００が回路パターン６１０を含むように形成することは選択的であり、メッキレジストのパターニング形態によって回路パターン６１０の有無を決めることができる。
この際、露光及び現像工程によってパターニングされたドライフィルム３１０の開放ホール３１５は直径が一定であり、これに金属バンプ５００が形成されるので、一定直径の、つまり側面にテーパーがないポスト形状の金属バンプ５００を形成することが可能である。ここで、直径が一定であるという意味は金属バンプ５００の上部直径と下部直径が数学的にまったく同一であることを意味するものではなく、基板の製造工程で発生する加工誤差などによる微細な直径の変化を含む意味で使用される。また、金属バンプ５００はドライフィルムの厚さに相当する一定の高さを有するように形成されることが分かる。
ついで、図６に示すように、ドライフィルム３１０上に絶縁層７００を積層する段階である。絶縁層７００はソルダレジストでなることができ、または層間絶縁材として通常に使用される複合高分子樹脂でなることができる。絶縁層７００は、例えば、プリプレグ、またはＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄｕｐ Ｆｉｌｍ）などのエポキシ系樹脂を使用することができるが、特にこれに限定されるものではない。
ついで、図７及び図８に示すように、絶縁層７００上に下部回路層８３０を含むビルドアップ層８００を形成する段階である。絶縁層７００に、例えばＹＡＧレーザーまたはＣＯ２レーザードリルを利用してビアホールを形成し、ついでセミアディティブ工程を行って内層回路層８１０を形成し、同一工程を繰り返すことにより、下部回路層８３０を形成することができる。本実施例では１層の内層回路層８１０を含むビルドアップ工程を例示的に説明するが、本発明がこれに制限されるものではないし、内層回路層８１０の数は制限的ではなく、内層回路層がないことも可能である。下部回路層８３０が完成されれば、下部回路層８３０上に下部回路層８３０を覆うソルダレジスト層８５０を形成する。
ついで、図９に示すように、キャリア１００を除去する段階である。キャリア１００とキャリア１００上に積層されたプリント基板の側部をルーティング工程で切断することにより、キャリア１００からキャリア１００の外層を構成する金属ホイル１９０を分離することができる。ここで、ルーティング工程はルーティングビットを利用して機械的に切断／裁断工程を行うことをいい、プリント基板及びキャリア１００の側部を切断して除去することにより、キャリア１００に積層された金属ホイル１９０を拘束している絶縁層７００の部分が除去されるので、金属ホイル１９０及びプリント基板がキャリア１００から分離される。その後、エッチング工程を行ってドライフィルム３１０から金属ホイル１９０を除去する。
ついで、図１０に示すように、ソルダレジス層に、下部回路層８３０に形成された下部接続パッドを露出する開放部８５５を形成する。
ついで、図１１に示すように、剥離液を用いてドライフィルム３１０を除去する。
その後、金属バンプ５００の露出面及び接続パッド６３０の露出面に表面保護層を形成することができる。例えば、ＯＳＰ処理を行うかニッケルメッキ及び金メッキを行って表面保護層を形成することが可能である。
前述したようなプリント基板の製造工程によれば、キャリア１００上にドライフィルム３１０を先に積層し、これを用いて金属バンプ５００を形成するので、高さが一定であり、電気伝導特性に優れたポスト形状の金属バンプを持つプリント基板を製造することができる。
また、金属バンプ５００をドライフィルム３１０に形成された一定直径の開放ホール３１５をメッキ方式で充填して形成するので、一定直径の金属バンプ５００を形成することができ、これによって微細ピッチを持つバンプを形成することが可能である利点がある。
図１２〜図２２は本発明の他の好適な実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。以下、これら図に基づいて本実施例による金属バンプを持つプリント基板の製造工程を説明する。ここで、前述した実施例と重複する説明は省略する。
まず、図１２に示すように、金属ホイル１９０を持つキャリア１００を提供する。
ついで、図１３に示すように、金属ホイル１９０上に金属バンプ５００形成用開放ホール３３５を有する金属層３３０を形成する。金属層３３０の形成は、金属ホイル１９０上に感光性メッキレジスト（図示せず）を積層してからパターニングした後、金属ホイル１９０を引込線とする電解メッキ工程で行うことができる。金属層３３０は伝導性金属でなることができ、本実施例では銅を利用する。
ついで、図１４に示すように、開放ホール３３５の内壁を含む金属層３３０上に食刻防止層としてバリアー層４３０を形成する。バリアー層４３０の形成は、無電解メッキまたは電解メッキによって行うことができる。この際、バリアー層４３０は、金属層３３０、及び後に形成される金属バンプ５００及び上部回路層６００に対する選択的エッチング特性を有する金属でなる。本実施例ではニッケルでなるバリアー層４３０を形成する。
ついで、図１５に示すように、開放ホール３３５を充填する金属バンプ５００及び上部回路層６００を形成し、図１６に示すように、絶縁層７００を積層する。
ついで、図１７〜図１８に示すように絶縁層７００上に内層回路層８１０及び下部回路層８３０を形成し、下部回路層８３０上にソルダレジスト層８５０を形成する。
ついで、図１９に示すように、金属ホイル１９０をキャリア１００から分離し、金属ホイル１９０を除去する。
ついで、図２０に示すように、ソルダレジスト層８５０に、下部回路層８３０に形成された下部接続パッドを露出する開放部８５５を形成する。
ついで、図２１に示すように、金属層３３０をエッチングで除去し、図２２に示すように、バリアー層４３０を除去する。バリアー層４３０の除去には、ニッケル選択エッチング液が使用できる。バリアー層４３０と上部回路層６００は選択的にエッチング可能な金属でなり、上部回路層６００の損傷なしにバリアー層４３０を除去することができる。
以上本発明を好適な実施例に基づいて説明したが、本発明が前述した実施例に限定されるものではなく、本発明の思想及び範囲を逸脱しない範囲内で多様に修正及び変形することができるのは、この技術分野で通常の知識を持った者には明らかである。よって、そのような変形例または修正例は本発明の特許請求範囲に属するものである。
本発明は、微細なピッチを持つとともに均一な直径及び高さを持つ金属バンプを持つプリント基板の構造及び製造方法に適用可能である。
１００ キャリア
１１０ 絶縁樹脂層
１３０ 銅箔
１５０ 絶縁材
１７０ 離型層
１９０ 金属ホイル
３１０ ドライフィルム
３１５、３３５ 金属パターン形成用開放ホール
３３０ 金属層
４１０ 接続金属層
４３０ バリアー層
５００ 金属バンプ
６００ 上部回路層
６１０ 回路パターン
６３０ 接続パッド
７００ 絶縁層
８００ ビルドアップ層
８１０ 内層回路層
８３０ 下部回路層
８５０ ソルダレジスト層
８５５ 開放部

Claims (11)

  1. 絶縁層上に埋め込まれた電気伝導性金属でなる接続パッドを含む上部回路層；及び
    前記接続パッドと一体を成し、前記接続パッドの上部に突出するとともに前記絶縁層の上部に突出した一定直径の金属バンプ；
    を含むことを特徴とする、金属バンプを持つプリント基板。
  2. 前記接続パッドは前記絶縁層の表面と一致する露出面を持つことを特徴とする、請求項１に記載の金属バンプを持つプリント基板。
  3. 前記絶縁層はソルダレジストでなることを特徴とする、請求項１に記載の金属バンプを持つプリント基板。
  4. 前記金属バンプの上端部に形成された接続金属層をさらに含むことを特徴とする、請求項１に記載の金属バンプを持つプリント基板。
  5. 前記絶縁層の下に積層された下部回路層を持つビルドアップ層をさらに含むことを特徴とする、請求項１に記載の金属バンプを持つプリント基板。
  6. 前記下部回路層は下部接続パッドを含み、
    前記プリント基板は、前記下部回路層を覆い、前記下部接続パッドを露出する開口部を持つソルダレジスト層をさらに含むことを特徴とする、請求項５に記載のプリント基板。
  7. （Ａ）キャリア上にドライフィルムを塗布し、金属バンプ形成用開放ホールをパターニングする段階；
    （Ｂ）前記開放ホールを充填する金属バンプ、及び前記ドライフィルム上に接続パッドを含む上部回路層を形成する段階；
    （Ｃ）前記ドライフィルム上に絶縁層を積層する段階；
    （Ｄ）前記絶縁層上に下部回路層を含むビルドアップ層を形成する段階；
    （Ｅ）前記キャリアを除去する段階；及び
    （Ｆ）前記ドライフィルムを除去する段階；
    を含むことを特徴とする、金属バンプを持つプリント基板の製造方法。
  8. 前記（Ｂ）段階は、
    （Ｉ）前記開放ホールを含む前記ドライフィルム上にシード層を形成する段階；
    （II）前記シード層上に、前記開放ホールを露出する接続パッド形成用開口を含む上部回路層形成用開口をパターニングする段階；
    （III）前記上部回路層形成用開口をメッキすることで、金属バンプ及び接続パッドを含む上部回路層を形成する段階；及び
    （IV）前記シード層を除去する段階；
    を含むことを特徴とする、請求項７に記載の金属バンプを持つプリント基板の製造方法。
  9. 前記（Ｄ）段階の後、前記下部回路層上にソルダレジスト層を形成する段階をさらに含むことを特徴とする、請求項７に記載の金属バンプを持つプリント基板の製造方法。
  10. 前記（Ｅ）段階は、
    （Ｉ）前記キャリアから、前記キャリアの外層を構成する金属ホイルを分離する段階；及び
    （II）前記ドライフィルムから前記金属ホイルを除去する段階；
    を含むことを特徴とする、請求項７に記載の金属バンプを持つプリント基板の製造方法。
  11. 前記（Ａ）段階の後、前記開放ホールの底面に接続金属層を形成する段階をさらに含むことを特徴とする、請求項７に記載の金属バンプを持つプリント基板の製造方法。
JP2009054288A 2008-12-08 2009-03-06 金属バンプを持つプリント基板及びその製造方法 Pending JP2010135721A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080124154A KR20100065691A (ko) 2008-12-08 2008-12-08 금속범프를 갖는 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2010135721A true JP2010135721A (ja) 2010-06-17

Family

ID=42229812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009054288A Pending JP2010135721A (ja) 2008-12-08 2009-03-06 金属バンプを持つプリント基板及びその製造方法

Country Status (3)

Country Link
US (2) US8207450B2 (ja)
JP (1) JP2010135721A (ja)
KR (1) KR20100065691A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186270A (ja) * 2011-03-04 2012-09-27 Toppan Printing Co Ltd 半導体パッケージの製造方法
JP2013038443A (ja) * 2012-10-04 2013-02-21 Shinko Electric Ind Co Ltd 配線基板及び半導体パッケージ
US9018538B2 (en) 2009-04-16 2015-04-28 Shinko Electric Industries Co., Ltd. Wiring substrate having columnar protruding part

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100065691A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
KR101095211B1 (ko) 2008-12-17 2011-12-16 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판 제조방법
JP2011138868A (ja) * 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板
KR101055462B1 (ko) * 2010-01-07 2011-08-08 삼성전기주식회사 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
TWI393494B (zh) * 2010-06-11 2013-04-11 Unimicron Technology Corp 具有線路的基板條及其製造方法
KR101133219B1 (ko) * 2010-07-06 2012-04-05 엘지이노텍 주식회사 인쇄회로기판의 제조방법 및 인쇄회로기판
TWI419627B (zh) * 2011-10-12 2013-12-11 Subtron Technology Co Ltd 線路板結構及其製作方法
KR101422524B1 (ko) * 2012-12-24 2014-07-24 주식회사 심텍 미세 피치의 접속부를 구비하는 인쇄회로기판 및 이의 제조 방법
US9210816B1 (en) * 2013-12-18 2015-12-08 Stats Chippac Ltd. Method of manufacture of support system with fine pitch
US9642261B2 (en) * 2014-01-24 2017-05-02 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Composite electronic structure with partially exposed and protruding copper termination posts
US9693455B1 (en) 2014-03-27 2017-06-27 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with plated copper posts and method of manufacture thereof
US9679841B2 (en) * 2014-05-13 2017-06-13 Qualcomm Incorporated Substrate and method of forming the same
TWI581386B (zh) * 2014-06-16 2017-05-01 恆勁科技股份有限公司 封裝裝置及其製作方法
KR102240704B1 (ko) * 2014-07-15 2021-04-15 삼성전기주식회사 패키지 기판, 패키지 기판의 제조 방법 및 이를 이용한 적층형 패키지
KR101720516B1 (ko) * 2015-04-30 2017-04-03 주식회사 심텍 구리 범프를 구비하는 인쇄회로기판의 제조 방법
KR102333092B1 (ko) * 2015-07-15 2021-12-01 삼성전기주식회사 회로 기판 및 그 제조 방법
CN106550554B (zh) 2015-09-17 2020-08-25 奥特斯(中国)有限公司 用于制造部件载体的上面具有伪芯和不同材料的两个片的保护结构
JP2017084997A (ja) * 2015-10-29 2017-05-18 イビデン株式会社 プリント配線板及びその製造方法
WO2019196569A1 (zh) * 2018-04-09 2019-10-17 北京比特大陆科技有限公司 电路基板、芯片、串联电路、电路板以及电子设备
US20230070275A1 (en) * 2021-09-09 2023-03-09 Qualcomm Incorporated Package comprising a substrate with a pad interconnect comprising a protrusion

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165513A (ja) * 2005-12-13 2007-06-28 Shinko Electric Ind Co Ltd 半導体装置用の多層配線基板の製造方法及び半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1261039A (en) * 1968-10-02 1972-01-19 Elliott Brothers London Ltd Improvements relating to printed circuit assemblies
JP4541763B2 (ja) * 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
KR100704919B1 (ko) 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
KR100956688B1 (ko) * 2008-05-13 2010-05-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20100065691A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
KR101095211B1 (ko) * 2008-12-17 2011-12-16 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165513A (ja) * 2005-12-13 2007-06-28 Shinko Electric Ind Co Ltd 半導体装置用の多層配線基板の製造方法及び半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9018538B2 (en) 2009-04-16 2015-04-28 Shinko Electric Industries Co., Ltd. Wiring substrate having columnar protruding part
JP2012186270A (ja) * 2011-03-04 2012-09-27 Toppan Printing Co Ltd 半導体パッケージの製造方法
JP2013038443A (ja) * 2012-10-04 2013-02-21 Shinko Electric Ind Co Ltd 配線基板及び半導体パッケージ

Also Published As

Publication number Publication date
US20120231155A1 (en) 2012-09-13
US9021693B2 (en) 2015-05-05
KR20100065691A (ko) 2010-06-17
US8207450B2 (en) 2012-06-26
US20100139964A1 (en) 2010-06-10

Similar Documents

Publication Publication Date Title
JP2010135721A (ja) 金属バンプを持つプリント基板及びその製造方法
JP2010135720A (ja) 金属バンプを持つプリント基板及びその製造方法
JP5048005B2 (ja) 金属バンプを持つプリント基板及びその製造方法
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
KR20150092881A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
JP7074409B2 (ja) 素子内蔵型印刷回路基板
US8209860B2 (en) Method of manufacturing printed circuit board having metal bump
JP3577421B2 (ja) 半導体装置用パッケージ
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
JP2016100599A (ja) プリント回路基板、その製造方法、及び電子部品モジュール
KR20130057314A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP2013070009A (ja) プリント回路基板及びその製造方法
JP6185880B2 (ja) 配線基板の製造方法及び配線基板
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP5432800B2 (ja) 配線基板の製造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP4319917B2 (ja) 部品内蔵配線板の製造方法
KR100688697B1 (ko) 패키지 기판의 제조방법
KR102333097B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
JP2022115401A (ja) 配線基板及び配線基板の製造方法
TWI461134B (zh) 載板結構及其製作方法
TW201507562A (zh) 電路板及其製作方法
JP2011171404A (ja) 半導体装置用ｔａｂテープ及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110927