KR20100065691A - 금속범프를 갖는 인쇄회로기판 및 그 제조방법 - Google Patents

금속범프를 갖는 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20100065691A
KR20100065691A KR1020080124154A KR20080124154A KR20100065691A KR 20100065691 A KR20100065691 A KR 20100065691A KR 1020080124154 A KR1020080124154 A KR 1020080124154A KR 20080124154 A KR20080124154 A KR 20080124154A KR 20100065691 A KR20100065691 A KR 20100065691A
Authority
KR
South Korea
Prior art keywords
layer
metal
circuit board
connection pad
metal bump
Prior art date
Application number
KR1020080124154A
Other languages
English (en)
Inventor
안진용
이재준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080124154A priority Critical patent/KR20100065691A/ko
Priority to JP2009054288A priority patent/JP2010135721A/ja
Priority to US12/382,360 priority patent/US8207450B2/en
Publication of KR20100065691A publication Critical patent/KR20100065691A/ko
Priority to US13/477,407 priority patent/US9021693B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

본 발명은 금속범프를 갖는 인쇄회로기판 및 그 제조방법에 관한 것으로서, 보다 상세하게는 일정한 직경을 갖으며, 직경이 일정하여 미세한 피치로 형성될 수 있는 금속범프를 갖는 인쇄회로기판 및 그 제조방법에 관한 것이다.
금속범프, 직경, 포스트, 범프, 드라이필름

Description

금속범프를 갖는 인쇄회로기판 및 그 제조방법{A PRINTED CIRCUIT BOARD COMPRISING A METAL BUMP AND A METHOD OF MANUFACTURING THE SAME}
본 발명은 금속범프를 갖는 인쇄회로기판 및 그 제조방법에 관한 것으로서, 보다 상세하게는 일정한 직경을 갖으며, 직경이 일정하여 미세한 피치로 형성될 수 있는 금속범프를 갖는 인쇄회로기판 및 그 제조방법에 관한 것이다.
전자산업의 발달에 따라 전자부품이 고성능화되는 추세이며, 이에 따른 패키지(PKG)도 소형화, 고밀도화될 것이 요구된다. 또한, IC와 메인보드를 연결해 주는 인터포저(기판)도 고밀도화 되어야 한다. 패키지의 고밀도화의 원인은 IC의 I/O 카운트(count) 수가 늘어나게 되었기 때문인데 인터포저와 연결해 주는 방법에 대해서도 더 나은 방향으로 변화하고 있다. 현재의 고밀도 패키지에서의 IC 실장방법은 와이어 본딩 방식과 플립본딩 방식이 사용되고 있으며, I/O 가 일정수 올라가게 되면 실장시 소요되는 비용으로 인하여 플립본딩 방식이 선호되고 있다.
도 1은 종래기술에 따라 반조체칩 실장기판을 제조하는 공정을 도시하는 도면이다.
먼저, 도 1a에 도시된 바와 같이, 양면동박적층판으로 이루어진 캐리어(1)가 제공되면, 도 1b에 도시된 바와 같이, 솔더레지스트(3)를 도포하고, 도 1c에 도시도시된 바와 같이, 드라이 필름(5)을 도포 및 패터닝한다. 이후, 도 1d에 도시된 바와 같이, 전해도금을 수행한 후, 도 1e에 도시된 바와 같이, 드라이필름(5)을 제거하여 접속패드(7)를 형성한다. 다음, 도 1f에 도시된 바와 같이, 제1 절연층(9)을 적층하고, 도 1g에 도시된 바와 같이, 제1 회로층(11)을 형성한다.
이후, 도 1h에 도시된 바와 같이, 상술한 공정을 반복하여 추가 빌드업층(13)을 형성하고, 도 1i에 도시된 바와 같이, 솔더 레지스트(15)를 도포한다.
다음, 도 1j에 도시된 바와 같이, 라우팅 공정을 수행하여 캐리어(1)를 분리하고, 도 1k에 도시된 바와 같이, 캐리어 동박을 에칭 제거한다. 이후, 도 1l에 도시된 바와 같이, 솔더 레지스트(3, 15)를 패터닝하여 접속패드(7)를 노출하는 개구부(17)를 형성한다.
다음, 1m에 도시된 바와 같이, 상부접속패드 상부에 플립칩 본딩을 위한 솔더볼(19)을 형성한다. 솔더볼(9)의 형성은 스크린 프린팅에 의한 솔더페이스트의 인쇄, 및 리플로우(reflow)공정으로 수행된다.
그러나 상술한 바와 같이, 프린팅(printing) 방식을 이용하는 인쇄회로기판의 범프 형성 방법은 넓은 접속패드의 구비를 요구하기 때문에, 120㎛ 이하의 미세 피치(pitch)를 갖는 범프를 구현하기가 어렵다는 문제점을 가진다.
또한, 프린팅 방식을 이용하는 범프 형성 방법은 미세한 범프를 형성하는 경우 범프가 형성되지 않거나, 형성되더라도 부피가 매우 작게 형성되는 문제점을 초래한다.
또한, 접속패드는 도금방식으로 형성되기 때문에 도금편차에 의해 두께가 상이하며, 솔더 페이스트를 인쇄하는 공정에서도 인쇄량을 완전히 균일하게 맞추는 것이 어렵기 때문에 솔더볼의 높이가 균일하지 못하며 이에 따라 반도체 칩과 연결이 되지 않는 솔더볼이 형성되는 문제점이 있다.
또한, 솔더레지스트(15)의 단차가 크기 때문에 전자부품 실장 후에 수행되는 언더필 공정에서 보이드(void)가 발생하는 문제가 있었다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 미세한 피치를 가지며 균일한 직경 및 높이를 갖는 금속범프를 갖는 인쇄회로기판의 구조 및 제조방법을 제안한다.
본 발명에 따른 금속범프를 갖는 인쇄회로기판은, 절연층 상부에 매립된 전기 전도성 금속으로 이루어진 접속패드를 포함하는 상부회로층; 및 상기 접속패드와 일체를 이루되 상기 접속패드 상부로 돌출되며, 상기 절연층 상부로 돌출된 직경이 일정한 금속범프;를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 한 특징으로서, 상기 접속패드는 상기 절연층의 표면과 일치하는 노출면을 갖는 것에 있다.
본 발명의 바람직한 다른 특징으로서, 상기 절연층은 솔더레지스트로 이루어진 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 금속범프의 상단부 형성된 접속금속층을 더 포함하는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 절연층 하부에 적층된 하부회로층을 갖는 빌드업층을 더 포함하는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 하부회로층은 하부접속패드를 포함하고,
상기 인쇄회로기판은 상기 하부회로층을 덮으며, 상기 하부접속패드를 노출하는 개구부를 갖는 솔더레지스트층을 더 포함하는 것에 있다.
본 발명에 따른 금속범프를 갖는 인쇄회로기판의 제조방법은, (A) 캐리어 상부에 드라이필름을 도포하고 금속범프 형성용 개방홀을 패터닝하는 단계; (B) 상기 개방홀을 충전하는 금속범프, 및 상기 드라이필름 상부에 접속패드를 포함하는 상부회로층을 형성하는 단계; (C) 상기 드라이필름 상부에 절연층을 적층하는 단계; (D) 상기 절연층 상부에 하부회로층을 포함하는 빌드업층을 형성하는 단계; (E) 상기 캐리어를 제거하는 단계; 및 (F) 상기 드라이필름을 제거하는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 한 특징으로서, 상기 (B) 단계는, (ⅰ) 상기 개방홀을 포함하여 상기 드라이필름 상부에 시드층을 형성하는 단계; (ⅱ) 상기 시드층 상부에 상기 개방홀을 노출하는 접속패드 형성용 개구를 포함하는 상부회로층 형성용 개구를 패터닝하는 단계; (ⅲ) 상기 상부회로층 형성용 개구를 도금하여 금속범프 및 접속패드를 포함하는 상부회로층을 형성하는 단계; 및 (ⅳ) 상기 시드층을 제거하는 단계;를 포함하는 것에 있다.
본 발명의 바람직한 다른 특징으로서, 상기 하부회로층 상부에 솔더레지스트층을 형성하는 단계를 더 포함하는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 (E) 단계는, (ⅰ) 상기 캐리어로부터 상기 캐리어의 외층을 구성하는 금속포일을 분리하는 단계; 및 (ⅱ) 상기 드라이필름으로부터 상기 금속포일을 제거하는 단계;를 포함하는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 (A) 단계 이후, 상기 개방홀의 바닥면에 접속금속층을 형성하는 단계를 더 포함하는 것에 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 인쇄회로기판은, 전기전달 특성이 뛰어난 포스트 형상의 금속범프를 포함하기 때문에 인쇄회로기판에 실장되는 전자부품과의 전기적인 접속이 양호하다. 또한, 금속범프는 상부직경에 비해 하부직경이 넓어지는 형상이 아닌 일정한 직경을 갖기 때문에 미세한 피치의 금속범프 갖는 장점이 있다.
본 발명에 따른 인쇄회로기판의 제조공정에 의하면, 캐리어 상부에 드라이필름을 먼저 적층하고 이을 이용하여 금속으로 이루어진 금속범프를 형성하기 때문에, 높이가 일정하고, 전기전달 특성이 뛰어난 포스트 형상의 금속범프를 갖는 인쇄회로기판을 제조할 수 있다.
또한, 금속범프를 드라이필름에 형성된 직경이 일정한 개방홀을 도금 방식으 로 충전하여 형성하기 때문에 직경이 일정한 금속범프를 형성할 수 있으며, 이에 따라 미세피치를 갖는 범프를 형성하는 것이 가능하다는 장점이 있다.
이하, 본 발명에 따른 금속범프를 갖는 인쇄회로기판 및 그의 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생략한다. 본 명세서에서, 상부, 하부 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
도 11은 본 발명의 바람직한 실시예에 따른 금속범프를 갖는 인쇄회로기판의 단면도이다. 이에 나타내 보인바와 같이, 본 실시예에 따른 인쇄회로기판은 절연층(700) 상부에 매립된 전기 전도성 금속으로 이루어진 접속패드(630)를 포함하는 상부회로층(600), 및 접속패드(630)와 일체를 이루되 접속패드(630) 상부로 돌출되며, 절연층(700) 상부로 돌출된 직경이 일정한 금속범프(500)를 포함하는 구성이다.
절연층(700)은 솔더레지스트층이 될 수 있으며, 또는 층간 절연소재로 통상적으로 사용되는 복합 고분자 수지로 이루어질 수 있다. 절연층(700)은, 예를 들어, 프리프레그, 또는 FR-4, BT(Bismaleimide Triazine), ABF(Ajinomoto Build up Film) 등의 에폭시계 수지를 사용할 수 있으나, 특별히 이에 한정되는 것은 아니 다.
금속범프(500)는 절연층(700) 상부로 돌출되며, 추후 인쇄회로기판에 실장될 전자부품과 인쇄회로기판에 형성된 배선층을 전기적으로 접속하는 기능을 수행한다. 금속범프(500)는 절연층(700)의 상부에 매립된 접속패드(630)과 일체를 이루며, 접속패드(630)과 동일한 물질로 구성된다. 따라서, 금속범프(500)와 접속패드가(610)이 명확하게 구별되는 것은 아니지만, 접속패드(630) 보다 직경이 작고 접속패드(630)의 타 부분에 비해 상부로 돌출 형성된 부분을 금속범프(500)라고 명명할 수 있다. 본 실시예의 금속범프(500)는 하부 직경과 상부직경이 일정한 포스트 형상이다. 여기서 일정하다의 의미는 금속범프(500)의 상부직경과 하부직경이 수학적으로 완전히 동일하다는 것을 의미하는 것이 아니라 기판 제조 공정에서 발생하는 가공오차 등에 의한 미미한 직경의 변화를 포함하는 의미로 사용된다.
이때, 금속범프(500)는 금속범프(500)의 상단부 형성된 접속금속층(410)을 더 포함할 수 있다. 접속금속층(410)은 주석(Sn), 또는 주석(Sn)과 은(Ag)의 합금 등의 금속으로 이루어질 수 있다.
상부회로층(600)은 절연층(700) 상부에 매립되며, 금속범프(500)와 연결되는 접속패드(630)를 포함하는 구성이다. 본 실시예의 접속패드(630)는 절연층(700)에 매립되어 있되 절연층(700) 외부로 노출된 노출면을 포함한다. 여기서 노출면이란 접속패드(630)가 매립된 절연층(700)에 의해 덮여있지 않은 면을 의미하는 것이며, 절연층(700) 외부에 형성될 수 있는 타 절연층이나 솔더레지스트층 외부로 노출되는 것을 의미하는 것은 아니다. 이때, 접속패드(630)의 노출면은 절연층(700)의 표 면과 일치하는 것이 바람직하다. 접속패드(630)는 예를 들면, 금, 은, 구리, 니켈 등의 전기 전도성 금속으로 이루어질 수 있다.
한편, 상기에서는 본 실시예의 특징부인 인쇄회로기판의 상부구조에 대해서만 서술하였지만, 본 실시예에 따른 인쇄회로기판은 절연층(700) 하부에 적층되며,상부회로층(600)과 전기적으로 접속하는 하부회로층(830)을 갖는 빌드업층(800)을 더 포함한다. 빌드업층(800)은 상부회로층(600)과 하부회로층(830) 사이에 형성된 내층회로층(810; 도 7 참조)을 더 포함할 수 있으며, 본 실시예에서는 1층의 내층회로층(810)만을 예시적으로 도시하였지만, 이러한 내층회로층(810)의 수는 제한적이지 않다. 필요에 따라 내층회로층(810)의 수를 조절할 수 있음을 당업자라면 쉽게 이해할 수 있을 것이다.
이때, 하부회로층(830)은 하부접속패드를 포함할 수 있으며, 하부회로층(830)을 덮으며, 하부접속패드를 노출하는 개방부(855)를 갖는 솔더레지스트층(850)을 더 포함할 수 있다.
상술한 바와 같은 인쇄회로기판은, 전기전달 특성이 뛰어난 포스트 형상의 금속범프(500)를 포함하기 때문에 인쇄회로기판에 실장되는 전자부품과의 전기적인 접속이 양호하다.
또한, 금속범프(500)는 상부직경에 비해 하부직경이 넓어지는 형상이 아닌 일정한 직경을 갖기 때문에 미세한 피치의 금속범프(500) 갖는 장점이 있다.
또한, 절연층과 접속패드의 상면이 일치하여 단차가 없기 때문에 언더필 공정시 보이드 발생이 없는 장점이 있다.
도 2 내지 도 11은 본 발명의 바람직한 일 실시예에 따른 금속범프를 갖는 인쇄회로기판의 제조방법을 공정순서대로 도시하는 도면이다. 이하에서는 이를 참조하여 본 실시예에 따른 금속범프를 갖는 인쇄회로기판의 제조공정을 서술한다.
먼저, 캐리어(100) 상부에 드라이필름(310)을 도포하고 금속범프(500) 형성용 개방홀(315)을 패터닝하는 단계이다. 본 실시예에서는 예시적으로 캐리어(100)의 일면에만 인쇄회로기판을 적층하는 공정을 서술하지만 캐리어(100)의 양면에 동시에 인쇄회로기판의 적층공정을 수행할 수도 있음을 밝혀둔다.
도 2에 도시된 바와 같이, 제조공정 중에 인쇄회로기판이 휘는 문제를 방지하기 위해 지지체 기능을 수행하는 캐리어(100; carrier)를 준비한다. 예를 들면, 캐리어(100)는 절연수지층(110)의 양면에 동박(130)층이 형성된 양면 동박적층판에 절연재(150) 및 이형층(170)이 형성된 구조를 갖는다.
이때, 양면 동박적층판은 일정한 강성을 갖기 위해 절연수지층(110)에 유리재가 포함되어 있고, 그 두께는 약 100 ~ 800㎛를 갖는 것이 바람직하다.
또한, 이형층(170)은 동박(130)보다 작은 길이 및 면적을 가지며, 동박(130)의 양 측부부분을 제외하고 절연재(150) 상부에 형성되는 것이 바람직하다. 이는 인쇄회로기판의 제조공정 후반에 금속포일(190)을 캐리어(100)로부터 용이하게 분리하기 위한 것이다. 한편, 이형층(170)은 일반적인 이형물질을 박막 코팅 또는 스퍼터링 공정에 의해 형성될 수 있다. 캐리어(100)의 상부에는 이형층(170)이 형성되지 않은 절연재(150)의 부분에 의해 캐리어(100)에 구속되는 금속포일(190)이 적 층되어 있다. 금속포일(190)은 구리, 금, 은 등과 같은 전도성 금속으로 이루어질 수 있으며, 본 실시예에서는 구리포일을 사용한다.
캐리어(100)가 제공되면, 도 3에 도시된 바와 같이, 캐리어(100) 상부에 드라이필름(310)을 도포하고 금속범프(500) 형성용 개방홀(315)을 패터닝한다. 드라이필름(310)은 바람직하게는 감광성 드라이필름(310)이다. 드라이필름(310)을 도포하고, 광차단패턴을 갖는 마스크(미도시)를 이용하여 드라이필름(310)을 선택적으로 노광 및 경화하고 미경화부분을 제거함으로써 패터닝할 수 있다.
다음, 도 4에 도시된 바와 같이, 개방홀(315)의 바닥면에 접속금속층(410)을 형성한다. 접속금속층(410)의 형성은 선택적이다. 접속금속층(410)은 금속포일(190)을 인입선으로 한 전해도금방식으로 형성될 수 있다. 접속금속층(410)은 이후 전자부품과 접속할 금속범프(500)의 상단면을 보호하고 전자부품과 금속범프(500)와의 전기적 접속을 원할하게 하는 기능을 수행한다. 접속금속층(410)은 전기 전도성 금속으로 이루어지고, 예를 들면, 주석(Sn), 또는 주석(Sn)과 은(Ag)의 합금 등의 금속이 될 수 있다. 접속금속층(410)은 캐리어(100) 상부에 형성된 구리포일과 선택적으로 에칭가능한 금속으로 이루어지는 것이 바람직하다.
다음, 도 5에 도시된 바와 같이, 개방홀(315)을 충전하는 금속범프(500), 및 드라이필름(310) 상부에 접속패드(630)를 포함하는 상부회로층(600)을 형성하는 단계이다. 먼저, 개방홀(315)의 내벽을 포함하여 드라이필름(310)의 상부에 시드층(미도시)을 형성한다. 이후, 바람직하게는 감광성 소재으로 이루어진 도금 레지스트(미도시)를 적층하고, 개방홀(315)을 노출하는 접속패드(630) 형성용 개구를 포 함하는 상부회로층(600) 형성용 개구를 패터닝한다. 이후, 개구에 전해도금을 수행하는 통상적인 SAP 공정으로, 개방홀(315)을 충전하는 금속범프(500)와 접속패드(630)를 포함하는 상부회로층(600)을 형성할 수 있다. 이후, 플레쉬 에칭 또는 퀵 에칭으로 시드층의 노출부를 제거한다. 이때, 상부회로층(600)이 회로패턴(610)을 포함하도록 형성하는 것은 선택적인 것이며, 도금 레지스트의 패턴닝 형태에 의해 회로패턴(610)의 유무를 결정할 수 있음을 쉽게 이해할 수 있을 것이다.
이때, 노광 및 현상공정에 의해 패터닝된 드라이필름(310)의 개방홀(315)은 직경이 일정하며, 이를 금속범프(500)가 형성되기 때문에 직경이 일정한, 즉 측면이 테이퍼 지지 않은 포스트 형상의 금속범프(500)를 형성하는 것이 가능하다. 물론, 여기서 직경이 일정하다의 의미는 금속범프(500)의 상부직경과 하부직경이 수학적으로 완전히 동일하다는 것을 의미하는 것이 아니라 기판 제조 공정에서 발생하는 가공오차 등에 의한 미미한 직경의 변화를 포함하는 의미로 사용된다. 또한, 금속범프(500) 드라이필름의 두께만큼의 일정한 높이를 갖도록 형성됨을 이해할 수 있을 것이다.
다음, 도 6에 도시된 바와 같이, 드라이필름(310) 상부에 절연층(700)을 적층하는 단계이다. 절연층(700)은 솔더레지스트가 될 수 있으며, 또는 층간 절연소재로 통상적으로 사용되는 복합 고분자 수지로 이루어질 수 있다. 절연층(700)은, 예를 들어, 프리프레그, 또는 FR-4, BT(Bismaleimide Triazine), ABF(Ajinomoto Build up Film) 등의 에폭시계 수지를 사용할 수 있으나, 특별히 이에 한정되는 것은 아니다.
다음, 도 7 및 도 8에 도시된 바와 같이, 절연층(700) 상부에 하부회로층(830)을 포함하는 빌드업층(800)을 형성하는 단계이다. 절연층(700)에 예를 들면, YAG 레이저 또는 CO2 레이저 드릴을 이용하여 비아홀을 형성하고, 이후 세미어디티브 공정을 수행하여 내층회로층(810)을 형성하고, 동일 공정을 반복하여 하부회로층(830)을 형성할 수 있다. 본 실시예에서는 1층의 내층회로층(810)을 포함하는 빌드업 공정을 예시적으로 서술하지만, 본 발명이 이에 제한되는 것은 아니며, 내층회로층(810)의 수는 제한적이지 않으며 없는 것도 가능하다. 하부회로층(830)이 완성되면 하부회로층(830) 상부에 하부회로층(830)을 덮는 솔더레지스트층(850)을 형성한다.
다음, 도 9에 도시된 바와 같이, 캐리어(100)를 제거하는 단계이다. 캐리어(100)와 캐리어(100) 상에 적층된 인쇄회로기판의 측부를 라우팅 공정을 이용하여 절단하는 것으로 캐리어(100)로부터 캐리어(100)의 외층을 구성하는 금속포일(190)을 분리할 수 있다. 여기서, 라우팅 공정은 라우팅 비트를 이용하여 기계적으로 절단/재단 공정을 수행하는 것을 말하며, 인쇄회로기판 및 캐리어(100)의 측부를 절단하여 제거함으로써, 캐리어(100)에 적층된 금속포일(190)을 구속하던 절연층(700)의 부분이 제거됨으로써 금속포일(190) 및 인쇄회로기판이 캐리어(100)로부터 분리된다. 이후 에칭공정을 수행하여 드라이필름(310)으로부터 금속포일(190)을 제거한다.
다음, 도 10에 도시된 바와 같이, 솔더레지스층에 하부회로층(830)에 형성된 하부접속패드를 노출하는 개방부(855)를 형성한다.
다음, 도 11에 도시된 바와 같이, 박리액을 이용하여 드라이필름(310)을 제거한다.
이후, 금속범프(500)의 노출면 및 접속패드(630)의 노출면에 표면보호층을 형성할 수 있다. 예를 들면, OSP 처리를 수행하거나 니켈 및 금 도금을 수행하여 표면보호층을 형성하는 것이 가능하다.
상술한 바와 같은 인쇄회로기판의 제조공정에 의하면, 캐리어(100) 상부에 드라이필름(310)을 먼저 적층하고 이을 이용하여 금속으로 이루어진 금속범프(500)를 형성하기 때문에, 높이가 일정하고, 전기전달 특성이 뛰어난 포스트 형상의 금속범프를 갖는 인쇄회로기판을 제조할 수 있다.
또한, 금속범프(500)를 드라이필름(310)에 형성된 직경이 일정한 개방홀(315)을 도금 방식으로 충전하여 형성하기 때문에 직경이 일정한 금속범프(500)를 형성할 수 있으며, 이에 따라 미세피치를 갖는 범프를 형성하는 것이 가능하다는 장점이 있다.
도 12 내지 도 22는 본 발명의 바람직한 다른 실시예에 따른 금속범프를 갖는 인쇄회로기판의 제조방법을 공정순서대로 도시하는 도면이다. 이하에서는 이를 참조하여 본 실시예에 따른 금속범프를 갖는 인쇄회로기판의 제조공정을 서술한다. 여기에서는 상술한 실시예와 중복되는 서술은 생략한다.
먼저, 도 12에 도시된 바와 같이, 금속포일(190)을 갖는 캐리어(100)를 제공한다.
다음, 도 13에 도시된 바와 같이, 금속포일(190) 상부에 금속범프(500) 형성용 개방홀(335)을 같는 금속층(330)을 형성한다. 금속층(330)의 형성은 금속포일(190) 상에 감광성 도금 레지스트(미도시)를 적층하고 패터닝한 후, 금속포일(190)을 인입선으로 한 전해도금 공정으로 수행될 수 있다. 금속층(330)은 전도성 금속으로 이루어질 수 있으며 본 실시예에서는 구리를 이용한다.
다음, 도 14에 도시된 바와 같이, 개방홀(335)의 내벽을 포함하는 금속층(330)의 상부에 식각방지층은 배리어층(430)을 형성한다. 배리어층(430)의 형성은 무전해 도금 또는 전해 도금에 의해 이루어질 수 있다. 이때, 배리어층(430)은 금속층(330) 및 추후 형성된 금속범프(500) 및 상부회로층(600)과 선택적으로 에칭가능한 금속으로 이루어진다. 본 실시예에서는 니켈로 이루어진 배리어층(430)을 형성한다.
다음, 도 15에 도시된 바와 같이, 개방홀(335)을 충전하는 금속범프(500) 및 상부회로층(600)을 형성하고, 도 16에 도시된 바와 같이, 절연층(700)을 적층한다.
다음, 도 17 내지 도 18에 도시된 바와 같이 절연층(700) 상부에 내층회로층(810) 및 하부회로층(830)을 형성하고, 하부회로층(830) 상부에 솔더레지스트층(850)을 형성한다.
다음, 도 19에 도시된 바와 같이, 금속포일(190)을 캐리어(100)로부터 분리하고, 금속포일(190)을 제거한다.
다음, 도 20에 도시된 바와 같이, 솔더레지스트층(850)에 하부회로층(830)에 형성된 하부접속패드를 노출하는 개방부(855)를 형성한다.
다음, 도 21에 도시된 바와 같이, 금속층(330)을 에칭 제거하고, 도 22에 도시된 바와 같이, 배리어층(430)을 제거한다. 배리어층(430)의 제거에는 니켈 선택에칭액이 사용될 수 있다. 배리어층(430)과 상부회로층(600)은 선택적으로 에칭가능한 금속으로 이루어지며, 상부회로층(600)의 손상없이 배리어층(430)을 제거할 수 있다.
한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.
도 1은 종래기술에 따라 반조체칩 실장기판을 제조하는 공정을 도시하는 도면이다.
도 2 내지 도 11은 본 발명의 바람직한 일 실시예에 따른 금속범프를 갖는 인쇄회로기판의 제조방법을 공정순서대로 도시하는 도면이다.
도 12 내지 도 22는 본 발명의 바람직한 다른 실시예에 따른 금속범프를 갖는 인쇄회로기판의 제조방법을 공정순서대로 도시하는 도면이다.
< 도면의 주요 부호에 대한 설명 >
100 캐리어 110 절연수지층
130 동박 150 절연재
170 이형층 190 금속포일
310 드라이필름 315, 335 금속패턴 형성용 개방홀
330 금속층 410 접속금속층
430 배리어층 500 금속범프
600 상부회로층 610 회로패턴
630 접속패드 700 절연층
800 빌드업층 810 내층회로층
830 하부회로층 850 솔더레지스트층
855 개방부

Claims (11)

  1. 절연층 상부에 매립된 전기 전도성 금속으로 이루어진 접속패드를 포함하는 상부회로층; 및
    상기 접속패드와 일체를 이루되 상기 접속패드 상부로 돌출되며, 상기 절연층 상부로 돌출된 직경이 일정한 금속범프;
    를 포함하는 금속범프를 갖는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 접속패드는 상기 절연층의 표면과 일치하는 노출면을 갖는 것을 특징으로 하는 금속범프를 갖는 인쇄회로기판.
  3. 제1항에 있어서,
    상기 절연층은 솔더레지스트로 이루어진 것을 특징으로 하는 금속범프를 갖는 인쇄회로기판.
  4. 제1항에 있어서,
    상기 금속범프의 상단부 형성된 접속금속층을 더 포함하는 것을 특징으로 하는 금속범프를 갖는 인쇄회로기판.
  5. 제1항에 있어서,
    상기 절연층 하부에 적층된 하부회로층을 갖는 빌드업층을 더 포함하는 것을 특징으로 하는 금속범프를 갖는 인쇄회로기판.
  6. 제5항에 있어서,
    상기 하부회로층은 하부접속패드를 포함하고,
    상기 인쇄회로기판은 상기 하부회로층을 덮으며, 상기 하부접속패드를 노출하는 개구부를 갖는 솔더레지스트층을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
  7. (A) 캐리어 상부에 드라이필름을 도포하고 금속범프 형성용 개방홀을 패터닝하는 단계;
    (B) 상기 개방홀을 충전하는 금속범프, 및 상기 드라이필름 상부에 접속패드를 포함하는 상부회로층을 형성하는 단계;
    (C) 상기 드라이필름 상부에 절연층을 적층하는 단계;
    (D) 상기 절연층 상부에 하부회로층을 포함하는 빌드업층을 형성하는 단계;
    (E) 상기 캐리어를 제거하는 단계; 및
    (F) 상기 드라이필름을 제거하는 단계;
    를 포함하는 금속범프를 갖는 인쇄회로기판의 제조방법.
  8. 제7항에 있어서,
    상기 (B) 단계는,
    (ⅰ) 상기 개방홀을 포함하여 상기 드라이필름 상부에 시드층을 형성하는 단계;
    (ⅱ) 상기 시드층 상부에 상기 개방홀을 노출하는 접속패드 형성용 개구를 포함하는 상부회로층 형성용 개구를 패터닝하는 단계;
    (ⅲ) 상기 상부회로층 형성용 개구를 도금하여 금속범프 및 접속패드를 포함하는 상부회로층을 형성하는 단계; 및
    (ⅳ) 상기 시드층을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 금속범프를 갖는 인쇄회로기판의 제조방법.
  9. 제7항에 있어서,
    상기 (D) 단계 이후에,
    상기 하부회로층 상부에 솔더레지스트층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 금속범프를 갖는 인쇄회로기판의 제조방법.
  10. 제7항에 있어서,
    상기 (E) 단계는,
    (ⅰ) 상기 캐리어로부터 상기 캐리어의 외층을 구성하는 금속포일을 분리하는 단계; 및
    (ⅱ) 상기 드라이필름으로부터 상기 금속포일을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 금속범프를 갖는 인쇄회로기판의 제조방법.
  11. 제7항에 있어서,
    상기 (A) 단계 이후,
    상기 개방홀의 바닥면에 접속금속층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 금속범프를 갖는 인쇄회로기판의 제조방법.
KR1020080124154A 2008-12-08 2008-12-08 금속범프를 갖는 인쇄회로기판 및 그 제조방법 KR20100065691A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080124154A KR20100065691A (ko) 2008-12-08 2008-12-08 금속범프를 갖는 인쇄회로기판 및 그 제조방법
JP2009054288A JP2010135721A (ja) 2008-12-08 2009-03-06 金属バンプを持つプリント基板及びその製造方法
US12/382,360 US8207450B2 (en) 2008-12-08 2009-03-13 Printed circuit board comprising metal bumps integrated with connection pads
US13/477,407 US9021693B2 (en) 2008-12-08 2012-05-22 Method of manufacturing printed circuit board with metal bump

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080124154A KR20100065691A (ko) 2008-12-08 2008-12-08 금속범프를 갖는 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20100065691A true KR20100065691A (ko) 2010-06-17

Family

ID=42229812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080124154A KR20100065691A (ko) 2008-12-08 2008-12-08 금속범프를 갖는 인쇄회로기판 및 그 제조방법

Country Status (3)

Country Link
US (2) US8207450B2 (ko)
JP (1) JP2010135721A (ko)
KR (1) KR20100065691A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101133219B1 (ko) * 2010-07-06 2012-04-05 엘지이노텍 주식회사 인쇄회로기판의 제조방법 및 인쇄회로기판
KR101422524B1 (ko) * 2012-12-24 2014-07-24 주식회사 심텍 미세 피치의 접속부를 구비하는 인쇄회로기판 및 이의 제조 방법
KR20160008848A (ko) * 2014-07-15 2016-01-25 삼성전기주식회사 패키지 기판, 패키지 기판의 제조 방법 및 이를 이용한 적층형 패키지
KR20160130022A (ko) * 2015-04-30 2016-11-10 주식회사 심텍 구리 범프를 구비하는 인쇄회로기판의 제조 방법
KR20170009128A (ko) * 2015-07-15 2017-01-25 삼성전기주식회사 회로 기판 및 그 제조 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100065691A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
KR101095211B1 (ko) 2008-12-17 2011-12-16 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판 제조방법
JP5147779B2 (ja) 2009-04-16 2013-02-20 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
JP2011138868A (ja) * 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板
KR101055462B1 (ko) * 2010-01-07 2011-08-08 삼성전기주식회사 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
TWI393494B (zh) * 2010-06-11 2013-04-11 Unimicron Technology Corp 具有線路的基板條及其製造方法
JP2012186270A (ja) * 2011-03-04 2012-09-27 Toppan Printing Co Ltd 半導体パッケージの製造方法
TWI419627B (zh) * 2011-10-12 2013-12-11 Subtron Technology Co Ltd 線路板結構及其製作方法
JP5422718B2 (ja) * 2012-10-04 2014-02-19 新光電気工業株式会社 配線基板及び半導体パッケージ
US9210816B1 (en) * 2013-12-18 2015-12-08 Stats Chippac Ltd. Method of manufacture of support system with fine pitch
US9642261B2 (en) * 2014-01-24 2017-05-02 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Composite electronic structure with partially exposed and protruding copper termination posts
US9693455B1 (en) 2014-03-27 2017-06-27 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with plated copper posts and method of manufacture thereof
US9679841B2 (en) * 2014-05-13 2017-06-13 Qualcomm Incorporated Substrate and method of forming the same
TWI581386B (zh) * 2014-06-16 2017-05-01 恆勁科技股份有限公司 封裝裝置及其製作方法
CN106550554B (zh) 2015-09-17 2020-08-25 奥特斯(中国)有限公司 用于制造部件载体的上面具有伪芯和不同材料的两个片的保护结构
JP2017084997A (ja) * 2015-10-29 2017-05-18 イビデン株式会社 プリント配線板及びその製造方法
WO2019196569A1 (zh) * 2018-04-09 2019-10-17 北京比特大陆科技有限公司 电路基板、芯片、串联电路、电路板以及电子设备
US20230070275A1 (en) * 2021-09-09 2023-03-09 Qualcomm Incorporated Package comprising a substrate with a pad interconnect comprising a protrusion

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1261039A (en) * 1968-10-02 1972-01-19 Elliott Brothers London Ltd Improvements relating to printed circuit assemblies
JP4541763B2 (ja) * 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
KR100704919B1 (ko) 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2007165513A (ja) * 2005-12-13 2007-06-28 Shinko Electric Ind Co Ltd 半導体装置用の多層配線基板の製造方法及び半導体装置の製造方法
KR100956688B1 (ko) * 2008-05-13 2010-05-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20100065691A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
KR101095211B1 (ko) * 2008-12-17 2011-12-16 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101133219B1 (ko) * 2010-07-06 2012-04-05 엘지이노텍 주식회사 인쇄회로기판의 제조방법 및 인쇄회로기판
KR101422524B1 (ko) * 2012-12-24 2014-07-24 주식회사 심텍 미세 피치의 접속부를 구비하는 인쇄회로기판 및 이의 제조 방법
KR20160008848A (ko) * 2014-07-15 2016-01-25 삼성전기주식회사 패키지 기판, 패키지 기판의 제조 방법 및 이를 이용한 적층형 패키지
KR20160130022A (ko) * 2015-04-30 2016-11-10 주식회사 심텍 구리 범프를 구비하는 인쇄회로기판의 제조 방법
KR20170009128A (ko) * 2015-07-15 2017-01-25 삼성전기주식회사 회로 기판 및 그 제조 방법

Also Published As

Publication number Publication date
US20120231155A1 (en) 2012-09-13
US20100139964A1 (en) 2010-06-10
US9021693B2 (en) 2015-05-05
JP2010135721A (ja) 2010-06-17
US8207450B2 (en) 2012-06-26

Similar Documents

Publication Publication Date Title
KR20100065691A (ko) 금속범프를 갖는 인쇄회로기판 및 그 제조방법
US20100139969A1 (en) Printed circuit board comprising metal bump and method of manufacturing the same
KR102472945B1 (ko) 인쇄회로기판, 반도체 패키지 및 그 제조방법
US7906850B2 (en) Structure of circuit board and method for fabricating same
KR101015704B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
KR101055586B1 (ko) 금속범프를 갖는 인쇄회로기판의 제조방법
KR101022912B1 (ko) 금속범프를 갖는 인쇄회로기판 및 그 제조방법
US9288910B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
KR102333091B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP7074409B2 (ja) 素子内蔵型印刷回路基板
KR20170009128A (ko) 회로 기판 및 그 제조 방법
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR20140143567A (ko) 반도체 패키지 기판 및 반도체 패키지 기판 제조 방법
KR20130057314A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
US11923282B2 (en) Wiring substrate
KR101501902B1 (ko) 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법
JP2001015912A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
KR102333097B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR20160097799A (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application