TWI581386B - 封裝裝置及其製作方法 - Google Patents

封裝裝置及其製作方法 Download PDF

Info

Publication number
TWI581386B
TWI581386B TW103120747A TW103120747A TWI581386B TW I581386 B TWI581386 B TW I581386B TW 103120747 A TW103120747 A TW 103120747A TW 103120747 A TW103120747 A TW 103120747A TW I581386 B TWI581386 B TW I581386B
Authority
TW
Taiwan
Prior art keywords
layer
conductive
mold compound
wire
dielectric material
Prior art date
Application number
TW103120747A
Other languages
English (en)
Other versions
TW201601266A (zh
Inventor
許哲瑋
許詩濱
Original Assignee
恆勁科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 恆勁科技股份有限公司 filed Critical 恆勁科技股份有限公司
Priority to TW103120747A priority Critical patent/TWI581386B/zh
Priority to CN201811203567.3A priority patent/CN109065460B/zh
Priority to CN201410288574.3A priority patent/CN105226043B/zh
Priority to US14/502,065 priority patent/US9370105B2/en
Priority to EP14189598.7A priority patent/EP2958141B1/en
Priority to JP2014245164A priority patent/JP6348054B2/ja
Publication of TW201601266A publication Critical patent/TW201601266A/zh
Application granted granted Critical
Publication of TWI581386B publication Critical patent/TWI581386B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0326—Organic insulating material consisting of one material containing O
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0333—Organic insulating material consisting of one material containing S
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16112—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

封裝裝置及其製作方法
本發明是有關於一種封裝裝置及其製作方法，特別是有關於一種半導體封裝裝置及其製作方法。
在新一代的電子產品中，不斷追求更輕薄短小，更要求產品具有多功能與高性能，因此，積體電路(Integrated Circuit,IC)必須在有限的區域中容納更多電子元件以達到高密度與微型化之要求，為此電子產業開發新型構裝技術，將電子元件埋入基板中，大幅縮小構裝體積，也縮短電子元件與基板的連接路徑，另外還可利用增層技術(Build-Up)增加佈線面積，以符合輕薄短小及多功能的潮流趨勢。
積體電路(Integrated Circuit,IC)的封裝技術在高階技術的需求下，絕大部分的高階晶片皆採用覆晶封裝(Flip Chip,FC)形成，特別是在一種晶片尺寸封裝(Chip Scale Package,CSP)為目前積體電路基板適用在封裝方式的主流產品，其主要應用於智慧型手機、平板、網通、筆記型電腦等產品，需要在高頻高速下運作及需要輕薄短小之積體電路封裝。對於封裝用之承載板而言，則朝向細線路間距、高密度、薄型化、低成本化與高電氣特性發展。
習知之無核心基板(Coreless Substrate)技術可以擺脫傳統基板必須使用玻纖環氧樹脂銅箔基板(Bismaleimide Triazine,BT)或FR-5基板作為核心的限制，進而達到基板材料成本縮減、降低基板使用層數或提升基板I/O密度。而習知之無核心基板最主要可分為鑄模互連基板(Molded Interconnection Substrate,MIS)與埋入式圖案電鍍 (Embedded Pattern Plating,EPP)二大類。
圖1為習知之鑄模化合物基板結構示意圖，其係為鑄模互連基板之無核心基板結構。鑄模化合物基板結構10，其包括有第一導電柱層100、金屬層110、第二導電柱層120、鑄模化合物層(Molding Compound Layer)130、介電材料層(Dielectric Material Layer)140、第三導電柱層150及防焊層160。第一導電柱層100具有相對的上表面與下表面，金屬層110設置在第一導電柱層的下表面上，第二導電柱層120設置在第一導電柱層100的上表面上。鑄模化合物層130設置在第一導電柱層100與第二導電柱層120之部份區域內。介電材料層140設置在鑄模化合物層130上，第三導電柱層150設置在第二導電柱層120、鑄模化合物層130與介電材料層140上，防焊層160設置在介電材料層140與第二導電柱層150上。
然而，上述習知之鑄模化合物基板結構依舊具有以下缺點：(1)關於細線路設計必須還要使用介電材料層140來增加鑄模化合物層130與各導電柱層之間的結合力，如此將造成製程繁複且成本提高。(2)當防焊層160設置在介電材料層140與第三導電柱層150上時，亦即在球柵陣列(Ball Grid Array,BGA)封裝製程中，球柵陣列開口的解析度與防焊層160的膜層厚度均勻性也都會嚴重影響後段封裝製程的可靠度。
圖2為習知之埋入式圖案電鍍封裝結構，其係為無核心基板結構。埋入式圖案電鍍封裝結構20，其包括有第一導電柱層200、第二導電柱層210、介電材料層(Dielectric Matetrial Layer)220、第三導電柱層230、第一防焊層240、第二防焊層250、第一電極層260及第二電極層270。第一導電柱層200具有相對的上表面與下表面，第二導電柱層210設置在第一導電柱層200的上表面上。介電材料層220設置在第一導電柱層200與第二導電柱層210之部份區域內。第三導電柱層230設置在第二導電柱層210與介電材料層220上，第一防焊層240設置在第一導電柱層200與介電材料層220上，第二防焊層250設置在第三導電柱層230與介電材 料層220上。第一電極層260設置在第一導電柱層200的下表面上，第二電極層270設置在第三導電柱層230上。
同理，上述習知之埋入式圖案電鍍封裝結構依舊具有以下缺點，當第一防焊層240設置在第一導電柱層200與介電材料層220上及第二防焊層250設置在第三導電柱層230與介電材料層220上時。亦即在球柵陣列(Ball Grid Array,BGA)封裝製程中，球柵陣列開口的解析度與第一防焊層240、第二防焊層250的膜層厚度均勻性也都會嚴重影響後段封裝製程的可靠度。
本發明提出一種封裝裝置及其製作方法，其係可直接使用介電材料層進行增層技術佈線流程以用來取代習知之鑄模化合物基板結構的第一鑄模化合物層，其可改善習知之細線路設計必須還要使用介電材料層來增加第一鑄模化合物層與各導電層之間的結合力所造成製程繁複且成本提高的缺點。
本發明提出一種封裝裝置及其製作方法，其係可直接使用第一鑄模化合物層來取代習知之鑄模化合物基板結構或埋入式圖案電鍍封裝結構的防焊層，故可避免再使用防焊層的製程步驟，其可改善習知之球柵陣列開口的解析度差與防焊層的膜層厚度均勻性不佳的缺點，進而提升後段封裝製程的可靠度。
在本發明一實施例中提出一種封裝裝置，其包括一第一導線層、一第一導電柱層、一介電材料層、一第二導線層、一第二導電柱層以及一第一鑄模化合物層。第一導線層具有相對之一第一表面與一第二表面。第一導電柱層設置於第一導線層之第一表面上，其中第一導線層與第一導電柱層嵌設於介電材料層內。第二導線層設置於第一導電柱層與介電材料層上。第二導電柱層設置於第二導線層上，其中第二導線層與第二導電柱層嵌設於第一鑄模化合物層內。
在本發明一實施例中提出一種封裝裝置，其中第一導線層之第一表面可高、低或同平面於介電材料層，其可再搭配技術特徵差異在 於第二導電柱層可高、低或同平面於第一鑄模化合物層。
在本發明一實施例中提出一種封裝裝置，其中介電材料層可完全包覆或部分包覆第一導線層之表壁，第一鑄模化合物層可完全包覆或部分包覆第二導電柱層之表壁。
在本發明一實施例中提出一種封裝裝置之製作方法，其步驟包括：提供一金屬承載板，其具有相對之一第一表面與一第二表面；形成一第一導線層於該金屬承載板之該第一表面上；形成一第一導電柱層於該第一導線層上；形成一介電材料層包覆該第一導線層、該第一導電柱層並位於該金屬承載板之該第一表面上，其中該第一導線層與該第一導電柱層嵌設於該介電材料層內；露出該第一導電柱層；形成一第二導線層於該第一導電柱層與該介電材料層上；形成一第二導電柱層於該第二導線層上；形成一第一第一鑄模化合物層包覆該第二導線層、該第二導電柱層並位於該介電材料層上，其中該第二導線層與該第二導電柱層嵌設於該第一第一鑄模化合物層內；露出該第二導電柱層；移除該金屬承載板。
在本發明另一實施例中提出一種封裝裝置，一第一導線層、一介電材料層、一第一導電柱層、一第二導線層以及一第一鑄模化合物層。第一導線層具有相對之一第一表面與一第二表面，其中第一導線層嵌設於介電材料層內。第一導電柱層設置於第一導線層與介電材料層上。第二導線層設置於第一導電柱層上，其中第一導電柱層與第二導線層嵌設於第一鑄模化合物層內。
在本發明另一實施例中提出一種封裝裝置之製作方法，其步驟包括：提供一金屬承載板，其具有相對之一第一表面與一第二表面；形成一第一導線層於金屬承載板之第一表面上；形成一介電材料層包覆第一導線層並位於金屬承載板之第一表面上，其中第一導線層嵌設於介電材料層內；露出第一導線層；形成一第一導電柱層於第一導線層與介電材料層上；形成一第二導線層於第一導電柱層上；形成一第一鑄模化合物層包覆第一導電柱層、第二導線層並位於介電材料層上，其中第一導電柱層與第二導線層嵌設於第一第一鑄模化合物層內；露出第二導線層；移除金屬承載板。
10‧‧‧鑄模化合物基板結構
100‧‧‧第一導電柱層
110‧‧‧金屬層
120‧‧‧第二導電柱層
130‧‧‧鑄模化合物層
140‧‧‧介電材料層
150‧‧‧第三導電柱層
160‧‧‧防焊層
20‧‧‧埋入式圖案電鍍封裝結構
200‧‧‧第一導電柱層
210‧‧‧第二導電柱層
220‧‧‧介電材料層
230‧‧‧第三導電柱層
240‧‧‧第一防焊層
250‧‧‧第二防焊層
260‧‧‧第一電極層
270‧‧‧第二電極層
30A、30B、30C、30D、30E、30F、30G、30H‧‧‧封裝裝置
40A、40B、40C、40D、40E、40F、40G、40H‧‧‧封裝裝置
50A、50B、50C、50D、50E、50F、50G、50H‧‧‧封裝裝置
60A、60B、60C、60D、60E、60F、60G、60H‧‧‧封裝裝置
70A、70B、70C、70D、70E、70F、70G、70H‧‧‧封裝裝置
80A、80B、80C、80D、80E、80F、80G、80H‧‧‧封裝裝置
30A’‧‧‧封裝裝置
90A、90A’‧‧‧封裝裝置
300、300A、300’‧‧‧第一導線層
302、302A、302’‧‧‧第一導線層的第一表面
304、304A、304’‧‧‧第一導線層的第二表面
310‧‧‧第一導電柱層
310’‧‧‧第二導線層
310A‧‧‧第一導電柱層
310B‧‧‧第二導線層
310C‧‧‧第二導電柱層
320、320A‧‧‧介電材料層
330‧‧‧第二導線層
330’‧‧‧第一導電柱層
330A‧‧‧第三導線層
332’‧‧‧第一導電柱層的第一表面
340‧‧‧第二導電柱層
340A‧‧‧第三導電柱層
342‧‧‧第二導電柱層的第一表面
350‧‧‧第一鑄模化合物層
360‧‧‧防焊層
370‧‧‧第一外接元件
372、374‧‧‧外接元件
380‧‧‧第二鑄模化合物層
390‧‧‧第一導電元件
400‧‧‧第二外接元件
步驟S1102-步驟S1128
步驟S1702-步驟S1726
500‧‧‧金屬承載板
502‧‧‧金屬承載板的第一表面
504‧‧‧金屬承載板的第二表面
圖1為習知之鑄模化合物基板結構示意圖。
圖2為習知之埋入式圖形電鍍封裝結構示意圖。
圖3A為本發明第一實施例之封裝裝置示意圖。
圖3B為本發明第二實施例之封裝裝置示意圖。
圖3C為本發明第三實施例之封裝裝置示意圖。
圖3D為本發明第四實施例之封裝裝置示意圖。
圖3E為本發明第五實施例之封裝裝置示意圖。
圖3F為本發明第六實施例之封裝裝置示意圖。
圖3G為本發明第七實施例之封裝裝置示意圖。
圖3H為本發明第八實施例之封裝裝置示意圖。
圖4A為本發明第九實施例之封裝裝置示意圖。
圖4B為本發明第十實施例之封裝裝置示意圖。
圖4C為本發明第十一實施例之封裝裝置示意圖。
圖4D為本發明第十二實施例之封裝裝置示意圖。
圖4E為本發明第十三實施例之封裝裝置示意圖。
圖4F為本發明第十四實施例之封裝裝置示意圖。
圖4G為本發明第十五實施例之封裝裝置示意圖。
圖4H為本發明第十六實施例之封裝裝置示意圖。
圖5A為本發明第十七實施例之封裝裝置示意圖。
圖5B為本發明第十八實施例之封裝裝置示意圖。
圖5C為本發明第十九實施例之封裝裝置示意圖。
圖5D為本發明第二十實施例之封裝裝置示意圖。
圖5E為本發明第二十一實施例之封裝裝置示意圖。
圖5F為本發明第二十二實施例之封裝裝置示意圖。
圖5G為本發明第二十三實施例之封裝裝置示意圖。
圖5H為本發明第二十四實施例之封裝裝置示意圖。
圖6A為本發明第二十五實施例之封裝裝置示意圖。
圖6B為本發明第二十六實施例之封裝裝置示意圖。
圖6C為本發明第二十七實施例之封裝裝置示意圖。
圖6D為本發明第二十八實施例之封裝裝置示意圖。
圖6E為本發明第二十九實施例之封裝裝置示意圖。
圖6F為本發明第三十實施例之封裝裝置示意圖。
圖6G為本發明第三十一實施例之封裝裝置示意圖。
圖6H為本發明第三十二實施例之封裝裝置示意圖。
圖7A為本發明第三十三實施例之封裝裝置示意圖。
圖7B為本發明第三十四實施例之封裝裝置示意圖。
圖7C為本發明第三十五實施例之封裝裝置示意圖。
圖7D為本發明第三十六實施例之封裝裝置示意圖。
圖7E為本發明第三十七實施例之封裝裝置示意圖。
圖7F為本發明第三十八實施例之封裝裝置示意圖。
圖7G為本發明第三十九實施例之封裝裝置示意圖。
圖7H為本發明第四十實施例之封裝裝置示意圖。
圖8A為本發明第四十一實施例之封裝裝置示意圖。
圖8B為本發明第四十二實施例之封裝裝置示意圖。
圖8C為本發明第四十三實施例之封裝裝置示意圖。
圖8D為本發明第四十四實施例之封裝裝置示意圖。
圖8E為本發明第四十五實施例之封裝裝置示意圖。
圖8F為本發明第四十六實施例之封裝裝置示意圖。
圖8G為本發明第四十七實施例之封裝裝置示意圖。
圖8H為本發明第四十八實施例之封裝裝置示意圖。
圖9為本發明第一實施例之後段封裝裝置示意圖。
圖10為本發明第一實施例之封裝裝置製作方法流程圖。
圖11A至圖11N為本發明第一實施例之封裝裝置製作示意圖。
圖12A為本發明第一實施例之另一後段封裝裝置示意圖。
圖12B為本發明第一實施例之又一後段封裝裝置示意圖。
圖13A為本發明第十實施例之後段封裝裝置示意圖。
圖13B為本發明第二十八實施例之後段封裝裝置示意圖
圖14為本發明第四十九實施例之封裝裝置示意圖。
圖15為本發明第四十九實施例之後段封裝裝置示意圖。
圖16為本發明第四十九實施例之封裝裝置製作方法流程圖。
圖17A至圖17M為本發明第四十九實施例之封裝裝置製作示意圖。
圖3A為本發明第一實施例之封裝裝置示意圖。封裝裝置30A，其包括一第一導線層300、一第一導電柱層310、一介電材料層320、一第二導線層330、一第二導電柱層340以及一第一鑄模化合物層350。第一導線層300具有相對之一第一導線層300的第一表面302與一第一導線層300的第二表面304，在一實施例中，第一導線層300可以為圖案化導線層，其包括至少一走線或至少一晶片座。第一導電柱層310設置於第一導線層300的第一表面302上，其中第一導線層300與第一導電柱層310嵌設於介電材料層320內。此外，介電材料層320可為一熱固型材質或一感光型材質，其成分可為一樹脂材質、一氮化矽材質或一氧化矽材質，但不以此為限。
第二導線層330設置於第一導電柱層310與介電材料層320上，第二導電柱層340設置於第二導線層330上，在一實施例中，第二導電柱層340可以為圖案化導線層，其包括至少一走線或至少一晶片座，在本實施例中，第二導電柱層340為一球柵陣列電極層。其中第二導線層330與第二導電柱層340嵌設於第一鑄模化合物層350內。此外，第一鑄模化合物層350係為一晶片封裝用之鑄模化合物(Molding Compound)材質，第一鑄模化合物層350係具有酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)、矽基樹脂(Silicone-Based Resin)或其他適當之鑄模化合物，但不以此為限。
其中，第一導線層300的第二表面304可高於或不高於介電材料層320，第二導電柱層340可高於或不高於第一鑄模化合物層350，在本實施例中，第一導線層300的第二表面304同平面於介 電材料層320，第二導電柱層的第一表面342同平面於第一鑄模化合物層350，但不以此為限。
在此要特別說明，本發明係直接使用介電材料層進行增層技術佈線流程以用來取代習知之鑄模化合物基板結構的第一鑄模化合物層，其可改善習知之細線路設計必須還要使用介電材料層來增加第一鑄模化合物層與各導電層之間的結合力所造成製程繁複且成本提高的缺點。
在一實施例中，第二導線層330之線寬可大於或不大於第二導電柱層340之柱寬。在本實施例中，第二導線層330之線寬大於第二導電柱層340之柱寬，但不以此為限。
然而當本發明第二導線層330之線寬小於第二導電柱層340之柱寬時，就不會因為在後端封裝之防焊層設計(Solder Mask Design,SMD)中，還需要考量防焊對位(Solder Mask Alignment)的精準度偏差，而需把第二導線層330之線寬設計得比第二導電柱層340之柱寬更大，故本實施例之結構增加了整理封裝設計的彈性。此外，本發明亦可直接使用第一鑄模化合物層來取代習知之鑄模化合物基板結構或埋入式圖形電鍍封裝結構的防焊層，故可避免再使用防焊層的製程步驟，其可改善習知之球柵陣列開口的解析度差與防焊層的膜層厚度均勻性不佳的缺點，進而提升後段封裝製程的可靠度。
圖3B為本發明第二實施例之封裝裝置示意圖。封裝裝置30B基本上類似於本發明第一實施例之封裝裝置30A的結構。其中，封裝裝置30B的第一導線層300的第二表面304同平面於介電材料層320，其差異在於第二導電柱層340的第一表面342低於第一鑄模化合物層350，但不以此為限。
圖3C為本發明第三實施例之封裝裝置示意圖。封裝裝置30C基本上類似於本發明第一實施例之封裝裝置30A的結構。其中，封裝裝置30B的第一導線層300的第二表面304同平面於介電材料層320，其差異在於第二導電柱層340的第一表面342高於第一鑄模化合物層350，但不以此為限。
圖3D為本發明第四實施例之封裝裝置示意圖。封裝裝置30D 基本上類似於本發明第一實施例之封裝裝置30A的結構。其中，封裝裝置30B的第一導線層300的第二表面304同平面於介電材料層320，其差異在於第二導電柱層340的第一表面342低於第一鑄模化合物層350，並且第一鑄模化合物層350完全包覆第二導電柱層340的表壁，但不以此為限。
圖3E為本發明第五實施例之封裝裝置示意圖。封裝裝置30E基本上類似於本發明第四實施例之封裝裝置30D的結構。其中，封裝裝置30E的第一導線層300的第二表面304同平面於介電材料層320，其差異在於第二導電柱層340的第一表面342同平面於第一鑄模化合物層350，並且第一鑄模化合物層350完全包覆第二導電柱層340的表壁，但不以此為限。
圖3F為本發明第六實施例之封裝裝置示意圖。封裝裝置30F基本上類似於本發明第四實施例之封裝裝置30D的結構。其中，封裝裝置30F的第一導線層300的第二表面304同平面於介電材料層320，其差異在於第二導電柱層340的第一表面342高於第一鑄模化合物層350，並且第一鑄模化合物層350部份包覆第二導電柱層340的表壁，但不以此為限。
圖3G為本發明第七實施例之封裝裝置示意圖。封裝裝置30G係由上述本發明第一實施例之封裝裝置30A再包括一防焊層360設置於第一導線層300的第二表面304與介電材料層320上，並且露出部分的第一導線層300與介電材料層320之封裝區域，但不以此為限。在此要特別說明，本發明係為一種非防焊層設計(Non Solder Mask Design,NSMD)，其僅露出部分的第一導線層300與介電材料層320之封裝區域，其餘未露出之區域皆由防焊層360所覆蓋保護。
圖3H為本發明第八實施例之封裝裝置示意圖。封裝裝置30H，其包括一第一導線層300A、一第一導電柱層310A、一第二導線層310B與一第二導電柱層310C、一介電材料層320A、一第三導線層330A、一第三導電柱層340A以及一第一鑄模化合物層350A。第一導線層300A具有相對之一第一導線層300A的第一表 面302A與一第一導線層300A的第二表面304A，在一實施例中，第一導線層300A可以為圖案化導線層，其包括至少一走線或至少一晶片座。第一導電柱層310A設置於第一導線層300A的第一表面302A上，第二導線層310B設置於第一導電柱層310A上，第二導電柱層310C設置於第二導線層310B上，其中第一導線層300A、第一導電柱層310A、第二導線層310B與一第二導電柱層310C嵌設於介電材料層320A內。此外，介電材料層320A可為一熱固型材質或一感光型材質，其成分可為一樹脂材質、一氮化矽材質或一氧化矽材質，但不以此為限。
第三導線層330A設置於第二導電柱層310C與介電材料層320A上，第三導電柱層340A設置於第三導線層330A上，在一實施例中，第三導電柱層340A可以為圖案化導線層，其包括至少一走線或至少一晶片座，在本實施例中，第三導電柱層340A為一球柵陣列電極層。其中第三導線層330A與第三導電柱層340A嵌設於第一鑄模化合物層350A內。此外，第一鑄模化合物層350A係為一晶片封裝用之鑄模化合物(Molding Compound)材質，第一鑄模化合物層350A係具有酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)、矽基樹脂(Silicone-Based Resin)或其他適當之鑄模化合物，但不以此為限。
封裝裝置30H基本上類似於本發明第一實施例之封裝裝置30A的結構。其差異在於封裝裝置30H係藉由一第一導電柱層310A、一第二導線層310B與一第二導電柱層310C來取代封裝裝置30A之第一導電柱層310，但不以此為限。
圖4A為本發明第九實施例之封裝裝置示意圖。封裝裝置40A基本上類似於本發明第一實施例之封裝裝置30A的結構。其差異在於封裝裝置40A的第一導線層300的第二表面304低於介電材料層320，但是第二導電柱層340的第一表面342仍然同平面於第一鑄模化合物層350，但不以此為限。
圖4B為本發明第十實施例之封裝裝置示意圖。封裝裝置40B基本上類似於本發明第九實施例之封裝裝置40A的結構。其中， 封裝裝置40B的第一導線層300的第二表面304低於介電材料層320，其差異在於第二導電柱層340的第一表面342低於第一鑄模化合物層350，但不以此為限。
圖4C為本發明第十一實施例之封裝裝置示意圖。封裝裝置40C基本上類似於本發明第九實施例之封裝裝置40A的結構。其中，封裝裝置40C的第一導線層300的第二表面304低於介電材料層320，其差異在於第二導電柱層340的第一表面342高於第一鑄模化合物層350，但不以此為限。
圖4D為本發明第十二實施例之封裝裝置示意圖。封裝裝置40D基本上類似於本發明第九實施例之封裝裝置40A的結構。其中，封裝裝置40D的第一導線層300的第二表面304低於介電材料層320，其差異在於第二導電柱層340的第一表面342低於第一鑄模化合物層350，並且第一鑄模化合物層350完全包覆第二導電柱層340的表壁，但不以此為限。
圖4E為本發明第十三實施例之封裝裝置示意圖。封裝裝置40E基本上類似於本發明第十二實施例之封裝裝置40D的結構。其中，封裝裝置40E的第一導線層300的第二表面304低於介電材料層320，其差異在於第二導電柱層340的第一表面342同平面於第一鑄模化合物層350，並且第一鑄模化合物層350完全包覆第二導電柱層340的表壁，但不以此為限。
圖4F為本發明第十四實施例之封裝裝置示意圖。封裝裝置40F基本上類似於本發明第十二實施例之封裝裝置40D的結構。其中，封裝裝置40F的第一導線層300的第二表面304低於介電材料層320，其差異在於第二導電柱層340的第一表面342高於第一鑄模化合物層350，並且第一鑄模化合物層350部份包覆第二導電柱層340的表壁，但不以此為限。
圖4G為本發明第十五實施例之封裝裝置示意圖。封裝裝置40G係由上述本發明第九實施例之封裝裝置40A再包括一防焊層360設置於第一導線層300的第二表面304與介電材料層320上，並且露出部分的第一導線層300與介電材料層320之封裝區域， 但不以此為限。在此要特別說明，本發明係為一種非防焊層設計(Non Solder Mask Design,NSMD)，其僅露出部分的第一導線層300與介電材料層320之封裝區域，其餘未露出之區域皆由防焊層360所覆蓋保護。
圖4H為本發明第十六實施例之封裝裝置示意圖。封裝裝置40H，其包括一第一導線層300A、一第一導電柱層310A、一第二導線層310B與一第二導電柱層310C、一介電材料層320A、一第三導線層330A、一第三導電柱層340A以及一第一鑄模化合物層350A。第一導線層300A具有相對之一第一導線層300A的第一表面302A與一第一導線層300A的第二表面304A，在一實施例中，第一導線層300A可以為圖案化導線層，其包括至少一走線或至少一晶片座。第一導電柱層310A設置於第一導線層300A的第一表面302A上，第二導線層310B設置於第一導電柱層310A上，第二導電柱層310C設置於第二導線層310B上，其中第一導線層300A、第一導電柱層310A、第二導線層310B與一第二導電柱層310C嵌設於介電材料層320A內。此外，介電材料層320A可為一熱固型材質或一感光型材質，其成分可為一樹脂材質、一氮化矽材質或一氧化矽材質，但不以此為限。
第三導線層330A設置於第二導電柱層310C與介電材料層320A上，第三導電柱層340A設置於第三導線層330A上，在一實施例中，第三導電柱層340A可以為圖案化導線層，其包括至少一走線或至少一晶片座，在本實施例中，第三導電柱層340A為一球柵陣列電極層。其中第三導線層330A與第三導電柱層340A嵌設於第一鑄模化合物層350A內。此外，第一鑄模化合物層350A係為一晶片封裝用之鑄模化合物(Molding Compound)材質，第一鑄模化合物層350A係具有酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)、矽基樹脂(Silicone-Based Resin)或其他適當之鑄模化合物，但不以此為限。
封裝裝置40H基本上類似於本發明第九實施例之封裝裝置40A的結構。其差異在於封裝裝置40H係藉由一第一導電柱層 310A、一第二導線層310B與一第二導電柱層310C來取代封裝裝置40A之第一導電柱層310，但不以此為限。
圖5A為本發明第十七實施例之封裝裝置示意圖。封裝裝置50A基本上類似於本發明第一實施例之封裝裝置30A的結構。其差異在於封裝裝置50A的第一導線層300的第二表面304高於介電材料層320，但是第二導電柱層340的第一表面342仍然同平面於第一鑄模化合物層350，但不以此為限。
圖5B為本發明第十八實施例之封裝裝置示意圖。封裝裝置50B基本上類似於本發明第十七實施例之封裝裝置50A的結構。其中，封裝裝置50B的第一導線層300的第二表面304高於介電材料層320，其差異在於第二導電柱層340的第一表面342低於第一鑄模化合物層350，但不以此為限。
圖5C為本發明第十九實施例之封裝裝置示意圖。封裝裝置50C基本上類似於本發明第十七實施例之封裝裝置50A的結構。其中，封裝裝置50C的第一導線層300的第二表面304高於介電材料層320，其差異在於第二導電柱層340的第一表面342高於第一鑄模化合物層350，但不以此為限。
圖5D為本發明第二十實施例之封裝裝置示意圖。封裝裝置50D基本上類似於本發明第十七實施例之封裝裝置50A的結構。其中，封裝裝置50D的第一導線層300的第二表面304高於介電材料層320，其差異在於第二導電柱層340的第一表面342低於第一鑄模化合物層350，並且第一鑄模化合物層350完全包覆第二導電柱層340的表壁，但不以此為限。
圖5E為本發明第二十一實施例之封裝裝置示意圖。封裝裝置50E基本上類似於本發明第二十實施例之封裝裝置50D的結構。其中，封裝裝置50E的第一導線層300的第二表面304高於介電材料層320，其差異在於第二導電柱層340的第一表面342同平面於第一鑄模化合物層350，並且第一鑄模化合物層350完全包覆第二導電柱層340的表壁，但不以此為限。
圖5F為本發明第二十二實施例之封裝裝置示意圖。封裝裝置 50F基本上類似於本發明第二十實施例之封裝裝置50D的結構。 其中，封裝裝置50F的第一導線層300的第二表面304高於介電材料層320，其差異在於第二導電柱層340的第一表面342高於第一鑄模化合物層350，並且第一鑄模化合物層350部份包覆第二導電柱層340的表壁，但不以此為限。
圖5G為本發明第二十三實施例之封裝裝置示意圖。封裝裝置50G係由上述本發明第十七實施例之封裝裝置50A再包括一防焊層360設置於第一導線層300的第二表面304與介電材料層320上，並且露出部分的第一導線層300與介電材料層320之封裝區域，但不以此為限。在此要特別說明，本發明係為一種非防焊層設計(Non Solder Mask Design,NSMD)，其僅露出部分的第一導線層300與介電材料層320之封裝區域，其餘未露出之區域皆由防焊層360所覆蓋保護。
圖5H為本發明第二十四實施例之封裝裝置示意圖。封裝裝置50H，其包括一第一導線層300A、一第一導電柱層310A、一第二導線層310B與一第二導電柱層310C、一介電材料層320A、一第三導線層330A、一第三導電柱層340A以及一第一鑄模化合物層350A。第一導線層300A具有相對之一第一導線層300A的第一表面302A與一第一導線層300A的第二表面304A，在一實施例中，第一導線層300A可以為圖案化導線層，其包括至少一走線或至少一晶片座。第一導電柱層310A設置於第一導線層300A的第一表面302A上，第二導線層310B設置於第一導電柱層310A上，第二導電柱層310C設置於第二導線層310B上，其中第一導線層300A、第一導電柱層310A、第二導線層310B與一第二導電柱層310C嵌設於介電材料層320A內。此外，介電材料層320A可為一熱固型材質或一感光型材質，其成分可為一樹脂材質、一氮化矽材質或一氧化矽材質，但不以此為限。
第三導線層330A設置於第二導電柱層310C與介電材料層320A上，第三導電柱層340A設置於第三導線層330A上，在一實施例中，第三導電柱層340A可以為圖案化導線層，其包括至少一 走線或至少一晶片座，在本實施例中，第三導電柱層340A為一球柵陣列電極層。其中第三導線層330A與第三導電柱層340A嵌設於第一鑄模化合物層350A內。此外，第一鑄模化合物層350A係為一晶片封裝用之鑄模化合物(Molding Compound)材質，第一鑄模化合物層350A係具有酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)、矽基樹脂(Silicone-Based Resin)或其他適當之鑄模化合物，但不以此為限。
封裝裝置50H基本上類似於本發明第十七實施例之封裝裝置50A的結構。其差異在於封裝裝置50H係藉由一第一導電柱層310A、一第二導線層310B與一第二導電柱層310C來取代封裝裝置50A之第一導電柱層310，但不以此為限。
圖6A為本發明第二十五實施例之封裝裝置示意圖。封裝裝置60A基本上類似於本發明第一實施例之封裝裝置30A的結構。其差異在於封裝裝置60A的第一導線層300的第二表面304低於介電材料層320，並且介電材料層320完全包覆第一導線層300的表壁，但是第二導電柱層340的第一表面342仍然同平面於第一鑄模化合物層350，但不以此為限。
圖6B為本發明第二十六實施例之封裝裝置示意圖。封裝裝置60B基本上類似於本發明第二十五實施例之封裝裝置60A的結構。其中，封裝裝置60B的第一導線層300的第二表面304低於介電材料層320，並且介電材料層320完全包覆第一導線層300的表壁，其差異在於第二導電柱層340的第一表面342低於第一鑄模化合物層350，但不以此為限。
圖6C為本發明第二十七實施例之封裝裝置示意圖。封裝裝置60C基本上類似於本發明第二十五實施例之封裝裝置60A的結構。其中，封裝裝置60C的第一導線層300的第二表面304低於介電材料層320，並且介電材料層320完全包覆第一導線層300的表壁，其差異在於第二導電柱層340的第一表面342高於第一鑄模化合物層350，但不以此為限。
圖6D為本發明第二十八實施例之封裝裝置示意圖。封裝裝置 60D基本上類似於本發明第二十五實施例之封裝裝置60A的結構。其中，封裝裝置60D的第一導線層300的第二表面304低於介電材料層320，並且介電材料層320完全包覆第一導線層300的表壁，其差異在於第二導電柱層340的第一表面342低於第一鑄模化合物層350，並且第一鑄模化合物層350完全包覆第二導電柱層340的表壁，但不以此為限。
圖6E為本發明第二十九實施例之封裝裝置示意圖。封裝裝置60E基本上類似於本發明第二十八實施例之封裝裝置60D的結構。其中，封裝裝置60E的第一導線層300的第二表面304低於介電材料層320，並且介電材料層320完全包覆第一導線層300的表壁，其差異在於第二導電柱層340的第一表面342同平面於第一鑄模化合物層350，並且第一鑄模化合物層350完全包覆第二導電柱層340的表壁，但不以此為限。
圖6F為本發明第三十實施例之封裝裝置示意圖。封裝裝置60F基本上類似於本發明第二十八實施例之封裝裝置60D的結構。其中，封裝裝置60F的第一導線層300的第二表面304低於介電材料層320，並且介電材料層320完全包覆第一導線層300的表壁，其差異在於第二導電柱層340的第一表面342高於第一鑄模化合物層350，並且第一鑄模化合物層350部份包覆第二導電柱層340的表壁，但不以此為限。
圖6G為本發明第三十一實施例之封裝裝置示意圖。封裝裝置60G係由上述本發明第二十五實施例之封裝裝置60A再包括一防焊層360設置於第一導線層300的第二表面304與介電材料層320上，並且露出部分的第一導線層300與介電材料層320之封裝區域，但不以此為限。在此要特別說明，本發明係為一種非防焊層設計(Non Solder Mask Design,NSMD)，其僅露出部分的第一導線層300與介電材料層320之封裝區域，其餘未露出之區域皆由防焊層360所覆蓋保護。
圖6H為本發明第三十二實施例之封裝裝置示意圖。封裝裝置60H，其包括一第一導線層300A、一第一導電柱層310A、一第二 導線層310B與一第二導電柱層310C、一介電材料層320A、一第三導線層330A、一第三導電柱層340A以及一第一鑄模化合物層350A。第一導線層300A具有相對之一第一導線層300A的第一表面302A與一第一導線層300A的第二表面304A，在一實施例中，第一導線層300A可以為圖案化導線層，其包括至少一走線或至少一晶片座。第一導電柱層310A設置於第一導線層300A的第一表面302A上，第二導線層310B設置於第一導電柱層310A上，第二導電柱層310C設置於第二導線層310B上，其中第一導線層300A、第一導電柱層310A、第二導線層310B與一第二導電柱層310C嵌設於介電材料層320A內。此外，介電材料層320A可為一熱固型材質或一感光型材質，其成分可為一樹脂材質、一氮化矽材質或一氧化矽材質，但不以此為限。
第三導線層330A設置於第二導電柱層310C與介電材料層320A上，第三導電柱層340A設置於第三導線層330A上，在一實施例中，第三導電柱層340A可以為圖案化導線層，其包括至少一走線或至少一晶片座，在本實施例中，第三導電柱層340A為一球柵陣列電極層。其中第三導線層330A與第三導電柱層340A嵌設於第一鑄模化合物層350A內。此外，第一鑄模化合物層350A係為一晶片封裝用之鑄模化合物(Molding Compound)材質，第一鑄模化合物層350A係具有酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)、矽基樹脂(Silicone-Based Resin)或其他適當之鑄模化合物，但不以此為限。
封裝裝置60H基本上類似於本發明第二十五實施例之封裝裝置60A的結構。其差異在於封裝裝置60H係藉由一第一導電柱層310A、一第二導線層310B與一第二導電柱層310C來取代封裝裝置60A之第一導電柱層310，但不以此為限。
圖7A為本發明第三十三實施例之封裝裝置示意圖。封裝裝置70A基本上類似於本發明第一實施例之封裝裝置30A的結構。其差異在於封裝裝置70A的第一導線層300的第二表面304同平面於介電材料層320，並且介電材料層320完全包覆第一導線層300 的表壁，但是第二導電柱層340的第一表面342仍然同平面於第一鑄模化合物層350，但不以此為限。
圖7B為本發明第三十四實施例之封裝裝置示意圖。封裝裝置70B基本上類似於本發明第三十三實施例之封裝裝置70A的結構。其中，封裝裝置70B的第一導線層300的第二表面304同平面於介電材料層320，並且介電材料層320完全包覆第一導線層300的表壁，其差異在於第二導電柱層340的第一表面342低於第一鑄模化合物層350，但不以此為限。
圖7C為本發明第三十五實施例之封裝裝置示意圖。封裝裝置70C基本上類似於本發明第三十三實施例之封裝裝置70A的結構。其中，封裝裝置70C的第一導線層300的第二表面304同平面於介電材料層320，並且介電材料層320完全包覆第一導線層300的表壁，其差異在於第二導電柱層340的第一表面342高於第一鑄模化合物層350，但不以此為限。
圖7D為本發明第三十六實施例之封裝裝置示意圖。封裝裝置70D基本上類似於本發明第三十三實施例之封裝裝置70A的結構。其中，封裝裝置70D的第一導線層300的第二表面304同平面於介電材料層320，並且介電材料層320完全包覆第一導線層300的表壁，其差異在於第二導電柱層340的第一表面342低於第一鑄模化合物層350，並且第一鑄模化合物層350完全包覆第二導電柱層340的表壁，但不以此為限。
圖7E為本發明第三十七實施例之封裝裝置示意圖。封裝裝置70E基本上類似於本發明第三十六實施例之封裝裝置70D的結構。其中，封裝裝置70E的第一導線層300的第二表面304同平面於介電材料層320，並且介電材料層320完全包覆第一導線層300的表壁，其差異在於第二導電柱層340的第一表面342同平面於第一鑄模化合物層350，並且第一鑄模化合物層350完全包覆第二導電柱層340的表壁，但不以此為限。
圖7F為本發明第三十八實施例之封裝裝置示意圖。封裝裝置70F基本上類似於本發明第三十六實施例之封裝裝置70D的結 構。其中，封裝裝置70F的第一導線層300的第二表面304同平面於介電材料層320，並且介電材料層320完全包覆第一導線層300的表壁，其差異在於第二導電柱層340的第一表面342高於第一鑄模化合物層350，並且第一鑄模化合物層350部份包覆第二導電柱層340的表壁，但不以此為限。
圖7G為本發明第三十九實施例之封裝裝置示意圖。封裝裝置70G係由上述本發明第三十三實施例之封裝裝置70A再包括一防焊層360設置於第一導線層300的第二表面304與介電材料層320上，並且露出部分的第一導線層300與介電材料層320之封裝區域，但不以此為限。在此要特別說明，本發明係為一種非防焊層設計(Non Solder Mask Design,NSMD)，其僅露出部分的第一導線層300與介電材料層320之封裝區域，其餘未露出之區域皆由防焊層360所覆蓋保護。
圖7H為本發明第四十實施例之封裝裝置示意圖。封裝裝置70H，其包括一第一導線層300A、一第一導電柱層310A、一第二導線層310B與一第二導電柱層310C、一介電材料層320A、一第三導線層330A、一第三導電柱層340A以及一第一鑄模化合物層350A。第一導線層300A具有相對之一第一導線層300A的第一表面302A與一第一導線層300A的第二表面304A，在一實施例中，第一導線層300A可以為圖案化導線層，其包括至少一走線或至少一晶片座。第一導電柱層310A設置於第一導線層300A的第一表面302A上，第二導線層310B設置於第一導電柱層310A上，第二導電柱層310C設置於第二導線層310B上，其中第一導線層300A、第一導電柱層310A、第二導線層310B與一第二導電柱層310C嵌設於介電材料層320A內。此外，介電材料層320A可為一熱固型材質或一感光型材質，其成分可為一樹脂材質、一氮化矽材質或一氧化矽材質，但不以此為限。
第三導線層330A設置於第二導電柱層310C與介電材料層320A上，第三導電柱層340A設置於第三導線層330A上，在一實施例中，第三導電柱層340A可以為圖案化導線層，其包括至少一 走線或至少一晶片座，在本實施例中，第三導電柱層340A為一球柵陣列電極層。其中第三導線層330A與第三導電柱層340A嵌設於第一鑄模化合物層350A內。此外，第一鑄模化合物層350A係為一晶片封裝用之鑄模化合物(Molding Compound)材質，第一鑄模化合物層350A係具有酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)、矽基樹脂(Silicone-Based Resin)或其他適當之鑄模化合物，但不以此為限。
封裝裝置70H基本上類似於本發明第三十三實施例之封裝裝置70A的結構。其差異在於封裝裝置70H係藉由一第一導電柱層310A、一第二導線層310B與一第二導電柱層310C來取代封裝裝置70A之第一導電柱層310，但不以此為限。
圖8A為本發明第四十一實施例之封裝裝置示意圖。封裝裝置80A基本上類似於本發明第一實施例之封裝裝置30A的結構。其差異在於封裝裝置80A的第一導線層300的第二表面304高於介電材料層320，並且介電材料層320完全包覆第一導線層300的表壁，但是第二導電柱層340的第一表面342仍然同平面於第一鑄模化合物層350，但不以此為限。
圖8B為本發明第四十二實施例之封裝裝置示意圖。封裝裝置80B基本上類似於本發明第四十一實施例之封裝裝置80A的結構。其中，封裝裝置80B的第一導線層300的第二表面304高於介電材料層320，並且介電材料層320完全包覆第一導線層300的表壁，其差異在於第二導電柱層340的第一表面342低於第一鑄模化合物層350，但不以此為限。
圖8C為本發明第四十三實施例之封裝裝置示意圖。封裝裝置80C基本上類似於本發明第四十一實施例之封裝裝置80A的結構。其中，封裝裝置80C的第一導線層300的第二表面304高於介電材料層320，並且介電材料層320完全包覆第一導線層300的表壁，其差異在於第二導電柱層340的第一表面342高於第一鑄模化合物層350，但不以此為限。
圖8D為本發明第四十四實施例之封裝裝置示意圖。封裝裝置 80D基本上類似於本發明第四十一實施例之封裝裝置80A的結構。其中，封裝裝置80D的第一導線層300的第二表面304高於介電材料層320，並且介電材料層320完全包覆第一導線層300的表壁，其差異在於第二導電柱層340的第一表面342低於第一鑄模化合物層350，並且第一鑄模化合物層350完全包覆第二導電柱層340的表壁，但不以此為限。
圖8E為本發明第四十五實施例之封裝裝置示意圖。封裝裝置80E基本上類似於本發明第四十四實施例之封裝裝置80D的結構。其中，封裝裝置80E的第一導線層300的第二表面304高於介電材料層320，並且介電材料層320完全包覆第一導線層300的表壁，其差異在於第二導電柱層340的第一表面342同平面於第一鑄模化合物層350，並且第一鑄模化合物層350完全包覆第二導電柱層340的表壁，但不以此為限。
圖8F為本發明第四十六實施例之封裝裝置示意圖。封裝裝置80F基本上類似於本發明第四十四實施例之封裝裝置80D的結構。其中，封裝裝置80F的第一導線層300的第二表面304高於介電材料層320，並且介電材料層320完全包覆第一導線層300的表壁，其差異在於第二導電柱層340的第一表面342高於第一鑄模化合物層350，並且第一鑄模化合物層350部份包覆第二導電柱層340的表壁，但不以此為限。
圖8G為本發明第四十七實施例之封裝裝置示意圖。封裝裝置80G係由上述本發明第四十一實施例之封裝裝置80A再包括一防焊層360設置於第一導線層300的第二表面304與介電材料層320上，並且露出部分的第一導線層300與介電材料層320之封裝區域，但不以此為限。在此要特別說明，本發明係為一種非防焊層設計(Non Solder Mask Design,NSMD)，其僅露出部分的第一導線層300與介電材料層320之封裝區域，其餘未露出之區域皆由防焊層360所覆蓋保護。
圖8H為本發明第四十八實施例之封裝裝置示意圖。封裝裝置80H，其包括一第一導線層300A、一第一導電柱層310A、一第二 導線層310B與一第二導電柱層310C、一介電材料層320A、一第三導線層330A、一第三導電柱層340A以及一第一鑄模化合物層350A。第一導線層300A具有相對之一第一導線層300A的第一表面302A與一第一導線層300A的第二表面304A，在一實施例中，第一導線層300A可以為圖案化導線層，其包括至少一走線或至少一晶片座。第一導電柱層310A設置於第一導線層300A的第一表面302A上，第二導線層310B設置於第一導電柱層310A上，第二導電柱層310C設置於第二導線層310B上，其中第一導線層300A、第一導電柱層310A、第二導線層310B與一第二導電柱層310C嵌設於介電材料層320A內。此外，介電材料層320A可為一熱固型材質或一感光型材質，其成分可為一樹脂材質、一氮化矽材質或一氧化矽材質，但不以此為限。
第三導線層330A設置於第二導電柱層310C與介電材料層320A上，第三導電柱層340A設置於第三導線層330A上，在一實施例中，第三導電柱層340A可以為圖案化導線層，其包括至少一走線或至少一晶片座，在本實施例中，第三導電柱層340A為一球柵陣列電極層。其中第三導線層330A與第三導電柱層340A嵌設於第一鑄模化合物層350A內。此外，第一鑄模化合物層350A係為一晶片封裝用之鑄模化合物(Molding Compound)材質，第一鑄模化合物層350A係具有酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)、矽基樹脂(Silicone-Based Resin)或其他適當之鑄模化合物，但不以此為限。
封裝裝置80H基本上類似於本發明第四十一實施例之封裝裝置80A的結構。其差異在於封裝裝置80H係藉由一第一導電柱層310A、一第二導線層310B與一第二導電柱層310C來取代封裝裝置80A之第一導電柱層310，但不以此為限。
除此之外，如圖9為本發明第一實施例之後段封裝裝置示意圖所示。後段封裝裝置30A’係由上述之封裝裝置30A再包括一第一外接元件370、一第二鑄模化合物層380、複數個第一導電元件390及一第二外接元件400所形成。第一外接元件370設置並電性 連結於第一導線層300的第二表面304上。第二鑄模化合物層380設置於第一外接元件370與第一導線層300的第二表面304上，其中第一外接元件370嵌設於第二鑄模化合物層380內。複數個第一導電元件390設置於第二導電柱層340上。第二外接元件400設置並電性連結於複數個第一導電元件390上。在一實施例中，第一外接元件370與第二外接元件400可以為一主動元件、一被動元件、一半導體晶片、一軟性電路板或一印刷電路板，但不以此為限。同理，上述之封裝裝置30B至封裝裝置80H亦類似封裝裝置30A之後段封裝製程，於此不再贅述。
圖10為本發明第一實施例之一封裝裝置製作方法流程圖，圖11A至圖11N為本發明第一實施例之一封裝裝置製作示意圖。其封裝方法之步驟包括：步驟S1102，如圖11A所示，提供一金屬承載板500，其具有相對之一第一表面502與一第二表面504。
步驟S1104，如圖11B所示，形成一第一導線層300於金屬承載板500之第一表面502上。在本實施例中，第一導線層300係應用電鍍(Electrolytic Plating)技術所形成，但不以此為限。其中第一導線層300可以為圖案化導線層，其包括至少一走線或至少一晶片座，第一導線層300的材質可以為金屬，例如是銅。
步驟S1106，如圖11C所示，形成一第一導電柱層310於第一導線層300上。在本實施例中，第一導電柱層310係應用電鍍(Electrolytic Plating)技術所形成，但不以此為限。其中，第一導電柱層310形成對應於第一導線層300的走線或晶片座上，第一導電柱層310之材質可以為金屬，例如是銅。
步驟S1108，如圖11D所示，形成一介電材料層320包覆第一導線層300與第一導電柱層310並位於金屬承載板500之第一表面502上，其中第一導線層300與第一導電柱層310嵌設於介電材料層320內。在本實施例中，介電材料層320可為一熱固型材質，其成分可為一樹脂材質、一氮化矽材質或一氧化矽材質，但不以此為限。
在此要特別說明，本發明係直接使用介電材料層進行增層技術佈線流程以用來取代習知之鑄模化合物基板結構的鑄模化合物層，其可改善習知之細線路設計必須還要使用介電材料層來增加鑄模化合物層與各導電層之間的結合力所造成製程繁複且成本提高的缺點。
步驟S1110，如圖11E所示，露出第一導電柱層310。在本實施例中，露出第一導電柱層310係應用磨削(Grinding)方式移除介電材料層320之一部分，以露出第一導電柱層310。較佳但非限定地，第一導電柱層310之一端與介電材料層320實質上對齊，例如是共面。在另一實施例中，可在形成介電材料層320的同時，露出第一導電柱層310，而無需移除介電材料層320的任何部分。
步驟S1112，如圖11F所示，形成一第二導線層330於第一導電柱層310與介電材料層320上。在一實施例中，第二導線層330係可應用電鍍(Electrolytic Plating)技術、無電鍍(Electroless Plating)技術、濺鍍(Sputtering Coating)技術或蒸鍍(Thermal Coating)技術所形成，但不以此為限。其中第二導線層330可以為圖案化導線層，其包括至少一走線或至少一晶片座，並形成對應於露出之第一導電柱層310之一端上，第二導線層330之材質可以為金屬，例如是銅。
步驟S1114，如圖11G所示，形成一第二導電柱層340於第二導線層330上。在一實施例中，第二導電柱層340係可應用電鍍(Electrolytic Plating)技術、無電鍍(Electroless Plating)技術、濺鍍(Sputtering Coating)技術或蒸鍍(Thermal Coating)技術所形成，但不以此為限。其中第二導電柱層340可以為圖案化導線層，其包括至少一走線或至少一晶片座，並形成對應於第二導線層330上，第二導線層330之材質可以為金屬，例如是銅。
步驟S1116，如圖11H所示，形成一第一鑄模化合物層350包覆第二導線層330與第二導電柱層340並位於介電材料層320上，其中第二導線層330與第二導電柱層340嵌設於第一鑄模化合物層350內。在一實施例中，第一鑄模化合物層350係應用轉 注成型(Transfer Molding)以頂表注入成型(Top Molding)、壓縮成型(Compression Molding)、射出成型(Injection Molding)或直空壓合鑄模成型之封裝技術所形成，第一鑄模化合物層350之材質可包括酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)、矽基樹脂(Silicone-Based Resin)或其他適當之鑄模化合物，在高溫和高壓下，以液體狀態包覆第二導線層330、第二導電柱層340並位於介電材料層320上，其固化後形成第一鑄模化合物層350。第一鑄模化合物層350亦可包括適當之填充劑，例如是粉狀之二氧化矽。
其中，形成第一鑄模化合物層350之步驟可包括：提供一鑄模化合物，其中鑄模化合物具有樹脂及粉狀之二氧化矽。加熱鑄模化合物至液體狀態。注入呈液態之鑄模化合物於金屬承載板500之第一表面502上，鑄模化合物在高溫和高壓下包覆第二導線層330、第二導電柱層340並位於介電材料層320上。固化鑄模化合物，使鑄模化合物形成第一鑄模化合物層350，但形成第一鑄模化合物層350之步驟並不以此為限。
步驟S1118，如圖11I所示，露出第二導電柱層340。在本實施例中，露出第二導電柱層340係應用磨削(Grinding)方式移除第一鑄模化合物層350之一部分，以露出第二導電柱層340的一第一表面342。較佳但非限定地，第二導電柱層340的第一表面342與第一鑄模化合物層350實質上對齊，例如是共面。在另一實施例中，可在形成第一鑄模化合物層350的同時，露出第二導電柱層340，而無需移除第一鑄模化合物層350的任何部分。
步驟S1120，如圖11J所示，移除金屬承載板500。在本實施例中，移除金屬承載板500係應用蝕刻製程(Etching Process)或剝離製程(Debonding Process)所達成，然而，移除金屬承載板500之方法也可使用物理製程，例如承載板研磨，但不以此為限。此外，第一導線層300的走線與晶片座係可直接露出。
步驟S1122，如圖11K所示，提供一第一外接元件370設置並電性連結於第一導線層300的一第二表面304上。在一實施例 中，第一外接元件370係為一主動元件、一被動元件、一半導體晶片、一軟性電路板或一印刷電路板，但不以此為限。
步驟S1124，如圖11L所示，形成一第二鑄模化合物層380包覆第一外接元件370並位於第一導線層300的第二表面304上，其中第一外接元件370嵌設於第二鑄模化合物層380內。在本實施例中，第二鑄模化合物層380係應用轉注成型(Transfer Molding)以頂表注入成型(Top Molding)之封裝技術所形成，第二鑄模化合物層380之材質可包括酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)、矽基樹脂(Silicone-Based Resin)或其他適當之鑄模化合物，在高溫和高壓下，以液體狀態包覆第一外接元件370並位於第一導線層300的第二表面304上，其固化後形成第二鑄模化合物層380。第二鑄模化合物層380亦可包括適當之填充劑，例如是粉狀之二氧化矽。在另一實施例中，亦可應用注射鑄模(Injection Molding)或壓縮鑄模(Compression Molding)或真空壓合鑄模成型之封裝技術形成第二鑄模化合物層380。
步驟S1126，如圖11M所示，提供複數個第一導電元件390設置於第二導電柱層340上。其中，第一導電元件390之材質可以為金屬，例如是銅。在本實施例中，第二導電柱層340的第一表面342亦可被蝕刻而形成圓弧形之凹面使其具有方便固定第一導電元件390之效果，但不以此為限。
步驟S1128，如圖11N所示，提供一第二外接元件400設置並電性連結於複數個第一導電元件390上。在一實施例中，第二外接元件400係為一主動元件、一被動元件、一半導體晶片、一軟性電路板或一印刷電路板，但不以此為限。
圖12A為本發明第一實施例之另一後段封裝裝置示意圖。在本實施例中係於上述步驟S1122後，再提供一外接元件372設置並電性連結於第一導線層300的一第二表面304上。之後再進行如上述第一實施例之後段封裝步驟，但不以此為限。
圖12B為本發明第一實施例之又一後段封裝裝置示意圖。在本實施例中係於上述步驟S1122後，再提供一外接元件374設置 並電性連結於第一外接元件370上。之後再進行如上述第一實施例之後段封裝步驟，但不以此為限。
在此要特別說明，本發明係直接使用第一鑄模化合物層來取代習知之鑄模化合物基板結構或埋入式圖形電鍍封裝結構的防焊層，故可避免再使用防焊層的製程步驟，其可改善習知之球柵陣列開口的解析度差與防焊層的膜層厚度均勻性不佳的缺點，進而提升後段封裝製程的可靠度。
此外，在另一實施例中，如圖13A為本發明第十實施例之後段封裝裝置示意圖。在本實施例中之第一導線層300的第二表面304低於介電材料層320，第二導電柱層340的第一表面342低於第一鑄模化合物層350，故第一外接元件370之導電焊球與複數個第一導電元件390皆可嵌入於介電材料層320與第一鑄模化合物層350所形成的凹槽中而作電性連結導通，上述凹槽之設計可以防止第一外接元件之導電焊球或第一導電元件往水平方向移動的現象產生，故可避免各導電柱層之間的橋接短路發生。此外，第一導線層之第二表面或第二導電柱層之第一表面亦可被蝕刻而形成圓弧形之凹面使其具有方便固定第一外接元件之導電焊球或第一導電元件之效果，進而提升球柵陣列開口的解析度。
同理，在一實施例中，如圖13B為本發明第二十八實施例之後段封裝裝置示意圖。在本實施例中之第一導線層300的第二表面304低於介電材料層320，並且介電材料層320完全包覆第一導線層300的表壁，第二導電柱層340的第一表面342低於第一鑄模化合物層350，並且第一鑄模化合物層350完全包覆第二導電柱層340的表壁，故第一外接元件370之導電焊球與複數個第一導電元件390皆可嵌入於介電材料層320與第一鑄模化合物層350所形成的凹槽中而作電性連結導通，上述凹槽之設計可以防止第一外接元件之導電焊球或第一導電元件往下移動的現象產生，故可避免各導電柱層之間的橋接短路發生。此外，第一導線層之第二表面或第二導電柱層之第一表面亦可被蝕刻而形成圓弧形之凹面使其具有方便固定第一外接元件之導電焊球或第一導電元件之效果，進而提升球 柵陣列開口的解析度。
圖14為本發明第四十九實施例之封裝裝置示意圖。封裝裝置90A，其包括一第一導線層300’、一介電材料層320、一第二導線層310’、一第一導電柱層330’以及一第一鑄模化合物層350。第一導線層300’具有相對之一第一表面302’與一第二表面304’，在一實施例中，第一導線層300’可以為圖案化導線層，其包括至少一走線或至少一晶片座。其中第一導線層300’嵌設於介電材料層320內，此外，介電材料層320可為一熱固型材質或一感光型材質，其成分可為一樹脂材質、一氮化矽材質或一氧化矽材質，但不以此為限。第二導線層310’設置於第一導線層300’與介電材料層320上。第一導電柱層330’設置於第二導線層310’上，在一實施例中，第一導電柱層330’可以為圖案化導線層，其包括至少一走線或至少一晶片座，在本實施例中，第一導電柱層330’為一球柵陣列電極層。其中第二導線層310’與第一導電柱層330’嵌設於第一鑄模化合物層350內。此外，第一鑄模化合物層350係為一晶片封裝用之鑄模化合物(Molding Compound)材質，第一鑄模化合物層350係具有酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)、矽基樹脂(Silicone-Based Resin)或其他適當之鑄模化合物，但不以此為限。
其中，第一導線層300’的第二表面304’可高於或不高於介電材料層320，第一導電柱層330’可高於或不高於第一鑄模化合物層350，在本實施例中，第一導線層300’的第二表面304’同平面於介電材料層320，第一導電柱層330’的第一表面332’同平面於第一鑄模化合物層350，但不以此為限。同理，本實施例之其他變化型態亦類似於上述之封裝裝置30B至封裝裝置80H之封裝裝置，於此不再贅述。
在此要特別說明，本發明係直接使用介電材料層進行增層技術佈線流程以用來取代習知之鑄模化合物基板結構的第一鑄模化合物層，其可改善習知之細線路設計必須還要使用介電材料層來增加第一鑄模化合物層與各導電層之間的結合力所造成製程繁複 且成本提高的缺點。
在一實施例中，第二導線層310’之線寬可大於或不大於第一導電柱層330’之柱寬。在本實施例中，第二導線層310’之線寬大於第一導電柱層330’之柱寬，但不以此為限。
然而當本發明第二導線層310’之線寬小於第一導電柱層330’之柱寬時，就不會因為在後端封裝之防焊層設計(Solder Mask Design,SMD)中，還需要考量防焊對位(Solder Mask Alignment)的精準度偏差，而需把第二導線層310’之線寬設計得比第一導電柱層330’之柱寬更大，故本實施例之結構增加了整理封裝設計的彈性。
此外，本發明亦可直接使用第一鑄模化合物層來取代習知之鑄模化合物基板結構或埋入式圖形電鍍封裝結構的防焊層，故可避免再使用防焊層的製程步驟，其可改善習知之球柵陣列開口的解析度差與防焊層的膜層厚度均勻性不佳的缺點，進而提升後段封裝製程的可靠度。
除此之外，如圖15為本發明第四十九實施例之後段封裝裝置示意圖所示。後段封裝裝置90A’係由上述之封裝裝置90A再包括一第一外接元件370、一第二鑄模化合物層380、複數個第一導電元件390及一第二外接元件400所形成。第一外接元件370設置並電性連結於第一導線層300’的第二表面304’上。第二鑄模化合物層380設置於第一外接元件370與第一導線層300’的第二表面304’上，其中第一外接元件370嵌設於第二鑄模化合物層380內。複數個第一導電元件390設置於第一導電柱層330’上。第二外接元件400設置並電性連結於第一導電柱層330’上。在一實施例中，第一外接元件370與第二外接元件400可以為一主動元件、一被動元件、一半導體晶片、一軟性電路板或一印刷電路板，但不以此為限。同理，本實施例之其他變化型態的後段封裝亦類似於封裝裝置90A之後段封裝製程，於此不再贅述。
圖16為本發明第四十九實施例之封裝裝置製作方法流程圖，圖17A至圖17M為本發明第四十九實施例之封裝裝置製作示意圖。封裝方法之步驟包括： 步驟S1702，如圖17A所示，提供一金屬承載板500，其具有相對之一第一表面502與一第二表面504。
步驟S1704，如圖17B所示，形成一第一導線層300’於金屬承載板500之第一表面502上。在本實施例中，第一導線層300’類似於上述之第一導線層300，此外，第一導線層300’係應用電鍍(Electrolytic Plating)技術所形成，但不以此為限。其中第一導線層300’可以為圖案化導線層，其包括至少一走線或至少一晶片座，第一導線層300’的材質可以為金屬，例如是銅。
步驟S1706，如圖17C所示，形成一介電材料層320包覆第一導線層300’與金屬承載板500之第一表面504。在本實施例中，介電材料層320可為一感光型材質，其成分可為一樹脂材質、一氮化矽材質或一氧化矽材質，但不以此為限。
在此要特別說明，本發明係直接使用介電材料層進行增層技術佈線流程以用來取代習知之鑄模化合物基板結構的第一鑄模化合物層，其可改善習知之細線路設計必須還要使用介電材料層來增加第一鑄模化合物層與各導電層之間的結合力所造成製程繁複且成本提高的缺點。
步驟S1708，如圖17D所示，露出第一導線層300’。在本實施例中，露出第一導線層300’係應用微影製程(Photolithography)與蝕刻製程(Etching Process)移除介電材料層320之一部分，以露出第一導線層300’，但不以此為限。
步驟S1710，如圖17E所示，形成一第二導線層310’於第一導線層300’與介電材料層320上。在本實施例中，第一導線層300’類似於上述之第二導線層310’與第一導電柱層330的組合，此外，第二導線層310’係可應用電鍍(Electrolytic Plating)技術、無電鍍(Electroless Plating)技術、濺鍍(Sputtering Coating)技術或蒸鍍(Thermal Coating)技術所形成，但不以此為限。其中第二導線層310’可以為圖案化導線層，其包括至少一走線或至少一晶片座，並形成對應於露出之第一導線層300’的一端上，第二導線層310’之材質可以為金屬，例如是銅。
步驟S1712，如圖17F所示，形成一第一導電柱層330’於第二導線層310’上。在本實施例中，第一導電柱層330’類似於上述第一實施例圖3A之第二導電柱層340，此外，第一導電柱層330’係可應用電鍍(Electrolytic Plating)技術、無電鍍(Electroless Plating)技術、濺鍍(Sputtering Coating)技術或蒸鍍(Thermal Coating)技術所形成，但不以此為限。其中第一導電柱層330’可以為圖案化導線層，其包括至少一走線或至少一晶片座，並形成對應於第二導線層310’上，第一導電柱層330’的材質可以為金屬，例如是銅。
步驟S1714，如圖17G所示，形成一第一鑄模化合物層320包覆第二導線層310’與第一導電柱層330’並位於介電材料層320上，其中第二導線層310’與第一導電柱層330’嵌設於第一第一鑄模化合物層320內。在一實施例中，第一鑄模化合物層320係應用轉注成型(Transfer Molding)以頂表注入成型(Top Molding)、壓縮成型(Compression Molding)、射出成型(Injection Molding)或真空壓合鑄模成型之封裝技術所形成，第一鑄模化合物層320之材質可包括酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)、矽基樹脂(Silicone-Based Resin)或其他適當之鑄模化合物，在高溫和高壓下，以液體狀態包覆第二導線層310’、第一導電柱層330’與介電材料層320上，其固化後形成第一鑄模化合物層320。第一鑄模化合物層320亦可包括適當之填充劑，例如是粉狀之二氧化矽。
其中，形成第一鑄模化合物層320之步驟可包括：提供一鑄模化合物，其中鑄模化合物具有樹脂及粉狀之二氧化矽。加熱鑄模化合物至液體狀態。注入呈液態之鑄模化合物於金屬承載板500之第一表面502上，鑄模化合物在高溫和高壓下包覆第二導線層310’、第一導電柱層330’與介電材料層320上。固化鑄模化合物，使鑄模化合物形成第一鑄模化合物層320，但形成第一鑄模化合物層320之步驟並不以此為限。
步驟S1716，如圖17H所示，露出第一導電柱層330’。在本實施例中，露出第一導電柱層330’係應用磨削(Grinding)方式移除 第一鑄模化合物層320之一部分，以露出第一導電柱層330’的一第一表面332’。較佳但非限定地，第一導電柱層330’的第一表面332’與第一鑄模化合物層320實質上對齊，例如是共面。在另一實施例中，可在形成第一鑄模化合物層320的同時，露出第一導電柱層330’，而無需移除第一鑄模化合物層320的任何部分。
步驟S1718，如圖17I所示，移除金屬承載板500。在本實施例中，移除金屬承載板500係應用蝕刻製程(Etching Process)或剝離製程(Debonding Process)所達成，然而，移除金屬承載板500之方法也可使用物理製程，例如承載板研磨，但不以此為限。此外，第一導線層300’的走線與晶片座係可直接露出。
步驟S1720，如圖17J所示，提供一第一外接元件370設置並電性連結於第一導線層300’的一第一表面302’上。在一實施例中，第一外接元件370係為一主動元件、一被動元件、一半導體晶片、一軟性電路板或一印刷電路板，但不以此為限。
步驟S1722，如圖17K所示，形成一第二鑄模化合物層380包覆第一外接元件260與第一導線層300’的第一表面302’上，其中第一外接元件370嵌設於第二鑄模化合物層380內。在本實施例中，第二鑄模化合物層380係應用轉注成型(Transfer Molding)以頂表注入成型(Top Molding)之封裝技術所形成，第二鑄模化合物層380之材質可包括酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)、矽基樹脂(Silicone-Based Resin)或其他適當之鑄模化合物，在高溫和高壓下，以液體狀態包覆該第一外接元件370與第一導線層300’的第一表面302’上，其固化後形成第二鑄模化合物層380。第二鑄模化合物層380亦可包括適當之填充劑，例如是粉狀之二氧化矽。在另一實施例中，亦可應用注射成型(Injection Molding)或壓縮成型(Compression Molding)或直空壓合鑄膜成型之封裝技術形成第二鑄模化合物層380。
步驟S1724，如圖17L所示，提供複數個第一導電元件390設置於第一導電柱層330’上。其中，第一導電元件390之材質可以為金屬，例如是銅。在本實施例中，第一導電柱層330’的第一表 面332’亦可被蝕刻而形成圓弧形之凹面使其具有方便固定第一導電元件390之效果，但不以此為限。
步驟S1726，如圖17M所示，提供一第二外接元件400設置並電性連結於複數個第一導電元件390上。在一實施例中，第二外接元件400係為一主動元件、一被動元件、一半導體晶片、一軟性電路板或一印刷電路板，但不以此為限。
在此要特別說明，本發明係直接使用第一鑄模化合物層來取代習知之鑄模化合物基板結構或埋入式圖形電鍍封裝結構的防焊層，故可避免再使用防焊層的製程步驟，其可改善習知之球柵陣列開口的解析度差與防焊層的膜層厚度均勻性不佳的缺點，進而提升後段封裝製程的可靠度。
綜上所述，本發明之封裝裝置及其製作方法係使用介電材料層進行增層技術佈線流程以用來取代習知之鑄模化合物基板結構的第一鑄模化合物層，以及第一鑄模化合物層來取代習知之鑄模化合物基板結構或埋入式圖形電鍍封裝結構的防焊層，其具有以下之優點：(1)其可改善習知之細線路設計必須還要使用介電材料層來增加第一鑄模化合物層與各導電層之間的結合力所造成製程繁複且成本提高的缺點。(2)其可避免再使用防焊層的製程步驟，故可改善習知之球柵陣列開口的解析度差與防焊層的膜層厚度均勻性不佳的缺點，進而提升後段封裝製程的可靠度。
惟以上所述之具體實施例，僅係用於例釋本發明之特點及功效，而非用於限定本發明之可實施範疇，於未脫離本發明上揭之精神與技術範疇下，任何運用本發明所揭示內容而完成之等效改變及修飾，均仍應為下述之申請專利範圍所涵蓋。
30A‧‧‧封裝裝置
300‧‧‧第一導線層
302‧‧‧第一導線層的第一表面
304‧‧‧第一導線層的第二表面
310‧‧‧第一導電柱層
320‧‧‧介電材料層
330‧‧‧第二導線層
340‧‧‧第二導電柱層
342‧‧‧第二導電柱層的第一表面
350‧‧‧第一鑄模化合物層

Claims (60)

  1. 一種無防焊層的封裝裝置，其包括：一第一導線層，其具有相對之一第一表面與一第二表面；一第一導電柱層，其設置於該第一導線層之該第一表面上；一介電材料層，其中該第一導線層與該第一導電柱層嵌設於該介電材料層內；一第二導線層，其設置於該第一導電柱層與該介電材料層上；一第二導電柱層，其設置於該第二導線層上；以及一第一鑄模化合物層，其中該第二導線層與該第二導電柱層嵌設於該第一鑄模化合物層內。
  2. 如申請專利範圍第1項所述之封裝裝置，其中該第一導線層之該第一表面不高於該介電材料層，該第二導電柱層不高於該第一鑄模化合物層。
  3. 如申請專利範圍第2項所述之封裝裝置，其中該介電材料層完全包覆該第一導線層之表壁，該第一鑄模化合物層完全包覆該第二導電柱層之表壁。
  4. 如申請專利範圍第1項所述之封裝裝置，其中該第一導線層之該第一表面不高於該介電材料層，該第二導電柱層高於該第一鑄模化合物層。
  5. 如申請專利範圍第4項所述之封裝裝置，其中該介電材料層完全包覆該第一導線層之表壁，該第一鑄模化合物層部份包覆該第二導電柱層之表壁。
  6. 如申請專利範圍第1項所述之封裝裝置，其中該第一導線層之該第一表面高於該介電材料層，該第二導電柱層不高於該第一鑄模化合物層。
  7. 如申請專利範圍第6項所述之封裝裝置，其中該介電材料層部份包覆該第一導線層之表壁，該第一鑄模化合物層完全包覆該第二導電柱層之表壁。
  8. 如申請專利範圍第1項所述之封裝裝置，其中該第一導線層之該第一表面高於該介電材料層，該第二導電柱層高於該第一鑄模 化合物層。
  9. 如申請專利範圍第8項所述之封裝裝置，其中該介電材料層部份包覆該第一導線層之表壁，該第一鑄模化合物層部份包覆該第二導電柱層之表壁。
  10. 如申請專利範圍第1項所述之封裝裝置，其更包括一防焊層設置於該第一導線層之該第二表面與該介電材料層上，並且露出部分的該第一導線層與該介電材料層。
  11. 如申請專利範圍第1項所述之封裝裝置，其中該第一導電柱層更進一步包括一第一導電層、一第二導電層與一第三導電層，該第一導電層係為一導電柱層設置於該第一導線層上，該第二導電層係為一導線層設置於該第一導電層上，該第三導電層係為一導電柱層設置於該第二導電層與該第二導線層之間。
  12. 如申請專利範圍第1項所述之封裝裝置，其中該第二導線層之線寬不大於該第二導電柱層之柱寬。
  13. 如申請專利範圍第1項所述之封裝裝置，其中該第二導線層之線寬大於該第二導電柱層之柱寬。
  14. 如申請專利範圍第1項所述之封裝裝置，其更包括：一第一外接元件，其設置並電性連結於該第一導線層之該第二表面上；一第二鑄模化合物層，其設置於該第一外接元件與該第一導線層之該第二表面上，其中該第一外接元件嵌設於該第二鑄模化合物層內；複數個第一導電元件，其設置於該第二導電柱層上；及一第二外接元件，其設置並電性連結於該複數個第一導電元件上。
  15. 如申請專利範圍第1項所述之封裝裝置，其更包括：一第三外接元件，其設置並電性連結於該第一導線層之該第二表面上；一第四外接元件，其設置並電性連結於該第一導線層之該第二表面上； 一第三鑄模化合物層，其設置於該第三外接元件、該第四外接元件與該第一導線層之該第二表面上，其中該第三外接元件與該第四外接元件嵌設於該第三鑄模化合物層內；複數個第二導電元件，其設置於該第二導電柱層上；及一第五外接元件，其設置並電性連結於該複數個第二導電元件上。
  16. 如申請專利範圍第1項所述之封裝裝置，其更包括：一第六外接元件，其設置並電性連結於該第一導線層之該第二表面上；一第七外接元件，其設置並電性連結於該第六外接元件上；一第四鑄模化合物層，其設置於該第六外接元件、該第七外接元件與該第一導線層之該第二表面上，其中該第六外接元件與該第七外接元件嵌設於該第四鑄模化合物層內；複數個第三導電元件，其設置於該第二導電柱層上；及一第八外接元件，其設置並電性連結於該複數個第三導電元件上。
  17. 如申請專利範圍第1項所述之封裝裝置，其中該介電材料層係為一熱固型材質或一感光型材質。
  18. 如申請專利範圍第1項所述之封裝裝置，其中該介電材料層係為一樹脂材質、一氮化矽材質或一氧化矽材質。
  19. 如申請專利範圍第1項所述之封裝裝置，其中該第一導線層與該第二導電柱層包括至少一走線或至少一晶片座。
  20. 如申請專利範圍第4項所述之封裝裝置，其中該第一外接元件與該第二外接元件係為一主動元件、一被動元件、一半導體晶片、一軟性電路板或一印刷電路板。
  21. 如申請專利範圍第1項所述之封裝裝置，其中該第一鑄模化合物層係為一晶片封裝用之鑄模化合物(Molding Compound)材質，其具有酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)、矽基樹脂(Silicone-Based Resin)或其他適當之鑄模化合物。
  22. 如申請專利範圍第1項所述之封裝裝置，其中該第一導線層包含複數個走線，且一上窄下寬的凹槽形成於相鄰的該等走線之間。
  23. 一種無防焊層的封裝裝置之製作方法，其步驟包括：提供一金屬承載板，其具有相對之一第一表面與一第二表面；形成一第一導線層於該金屬承載板之該第一表面上；形成一第一導電柱層於該第一導線層上；形成一介電材料層包覆該第一導線層與該第一導電柱層並位於該金屬承載板之該第一表面上，其中該第一導線層與該第一導電柱層嵌設於該介電材料層內；磨削該介電材料層的一部分，以露出該第一導電柱層；形成一第二導線層於該第一導電柱層與該介電材料層上；形成一第二導電柱層於該第二導線層上；形成一第一鑄模化合物層包覆該第二導線層與該第二導電柱層並位於該介電材料層上，其中該第二導線層與該第二導電柱層嵌設於該第一第一鑄模化合物層內；露出該第二導電柱層；以及移除該金屬承載板。
  24. 如申請專利範圍第23項所述之製作方法，其更包括：提供一第一外接元件設置並電性連結於該第一導線層之該第二表面上；形成一第二鑄模化合物層包覆該第一外接元件並位於該第一導線層之該第二表面上，其中該第一外接元件嵌設於該第二鑄模化合物層內；提供複數個第一導電元件設置於該第二導電柱層上；及提供一第二外接元件設置並電性連結於該複數個第一導電元件上。
  25. 如申請專利範圍第23項所述之製作方法，其中形成該第一鑄模化合物層之步驟包括：提供一鑄模化合物，其中該鑄模化合物具有樹脂及粉狀之二 氧化矽；加熱該鑄模化合物至液體狀態；注入呈液態之該鑄模化合物於該金屬承載板之該第一表面上，該鑄模化合物在高溫和高壓下包覆該第二導線層、該第二導電柱層並位於該介電材料層上；及固化該鑄模化合物，使該鑄模化合物形成該第一鑄模化合物層。
  26. 如申請專利範圍第24項所述之製作方法，其中該第一外接元件與該第二外接元件係為一主動元件、一被動元件、一半導體晶片、一軟性電路板或一印刷電路板。
  27. 如申請專利範圍第23項所述之製作方法，其中該介電材料層係為一熱固型材質。
  28. 如申請專利範圍第23項所述之製作方法，其中該介電材料層係為一樹脂材質、一氮化矽材質或一氧化矽材質。
  29. 如申請專利範圍第23項所述之製作方法，其中該第一導線層與該第二導電柱層包括至少一走線或至少一晶片座。
  30. 如申請專利範圍第23項所述之製作方法，其中該第一導線層包含複數個走線，且一上窄下寬的凹槽形成於相鄰的該等走線之間。
  31. 一種無防焊層的封裝裝置，其包括：一第一導線層，其具有相對之一第一表面與一第二表面；一介電材料層，其中該第一導線層嵌設於該介電材料層內；一第二導線層，其設置於該第一導線層與該介電材料層上；一第一導電柱層，其設置於該第二導線層上；以及一第一鑄模化合物層，其中該第二導線層與該第一導電柱層嵌設於該第一鑄模化合物層內。
  32. 如申請專利範圍第31項所述之封裝裝置，其中該第一導線層之該第一表面不高於該介電材料層，該第一導電柱層不高於該第一鑄模化合物層。
  33. 如申請專利範圍第32項所述之封裝裝置，其中該介電材料層完 全包覆該第一導線層之表壁，該第一鑄模化合物層完全包覆該第一導電柱層之表壁。
  34. 如申請專利範圍第31項所述之封裝裝置，其中該第一導線層之該第一表面不高於該介電材料層，該第一導電柱層高於該第一鑄模化合物層。
  35. 如申請專利範圍第34項所述之封裝裝置，其中該介電材料層完全包覆該第一導線層之表壁，該第一鑄模化合物層部份包覆該第一導電柱層之表壁。
  36. 如申請專利範圍第31項所述之封裝裝置，其中該第一導線層之該第一表面高於該介電材料層，該第一導電柱層不高於該第一鑄模化合物層。
  37. 如申請專利範圍第36項所述之封裝裝置，其中該介電材料層部份包覆該第一導線層之表壁，該第一鑄模化合物層完全包覆該第一導電柱層之表壁。
  38. 如申請專利範圍第31項所述之封裝裝置，其中該第一導線層之該第一表面高於該介電材料層，該第一導電柱層高於該第一鑄模化合物層。
  39. 如申請專利範圍第38項所述之封裝裝置，其中該介電材料層部份包覆該第一導線層之表壁，該第一鑄模化合物層部份包覆該第一導電柱層之表壁。
  40. 如申請專利範圍第31項所述之封裝裝置，其更包括一防焊層設置於該第一導線層之該第二表面與該介電材料層上，並且露出部分的該第一導線層與該介電材料層。
  41. 如申請專利範圍第31項所述之封裝裝置，其中該第二導線層更進一步包括一第一導電層、一第二導電層與一第三導電層，該第一導電層係為一導電柱層設置於該第一導線層上，該第二導電層係為一導線層設置於該第一導電層上，該第三導電層係為一導電柱層設置於該第二導電層與該第一導電柱層之間。
  42. 如申請專利範圍第31項所述之封裝裝置，其中該第二導線層之線寬不大於該第一導電柱層之柱寬。
  43. 如申請專利範圍第31項所述之封裝裝置，其中該第二導線層之線寬大於該第一導電柱層之柱寬。
  44. 如申請專利範圍第31項所述之封裝裝置，其更包括：一第一外接元件，其設置並電性連結於該第一導線層之該第二表面上；一第二鑄模化合物層，其設置於該第一外接元件與該第一導線層之該第二表面上，其中該第一外接元件嵌設於該第二鑄模化合物層內；複數個第一導電元件，其設置於該第一導電柱層上；及一第二外接元件，其設置並電性連結於該複數個第一導電元件上。
  45. 如申請專利範圍第31項所述之封裝裝置，其更包括：一第三外接元件，其設置並電性連結於該第一導線層之該第二表面上；一第四外接元件，其設置並電性連結於該第一導線層之該第二表面上；一第三鑄模化合物層，其設置於該第三外接元件、該第四外接元件與該第一導線層之該第二表面上，其中該第三外接元件與該第四外接元件嵌設於該第三鑄模化合物層內；複數個第二導電元件，其設置於該第一導電柱層上；及一第五外接元件，其設置並電性連結於該複數個第二導電元件上。
  46. 如申請專利範圍第31項所述之封裝裝置，其更包括：一第六外接元件，其設置並電性連結於該第一導線層之該第二表面上；一第七外接元件，其設置並電性連結於該第六外接元件上；一第四鑄模化合物層，其設置於該第六外接元件、該第七外接元件與該第一導線層之該第二表面上，其中該第六外接元件與該第七外接元件嵌設於該第四鑄模化合物層內；複數個第三導電元件，其設置於該第一導電柱層上；及 一第八外接元件，其設置並電性連結於該複數個第三導電元件上。
  47. 如申請專利範圍第31項所述之封裝裝置，其中該介電材料層係為一熱固型材質或一感光型材質。
  48. 如申請專利範圍第31項所述之封裝裝置，其中該介電材料層係為一樹脂材質、一氮化矽材質或一氧化矽材質。
  49. 如申請專利範圍第31項所述之封裝裝置，其中該第一導線層與該第一導電柱層包括至少一走線或至少一晶片座。
  50. 如申請專利範圍第44項所述之封裝裝置，其中該第一外接元件與該第二外接元件係為一主動元件、一被動元件、一半導體晶片、一軟性電路板或一印刷電路板。
  51. 如申請專利範圍第31項所述之封裝裝置，其中該第一鑄模化合物層係為一晶片封裝用之鑄模化合物(Molding Compound)材質，其具有酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)、矽基樹脂(Silicone-Based Resin)或其他適當之鑄模化合物。
  52. 如申請專利範圍第31項所述之封裝裝置，其中該第一導線層包含複數個走線，且一上窄下寬的凹槽形成於相鄰的該等走線之間。
  53. 一種無防焊層的封裝裝置之製作方法，其步驟包括：提供一金屬承載板，其具有相對之一第一表面與一第二表面；形成一第一導線層於該金屬承載板之該第一表面上；形成一介電材料層包覆該第一導線層並位於該金屬承載板之該第一表面上，其中該第一導線層嵌設於該介電材料層內；磨削該介電材料層的一部分，以露出該第一導線層；形成一第二導線層於該第一導線層與該介電材料層上；形成一第一導電柱層於該第二導線層上；形成一第一鑄模化合物層包覆該第二導線層與該第一導電柱層並位於該介電材料層上，其中該第二導線層與該第一導 電柱層嵌設於該第一鑄模化合物層內；露出該第一導電柱層；以及移除該金屬承載板。
  54. 如申請專利範圍第53項所述之製作方法，其更包括：提供一第一外接元件設置並電性連結於該第一導線層之一表面上；形成一第二鑄模化合物層包覆該第一外接元件並位於該第一導線層之該表面上，其中該第一外接元件嵌設於該第二鑄模化合物層內；提供複數個第一導電元件，其設置於該第一導電柱層上；及提供一第二外接元件設置並電性連結於該複數個第一導電元件上。
  55. 如申請專利範圍第53項所述之製作方法，其中形成該第一鑄模化合物層之步驟包括：提供一鑄模化合物，其中該鑄模化合物具有樹脂及粉狀之二氧化矽；加熱該鑄模化合物至液體狀態；注入呈液態之該鑄模化合物於該金屬承載板之該第一表面上，該鑄模化合物在高溫和高壓下包覆該第二導線層、該第一導電柱層與該介電材料層上；及固化該鑄模化合物，使該鑄模化合物形成該第一鑄模化合物層。
  56. 如申請專利範圍第54項所述之製作方法，其中該第一外接元件與該第二外接元件係為一主動元件、一被動元件、一半導體晶片、一軟性電路板或一印刷電路板。
  57. 如申請專利範圍第53項所述之製作方法，其中該介電材料層係為一感光型材質。
  58. 如申請專利範圍第53項所述之製作方法，其中該介電材料層係為一樹脂材質、一氮化矽材質或一氧化矽材質。
  59. 如申請專利範圍第53項所述之製作方法，其中該第一導線層與 該第一導電柱層包括至少一走線或至少一晶片座。
  60. 如申請專利範圍第53項所述之製作方法，其中該第一導線層包含複數個走線，且一上窄下寬的凹槽形成於相鄰的該等走線之間。
TW103120747A 2014-06-16 2014-06-16 封裝裝置及其製作方法 TWI581386B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
TW103120747A TWI581386B (zh) 2014-06-16 2014-06-16 封裝裝置及其製作方法
CN201811203567.3A CN109065460B (zh) 2014-06-16 2014-06-24 封装装置及其制作方法
CN201410288574.3A CN105226043B (zh) 2014-06-16 2014-06-24 封装装置及其制作方法
US14/502,065 US9370105B2 (en) 2014-06-16 2014-09-30 Package apparatus with multiple pillar layers
EP14189598.7A EP2958141B1 (en) 2014-06-16 2014-10-20 Package apparatus and manufacturing method thereof
JP2014245164A JP6348054B2 (ja) 2014-06-16 2014-12-03 パッケージ装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103120747A TWI581386B (zh) 2014-06-16 2014-06-16 封裝裝置及其製作方法

Publications (2)

Publication Number Publication Date
TW201601266A TW201601266A (zh) 2016-01-01
TWI581386B true TWI581386B (zh) 2017-05-01

Family

ID=51751984

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103120747A TWI581386B (zh) 2014-06-16 2014-06-16 封裝裝置及其製作方法

Country Status (5)

Country Link
US (1) US9370105B2 (zh)
EP (1) EP2958141B1 (zh)
JP (1) JP6348054B2 (zh)
CN (2) CN109065460B (zh)
TW (1) TWI581386B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101672641B1 (ko) * 2015-07-01 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
KR101706470B1 (ko) * 2015-09-08 2017-02-14 앰코 테크놀로지 코리아 주식회사 표면 마감층을 갖는 반도체 디바이스 및 그 제조 방법
CN106992165B (zh) * 2016-01-20 2019-08-30 恒劲科技股份有限公司 半导体基板及其制作方法
TWI573502B (zh) 2016-01-20 2017-03-01 恆勁科技股份有限公司 基板結構及其製作方法
TWI563602B (en) * 2016-04-15 2016-12-21 Phoenix Pioneer Technology Co Ltd Method of fabricating a package substrate
US10651116B2 (en) 2016-06-30 2020-05-12 Intel Corporation Planar integrated circuit package interconnects
US20180308421A1 (en) * 2017-04-21 2018-10-25 Asm Technology Singapore Pte Ltd Display panel fabricated on a routable substrate
US11764076B2 (en) * 2020-11-30 2023-09-19 Qualcomm Incorporated Semi-embedded trace structure with partially buried traces
TWI740767B (zh) * 2021-01-07 2021-09-21 欣興電子股份有限公司 線路板及其製作方法
CN114745862A (zh) * 2021-01-07 2022-07-12 欣兴电子股份有限公司 线路板及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200631141A (en) * 2005-02-22 2006-08-24 Phoenix Prec Technology Corp Package structure with chip embedded in substrate
TW201010550A (en) * 2008-08-29 2010-03-01 Phoenix Prec Technology Corp Printed circuit board and fabrication method thereof
TW201306207A (zh) * 2011-07-27 2013-02-01 矽品精密工業股份有限公司 半導體封裝件及其製法
CN202940225U (zh) * 2012-11-14 2013-05-15 日月光半导体（上海）股份有限公司 封装基板
CN203277368U (zh) * 2013-05-28 2013-11-06 欣兴电子股份有限公司 封装基板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2919645B2 (ja) * 1991-06-27 1999-07-12 三洋電機株式会社 多層配線基板の製造方法
JPH11307937A (ja) * 1998-04-18 1999-11-05 Ibiden Co Ltd コア基板、コア基板の製造方法及び多層プリント配線板
JP2000173949A (ja) * 1998-12-09 2000-06-23 Fujitsu Ltd 半導体装置及びその製造方法並びにめっき方法及び装置
JP2002299819A (ja) * 2001-04-03 2002-10-11 Nec Corp 多層プリント配線板の製造方法
TW561805B (en) * 2001-05-16 2003-11-11 Unimicron Technology Corp Fabrication method of micro-via
KR100394808B1 (ko) * 2001-07-19 2003-08-14 삼성전자주식회사 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법
JP2003298232A (ja) * 2002-04-02 2003-10-17 Sony Corp 多層配線基板の製造方法および多層配線基板
JP4787559B2 (ja) * 2005-07-26 2011-10-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4237207B2 (ja) * 2006-07-07 2009-03-11 エルピーダメモリ株式会社 半導体装置の製造方法
KR20100065691A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
TW201041469A (en) * 2009-05-12 2010-11-16 Phoenix Prec Technology Corp Coreless packaging substrate, carrier thereof, and method for manufacturing the same
KR101077380B1 (ko) * 2009-07-31 2011-10-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8569894B2 (en) * 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI429048B (zh) * 2010-08-31 2014-03-01 Advanpack Solutions Pte Ltd 半導體承載元件的製造方法及應用其之半導體封裝件的製造方法
TWI436464B (zh) * 2011-01-13 2014-05-01 Advanced Semiconductor Eng 半導體封裝、基板及基板製造方法
TWI473551B (zh) * 2011-07-08 2015-02-11 Unimicron Technology Corp 封裝基板及其製法
TWI495051B (zh) * 2011-07-08 2015-08-01 Unimicron Technology Corp 無核心層之封裝基板及其製法
TWI475935B (zh) * 2011-07-08 2015-03-01 Unimicron Technology Corp 無核心層之封裝基板及其製法
US9137905B2 (en) * 2012-06-25 2015-09-15 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Alignment between layers of multilayer electronic support structures
KR102050476B1 (ko) * 2012-09-28 2019-11-29 삼성전자주식회사 반도체 패키지 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200631141A (en) * 2005-02-22 2006-08-24 Phoenix Prec Technology Corp Package structure with chip embedded in substrate
TW201010550A (en) * 2008-08-29 2010-03-01 Phoenix Prec Technology Corp Printed circuit board and fabrication method thereof
TW201306207A (zh) * 2011-07-27 2013-02-01 矽品精密工業股份有限公司 半導體封裝件及其製法
CN202940225U (zh) * 2012-11-14 2013-05-15 日月光半导体（上海）股份有限公司 封装基板
CN203277368U (zh) * 2013-05-28 2013-11-06 欣兴电子股份有限公司 封装基板

Also Published As

Publication number Publication date
EP2958141A1 (en) 2015-12-23
CN105226043A (zh) 2016-01-06
US20150366064A1 (en) 2015-12-17
EP2958141B1 (en) 2019-12-04
TW201601266A (zh) 2016-01-01
CN105226043B (zh) 2018-11-20
CN109065460A (zh) 2018-12-21
JP6348054B2 (ja) 2018-06-27
JP2016004994A (ja) 2016-01-12
CN109065460B (zh) 2021-04-06
US9370105B2 (en) 2016-06-14

Similar Documents

Publication Publication Date Title
TWI581386B (zh) 封裝裝置及其製作方法
JP4367892B2 (ja) 超小型電子パッケージ製造のための材料適用プロセス
TWI425896B (zh) 具有內埋式導電線路之電路板及其製造方法
TWI591762B (zh) 封裝裝置及其製作方法
TWI474417B (zh) 封裝方法
US7141868B2 (en) Flash preventing substrate and method for fabricating the same
TWI581690B (zh) 封裝裝置及其製作方法
JP2002190488A (ja) 半導体装置の製造方法および半導体装置
WO2019007082A1 (zh) 一种芯片封装方法
US9589935B2 (en) Package apparatus and manufacturing method thereof
TWI538119B (zh) 封裝裝置及其製作方法
TWI598964B (zh) 晶片封裝基板、晶片封裝結構及其製作方法
TWI554169B (zh) 中介基板及其製法
CN106941101A (zh) 封装基板及其制作方法
CN105810659A (zh) 封装装置及其制作方法
KR101088820B1 (ko) 임베디드 반도체 패키지 및 이의 제조 방법
KR20150121490A (ko) 적층형 패키지 및 그 제조방법
TWI550745B (zh) 封裝基板及其製作方法
JP6216157B2 (ja) 電子部品装置及びその製造方法
KR101187913B1 (ko) 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법
TWI401755B (zh) 四邊扁平無接腳封裝方法
TWI594349B (zh) 半導體封裝載板及其製造方法
CN104378933B (zh) 布线基板的制造方法及半导体装置的制造方法
JP2004172647A (ja) 半導体装置
TWI541960B (zh) 封裝裝置及其製作方法