CN114745862A - 线路板及其制作方法 - Google Patents
线路板及其制作方法 Download PDFInfo
- Publication number
- CN114745862A CN114745862A CN202110018583.0A CN202110018583A CN114745862A CN 114745862 A CN114745862 A CN 114745862A CN 202110018583 A CN202110018583 A CN 202110018583A CN 114745862 A CN114745862 A CN 114745862A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- circuit
- opening
- conductive bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 238000000034 method Methods 0.000 claims abstract description 44
- 238000000206 photolithography Methods 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 26
- 238000001259 photo etching Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 abstract 1
- 230000003746 surface roughness Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 344
- 239000003365 glass fiber Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 239000003292 glue Substances 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 238000010295 mobile communication Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- -1 acryl Chemical group 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005553 drilling Methods 0.000 description 3
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 2
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- TZCXTZWJZNENPQ-UHFFFAOYSA-L barium sulfate Chemical compound [Ba+2].[O-]S([O-])(=O)=O TZCXTZWJZNENPQ-UHFFFAOYSA-L 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- OMIHGPLIXGGMJB-UHFFFAOYSA-N 7-oxabicyclo[4.1.0]hepta-1,3,5-triene Chemical compound C1=CC=C2OC2=C1 OMIHGPLIXGGMJB-UHFFFAOYSA-N 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 229920003233 aromatic nylon Polymers 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000005007 epoxy-phenolic resin Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 229920005749 polyurethane resin Polymers 0.000 description 1
- 229920001289 polyvinyl ether Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000454 talc Substances 0.000 description 1
- 229910052623 talc Inorganic materials 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
- H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供了一种线路板及其制作方法，该线路板在完成第一线路层后，先在第一线路层上设置导电凸块，以一第一介电层覆盖该第一线路层但暴露该导电凸块，在该第一介电层上设置一第二介电层，该第二介电层具有以光刻工艺形成的第二介电层开口以暴露该导电凸块，最后在该第二介电层的表面及第二介电层开口中完成第二线路层，该第二线路层在第二介电层开口中通过导电凸块电连接第一线路层；由于该第二介电层及第二介电层开口内的表面粗糙度低，与第二线路层间不易形成微小间隙，因此第二线路层能够紧密附着，更有利于提升细线路与介电层表面的结合力。
Description
技术领域
本发明涉及一种线路板及其制作方法，尤指一种多层线路板及其增层制作方法。
背景技术
请参阅图4A至图4G，现有的线路板线路增层制作方法一般包含以下步骤：如图4A所示，在一基板41上完成一第一线路层42，并在基板41及第一线路层42上压合一介电层43以覆盖该第一线路层42；如图4B所示，对该介电层43进行镭射钻孔，以形成用于连通第一线路层表面的盲孔430；如图4C所示，对该介电层43进行除胶渣工艺(Desmear)，以消除镭射钻孔后残留的胶渣；如图4D所示，在完成除胶渣工艺的介电层43及其盲孔430中形成一导电材料层44a；如图4E所示，在导电材料层44a上设置图案化光刻胶层45；如图4F所示，在导电材料层44a上及盲孔430中形成第二线路层44；如图4G所示，最后移除图案化光刻胶层45，并进行铜刻蚀以分离线路并完成第二线路层44。
然而，如图4B及图4C所示，在镭射钻孔后盲孔430内会残留一些胶渣，利用除胶渣工艺清除孔底的胶渣时，亦会侵蚀介电层43的表面431因此，会使得除胶渣工艺后的介电层表面431’粗糙度过高，其粗糙度(Ra)约为0.2～0.3μm。所述多个粗糙度过高的介电层表面431’使得依附其上作为第二线路层44的种子层的导电材料层44a与第二线路层44间容易形成微小的间隙，在后续工艺或使用中有进一步形成裂隙的风险；此外，当该第二线路层44包含细线路(Fine line)，即线距或盲孔孔径10μm以下的线路结构，所述多个粗糙度过高的表面并不利于第二线路层44的细线路形成，使得细线路的可靠度不佳，也增加信号损失；此外，如图4C所示，除胶渣会侵蚀盲孔430的侧壁，使得介电层的玻璃纤维432由盲孔430中的侧壁露出，提高发生阳极性玻璃纤维漏电现象(Conductive Anodic Filament；CAF)的风险，而降低盲孔430的可靠性。
进一步来说，5G行动通信(5th Generation Mobile Communication)是近年蓬勃发展的趋势技术之一，其特点在于高速、低延迟的无线通信传输。为了达到符合5G规范的通信技术，现有技术必须克服的技术重点之一即在于必须达到更高频率、且更低杂信影响的高品质的电信号。然而，依上述现有技术制造的线路板由于介电材表面的粗糙度过高及盲孔中玻璃纤维露出等问题，使得线路板中的线路品质不稳定，容易产生杂信或信号损失等，尤其在细线路的部分风险则更高。
综上所述，现有的线路板的增层制作方法势必须进一步改良。
发明内容
有鉴于现有的线路增层制作方法使得介电层上及盲孔中的粗糙度过高，导致线路附着结构不稳定，以及使得介电材料层内的玻璃纤维外露等问题，本发明提供一种线路板及其制作方法，该制作方法包括：提供一基板；在该基板上完成一第一线路层；在该第一线路层上形成一导电凸块；在该基板上设置一第一介电层，该第一介电层覆盖该第一线路层且暴露该导电凸块；在该第一介电层上设置一第二介电层，该第二介电层具有一第二介电层开口，该第二介电层开口以光刻工艺形成，且对应该导电凸块设置，使该导电凸块暴露于该第二介电层开口中；以及在该第二介电层上及该第二介电层开口中完成一第二线路层，使得该第二线路层电连接该导电凸块，并通过该导电凸块电连接该第一线路层。
在本发明的一实施例中，该制作方法包括：在该基板上设置一第一光刻胶层，该第一光刻胶层具有一第一光刻胶层开口，以暴露出部分的该第一线路层；在该第一光刻胶层开口中形成该导电凸块；以及移除该第一光刻胶层。
在本发明的一实施例中，该制作方法包括：在该基板上设置一第一介电层，使该第一介电层覆盖该第一线路层及该导电凸块；对该第一介电层进行一薄化工艺，使该经薄化工艺的第一介电层暴露出该导电凸块。
在本发明的一实施例中，该制作方法包括：在该第二介电层上及该第二介电层开口中设置一种子层；在该种子层上设置一第二光刻胶层，该第二光刻胶层具有至少一第二光刻胶层开口暴露出部分的该种子层及该第二介电层开口；在该至少一第二光刻胶层开口中该部分的种子层上及该第二介电层开口中形成该第二线路层；移除该第二光刻胶层，且对该第二线路层及该种子层进行刻蚀以分离线路，以完成该第二线路层。
在本发明的一实施例中，其中，该制作方法包括：在该第一介电层上设置一第二介电层，使该第二介电层覆盖该第一介电层及该导电凸块；对该第二介电层进行一光刻工艺以形成该第二介电层开口及一图案化凹槽。
在本发明的一实施例中，该制作方法包括：在该第二介电层的第二介电层开口中及该图案化凹槽中形成该第二线路层。
在本发明的一实施例中，该线路板上包含不互相重叠的一细线路设置区及一粗线路设置区；且该第二介电层设置于该细线路设置区中。
在本发明的一实施例中，该制作方法进一步包括：在该第一介电层上的该粗线路设置区内完成一第三线路层；在该第一介电层上设置一第三介电层，使该第三介电层覆盖该细线路设置区中的该第二介电层及该第二线路层、该粗线路设置区中的该第一介电层及该第三线路层，并且在该第三介电层上完成一第四线路层。
本发明还提供一种线路板，包含一第一线路层、一导电凸块、一第一介电层、一第二介电层及一第二线路层。其中，该导电凸块设置于该第一线路层上；该第一介电层覆盖于该第一线路层上且暴露出该导电凸块；该第二介电层设置于该第一介电层上且具有一第二介电层开口，该第二介电层开口对应该导电凸块设置，使得该导电凸块暴露于该第二介电层开口中；该第二线路层设置于该第二介电层上及该第二介电层开口中，以电连接该导电凸块，并通过该导电凸块电连接该第一线路层。
在本发明的一实施例中，该线路板上包含不互相重叠的一细线路设置区及一粗线路设置区；该第二介电层设置于该细线路设置区中。进一步的，该线路板还包含一第三线路层，设置于该第一介电层上的该粗线路设置区中。
在本发明的一实施例中，该线路板还进一步包含一第三介电层及一第四线路层，该第三介电层设置于该细线路设置区中的该第二介电层及该第二线路层上、该粗线路设置区中的该第一介电层及该第三线路层上，而该第四线路层设置于该第三介电层上。
在本发明的一实施例中，该第一线路层设置于一基板上，或该第一线路层内埋于该第一介电层中。
在本发明的一实施例中，该第二线路层内埋于该第二介电层中。
本发明的线路板制作方法在基板表面完成一第一线路层后，先在第一线路层上欲配置连通另一线路层的导通柱的位置形成一导电凸块，接着在该基板上设置该第一介电层，该第一介电层须暴露该导电凸块，接着在该第一介电层上另外设置一第二介电层，该第二介电层的第二介电层开口暴露该导电凸块，最后才在该第二介电层上及其第二介电层开口中完成第二线路层。该第二介电层开口中的第二线路层则通过暴露于第二介电层开口底部的导电凸块电连接第一线路层。
在本发明的线路板中，该第一线路层及该第二线路层之间具有二层介电层，而该第二线路层形成于上方的第二介电层及其第二介电层开口中，通过第二介电层开口中的导电凸块电连接该第一线路层。由于该第二介电层以光刻工艺形成该第二介电层开口，该第二介电层开口内壁及第二介电层的表面相较经过除胶渣工艺后的介电材表面平滑。所述多个第二介电层表面的粗糙度(Ra)约为0.02～0.05μm，粗糙度仅为经除胶渣工艺的介电层表面的十分之一。因此，当作为种子层的导电材料设置于该第二介电层上时，能够紧密的附着而不易产生微小的间隙；种子层的上表面因此较平滑，有利于细线路附着于种子层上。
进一步的，如上所述，本发明工艺中的所述多个第二介电层表面的粗糙度仅为已知技术中经除胶渣工艺的介电材表面的十分之一，同时避免产生经除胶渣工艺的介电材的导电盲孔中露出的玻璃纤维的风险，能够有效提升设置于其表面及第二介电层开口中的线路品质。因此，作为5G行动通信中的线路板，可有效降低线路中的高频信号的信号损失，提升信号品质，使得信号品质符合5G行动通信所需的规范。
附图说明
图1A至图1M是本发明线路板制作方法的一流程示意图。
图2A至图2D是本发明线路板制作方法的一第一实施例的流程示意图。
图3A至图3C是本发明线路板制作方法的一第二实施例的流程示意图。
图4A至图4G是现有技术的一增层线路制作方法的流程示意图。
具体实施方式
请参阅图1A至图1M所示，本发明提供一种线路板10及其制作方法，该线路板10制作方法包含以下步骤：提供一基板11；在该基板11上完成一第一线路层12；在该第一线路层12上形成一导电凸块13；在该基板11上设置一第一介电层14，该第一介电层14覆盖该第一线路层12且暴露该导电凸块13；在该第一介电层14上设置一第二介电层15，该第二介电层15具有第二介电层开口151，其中该第二介电层开口151以光刻工艺形成且对应该导电凸块13设置，使该导电凸块13暴露于该第二介电层开口151中；以及在该第二介电层15上及该第二介电层开口151中完成一第二线路层16，使得该第二线路层16连接该导电凸块13，并通过该导电凸块13电连接该第一线路层12。
以下将进一步说明上述各步骤的详细流程。
如图1A所示，首先在一基板11上完成该第一线路层12。
请参阅图1B至图1D，在该第一线路层12上形成一导电凸块13的步骤中，包含以下子步骤：如图1B所示，在该基板11上设置一第一光刻胶层11a；如图1C所示，图案化该第一光刻胶层11a，形成该第一光刻胶层开口11b，暴露出部分的该第一线路层12；如图1D所示，在该第一光刻胶层开口11b中形成该导电凸块13，此步骤可利用电镀工艺完成，并移除该第一光刻胶层11a，完成该第一线路层12上的导电凸块13。
请参阅图1E至图1F所示，在该基板11上设置该第一介电层14，使该第一介电层14覆盖该第一线路层12且暴露该导电凸块13的步骤中，包含以下子步骤：如图1E所示，在该基板11上设置一第一介电层14，使该第一介电层14覆盖该第一线路层12及该导电凸块13；如图1F所示，对该第一介电层14进行一薄化工艺，使该经薄化工艺的第一介电层14暴露出该导电凸块13。
较佳的，该第一介电层14的薄化工艺例如是一使用含氟原子气体(CF4或SF4)的电浆工艺、除胶渣(Desmear)工艺、物理性或化学性的研磨工艺等。
请参阅图1G至图1H所示，在第一介电层14上设置一第二介电层15，该第二介电层15具有第二介电层开口151，该第二介电层开口151以光刻工艺形成且对应该导电凸块13，使该导电凸块13暴露于该第二介电层开口151中的步骤中，包含以下子步骤：如图1G所示，在该第一介电层14上设置一第二介电层15，使该第二介电层15覆盖该第一介电层14及暴露的该导电凸块13；如图1H所示，对该第二介电层15进行一光刻工艺以形成该第二介电层开口151。
请参阅图1I至图1M所示，在该第二介电层15上及该第二介电层开口151中完成一第二线路层16，使得该第二线路层16通过该导电凸块13电连接该第一线路层12的步骤中，包含以下步骤：如图1I所示，在该第二介电层15上及该第二介电层开口151中设置一种子层16a；如图1J所示，在该种子层16a上设置一第二光刻胶层15a，该第二光刻胶层15a具有至少一第二光刻胶层开口15b，以暴露出部分的该种子层16a及该第二介电层开口151；如图1K所示，在该至少一第二光刻胶层开口15b中的种子层16a上及该第二介电层开口151中形成该第二线路层16，此步骤可利用电镀或化铜沉积等工艺完成；如图1L所示，移除该第二光刻胶层15a，且对该第二线路层16及该种子层16a进行刻蚀以分离线路，以完成该第二线路层16。
至此，本发明的线路板10已完成第一线路层12及该第二线路层16的制作。由以上工艺可知，无论该第一介电层14以何种工艺进行薄化或者其粗糙度为何，由于其上还覆盖该第二介电层15，且是以光刻工艺在第二介电层15中形成用于导通的第二介电层开口151，该种子层16a不会直接设置于第一介电层14上，而是设置于粗糙度较低的第二介电层15上，种子层16a与粗糙度较低的第二介电层15之间不易形成间隙，能够稳固的结合，相对应的，粗糙度较低的种子层16a的表面亦有利于第二线路层16的附着。
请参阅图1L所示，经由本发明的制作方法完成一线路板10，该线路板10包含该第一线路层12、该导电凸块13、该第一介电层14、该第二介电层15及该第二线路层16。其中，该导电凸块13设置于该第一线路层12上；该第一介电层14覆盖于该第一线路层12上且暴露出该导电凸块13；该第二介电层15设置于该第一介电层14上且具有一第二介电层开口151，该第二介电层开口151对应该导电凸块13设置使得该导电凸块13暴露于该第二介电层开口151中；该第二线路层16设置于该第二介电层15上及该第二介电层开口151中，且通过该导电凸块13电连接该第一线路层12。
其中，该线路板10可包含该基板11，即该完成后的第一线路层12为设置于该基板11上的表面线路层。此外，请参阅图1M所示，在另一实施例中，该第一线路层12亦可为一内埋式线路层，即当该线路板10完成线路及增层线路制作后，进一步将该基板11剥除，使得第一线路层12直接内埋于该第一介电层14中。
较佳的，该第一介电层14其材料例如为ABF(Ajinomoto Build-up Film)或PP(Prepreg)、BCB(Benzocylobuthene)、BT(Bismaleimide Triazine)、液晶聚合物、PI(Poly-imide)、压克力树脂、聚氨酯树脂、环氧树脂、酚醛树脂等有机物以及滑石粉、硫酸钡、二氧化硅、玻璃纤维等无机物与其他添加剂的配方化组成物。该第二介电层15是光敏型介电层，其材料例如为BCB(Benzocylobuthene)、BT(Bismaleimide Triazine)、液晶聚合物、PI(Poly-imide)、压克力树脂、聚氨酯树脂、环氧树脂、聚乙烯醚、聚四氟乙烯(Poly(phenylene ether))、芳香尼龙(Aramide)与其他添加剂的配方化组成物。
请参阅图2A至图2B所示，在本发明的一第一实施例中，该第二介电层15的表面还具有一图案化凹槽152，而在第一介电层14上设置一第二介电层15的步骤中，包含以下子步骤：如图2A所示，在该第一介电层14上设置该第二介电层15，使该第二介电层15覆盖该第一介电层14及暴露的该导电凸块13；如图2B所示，对该第二介电层15进行一光刻工艺以形成该第二介电层开口151及该图案化凹槽152。
请进一步参阅图2C至图2D所示，在第一实施例中，在该第二介电层15上及该第二介电层开口151中完成该第二线路层16，使得该第二线路层16通过该导电凸块13电连接该第一线路层12的步骤中，包含以下步骤：在该第二介电层15的第二介电层开口151中及该图案化凹槽152中形成该第二线路层16。更详细的说，如图2C所示，在第二介电层15的表面、第二介电层开口151及图案化凹槽152中形成该第二线路层16，此步骤可利用化铜沉积等工艺完成；如图2D所示，移除该第二线路层16的表面部分，以完成第二介电层开口151及图案化凹槽152中的第二线路层16。移除该第二线路层16的表面部分的步骤可使用研磨、刻蚀等任何金属薄化工艺对第二线路层16进行薄化。
本实施例中，该第二线路层16是一内埋式线路层。在第二介电层15的光刻工艺中，通过区别曝光及显影，形成深度不相同的第二介电层开口151及该图案化凹槽152，而该第二线路层16的图案以该图案化凹槽152配置完成，再通过直接于第二介电层开口151及图案化凹槽152中形成第二线路层16，即完成该嵌入于该第二介电层15的第二线路层16。
请参阅图3A图3B所示，在本发明的一较佳实施例中，该线路板10上包含不互相重叠的一细线路设置区10A及一粗线路设置区10B；且该第二介电层15设置于该细线路设置区10A中。
在本实施例中，当在该细线路设置区10A中完成该第二介电层15及其上的第二线路层16，还进一步包含以下步骤：如图3C所示，在该第一介电层14上的该粗线路设置区10B内完成一第三线路层17，在该第一介电层14上的该细线路设置区10A及该粗线路设置区10B上设置一第三介电层18，使该第三介电层18覆盖该细线路设置区10A中的第二介电层15及该第二线路层16、该粗线路设置区10B中的第一介电层14及该第三线路层17；并且在该第三介电层18上完成一第四线路层19。
本实施例中，该线路板10上包含不互相重叠的细线路设置区10A及粗线路设置区10B；该第二介电层15设置于该细线路设置区10A中。进一步的，该线路板10还包含该第三线路层17，设置于该第一介电层14上的该粗线路设置区10B中。
请参阅图3C所示，在本实施例中，该线路板10还进一步包含该第三介电层18及该第四线路层19，该第三介电层18设置于该细线路设置区10A中的第二介电层15及该第二线路层16上、该粗线路设置区10B中的该第一介电层14及该第三线路层17上，而该第四线路层19设置于该第三介电层18上。
在本实施例中，仅在该线路板10的细线路设置区10A中进一步设置第二介电层15并在其上设置细线路的第二线路层16。该细线路例如指线距或该第二介电层开口151的孔径在10μm以下。进一步的可在第一介电层14的粗线路设置区10B中设置第三线路层17，以及在整个线路板10的细线路设置区10A及粗线路设置区10B上设置第三介电层18，以及第三介电层18上的第四线路层19，该第四线路层19的设置方式亦可使用一般线路增层工艺，本发明在此不加以赘述。如此一来，该第三介电层18在该粗线路设置区10B中会直接接触并附着于第一介电层14上，由于该第一介电层14上有粗糙度较高的表面，该第一介电层14及第三介电层18之间有较佳的层间结合力，而使得线路板10整体更为稳固。
以上所述仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限制，虽然本发明已以实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案的范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (13)
1.一种线路板制作方法，其特征在于，包括：
提供一基板；
在该基板上完成一第一线路层；
在该第一线路层上形成一导电凸块；
在该基板上设置一第一介电层，该第一介电层覆盖该第一线路层且暴露该导电凸块；
在该第一介电层上设置一第二介电层，该第二介电层具有一第二介电层开口，该第二介电层开口以光刻工艺形成，且对应该导电凸块设置，使该导电凸块暴露于该第二介电层开口中；以及
在该第二介电层上及该第二介电层开口中完成一第二线路层，使得该第二线路层电连接该导电凸块，并通过该导电凸块电连接该第一线路层。
2.如权利要求1所述的线路板制作方法，其特征在于，包括：
在该基板上设置一第一光刻胶层，该第一光刻胶层具有一第一光刻胶层开口，以暴露出部分的该第一线路层；
在该第一光刻胶层开口中形成该导电凸块；以及
移除该第一光刻胶层。
3.如权利要求1所述的线路板制作方法，其特征在于，包括：
在该基板上设置该第一介电层，使该第一介电层覆盖该第一线路层及该导电凸块；
对该第一介电层进行一薄化工艺，使该第一介电层暴露出该导电凸块。
4.如权利要求1所述的线路板制作方法，其特征在于，包括：
在该第二介电层上及该第二介电层开口中设置一种子层；
在该种子层上设置一第二光刻胶层，该第二光刻胶层具有至少一第二光刻胶层开口，以暴露出部分的该种子层及该第二介电层开口；
在该第二光刻胶层开口中及该第二介电层开口中形成该第二线路层；
移除该第二光刻胶层，且对该第二线路层及该种子层进行刻蚀以分离线路，完成该第二线路层。
5.如权利要求1所述的线路板制作方法，其特征在于，更包括：
在该第一介电层上设置该第二介电层，使该第二介电层覆盖该第一介电层及该导电凸块；
对该第二介电层进行一光刻工艺以形成该第二介电层开口及一图案化凹槽。
6.如权利要求5所述的线路板制作方法，其特征在于，包括：
在该第二介电层的第二介电层开口中及该图案化凹槽中形成该第二线路层。
7.如权利要求1所述的线路板制作方法，其特征在于，该线路板上包含不互相重叠的一细线路设置区及一粗线路设置区；且该第二介电层设置于该细线路设置区中。
8.如权利要求7所述的线路板制作方法，其特征在于，进一步包含以下步骤：
在该第一介电层上的该粗线路设置区内完成一第三线路层；
在该第一介电层上的该细线路设置区及该粗线路设置区中设置一第三介电层，使该第三介电层覆盖该细线路设置区中的该第二介电层及该第二线路层、该粗线路设置区中的该第一介电层及该第三线路层，并且在该第三介电层上完成一第四线路层。
9.一种线路板，其特征在于，包含：
一第一线路层；
一导电凸块，设置于该第一线路层上；
一第一介电层，覆盖于该第一线路层上且暴露出该导电凸块；
一第二介电层，设置于该第一介电层上且具有一第二介电层开口，该第二介电层开口对应该导电凸块设置，使得该导电凸块暴露于该第二介电层开口中；
一第二线路层，设置于该第二介电层上及该第二介电层开口中，且电连接该导电凸块，并通过该导电凸块电连接该第一线路层。
10.如权利要求9所述的线路板，其特征在于，
该线路板上包含不互相重叠的一细线路设置区及一粗线路设置区；
该第二介电层设置于该细线路设置区中；其中，该线路板还包含：
一第三线路层，设置于该第一介电层上的该粗线路设置区中。
11.如权利要求10所述的线路板，其特征在于，该线路板还包含：
一第三介电层，设置于该细线路设置区中的该第二介电层及该第二线路层上、该粗线路设置区中的该第一介电层及该第三线路层上；
一第四线路层，设置于该第三介电层上。
12.如权利要求9所述的线路板，其特征在于，该第一线路层设置于一基板上，或该第一线路层内埋于该第一介电层中。
13.如权利要求9所述的线路板，其特征在于，该第二线路层内埋于该第二介电层中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110018583.0A CN114745862A (zh) | 2021-01-07 | 2021-01-07 | 线路板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110018583.0A CN114745862A (zh) | 2021-01-07 | 2021-01-07 | 线路板及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114745862A true CN114745862A (zh) | 2022-07-12 |
Family
ID=82273890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110018583.0A Pending CN114745862A (zh) | 2021-01-07 | 2021-01-07 | 线路板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114745862A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000183532A (ja) * | 1998-12-16 | 2000-06-30 | Ibiden Co Ltd | プリント配線板 |
| US20080052905A1 (en) * | 2006-09-06 | 2008-03-06 | Samsung Electro-Mechanics Co., Ltd. | Fabricating method for printed circuit board |
| TW201010550A (en) * | 2008-08-29 | 2010-03-01 | Phoenix Prec Technology Corp | Printed circuit board and fabrication method thereof |
| US20110079421A1 (en) * | 2009-10-06 | 2011-04-07 | Young Gwan Ko | Printed circuit board and method of manufacturing the same |
| US20110114373A1 (en) * | 2009-11-17 | 2011-05-19 | Unimicron Technology Corp. | Circuit board and manufacturing method thereof |
| CN102867799A (zh) * | 2011-07-08 | 2013-01-09 | 欣兴电子股份有限公司 | 封装基板及其制造方法 |
| US20130256000A1 (en) * | 2012-03-30 | 2013-10-03 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
| US20140347837A1 (en) * | 2013-05-21 | 2014-11-27 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
| US20150366064A1 (en) * | 2014-06-16 | 2015-12-17 | Phoenix Pioneer Technology Co., Ltd. | Package apparatus and manufacturing method thereof |
| US20180352658A1 (en) * | 2017-06-02 | 2018-12-06 | Subtron Technology Co., Ltd. | Component embedded package carrier and manufacturing method thereof |
-
2021
- 2021-01-07 CN CN202110018583.0A patent/CN114745862A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000183532A (ja) * | 1998-12-16 | 2000-06-30 | Ibiden Co Ltd | プリント配線板 |
| US20080052905A1 (en) * | 2006-09-06 | 2008-03-06 | Samsung Electro-Mechanics Co., Ltd. | Fabricating method for printed circuit board |
| TW201010550A (en) * | 2008-08-29 | 2010-03-01 | Phoenix Prec Technology Corp | Printed circuit board and fabrication method thereof |
| US20110079421A1 (en) * | 2009-10-06 | 2011-04-07 | Young Gwan Ko | Printed circuit board and method of manufacturing the same |
| US20110114373A1 (en) * | 2009-11-17 | 2011-05-19 | Unimicron Technology Corp. | Circuit board and manufacturing method thereof |
| CN102867799A (zh) * | 2011-07-08 | 2013-01-09 | 欣兴电子股份有限公司 | 封装基板及其制造方法 |
| US20130256000A1 (en) * | 2012-03-30 | 2013-10-03 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
| US20140347837A1 (en) * | 2013-05-21 | 2014-11-27 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
| US20150366064A1 (en) * | 2014-06-16 | 2015-12-17 | Phoenix Pioneer Technology Co., Ltd. | Package apparatus and manufacturing method thereof |
| US20180352658A1 (en) * | 2017-06-02 | 2018-12-06 | Subtron Technology Co., Ltd. | Component embedded package carrier and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5774340A (en) | Planar redistribution structure and printed wiring device | |
| JP3759754B2 (ja) | 電気回路の上に隆起した金属接点を作成する方法 | |
| EP0459665B1 (en) | Manufacturing method for a multilayer wiring board | |
| US7033457B2 (en) | Method of attaching optical waveguide component to printed circuit board | |
| EP0457501A2 (en) | Method of manufacturing a multilayer wiring board | |
| US8424202B2 (en) | Process for fabricating a circuit board | |
| KR20080091709A (ko) | 배선 기판 및 그 제조 방법 | |
| KR20080099128A (ko) | 배선 기판 및 그 제조 방법 | |
| US20100134952A1 (en) | Capacitor device and method of manufacturing the same | |
| WO2018110437A1 (ja) | 配線基板、多層配線基板、及び配線基板の製造方法 | |
| US20110089138A1 (en) | Method of manufacturing printed circuit board | |
| CN101765341B (zh) | 激光辅助基板线路成型结构与方法 | |
| US6629366B1 (en) | Method of producing a multilayer wiring board | |
| CN114745862A (zh) | 线路板及其制作方法 | |
| JP2006041029A (ja) | 配線基板及びその製造方法ならびに電子装置 | |
| US8294034B2 (en) | Circuit board and process for fabricating the same | |
| JP5640667B2 (ja) | 回路基板の製造方法 | |
| US11483925B2 (en) | Circuit board and manufacture method of the circuit board | |
| US8105938B2 (en) | Semiconductor substrate and method of manufacturing the same | |
| CN114521041A (zh) | 一种线路板及其制造方法 | |
| KR100294157B1 (ko) | 다층인쇄회로기판의층간전기접속방법 | |
| KR101063620B1 (ko) | 다층 인쇄회로기판 및 그의 제조방법 | |
| KR100813441B1 (ko) | 회로 선폭 및 피치를 미세화한 다층 인쇄 회로 기판 제조방법 | |
| CN110035599B (zh) | 电路板结构及其制造方法 | |
| CN112638031A (zh) | 具有层间导孔的线路结构及其制法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |