CN112638031A - 具有层间导孔的线路结构及其制法 - Google Patents
具有层间导孔的线路结构及其制法 Download PDFInfo
- Publication number
- CN112638031A CN112638031A CN201910903234.XA CN201910903234A CN112638031A CN 112638031 A CN112638031 A CN 112638031A CN 201910903234 A CN201910903234 A CN 201910903234A CN 112638031 A CN112638031 A CN 112638031A
- Authority
- CN
- China
- Prior art keywords
- layer
- circuit
- insulating layer
- circuit layer
- vias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011229 interlayer Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000010410 layer Substances 0.000 claims abstract description 141
- 239000000758 substrate Substances 0.000 claims abstract description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 22
- 239000011889 copper foil Substances 0.000 claims description 20
- 238000000016 photochemical curing Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 description 14
- 239000010949 copper Substances 0.000 description 14
- 238000009713 electroplating Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000001680 brushing effect Effects 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000010147 laser engraving Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000011417 postcuring Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本申请提供一种具有层间导孔的线路结构,其包括一衬底线路板、一光可固化的绝缘层及一第二线路层,衬底线路板具有一第一线路层,第一线路层位于衬底电路板的最顶面,绝缘层覆盖第一线路层,绝缘层具有多个导孔,第一线路层的一部份自导孔中裸露,第二线路层形成于绝缘层顶面,第二线路层具有多个分别对应该些导孔的开窗区,相对应导孔及开窗区的轮廓相同。
Description
技术领域
本申请是有关于一种线路板结构,特别是关于一种层间导孔的线路结构及其制法。
背景技术
随着3C设备的电路设计越区精细,对于其载板线路精细度的要求也同时提高。现有电路载板涉及层与层间电性链接的结构中,会在两层电路之间的绝缘层钻出导孔,而后再通过化镀、电镀在该绝缘层上增加一层铜层(即增层处理),而后再对铜层进行图形化处理。
也就是说,现有技术中,刻板地认为因绝缘层是在内层,因此在增层处理之前,需在内层的绝缘层中预先形成好后续需要的导孔,再于其上形成铜层。然而,现有制程有其缺点在于,电镀及其后续刷磨的过程会使表面电路层的铜厚不均匀,导致小间距的表面电路层制作难度极高,良率太低,无法量产,且因电镀的过程也会增加表面电路层的铜层厚度,而铜层厚度一旦无法降低,也很难形成微细的电路结构,线路密度难以提升。
发明内容
有鉴于此,本申请的主要目的在于提供一种容易制作层间导孔的线路结构及其制法。
为了达成上述及其他目的,本申请提供一种具有层间导孔的线路结构,其包括一衬底线路板、一光可固化的绝缘层及一第二线路层,衬底线路板具有一第一线路层,第一线路层位于衬底电路板的最顶面,绝缘层覆盖第一线路层,绝缘层具有多个导孔,第一线路层的一部份自导孔中裸露,第二线路层形成于绝缘层顶面,第二线路层具有多个分别对应该些导孔的开窗区,相对应导孔及开窗区的轮廓相同。
为了达成上述及其他目的,本申请还提供一种具有层间导孔的线路结构的制法,包括
提供一衬底线路板,衬底线路板具有一第一线路层,第一线路层位于衬底线路板的最顶层;
在第一线路层顶面层合一顶面设有铜箔的光可固化的绝缘层;
在铜箔形成多个开窗区;
移除开窗区轮廓内的绝缘层,以在绝缘层形成多个分别对应该些开窗区的导孔,使第一线路层的一部份自该些导孔中裸露;其中,在形成导孔前,绝缘层的整体均为进行光固化处理;以及
在形成所述导孔后,该铜箔被图形化处理为一第二线路层。
本申请利用光可固化树脂在光固化处理前可直接利用蚀刻液移除的特性,直接在第一线路层顶面层合一顶面设有铜箔的光可固化的绝缘层,而后只需在需要设置导孔的位置先在铜箔形成开窗区,即可裸露出需要设置导孔的位置,并可直接利用蚀刻液或其他方式移除未完全固化的绝缘层。利用本申请所提供的方法,不但容易形成层间导孔,也能够在省略通过化镀、电路在绝缘层上进行增层处理的步骤,从而解决现有技术因增层处理而衍生的诸多问题。
有关本申请的其它功效及实施例的详细内容,配合附图说明如下。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为本申请微细层间线路结构其中一实施例的剖面示意图;
图2至图6为本申请微细层间线路结构其中一实施例的制程示意图。
符号说明
10:衬底线路板 11:基材
12:第一线路层 20:绝缘层
21:导孔 30:第二线路层
30A:铜箔 31:开窗区
40:导电层
具体实施方式
请参考图1,所绘示者为本申请微细层间线路结构的其中一实施例,其具有一衬底线路板10、一绝缘层20、一第二线路层30及一导电层40。
本实施例中,衬底线路板10为单层板结构,其具有一基材11及一位于最顶层的第一线路层12,第一线路层12例如为一铜层。在其他可能的实施方式中,衬底线路板也可能为多层板而具有多个线路层。
绝缘层20覆盖第一线路层12,且绝缘层20具有多个导孔21,第一线路层12的一部份自该些导孔21中裸露;本实施例中,该些导孔21的孔壁上没有形成镀铜层,亦即,该些导孔21没有经过化学镀或电镀处理。绝缘层20是由光可固化(photoimageable)树脂(例如PI)制成而具有光可固化特性,其在光固化处理前可直接被蚀刻液移除。
第二线路层30形成于绝缘层20顶面,第二线路层30为铜层,其厚度较佳小于5μm而可形成精细的线路。
导电层40形成于该些导孔21中,使第一、第二线路层12、30通过导电层40形成电性连接,导电层40例如选用导电率低于1.0×10-4Ω·cm的导电膏,例如导电银膏或导电铜膏。
在可能的实施方式中,第二线路层30可用以贴装表面贴装组件(surface mounteddevices),此时,第二线路层30顶面还可形成俗称“软金”的电镀镍/金层,然而图中未绘示。
以下通过图2至图6说明前述实施例的制程。
如图2所示,首先,提供一衬底线路板10,本实施例中,衬底线路板10例示性地表示为单层板结构而具有一基材11及一位于最顶层的第一线路层12,例如铜层,第一线路层12可由铜层依所需的电路设计进行常规的图形化处理制得。另外,顶面预设有铜箔30A的绝缘层20也被提供。
如图3所示,利用真空压合机(未绘示)在第一线路层12的顶面层合预设有铜箔30A的绝缘层20,铜箔30A的厚度小于5μm,绝缘层20则为光可成像树脂,且层合时绝缘层20尚未照光固化。
如图4所示,在该铜箔30A形成多个开窗区31,具体作法可在铜箔30A上贴合一薄的光刻层、对该光刻层曝光显影、蚀刻未被光刻层覆盖的铜、最后再将光刻层移除,从而使局部绝缘层20自开窗区31中裸露。
如图5所示,对绝缘层20进行蚀刻处理,使开窗区31中裸露的部分被移除,从而在绝缘层20中形成多个分别对应该些开窗区31且轮廓相同的导孔21,进而使第一线路层12的一部份自该些导孔21中裸露。形成导孔21后的绝缘层20并可进行必要的后硬化(postcuring)处理。
如图6所示,将铜箔30A图形化处理为一第二线路层30,第二线路层30可依所需的电路设计进行常规的图形化处理制得。
最后,利用点胶机在该些导孔21中填设导电膏,例如导电银膏或导电铜膏,形成一导电层40,使第一线路层12与第二线路层30形成电性连接,成为如图1所示的结构。
前述制程中,是先将铜箔30A图形化处理为第二线路层,才在导孔21填设导电膏,然而在其他可能的实施方式中,也可预先在导孔21填设导电膏后才对铜箔30A进行图形化处理。
前述制程中,开窗区31的形成与导孔21的形成是经由两个步骤实现,然而在其他可能的实施方式中,也可利用雷射雕刻机同时烧穿铜箔30A及绝缘层20,在一个加工站同时形成所述开窗区31及导孔21。
综合上述,本申请利用光可固化树脂在光固化处理前可直接利用蚀刻液移除的特性,直接在第一线路层顶面层合一顶面设有铜箔的光可固化的绝缘层,而后只需在需要设置导孔的位置先在铜箔形成开窗区,即可裸露出需要设置导孔的位置,并可直接利用蚀刻液或其他方式移除未完全固化的绝缘层。利用本申请所提供的方法,不但容易形成层间导孔,也能够在省略通过化镀、电路在绝缘层上进行增层处理的步骤,从而解决现有技术因增层处理而衍生的诸多问题。
以上所述的实施例及/或实施方式,仅是用以说明实现本申请技术的较佳实施例及/或实施方式,并非对本申请技术的实施方式作任何形式上的限制,任何本领域技术人员,在不脱离本申请内容所公开的技术手段的范围,当可作些许的更动或修改为其它等效的实施例,但仍应视为与本申请实质相同的技术或实施例。
Claims (4)
1.一种具有层间导孔的线路结构,其特征在于,包括:
一衬底线路板,具有一第一线路层,该第一线路层位于该衬底线路板的最顶层;
一光可固化的绝缘层,覆盖该第一线路层,该绝缘层具有多个导孔,该第一线路层的一部份自该些导孔中裸露;以及
一第二线路层,形成于该绝缘层顶面,该第二线路层具有多个分别对应该些导孔的开窗区,相对应所述导孔及所述开窗区的轮廓相同。
2.如权利要求1所述具有层间导孔的线路结构,其特征在于,该导孔中具有电性连接第一、第二线路层的导电层。
3.一种具有层间导孔的线路结构的制法,其特征在于,包括:
提供一衬底线路板,该衬底线路板具有一第一线路层,该第一线路层位于该衬底线路板的最顶层;
在该第一线路层顶面层合一顶面设有铜箔的光可固化的绝缘层;
在该铜箔形成多个开窗区;
移除该些开窗区轮廓内的所述绝缘层,以在该绝缘层形成多个分别对应该些开窗区的导孔,使该第一线路层的一部份自该些导孔中裸露;其中,在形成所述导孔前,该绝缘层的整体均未进行光固化处理;以及
在形成所述导孔后,该铜箔被图形化处理为一第二线路层。
4.如权利要求3所述具有层间导孔的线路结构的制法,其特征在于,在形成所述导孔后,更在该些导孔内形成电性连接第一、第二线路层的导电层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910903234.XA CN112638031A (zh) | 2019-09-24 | 2019-09-24 | 具有层间导孔的线路结构及其制法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910903234.XA CN112638031A (zh) | 2019-09-24 | 2019-09-24 | 具有层间导孔的线路结构及其制法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112638031A true CN112638031A (zh) | 2021-04-09 |
Family
ID=75283199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910903234.XA Pending CN112638031A (zh) | 2019-09-24 | 2019-09-24 | 具有层间导孔的线路结构及其制法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112638031A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5993945A (en) * | 1996-05-30 | 1999-11-30 | International Business Machines Corporation | Process for high resolution photoimageable dielectric |
US20110088930A1 (en) * | 2009-10-19 | 2011-04-21 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and manufacturing method thereof |
US20140332258A1 (en) * | 2012-08-29 | 2014-11-13 | Sumitomo Electric Printed Circuits, Inc. | Double-sided printed wiring board and method for producing the same |
CN210694480U (zh) * | 2019-09-24 | 2020-06-05 | 李家铭 | 具有层间导孔的线路结构 |
-
2019
- 2019-09-24 CN CN201910903234.XA patent/CN112638031A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5993945A (en) * | 1996-05-30 | 1999-11-30 | International Business Machines Corporation | Process for high resolution photoimageable dielectric |
US20110088930A1 (en) * | 2009-10-19 | 2011-04-21 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and manufacturing method thereof |
US20140332258A1 (en) * | 2012-08-29 | 2014-11-13 | Sumitomo Electric Printed Circuits, Inc. | Double-sided printed wiring board and method for producing the same |
CN210694480U (zh) * | 2019-09-24 | 2020-06-05 | 李家铭 | 具有层间导孔的线路结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5774340A (en) | Planar redistribution structure and printed wiring device | |
TW201414379A (zh) | 電路板及其製作方法 | |
JP2012094662A (ja) | 多層配線基板の製造方法 | |
JP2018098424A (ja) | 配線基板、多層配線基板、及び配線基板の製造方法 | |
KR102069659B1 (ko) | 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판 | |
CN109661125B (zh) | 电路板及其制作方法 | |
CN210694480U (zh) | 具有层间导孔的线路结构 | |
KR20110074012A (ko) | 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법 | |
KR100772432B1 (ko) | 인쇄 회로 기판 제조 방법 | |
JPH05291744A (ja) | 多層配線板の製造法および多層金属層付絶縁基板 | |
TWM590843U (zh) | 具有層間導孔的線路結構 | |
CN211457534U (zh) | 微细层间线路结构 | |
CN112638031A (zh) | 具有层间导孔的线路结构及其制法 | |
CN102149255B (zh) | 多引线通孔的形成方法 | |
TWI741370B (zh) | 具有層間導孔的線路結構的製法 | |
TWI487452B (zh) | 線路板及其製作方法 | |
TWI690249B (zh) | 微細層間線路結構及其製法 | |
JP2020141036A (ja) | 印刷配線板及び印刷配線板の製造方法 | |
KR20150136914A (ko) | 인쇄회로기판의 제조방법 | |
JP2005108941A (ja) | 多層配線板及びその製造方法 | |
CN104125726B (zh) | 印刷电路板的制作方法 | |
TWI417012B (zh) | 線路結構的製作方法 | |
TWM589955U (zh) | 微細層間線路結構 | |
JP2013045959A (ja) | 配線基板の製造方法 | |
CN112312650A (zh) | 微细层间线路结构及其制法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |