TWM589955U - 微細層間線路結構 - Google Patents
微細層間線路結構 Download PDFInfo
- Publication number
- TWM589955U TWM589955U TW108209842U TW108209842U TWM589955U TW M589955 U TWM589955 U TW M589955U TW 108209842 U TW108209842 U TW 108209842U TW 108209842 U TW108209842 U TW 108209842U TW M589955 U TWM589955 U TW M589955U
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- circuit
- conductive paste
- copper
- insulating layer
- Prior art date
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
一種微細層間線路結構,其包括一基底線路板、一絕緣層、一第二線路層及一導電膏層,基底線路板具有一第一線路層,第一線路層位於基底線路板的最頂層,絕緣層覆蓋第一線路層,且絕緣層具有多個開窗,第一線路層的一部份自開窗中裸露,第二線路層形成於絕緣層頂面,導電膏層填設於開窗中,使第一、第二線路層通過導電膏層形成電性連接;其中,開窗的孔壁上並沒有形成鍍銅層。
Description
本新型是關於一種線路板結構,特別是關於一種具有微細層間線路的結構。
隨著3C設備的電路設計越區精細,對於其載板線路精細度的要求也同時提高。現有電路載板涉及層與層間電性連結的結構中,會在兩層電路之間的絕緣層鑽孔,後續會再進行電鍍在導通孔填滿一鍍銅層,後續再刷磨電鍍後的表面電路層,但現有製程有其缺點在於,電鍍及刷磨的過程會使表面電路層的銅厚不均勻,導致小間距的表面電路層製作難度極高,良率太低,無法量產,且因電鍍的過程也會增加表面電路層的銅層厚度,而銅層厚度一旦無法降低,也很難形成微細的電路結構,線路密度難以提昇。
本新型的主要目的在於提供一種有助於實現高層間線路精細度與良率的線路結構。
為了達成上述及其他目的,本新型提供一種微細層間線路結構,其包括一基底線路板、一絕緣層、一第二線路層及一導電膏層,基底線路板具有一第一線路層,第一線路層位於基底線路板的最頂層,絕緣層覆蓋第一線路層,且絕緣層具有多個開窗,第一線路層的一部份自開窗中裸露,第二線路層形成於絕緣層頂面,導電膏層填設於開窗中,使第一、第二線路層通過導電膏層形成電性連接;其中,開窗的孔壁上並沒有形成鍍銅層。
本新型利用導電膏取代以往電路結構的導通孔中常用的鍍銅層,從而在不會影響頂面電路層厚度的情況下,又能使層與層間的線路形成電性連接,如此一來,現有製程中的電鍍孔銅及表面刷磨製程就能省略,且頂面電路層的厚度較薄,線路精細度可得提高,厚度均勻,且良率可以顯著提升,從而具有量產的可能。
請參考第1圖,所繪示者為本新型微細層間線路結構的其中一實施例,其具有一基底線路板10、一絕緣層20、一第二線路層30、一導電膏層40及一電鍍層50。
本實施例中,基底線路板10為單層板結構,其具有一基材11及一位於最頂層的第一線路層12,第一線路層12例如為一銅層。在其他可能的實施方式中,基底線路板也可能為多層板而具有多個線路層。
絕緣層20覆蓋第一線路層12,且絕緣層20具有多個開窗21,第一線路層12的一部份自該些開窗21中裸露,且該些開窗21的孔壁上沒有形成鍍銅層,亦即,該些開窗21沒有經過化學鍍或電鍍處理。絕緣層20例如為BT樹脂(Bismaleimide Triazine)、FR-4環氧樹脂、聚醯亞胺或其他電路板常見的基板材質、介電質或防焊材質,且在製程中,絕緣層20可以具有光可成像(photoimageable)特性。
第二線路層30形成於絕緣層20頂面,第二線路層30為銅層,其厚度較佳小於5µm而可形成精細的線路。
導電膏層40填設於該些開窗21中,使第一、第二線路層12、30通過導電膏層40形成電性連接,其導電率較佳低於1.0×10
-4Ω・cm,例如使用導電銀膏或導電銅膏形成導電膏層40。
在可能的實施方式中,第二線路層30可用以貼裝表面貼裝元件(surface mounted devices),此時,第二線路層30頂面還可形成有所述電鍍層50,電鍍層50例如可為俗稱「軟金」的電鍍鎳/金層,且電鍍層50並非銅層。在如第2圖所示的其他可能實施方式中,第二線路層30也可以是其他多層電路板的其中一層內層線路,且第二線路層30上也不需貼裝表面貼裝元件,此時所述電鍍層可以省略。
以下通過第3至7圖說明前述實施例的製程。
如第3圖所示,首先,提供一基底線路板10,本實施例中,基底線路板10例示性地表示為單層板結構而具有一基材11及一位於最頂層的第一線路層12,例如銅層,第一線路層12可由銅層依所需的電路設計進行常規的圖形化處理製得。
如第4圖所示,利用真空壓合機在第一線路層12的頂面層合一頂面預設有銅箔30A的絕緣層20,銅箔30A的厚度小於5µm,絕緣層20則為光可成像樹脂,且層合時絕緣層20尚未照光固化。
如第5圖所示,在該銅箔30A形成多個開窗區31,具體作法可在銅箔30A上貼合一薄的光刻層、對該光刻層曝光顯影、蝕刻未被光刻層覆蓋的銅、最後再將光刻層移除,從而使局部絕緣層20自開窗區31中裸露。形成開窗21後的絕緣層20並可進行必要的後硬化(post curing)處理。
如第6圖所示,對絕緣層20進行蝕刻處理,使開窗區31中裸露的部分被移除,從而在絕緣層20中形成多個分別對應該些開窗區31的開窗21,進而使第一線路層12的一部份自該些開窗21中裸露。
如第7圖所示,利用點膠機在該些開窗21中填設導電膏,例如導電銀膏或導電銅膏,形成一導電膏層40,使第一線路層12與銅箔30A形成電性連結;其中,填設導電膏前,該些開窗21的孔壁都沒有進行鍍銅處理,包括化鍍銅及電鍍銅處理,從而不會因為所述鍍銅處理而連帶地使銅箔30A的厚度增加。在其他可能的實施方式中,在導電膏層40形成後,導電膏層40頂面還可額外形成有金屬層,例如以電鍍方式形成銅層,但該銅層不與開窗21的孔壁接觸。在可能的實施方式中,導電膏層40頂面與銅箔30A頂面齊平。
最後,將銅箔30A圖形化處理為一第二線路層30,並視需要在第二線路層上形成電鍍鎳/金層等非銅的電鍍層50,成為如第1圖所示的結構。在可能的實施方式中,可在電鍍層50形成前,將第二線路層30及導電膏層40不需形成電鍍層50的位置以防焊層覆蓋(圖未繪示)。
前述製程中,是在開窗21填設導電膏後才對銅箔30A進行圖形化處理,惟在其他可能的實施方式中,也可預先將銅箔30A圖形化處理為第二線路層,才在開窗21填設導電膏。
前述製程中,開窗區31的形成與開窗21的形成是經由兩個步驟實現,惟在其他可能的實施方式中,也可利用雷射雕刻機同時燒穿銅箔30A及絕緣層20,在一個加工站同時形成所述開窗區31及開窗21。
綜合上述,本新型利用導電膏取代以往電路結構的導通孔中常用的鍍銅層,從而在不會影響頂面電路層厚度的情況下,又能使層與層間的線路形成電性連接,如此一來,現有製程中的電鍍孔銅及表面刷磨製程就能省略,且頂面電路層的厚度較薄,線路精細度可得提高,厚度均勻,且良率可以顯著提升,從而具有量產的可能。
10‧‧‧基底線路板
11‧‧‧基材
12‧‧‧第一線路層
20‧‧‧絕緣層
21‧‧‧開窗
30‧‧‧第二線路層
30A‧‧‧銅箔
31‧‧‧開窗區
40‧‧‧導電膏層
50‧‧‧電鍍層
第1圖為本新型微細層間線路結構其中一實施例的剖面示意圖。
第2圖為本新型微細層間線路結構另中一實施例的剖面示意圖。
第3至7圖為本新型微細層間線路結構其中一實施例的製程示意圖。
10‧‧‧基底線路板
11‧‧‧基材
12‧‧‧第一線路層
20‧‧‧絕緣層
21‧‧‧開窗
30‧‧‧第二線路層
40‧‧‧導電膏層
50‧‧‧電鍍層
Claims (4)
- 一種微細層間線路結構,包括: 一基底線路板,具有一第一線路層,該第一線路層位於該基底線路板的最頂層; 一絕緣層,覆蓋該第一線路層,該絕緣層具有多個開窗,該第一線路層的一部份自該些開窗中裸露; 一第二線路層,形成於該絕緣層頂面;以及 一導電膏層,填設於該些開窗中,使第一、第二線路層通過該導電膏層形成電性連接; 其中,該些開窗的孔壁上沒有形成鍍銅層。
- 如請求項1所述的微細層間線路結構,其中該第二線路層的厚度小於5µm。
- 如請求項1所述的微細層間線路結構,其中該導電膏層的導電率低於1.0×10 -4Ω・cm。
- 如請求項1所述的微細層間線路結構,其中該第二線路層頂面還形成有非銅的電鍍層。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108209842U TWM589955U (zh) | 2019-07-26 | 2019-07-26 | 微細層間線路結構 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108209842U TWM589955U (zh) | 2019-07-26 | 2019-07-26 | 微細層間線路結構 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWM589955U true TWM589955U (zh) | 2020-01-21 |
Family
ID=69944820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108209842U TWM589955U (zh) | 2019-07-26 | 2019-07-26 | 微細層間線路結構 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWM589955U (zh) |
-
2019
- 2019-07-26 TW TW108209842U patent/TWM589955U/zh unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4564342B2 (ja) | 多層配線基板およびその製造方法 | |
JP5331958B2 (ja) | 配線基板及び半導体パッケージ | |
US8277668B2 (en) | Methods of preparing printed circuit boards and packaging substrates of integrated circuit | |
US8236690B2 (en) | Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad | |
KR20070082537A (ko) | 회로 기판 구조체 및 그 제조 방법 | |
JP2010135721A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
JP2007324559A (ja) | ファインピッチを有するマルチレイヤー回路板及びその製作方法 | |
KR20060106766A (ko) | 전해 도금을 이용한 회로 기판의 제조 방법 | |
US6350365B1 (en) | Method of producing multilayer circuit board | |
KR100720049B1 (ko) | 다층 배선판 및 그 제조 방법 | |
JP4369684B2 (ja) | 多層配線基板およびその製造方法 | |
KR100772432B1 (ko) | 인쇄 회로 기판 제조 방법 | |
JP5432800B2 (ja) | 配線基板の製造方法 | |
KR101039774B1 (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
CN211457534U (zh) | 微细层间线路结构 | |
TWI690249B (zh) | 微細層間線路結構及其製法 | |
JP4219541B2 (ja) | 配線基板及び配線基板の製造方法 | |
CN210694480U (zh) | 具有层间导孔的线路结构 | |
JP4187049B2 (ja) | 多層配線基板とそれを用いた半導体装置 | |
TWM590843U (zh) | 具有層間導孔的線路結構 | |
JP4319831B2 (ja) | 多層配線基板の製造方法 | |
TWM589955U (zh) | 微細層間線路結構 | |
JP2004152915A (ja) | 多層配線基板およびその製造方法 | |
KR100688697B1 (ko) | 패키지 기판의 제조방법 | |
CN112312650A (zh) | 微细层间线路结构及其制法 |