JP2004152915A - 多層配線基板およびその製造方法 - Google Patents
多層配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP2004152915A JP2004152915A JP2002315022A JP2002315022A JP2004152915A JP 2004152915 A JP2004152915 A JP 2004152915A JP 2002315022 A JP2002315022 A JP 2002315022A JP 2002315022 A JP2002315022 A JP 2002315022A JP 2004152915 A JP2004152915 A JP 2004152915A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- core substrate
- multilayer wiring
- wiring board
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】高周波特性に優れた微細配線を設けたビルドアップ多層配線層を形成した多層配線基板およびその製造方法を提供する。
【解決手段】コア基板と、該コア基板の片面もしくは両面上に絶縁層を介して配線層と絶縁層とを積層してなるビルドアップ配線層を形成した多層配線基板において、前記コア基板は導電材料により表裏の導通がなされた複数の導通部を備え、前記コア基板のＸＹ方向の熱膨張係数が２〜２０ｐｐｍであり、コア基板用のコア材がシリコン、セラミックス、ガラス、ガラス・エポキシ複合材料から選ばれ、前記ビルドアップ配線層の絶縁層が２５０℃以下の温度で熱硬化可能な感光性樹脂であることを特徴とする。
【選択図】 図１
【解決手段】コア基板と、該コア基板の片面もしくは両面上に絶縁層を介して配線層と絶縁層とを積層してなるビルドアップ配線層を形成した多層配線基板において、前記コア基板は導電材料により表裏の導通がなされた複数の導通部を備え、前記コア基板のＸＹ方向の熱膨張係数が２〜２０ｐｐｍであり、コア基板用のコア材がシリコン、セラミックス、ガラス、ガラス・エポキシ複合材料から選ばれ、前記ビルドアップ配線層の絶縁層が２５０℃以下の温度で熱硬化可能な感光性樹脂であることを特徴とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、多層配線基板とその製造方法に関し、特に半導体チップを搭載するための高密度配線がなされた多層配線基板と、このような多層配線基板を製造するための製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の高機能化、小型化、軽量化が進む中で、半導体パッケ−ジの小型化、多ピン化、外部端子のファインピッチ化が求められており、高密度配線基板の要求はますます強くなっている。このため、ＬＳＩを直接プリント配線板に実装したり、あるいはＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）をプリント配線板に実装するようになってきた。そしてプリント配線板も高密度化に対応するために、配線層およびビア（Ｖｉａ）を１層づつ絶縁層を介して多層に積み上げていくビルドアップ配線技術で作製した多層配線基板を使用するようになってきた。
【０００３】
多層配線基板は、基板上下の導体間を電気的に接続するスル−ホ−ルが設けられており、サブトラクティブ法やアディティブ法で作製した低密度配線を有する両面基板を多層化してコア基板としている。しかし、従来のスル−ホ−ルはドリル加工で孔開けされており、微細化の点で孔径に制限があること、さらに貫通したスル−ホ−ルであることにより、多層基板においては所望する２つの導体間の接続のための孔にとどまらず、本来不要な他の部分の導体層にも孔が開いてしまうので、その部分の配線形成ができなくなり、配線設計の自由度を限定してしまうという問題があった。また、スル−ホ−ル部のめっきの導通は、導体線幅の微細化に伴い、信頼性に問題を生じていた。
このため、コア基板の製造方法として種々の配線方法が提案、実施されるようになり、これらのコア基板の上に配線層を形成した多層配線基板が用いられている（例えば、特許文献１、特許文献２参照）。また、本発明者による出願もある（例えば、特許文献３、特許文献４参照）。
【０００４】
【特許文献１】
特開平５−１４４９７８号公報
【特許文献２】
特開平１１−３４５９３３号公報
【特許文献３】
特願２００２−２０２１２３号
【特許文献４】
特願２００２−２０２１２４号
【０００５】
【発明が解決しようとする課題】
しかしながら、コア基板の配線の微細化、狭ピッチ化と共に、コア基板上にビルドアップ法により設ける多層配線層の線幅も１０μｍ以下の微細配線が求められるようになり、狭ピッチ化、高密度配線の要求はますます強くなり、従来のコア基板上に従来のプロセスで配線層を形成した多層配線基板では、求められる高周波特性等の電気特性と高密度配線のための微細化の要求に対応できなくなっているという問題点がある。
そこで、本発明はこのような問題点を解消するためになされたものである。その目的は、高周波特性等の電気特性に優れ、微細化、狭ピッチ化されたビルドアップ多層配線層を形成した多層配線基板およびその製造方法を提供することである。
【０００６】
【課題を解決するための手段】
上記の課題を解決するために、請求項１の発明に係わる多層配線基板は、コア基板と、該コア基板の片面もしくは両面上に絶縁層を介して配線層と絶縁層とを積層してなるビルドアップ配線層を形成した多層配線基板において、前記コア基板は導電材料により表裏の導通がなされた複数の導通部を備え、前記コア基板のＸＹ方向の熱膨張係数が２〜２０ｐｐｍであり、コア基板用のコア材がシリコン、セラミックス、ガラス、ガラス・エポキシ複合材料から選ばれ、前記ビルドアップ配線層の絶縁層が２５０℃以下の温度で熱硬化可能な感光性樹脂であるであるようにしたものである。
【０００７】
請求項２の発明に係わる多層配線基板は、コア基板のコア材がガラス・エポキシ複合材料よりなり、コア基板の厚さが５０〜３００μｍであり、スル−ホ−ルがＩＶＨ構造で径が５０〜５００μｍであるであるようにしたものである。
【０００８】
請求項３の発明に係わる多層配線基板は、コア基板が複数の導電性バンプを用いたＢ２ｉｔ法で製造された基板であるようにしたものである。
【０００９】
請求項４の発明に係わる多層配線基板は、コア基板の片面もしくは両面上に設ける絶縁層が、該基板表面の平坦化層であるであるようにしたものである。平坦化することにより、微細配線形成が容易になる。
【００１０】
請求項５の発明に係わる多層配線基板は、ビルドアップ配線層のビア構造がスタック型であるであるようにしたものである。スタック型とすることにより、高密度配線が容易になる。
【００１１】
請求項６の発明に係わる多層配線基板は、多層配線基板を構成するコア基板の導通部とビルドアップ配線層の各層のビアが垂直方向に重なった構造を有するであるようにしたものである。本発明によれば、コア基板とビルドアップ配線層の各層を上下に接続する導通部分が縦に一貫となる構造となり、配線設計の自由度が高まり、高密度配線がより容易になる。
【００１２】
請求項７の発明に係わる多層配線基板は、ビルドアップ配線層の配線ピッチが１５μｍ以上であるであるようにしたものである。本発明によれば、優れた高周波特性を提供される。
【００１３】
請求項８の発明に係わる多層配線基板は、ビルドアップ配線層のグランド層がメッシュグランドであるであるようにしたものである。本発明によれば、品質特性に優れた多層配線基板が提供される。
【００１４】
請求項９の発明に係わる多層配線基板の製造方法は、コア基板と、該コア基板の片面もしくは両面上に絶縁層を介して配線層と絶縁層とを積層してなるビルドアップ配線層を形成した多層配線基板の製造方法において、基板のＸＹ方向の熱膨張係数が２〜２０ｐｐｍであり、シリコン、セラミックス、ガラス、ガラス・エポキシ複合材料のいずれかから選ばれたコア材に、ＩＶＨ構造によるスル−ホ−ルもしくはＢ２ ｉｔ法による導電性バンプにより表裏の導通がなされた複数の導通部を備え、片面もしくは両面上に表層パタ−ンを設けたコア基板を形成する工程と、該コア基板の表層パタ−ンを覆って２５０℃以下の温度で熱硬化可能な感光性樹脂を塗布し、露光、現像し、２５０℃以下の温度で熱硬化させ、所定形状の絶縁層を形成する工程と、 該所定形状の絶縁層上および露出しているコア基板の表層パタ−ン上にめっき下地用の導電性薄膜層を形成し、フォトリソグラフィ法によりレジストパタ−ンを形成後、レジスト開口部の前記導電性薄膜層上にめっき金属層を形成し、レジスト薄膜後に不要部の導電性薄膜層を除去し、ビアおよび配線層を形成する工程と、を有するようにしたものである。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
本発明の多層配線基板は、コア基板と、このコア基板の片面もしくは両面上に絶縁層を介して配線層と絶縁層を積層してなるビルドアップ配線層を備えているものである。
【００１６】
（多層配線基板）
図１は、本発明の多層配線基板の一実施形態を模式的に示す部分縦断面図である。図１において、多層配線基板１は３層よりなるコア基板２（２ａ、２ｂ、２ｃ）と、このコア基板２の片面に形成された２層よりなるビルドアップ配線層３（３ａ、３ｂ）とを備えている。
【００１７】
多層配線基板１を構成するコア基板２は、各層のコア材に、スル−ホ−ル内に導電材料で導通させた複数のスル−ホ−ルもしくは複数の導電性バンプによって導通部４（４ａ、４ｂ、４ｃ）が形成されており、コア材の表裏は各スル−ホ−ルもしくは導電性バンプにより導通がなされている。
【００１８】
コア基板２上に設けられたビルドアップ配線層３を構成する配線は、コア基板２の表面上に形成された表層パタ−ン６と、コア基板２の表面上に設けられたビルドアップ配線層３の１層目の電気絶縁層９ａを介し、ビア７ａにて所定のスル−ホ−ルもしくは導通部に接続されている。図１の例では、１層目の配線層８ａ上に２層目の絶縁層９ｂを介し、ビア７ｂにて所定の１層目配線層８ａに接続されるように形成された２層目の配線層８ｂとからなる。
【００１９】
本発明では、多層配線基板上に設けるそれぞれの微細な多層配線層の位置精度を保つために、コア基板はＸＹ方向（コア基板２の表面に平行な平面）の熱膨張係数が２〜２０ｐｐｍの範囲にある材料が用いられる。このようなコア材としては、シリコン、セラミックス、ガラス、ガラス・エポキシ複合材料から選ぶことができる。上記のコア材において、シリコンは微細加工に好適で精密なスル−ホ−ル加工に適しており、セラミックス、ガラスは比較的安価で寸法安定性に優れ製造工程中で変形が少なく、ガラス・エポキシ複合材料は安価であるという長所を有しており、所望の特性に応じてそれぞれの上記の材料を選択することが可能である。
【００２０】
コア基板の導通部４は、スル−ホ−ルの場合には、その内径は各コア基板の表裏が略同一であるストレ−ト形状、一端の開口径が他端の開口径よりも大きいテ−パ−形状、中央部の内径が両端の開口径と異なる形状等、いずれであってもよい。例えば、コア材にガラス・エポキシ複合材料を用いた場合には、コア基板の厚さは５０〜３００μｍの厚さで、スル−ホ−ルをＩＶＨ構造にし、口径は５０〜５００μｍとすることが好ましい。
【００２１】
コア基板のスル−ホ−ルに用いられる導電材料としては、銅ペ−ストや銀ペ−スト等の公知の導電性ペ−ストを充填する方法と、スル−ホ−ルの内壁に下地導電性薄膜をスパッタリングや蒸着等の真空成膜法、あるいは無電解めっき法で形成してから、電解めっきにより銅、銀、金、ニッケル等の導電材料からなる導通部とすることができる。また、後述するＢ２ ｉｔ法では銀ペ−ストの導電性バンプを用いて導通部とすることができる。
【００２２】
コア基板２の配線層５ａ、５ｂ、５ｃ、およびコア基板２のビルドアップ配線層３を設ける側の表面上の表層パタ−ン６、１層目の配線８ａ、２層目の配線８ｂの材質およびビア７ａ、７ｂの材質は、銅、銀、金、クロム等の導電材料とすることができる。また、１層目の電気絶縁層９ａ、２層目の絶縁層９ｂの材質は、はんだリフロ−温度である２５０℃以下で熱硬化可能な感光性絶縁材料が用いられ、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂が好ましい材料として挙げられる。また、微細パタ−ン形成のためには、絶縁層９ａ、９ｂは下層の配線部分の凹凸を平坦化させる機能を持たせるのが好ましい。
【００２３】
（多層配線基板の製造方法）
図２は図１に示した本発明の実施形態の一例に関わる多層配線基板の製造方法を示す工程図である。図２に基づいて本発明の製造方法を説明するが、まず、コア基板の製造方法について、スル−ホ−ルがＩＶＨ構造の導通部を有するコア基板を用いた場合と、Ｂ２ｉｔ法による導通部を有するコア基板を用いた場合の２つの実施形態について述べ、次に、それらのコア基板を用いたビルドアップ配線層について説明する。
【００２４】
（ＩＶＨ構造）
本発明の多層配線基板の製造方法では、コア材としては、前述のように、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内にある材料で、シリコン、セラミックス、ガラス、ガラス・エポキシ複合材料が用いられる。コア基板の厚さは、５０〜３００μｍの範囲で用いるのが好ましく、スル−ホ−ルはＩＶＨ（Ｉｎｎｅｒ Ｖｉａ Ｈｏｌｅ）構造とし、微細孔の開口径を５０〜５００μｍとするのが好ましい。これらのコア材にスル−ホ−ルを形成する方法としては、コア材の材質特性に応じて、ドリル加工、炭酸ガスレ−ザやＹＡＧレ−ザによるレ−ザ加工、プラズマドライエッチング加工、サンドブラスト加工が用いられる。 例えば、ガラス・エポキシ複合材料を使用する場合は、スル−ホ−ルをＩＶＨ（Ｉｎｎｎｅｒ Ｖｉａ Ｈｏｌｅ）構造とし、微細孔の開口径を５０〜５００μｍとするのが好ましい。
前記の各方法でスル−ホ−ルを形成する場合には、必要に応じてコア材の加工面側にマスクパタ−ンを形成し、このマスクパタ−ンをマスクとして孔開け加工を行なう。
【００２５】
図４はサンドブラスト法でスル−ホ−ルを形成する場合を例示しており、コア基板用のコア材４２’の一方の面に所定のマスクパタ−ン４３を形成し、このマスクパタ−ンをマスクとしてサンドブラストによりコア材に所定の大きさで微細孔４４を穿孔する（図４（ａ））。図４の例では貫通孔とせず、一定の深さまで穿孔した段階で、サンドブラスト加工を止めている状態を示す。
【００２６】
次に、コア材からマスクパタ−ンを除去し、コア材の他方の面を研磨して所望する厚さとし、次に、スル−ホ−ル内に導電材料４５を充填して表裏の導通をとり、コア基板４２とする（図４（ｂ））。コア材の研磨は、研磨装置等により行なうことができる。サンドブラスト加工の場合には、スル−ホ−ルがテ−パ−状なので、一定厚さまで研磨することにより、微細孔を所定の開口径で露出させてスル−ホ−ルを形成することができる。
【００２７】
スル−ホ−ル内に充填する導電材料としては、銅ペ−スト、銀ペ−スト等の導電性ペ−ストを用いることができ、スル−ホ−ル内への充填は、スクリ−ン印刷等により行うことができる。また、スル−ホ−ルの内壁に下地導電性薄膜をスパッタリングや蒸着等の真空成膜法、あるいは無電解めっき法で形成してから電解めっきにより銅、銀、金、ニッケル等の導電材料からなる導通部とすることもできる。
【００２８】
なお、コア基板の両面、およびスル−ホ−ルの内壁面に絶縁層を形成してもよい。例えば、コア材が半導体材料であるシリコンの場合には、熱酸化法あるいはＣＶＤ法、スパッタリング法等の真空成膜法を用いて、コア材の表面にシリコン酸化膜やシリコン窒化膜を形成することができる。
【００２９】
続いて、コア基板の片面あるいは両面に配線等の表層パタ−ン４６を形成する。コア基板表面の配線プロセスとしては、エッチングによるサブトラクティブ法、あるいは選択めっきによるアディティブ法のいずれの方法も用いることができる。例えば、コア材の片面あるいは両面に、真空成膜法により、アルミニウム、銅等の導電性薄膜を形成し、次いで電解めっきを行って所定のめっき厚にした後、フォトリソグラフィ法によりパタ−ンエッチングし、所望の表層パタ−ン４６が形成されたコア基板４２を得る（図４（ｃ））。
【００３０】
サンドブラス法でスル−ホ−ルを形成する場合には、スル−ホ−ルがテ−パ−を有するので、開口径の大きい面からのスル−ホ−ル内壁面への材料付着が容易になり、スル−ホ−ルの導通化工程の歩留りが向上し、時間が短縮され、安定した製造と製造コスト低減が可能となる。
また、コア基板にシリコンを用いる場合には、ドライエッチングでアスペクト比の高い微細孔を形成する方法も適用できる。
【００３１】
（Ｂ２ ｉｔ法）
次に、本発明の多層配線基板のコア基板製造方法の他の実施形態を示す。
コア基板が銅箔と、絶縁性基体と、該絶縁性基体を貫通して形成された複数の導電性バンプとを用いた構成であるＢ２ ｉｔ法（Ｂｕｒｉｅｄ Ｂｕｍｐ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ、（株）東芝で開発されＢ−スクェア・イット法と呼ばれる）で製造された場合の多層配線基板の製造方法について述べる。本発明の多層配線基板の製造方法では、コア材としては、前述のように、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内にある材料で、シリコン、セラミックス、ガラス、ガラス・エポキシ複合材料が用いられる。
図５およびそれに続く図６に示すように、Ｂ２ ｉｔ法のコア基板製造方法に基づいてコア基板を製造する。バンプを形成する銅箔５５ａ上にスクリ−ン印刷法により銀ペ−ストを印刷し、乾燥して、図５（ａ）に示すように、導電性バンプ５４を銅箔５５ａ上の所定位置に形成する。導電性バンプ５４は絶縁層であるプリプレグ５７を貫通するように先端が尖った円錐形状に形成する。
次に、温度９５〜１１５℃程度の温度条件において、形成した導電性バンプ５４をガラスクロス入りプリプレグ５７に貫通させると、導電性バンプの先端はガラスクロスを突き抜ける。続いて、突き当て用の銅箔５５ｂを重ね、プリプレグ５７が硬化する温度、圧力で積層プレスし、図５（ｂ）に示すように、所定部分が導電性バンプで導通した導通基板５２’を形成する。この後、図５（ｃ）に示すように、表裏の銅箔をパタ−ンエッチングして表層パタ−ン５６を形成し、Ｂ２ ｉｔ法による両面配線コア基板５２を得る。
【００３２】
図６は、前記の両面配線基板５２の上下に導電性バンプ６４付き銅箔６５ａとプリプレグ６７、６７’を配置し（図６（ａ））、積層して（図６（ｂ））、次に、フォトエッチングにより表層パタ−ン６６を設け、４層配線基板６２を形成した場合を示している（図６（ｃ））。以下、同様の工程を行なうことによりさらに多層化したコア基板を得ることができる。銅箔およびガラスクロス入りプリプレグの厚さは任意に設定できるが、例えば、銅箔として１８μｍ、プリプレグとして１００μｍが例示できる。
【００３３】
本発明では、シリコン、セラミックス、ガラスのように固い基板においても、前述のサンドブラスト法やドライエッチング法等の別な方法で予めスル−ホ−ルを設けておくならば、Ｂ２ ｉｔ法の適用が可能であり、導通部に導電性バンプを設けて、コア基板として用いることができる。
【００３４】
（ビルドアップ配線層）
次に、上記のようにして製造したＩＶＨ構造もしくはＢ２ ｉｔ法等により表裏の導通がなされた複数の導通部を有し、片面もしくは両面上に表層パタ−ンを有するコア基板を準備し、図２に示した工程図に基づいてビルドアップ配線層を製造する方法について説明する。
【００３５】
まず、内部配線、表層パタ−ンが形成されたコア基板２を準備し（図２（ａ））、コア基板２の表層パタ−ン２６を覆って、絶縁層となる感光性樹脂をスピンナ−塗布法等により塗布し、ビア形成のためのフォトマスクを用いて露光し、現像してパタ−ン形成後、熱キュアにより樹脂を硬化させて絶縁層２９ａを形成する（図２（ｂ））。表層パタ−ン２６上のビアを形成する部分は露出させている。感光性樹脂は、表層パタ−ン２６による表面の凹凸を平坦化し、熱キュア後は絶縁層として機能する。感光性樹脂の熱硬化温度は、ハンダのリフロ−温度より低い温度が好ましく、本発明では、２５０℃以下の温度で熱硬化する樹脂が用いられる。また、これらの樹脂は誘電率、誘電正接が低いことが望ましい。これらの感光性樹脂としては、例えば、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂が好ましい材料として挙げられる。
【００３６】
次に、セミ・アディティブ法により配線層を形成するが、この工程は図３を用いて詳しく説明する。図３（ａ）（図２（ｂ）と同じ工程図）に示す絶縁層３９ａが形成された基板に、スパッタリング法等の真空成膜法により、表層パタ−ン３６が絶縁層３９ａから露出している部分および絶縁層３９ａを含む全面に、めっき下地用の導電性薄膜層３１を形成する（図３（ｂ））。導電性薄膜層３１は銅、銀、ニッケル等の金属を、例えば、０．１〜０．５μｍ程度の厚さに設けられる。なお、スパッタリングによる薄膜成膜の直前に、硬化した感光性樹脂による絶縁層３９ａ表面を軽くアルゴン・スパッタにより叩いて前処理することにより、絶縁層３９ａへのめっき下地用の導電性薄膜層３１の密着性を向上させる工程を加えることも好ましい。
【００３７】
続いて、めっき用の感光性レジストをスピンナ−塗布し、第１層の配線パタ−ンを有するフォトマスクを用いて、露光し、現像してレジストパタ−ン３２を形成する（図３（ｃ））。レジストパタ−ンの厚さは、所望するめっき金属厚と線幅、ピッチ、めっき金属により異なるが、１μｍ〜１０μｍ程度が用いられる。続いて、電気めっきによりレジスト開口部に銅、銀、金等の導電体を数μｍの厚さにめっき金属層３３として形成する（図３（ｄ））。
【００３８】
次に、レジストを剥離し、電気めっきされた部分以外の露出している不要なめっき下地用の導電性薄膜層をフラッシュ・エッチングして除去し、所望するビア３７および配線層３８を有する１層目の配線層を得る（図３（ｅ））。
【００３９】
再び図２に戻って説明する。図２（ｃ）は模式化してあるが図３（ｅ）と同じ工程を示す図であり、ビア２７ａおよび配線層２８ａを有する１層目の配線層が形成されている状態を示す。
２層配線以上の多層配線とする場合には、上記の工程を繰り返すことにより、多層配線が形成される。すなわち、図２（ｄ）に示すように、２層目の絶縁層２９ｂを形成し、続いて、２層目のビア２７ｂおよび配線層２８ｂを形成する（図２（ｅ））。図２（ｆ）は、３層目の絶縁層２９ｃを形成したものである。
また、本発明においては、多層配線層にグランド層を設ける場合には、絶縁層である樹脂中のガスを発散させ、さらに応力を緩和するために、メッシュグランド層とするのが好ましい形態である。
【００４０】
本発明のビルドアップ配線基板の製造方法では、上記のようにめっき法でビア、および配線パタ−ンを形成するので、ビア径２０μｍ、ピッチ１０μｍの微細配線パタ−ンを安定して形成することが可能である。
また、本発明のビルドアップ配線基板の製造方法では、めっき液にレベリング剤等の添加物を加えてめっき条件を制御することにより、ビア形成部の凹凸を平坦化することが可能であり、そのため、ビルドアップ配線層のビア構造を、ビアの上にビアが重なったスタック構造にすることが可能であり、配線を高密度化できるという利点がある。例えば、めっき金属で凹凸のないビアを形成するには、４μｍ厚のめっきにより２０μｍのビア径で可能である。
さらに、本発明の多層配線基板の製造方法では、コア基板のスル−ホ−ルもしくは導電性バンプとビルドアップ配線層のビア部の双方を重ねることにより、さらに配線を高密度化でき、高密度構造の配線設計の自由度をさらに大きくすることができ、高密度配線形成に有利である。
【００４１】
次に、本発明の製造方法による多層配線基板の電気特性を調べたところ、ビルドアップ配線層の配線ピッチが１０μｍ以下になると、隣接する配線の影響を受けて高周波の伝達損失が大きくなることが確認された。
この結果、高周波特性の点から安定した電気特性を維持するビルドアップ配線層の設計ル−ルとして、本発明では、配線ピッチは１５μｍ（ライン／スペ−ス＝７．５μｍ／７．５μｍ）以上が好ましい形態とした。例えば、配線ピッチ１５μｍの時、ビア径は２０μｍとすればよい。
【００４２】
【実施例】
（実施例１）
コア材として、厚さ６２５μｍのシリコンウェハを準備し、このコア材の一方の面に感光性ドライフィルムレジスト（旭化成（株）製ＡＰＲ）をラミネ−トし、スル−ホ−ル形成用のフォトマスクを介して、露光、現像することによりマスクパタ−ンを形成した。上記のシリコンウェハのＸＹ方向の熱膨張係数は２．５ｐｐｍであった。また、マスクパタ−ンは直径が１００μｍである円形開口が１５０〜５００μｍピッチで形成したものであった。
【００４３】
次に、このマスクパタ−ンをマスクとして、サンドブラストによりコア材に微細孔を穿孔した。この微細孔は、開口径が１５０μｍ、深さが３００μｍ、底部の内径が５０μｍであり、テ−パ−形状を有するものであった。続いて、マスクパタ−ンをアセトンでコア材から除去した。
その後、コア材の他方の面を研削装置により研磨してコア材の厚さを２５０μｍにすると共に、コア材の研磨面に微細孔を開口径５０μｍで露出させてスル−ホ−ルを形成した。
【００４４】
次いで、スル−ホ−ルが形成されたコア材を熱酸化処理（１０５０℃、２０分間）し、スル−ホ−ル内壁面を含むコア材表面にシリコン酸化膜からなる絶縁膜を形成した。次に、銅ペ−ストをスクリ−ン印刷によりスル−ホ−ル内に充填し、硬化処理（１７０℃、２０分間）した。その後、コア材の表面から突出した銅ペ−ストを研磨して除去し、コア材の表面とスル−ホ−ル内に充填したペ−ストとが同一面となるようにしてコア基板を得た。このコア基板は、一方の開口径が１５０μｍ、他方の開口径が５０μｍであるテ−パ−形状のスル−ホ−ルを最小ピッチ３００μｍで備え、かつ、導電材料により表裏の導通がされていた。
【００４５】
次に、スル−ホ−ルの開口が小さい側のコア基板上に、アルミニウムにより導電層（０．２μｍ厚）を形成し、フォトリソグラフィ法により配線パタ−ンを形成した。配線パタ−ンは所定のスル−ホ−ル内の導電性ペ−スト上に一部重なって接続されるようにした。
【００４６】
次に、上記のコア基板上に感光性樹脂としてベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンナ−塗布し、乾燥して、厚さ５μｍの感光性樹脂層を形成した。
次に、所定のコア基板上のスル−ホ−ル内の銅ペ−ストが露出するように、ビア（内径２０μｍ）形成用のフォトマスクを介して露光、現像し、２４０℃、３０分ベ−クし、所定の位置にビア用開口部を有した電気絶縁層となる感光性樹脂パタ−ンを形成した。続いて、スパッタリング法により、クロムと銅からなる導電性薄膜層を形成し、この導電性薄膜層上に液状レジスト（東京応化工業（株）製ＬＡ９００）を塗布した。次いで、１層目のビアおよび配線形成用のフォトマスクを介して露光し、現像し、レジストパタ−ンを形成した。このレジストパタ−ンをマスクとして電解銅めっきを（厚さ４μｍ）を行い、次いで、レジストパタ−ンを剥離し、不要な導電性薄膜層をフラッシュ・エッチングして除去した。これにより、電気絶縁層を介して１層目の銅配線を形成した。上記のビア径は２０μｍ、配線線幅は７．５μｍ、配線ピッチ７．５μｍであった。
【００４７】
さらに、同様の操作を行い、電気絶縁層を介して２層目の配線を形成し、電気絶縁層を介して３層目の配線を形成した。各配線層の一部はスタック型構造のビアで垂直に接続しているようにした。
これにより、ビルドアップ多層配線を有する多層配線基板が得られた。この多層配線基板は、９ＧＨｚ以上の高周波で伝達損失が少なく優れた電気特性を示した。
【００４８】
（実施例２）
コア基板としてガラス・エポキシ複合材料を用い、Ｂ２ｉｔ法でコア基板を作製した。厚さ１８μｍの銅箔上の所定位置に銀ペ−ストを印刷し、乾燥して先端が尖った円錐形状を有する導電性バンプを形成した。次に、温度１１０℃にて、銅箔上に形成した導電性バンプを厚さ２００μｍのガラスクロス入りプリプレグ（ガラス・エポキシ複合材料）に貫通させると、導電性バンプの先端はガラスクロスを突き抜けるので、これに突き当て用の厚さ１８μｍの銅箔を重ね、積層プレスし、プリプレグを硬化させて、所定部分が導電性バンプで導通した基板を作製した。導電性バンプの径は、下層部で３７０μｍ、上部で３４０μｍ、ランド径は６００μｍとした。この後、表裏の銅箔をパタ−ンエッチングして、両面配線基板を得た。次に、上記の両面配線基板の上下に導電性バンプ付き銅箔とプリプレグを配置し、積層して、４層配線のコア基板を得た。
【００４９】
次に、上記のコア基板の一方の配線パタ−ン上に感光性樹脂としてベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンナ−塗布、乾燥し、厚さ５μｍの感光性樹脂層を形成した。
次に、所定のコア基板上のバンプが露出するように、ビア（内径２０μｍ）形成用のフォトマスクを介して露光、現像し、２４０℃、３０分ベ−クし、所定の位置にビア用開口部を有した電気絶縁層となる感光性樹脂パタ−ンを形成した。続いて、スパッタリング法により、クロムと銅からなる導電性薄膜層を形成し、この導電性薄膜層上に液状レジスト（東京応化工業（株）製ＬＡ９００）を塗布した。次いで、１層目のビアおよび配線形成用のフォトマスクを介して露光し、現像し、レジストパタ−ンを形成した。このレジストパタ−ンをマスクとして電解銅めっきを（厚さ４μｍ）を行い、次いで、レジストパタ−ンを剥離し、不要な導電性薄膜層をフラッシュ・エッチングして除去した。これにより、電気絶縁層を介して１層目の銅配線を形成した。上記のビア径は２０μｍ、配線線幅は７．５μｍ、配線ピッチ７．５μｍであった。
【００５０】
さらに、同様の操作を行い、電気絶縁層を介して２層目の配線を形成し、次いで電気絶縁層を介して３層目の配線を形成した。グランド層は２層目配線部に設け、メッシュグランドとした。各配線層の一部はスタック型構造のビアで垂直に接続しているようにした。
これにより、コア基板の導電性バンプによる導通部とビルドアップ配線層のビア部が垂直方向に直線的に重なった構造を有する多層配線基板が得られた。この多層配線基板は、９ＧＨｚ以上の高周波で優れた電気特性を示した。
【００５１】
【発明の効果】
以上詳述したように、本発明によれば、多層配線基板を構成するコア基板が熱膨張係数の小さい材料により構成され、コア基板は導電材料により表裏の導通がなされた複数の導通部を備えており、スル−ホ−ルもしくは導電性バンプによる導通部の占める領域が小さいので、ビルドアップ配線層形成側のスペ−スが十分に確保され、配線設計の自由度が高いという利点がある。
さらに、本発明の多層配線基板を構成するビルドアップ配線層は、フォトリソグラフィ法とめっき法によりビアおよび配線パタ−ンを形成するので、微細線幅、狭ピッチの配線が可能である。また、多層配線のビアをスタック構造とすることができるため、高密度配線が可能となる。本発明のコア基板とビルドアップ配線層で形成された多層配線基板は、微細化、高密度化により高性能の電気特性を有しながらも、小型化、軽量化できるので、多方面の用途に使用可能である。
【図面の簡単な説明】
【図１】本発明の多層配線基板の一実施形態を示す部分縦断面図
【図２】本発明の多層配線基板を構成するビルドアップ配線層の製造方法を示す工程断面図
【図３】図２の工程の一部をさらに詳しく説明する工程断面図
【図４】本発明の多層配線基板を構成するコア基板の一実施形態（ＩＶＨ構造）を示す工程断面図
【図５】本発明の多層配線基板を構成するコア基板の他の実施形態（Ｂ２ｉｔ法）を示す工程断面図
【図６】図５に続く本発明の多層配線基板を構成するコア基板の他の実施形態（Ｂ２ ｉｔ法）を示す工程断面図
【符号の説明】
１ 多層配線基板
２、２ａ、２ｂ、２ｃ コア基板
２’ コア材
３、３ａ、３ｂ ビルドアップ配線層
４、４ａ、４ｂ、４ｃ 導通部
５ａ、５ｂ、５ｃ 配線層
６ 表層パタ−ン
７ａ、７ｂ ビア
８ａ、８ｂ 配線層
９ａ、９ｂ 絶縁層
２６、３６ 表層パタ−ン
２７ａ、２７ｂ、３７ ビア
２８ａ、２８ｂ、３８ 配線層
２９ａ、２９ｂ、３９ａ 絶縁層
３１ 導電性薄膜層
３２ レジストパタ−ン
３３ めっき金属層
４２’ コア材
４２ コア基板
４３ マスクパタ−ン
４４ 微細孔
４５ 導電材料
４６ 表層パタ−ン
５２’、６２’ 導通基板
５２、６２ コア基板
５４、６４ 導電性バンプ
５５ａ、５５ｂ、６５ａ、６５ｂ 銅箔
５６、６６ 表層パタ−ン
５７、６７、６７’ プリプレグ
【発明の属する技術分野】
本発明は、多層配線基板とその製造方法に関し、特に半導体チップを搭載するための高密度配線がなされた多層配線基板と、このような多層配線基板を製造するための製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の高機能化、小型化、軽量化が進む中で、半導体パッケ−ジの小型化、多ピン化、外部端子のファインピッチ化が求められており、高密度配線基板の要求はますます強くなっている。このため、ＬＳＩを直接プリント配線板に実装したり、あるいはＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）をプリント配線板に実装するようになってきた。そしてプリント配線板も高密度化に対応するために、配線層およびビア（Ｖｉａ）を１層づつ絶縁層を介して多層に積み上げていくビルドアップ配線技術で作製した多層配線基板を使用するようになってきた。
【０００３】
多層配線基板は、基板上下の導体間を電気的に接続するスル−ホ−ルが設けられており、サブトラクティブ法やアディティブ法で作製した低密度配線を有する両面基板を多層化してコア基板としている。しかし、従来のスル−ホ−ルはドリル加工で孔開けされており、微細化の点で孔径に制限があること、さらに貫通したスル−ホ−ルであることにより、多層基板においては所望する２つの導体間の接続のための孔にとどまらず、本来不要な他の部分の導体層にも孔が開いてしまうので、その部分の配線形成ができなくなり、配線設計の自由度を限定してしまうという問題があった。また、スル−ホ−ル部のめっきの導通は、導体線幅の微細化に伴い、信頼性に問題を生じていた。
このため、コア基板の製造方法として種々の配線方法が提案、実施されるようになり、これらのコア基板の上に配線層を形成した多層配線基板が用いられている（例えば、特許文献１、特許文献２参照）。また、本発明者による出願もある（例えば、特許文献３、特許文献４参照）。
【０００４】
【特許文献１】
特開平５−１４４９７８号公報
【特許文献２】
特開平１１−３４５９３３号公報
【特許文献３】
特願２００２−２０２１２３号
【特許文献４】
特願２００２−２０２１２４号
【０００５】
【発明が解決しようとする課題】
しかしながら、コア基板の配線の微細化、狭ピッチ化と共に、コア基板上にビルドアップ法により設ける多層配線層の線幅も１０μｍ以下の微細配線が求められるようになり、狭ピッチ化、高密度配線の要求はますます強くなり、従来のコア基板上に従来のプロセスで配線層を形成した多層配線基板では、求められる高周波特性等の電気特性と高密度配線のための微細化の要求に対応できなくなっているという問題点がある。
そこで、本発明はこのような問題点を解消するためになされたものである。その目的は、高周波特性等の電気特性に優れ、微細化、狭ピッチ化されたビルドアップ多層配線層を形成した多層配線基板およびその製造方法を提供することである。
【０００６】
【課題を解決するための手段】
上記の課題を解決するために、請求項１の発明に係わる多層配線基板は、コア基板と、該コア基板の片面もしくは両面上に絶縁層を介して配線層と絶縁層とを積層してなるビルドアップ配線層を形成した多層配線基板において、前記コア基板は導電材料により表裏の導通がなされた複数の導通部を備え、前記コア基板のＸＹ方向の熱膨張係数が２〜２０ｐｐｍであり、コア基板用のコア材がシリコン、セラミックス、ガラス、ガラス・エポキシ複合材料から選ばれ、前記ビルドアップ配線層の絶縁層が２５０℃以下の温度で熱硬化可能な感光性樹脂であるであるようにしたものである。
【０００７】
請求項２の発明に係わる多層配線基板は、コア基板のコア材がガラス・エポキシ複合材料よりなり、コア基板の厚さが５０〜３００μｍであり、スル−ホ−ルがＩＶＨ構造で径が５０〜５００μｍであるであるようにしたものである。
【０００８】
請求項３の発明に係わる多層配線基板は、コア基板が複数の導電性バンプを用いたＢ２ｉｔ法で製造された基板であるようにしたものである。
【０００９】
請求項４の発明に係わる多層配線基板は、コア基板の片面もしくは両面上に設ける絶縁層が、該基板表面の平坦化層であるであるようにしたものである。平坦化することにより、微細配線形成が容易になる。
【００１０】
請求項５の発明に係わる多層配線基板は、ビルドアップ配線層のビア構造がスタック型であるであるようにしたものである。スタック型とすることにより、高密度配線が容易になる。
【００１１】
請求項６の発明に係わる多層配線基板は、多層配線基板を構成するコア基板の導通部とビルドアップ配線層の各層のビアが垂直方向に重なった構造を有するであるようにしたものである。本発明によれば、コア基板とビルドアップ配線層の各層を上下に接続する導通部分が縦に一貫となる構造となり、配線設計の自由度が高まり、高密度配線がより容易になる。
【００１２】
請求項７の発明に係わる多層配線基板は、ビルドアップ配線層の配線ピッチが１５μｍ以上であるであるようにしたものである。本発明によれば、優れた高周波特性を提供される。
【００１３】
請求項８の発明に係わる多層配線基板は、ビルドアップ配線層のグランド層がメッシュグランドであるであるようにしたものである。本発明によれば、品質特性に優れた多層配線基板が提供される。
【００１４】
請求項９の発明に係わる多層配線基板の製造方法は、コア基板と、該コア基板の片面もしくは両面上に絶縁層を介して配線層と絶縁層とを積層してなるビルドアップ配線層を形成した多層配線基板の製造方法において、基板のＸＹ方向の熱膨張係数が２〜２０ｐｐｍであり、シリコン、セラミックス、ガラス、ガラス・エポキシ複合材料のいずれかから選ばれたコア材に、ＩＶＨ構造によるスル−ホ−ルもしくはＢ２ ｉｔ法による導電性バンプにより表裏の導通がなされた複数の導通部を備え、片面もしくは両面上に表層パタ−ンを設けたコア基板を形成する工程と、該コア基板の表層パタ−ンを覆って２５０℃以下の温度で熱硬化可能な感光性樹脂を塗布し、露光、現像し、２５０℃以下の温度で熱硬化させ、所定形状の絶縁層を形成する工程と、 該所定形状の絶縁層上および露出しているコア基板の表層パタ−ン上にめっき下地用の導電性薄膜層を形成し、フォトリソグラフィ法によりレジストパタ−ンを形成後、レジスト開口部の前記導電性薄膜層上にめっき金属層を形成し、レジスト薄膜後に不要部の導電性薄膜層を除去し、ビアおよび配線層を形成する工程と、を有するようにしたものである。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
本発明の多層配線基板は、コア基板と、このコア基板の片面もしくは両面上に絶縁層を介して配線層と絶縁層を積層してなるビルドアップ配線層を備えているものである。
【００１６】
（多層配線基板）
図１は、本発明の多層配線基板の一実施形態を模式的に示す部分縦断面図である。図１において、多層配線基板１は３層よりなるコア基板２（２ａ、２ｂ、２ｃ）と、このコア基板２の片面に形成された２層よりなるビルドアップ配線層３（３ａ、３ｂ）とを備えている。
【００１７】
多層配線基板１を構成するコア基板２は、各層のコア材に、スル−ホ−ル内に導電材料で導通させた複数のスル−ホ−ルもしくは複数の導電性バンプによって導通部４（４ａ、４ｂ、４ｃ）が形成されており、コア材の表裏は各スル−ホ−ルもしくは導電性バンプにより導通がなされている。
【００１８】
コア基板２上に設けられたビルドアップ配線層３を構成する配線は、コア基板２の表面上に形成された表層パタ−ン６と、コア基板２の表面上に設けられたビルドアップ配線層３の１層目の電気絶縁層９ａを介し、ビア７ａにて所定のスル−ホ−ルもしくは導通部に接続されている。図１の例では、１層目の配線層８ａ上に２層目の絶縁層９ｂを介し、ビア７ｂにて所定の１層目配線層８ａに接続されるように形成された２層目の配線層８ｂとからなる。
【００１９】
本発明では、多層配線基板上に設けるそれぞれの微細な多層配線層の位置精度を保つために、コア基板はＸＹ方向（コア基板２の表面に平行な平面）の熱膨張係数が２〜２０ｐｐｍの範囲にある材料が用いられる。このようなコア材としては、シリコン、セラミックス、ガラス、ガラス・エポキシ複合材料から選ぶことができる。上記のコア材において、シリコンは微細加工に好適で精密なスル−ホ−ル加工に適しており、セラミックス、ガラスは比較的安価で寸法安定性に優れ製造工程中で変形が少なく、ガラス・エポキシ複合材料は安価であるという長所を有しており、所望の特性に応じてそれぞれの上記の材料を選択することが可能である。
【００２０】
コア基板の導通部４は、スル−ホ−ルの場合には、その内径は各コア基板の表裏が略同一であるストレ−ト形状、一端の開口径が他端の開口径よりも大きいテ−パ−形状、中央部の内径が両端の開口径と異なる形状等、いずれであってもよい。例えば、コア材にガラス・エポキシ複合材料を用いた場合には、コア基板の厚さは５０〜３００μｍの厚さで、スル−ホ−ルをＩＶＨ構造にし、口径は５０〜５００μｍとすることが好ましい。
【００２１】
コア基板のスル−ホ−ルに用いられる導電材料としては、銅ペ−ストや銀ペ−スト等の公知の導電性ペ−ストを充填する方法と、スル−ホ−ルの内壁に下地導電性薄膜をスパッタリングや蒸着等の真空成膜法、あるいは無電解めっき法で形成してから、電解めっきにより銅、銀、金、ニッケル等の導電材料からなる導通部とすることができる。また、後述するＢ２ ｉｔ法では銀ペ−ストの導電性バンプを用いて導通部とすることができる。
【００２２】
コア基板２の配線層５ａ、５ｂ、５ｃ、およびコア基板２のビルドアップ配線層３を設ける側の表面上の表層パタ−ン６、１層目の配線８ａ、２層目の配線８ｂの材質およびビア７ａ、７ｂの材質は、銅、銀、金、クロム等の導電材料とすることができる。また、１層目の電気絶縁層９ａ、２層目の絶縁層９ｂの材質は、はんだリフロ−温度である２５０℃以下で熱硬化可能な感光性絶縁材料が用いられ、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂が好ましい材料として挙げられる。また、微細パタ−ン形成のためには、絶縁層９ａ、９ｂは下層の配線部分の凹凸を平坦化させる機能を持たせるのが好ましい。
【００２３】
（多層配線基板の製造方法）
図２は図１に示した本発明の実施形態の一例に関わる多層配線基板の製造方法を示す工程図である。図２に基づいて本発明の製造方法を説明するが、まず、コア基板の製造方法について、スル−ホ−ルがＩＶＨ構造の導通部を有するコア基板を用いた場合と、Ｂ２ｉｔ法による導通部を有するコア基板を用いた場合の２つの実施形態について述べ、次に、それらのコア基板を用いたビルドアップ配線層について説明する。
【００２４】
（ＩＶＨ構造）
本発明の多層配線基板の製造方法では、コア材としては、前述のように、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内にある材料で、シリコン、セラミックス、ガラス、ガラス・エポキシ複合材料が用いられる。コア基板の厚さは、５０〜３００μｍの範囲で用いるのが好ましく、スル−ホ−ルはＩＶＨ（Ｉｎｎｅｒ Ｖｉａ Ｈｏｌｅ）構造とし、微細孔の開口径を５０〜５００μｍとするのが好ましい。これらのコア材にスル−ホ−ルを形成する方法としては、コア材の材質特性に応じて、ドリル加工、炭酸ガスレ−ザやＹＡＧレ−ザによるレ−ザ加工、プラズマドライエッチング加工、サンドブラスト加工が用いられる。 例えば、ガラス・エポキシ複合材料を使用する場合は、スル−ホ−ルをＩＶＨ（Ｉｎｎｎｅｒ Ｖｉａ Ｈｏｌｅ）構造とし、微細孔の開口径を５０〜５００μｍとするのが好ましい。
前記の各方法でスル−ホ−ルを形成する場合には、必要に応じてコア材の加工面側にマスクパタ−ンを形成し、このマスクパタ−ンをマスクとして孔開け加工を行なう。
【００２５】
図４はサンドブラスト法でスル−ホ−ルを形成する場合を例示しており、コア基板用のコア材４２’の一方の面に所定のマスクパタ−ン４３を形成し、このマスクパタ−ンをマスクとしてサンドブラストによりコア材に所定の大きさで微細孔４４を穿孔する（図４（ａ））。図４の例では貫通孔とせず、一定の深さまで穿孔した段階で、サンドブラスト加工を止めている状態を示す。
【００２６】
次に、コア材からマスクパタ−ンを除去し、コア材の他方の面を研磨して所望する厚さとし、次に、スル−ホ−ル内に導電材料４５を充填して表裏の導通をとり、コア基板４２とする（図４（ｂ））。コア材の研磨は、研磨装置等により行なうことができる。サンドブラスト加工の場合には、スル−ホ−ルがテ−パ−状なので、一定厚さまで研磨することにより、微細孔を所定の開口径で露出させてスル−ホ−ルを形成することができる。
【００２７】
スル−ホ−ル内に充填する導電材料としては、銅ペ−スト、銀ペ−スト等の導電性ペ−ストを用いることができ、スル−ホ−ル内への充填は、スクリ−ン印刷等により行うことができる。また、スル−ホ−ルの内壁に下地導電性薄膜をスパッタリングや蒸着等の真空成膜法、あるいは無電解めっき法で形成してから電解めっきにより銅、銀、金、ニッケル等の導電材料からなる導通部とすることもできる。
【００２８】
なお、コア基板の両面、およびスル−ホ−ルの内壁面に絶縁層を形成してもよい。例えば、コア材が半導体材料であるシリコンの場合には、熱酸化法あるいはＣＶＤ法、スパッタリング法等の真空成膜法を用いて、コア材の表面にシリコン酸化膜やシリコン窒化膜を形成することができる。
【００２９】
続いて、コア基板の片面あるいは両面に配線等の表層パタ−ン４６を形成する。コア基板表面の配線プロセスとしては、エッチングによるサブトラクティブ法、あるいは選択めっきによるアディティブ法のいずれの方法も用いることができる。例えば、コア材の片面あるいは両面に、真空成膜法により、アルミニウム、銅等の導電性薄膜を形成し、次いで電解めっきを行って所定のめっき厚にした後、フォトリソグラフィ法によりパタ−ンエッチングし、所望の表層パタ−ン４６が形成されたコア基板４２を得る（図４（ｃ））。
【００３０】
サンドブラス法でスル−ホ−ルを形成する場合には、スル−ホ−ルがテ−パ−を有するので、開口径の大きい面からのスル−ホ−ル内壁面への材料付着が容易になり、スル−ホ−ルの導通化工程の歩留りが向上し、時間が短縮され、安定した製造と製造コスト低減が可能となる。
また、コア基板にシリコンを用いる場合には、ドライエッチングでアスペクト比の高い微細孔を形成する方法も適用できる。
【００３１】
（Ｂ２ ｉｔ法）
次に、本発明の多層配線基板のコア基板製造方法の他の実施形態を示す。
コア基板が銅箔と、絶縁性基体と、該絶縁性基体を貫通して形成された複数の導電性バンプとを用いた構成であるＢ２ ｉｔ法（Ｂｕｒｉｅｄ Ｂｕｍｐ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ、（株）東芝で開発されＢ−スクェア・イット法と呼ばれる）で製造された場合の多層配線基板の製造方法について述べる。本発明の多層配線基板の製造方法では、コア材としては、前述のように、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内にある材料で、シリコン、セラミックス、ガラス、ガラス・エポキシ複合材料が用いられる。
図５およびそれに続く図６に示すように、Ｂ２ ｉｔ法のコア基板製造方法に基づいてコア基板を製造する。バンプを形成する銅箔５５ａ上にスクリ−ン印刷法により銀ペ−ストを印刷し、乾燥して、図５（ａ）に示すように、導電性バンプ５４を銅箔５５ａ上の所定位置に形成する。導電性バンプ５４は絶縁層であるプリプレグ５７を貫通するように先端が尖った円錐形状に形成する。
次に、温度９５〜１１５℃程度の温度条件において、形成した導電性バンプ５４をガラスクロス入りプリプレグ５７に貫通させると、導電性バンプの先端はガラスクロスを突き抜ける。続いて、突き当て用の銅箔５５ｂを重ね、プリプレグ５７が硬化する温度、圧力で積層プレスし、図５（ｂ）に示すように、所定部分が導電性バンプで導通した導通基板５２’を形成する。この後、図５（ｃ）に示すように、表裏の銅箔をパタ−ンエッチングして表層パタ−ン５６を形成し、Ｂ２ ｉｔ法による両面配線コア基板５２を得る。
【００３２】
図６は、前記の両面配線基板５２の上下に導電性バンプ６４付き銅箔６５ａとプリプレグ６７、６７’を配置し（図６（ａ））、積層して（図６（ｂ））、次に、フォトエッチングにより表層パタ−ン６６を設け、４層配線基板６２を形成した場合を示している（図６（ｃ））。以下、同様の工程を行なうことによりさらに多層化したコア基板を得ることができる。銅箔およびガラスクロス入りプリプレグの厚さは任意に設定できるが、例えば、銅箔として１８μｍ、プリプレグとして１００μｍが例示できる。
【００３３】
本発明では、シリコン、セラミックス、ガラスのように固い基板においても、前述のサンドブラスト法やドライエッチング法等の別な方法で予めスル−ホ−ルを設けておくならば、Ｂ２ ｉｔ法の適用が可能であり、導通部に導電性バンプを設けて、コア基板として用いることができる。
【００３４】
（ビルドアップ配線層）
次に、上記のようにして製造したＩＶＨ構造もしくはＢ２ ｉｔ法等により表裏の導通がなされた複数の導通部を有し、片面もしくは両面上に表層パタ−ンを有するコア基板を準備し、図２に示した工程図に基づいてビルドアップ配線層を製造する方法について説明する。
【００３５】
まず、内部配線、表層パタ−ンが形成されたコア基板２を準備し（図２（ａ））、コア基板２の表層パタ−ン２６を覆って、絶縁層となる感光性樹脂をスピンナ−塗布法等により塗布し、ビア形成のためのフォトマスクを用いて露光し、現像してパタ−ン形成後、熱キュアにより樹脂を硬化させて絶縁層２９ａを形成する（図２（ｂ））。表層パタ−ン２６上のビアを形成する部分は露出させている。感光性樹脂は、表層パタ−ン２６による表面の凹凸を平坦化し、熱キュア後は絶縁層として機能する。感光性樹脂の熱硬化温度は、ハンダのリフロ−温度より低い温度が好ましく、本発明では、２５０℃以下の温度で熱硬化する樹脂が用いられる。また、これらの樹脂は誘電率、誘電正接が低いことが望ましい。これらの感光性樹脂としては、例えば、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂が好ましい材料として挙げられる。
【００３６】
次に、セミ・アディティブ法により配線層を形成するが、この工程は図３を用いて詳しく説明する。図３（ａ）（図２（ｂ）と同じ工程図）に示す絶縁層３９ａが形成された基板に、スパッタリング法等の真空成膜法により、表層パタ−ン３６が絶縁層３９ａから露出している部分および絶縁層３９ａを含む全面に、めっき下地用の導電性薄膜層３１を形成する（図３（ｂ））。導電性薄膜層３１は銅、銀、ニッケル等の金属を、例えば、０．１〜０．５μｍ程度の厚さに設けられる。なお、スパッタリングによる薄膜成膜の直前に、硬化した感光性樹脂による絶縁層３９ａ表面を軽くアルゴン・スパッタにより叩いて前処理することにより、絶縁層３９ａへのめっき下地用の導電性薄膜層３１の密着性を向上させる工程を加えることも好ましい。
【００３７】
続いて、めっき用の感光性レジストをスピンナ−塗布し、第１層の配線パタ−ンを有するフォトマスクを用いて、露光し、現像してレジストパタ−ン３２を形成する（図３（ｃ））。レジストパタ−ンの厚さは、所望するめっき金属厚と線幅、ピッチ、めっき金属により異なるが、１μｍ〜１０μｍ程度が用いられる。続いて、電気めっきによりレジスト開口部に銅、銀、金等の導電体を数μｍの厚さにめっき金属層３３として形成する（図３（ｄ））。
【００３８】
次に、レジストを剥離し、電気めっきされた部分以外の露出している不要なめっき下地用の導電性薄膜層をフラッシュ・エッチングして除去し、所望するビア３７および配線層３８を有する１層目の配線層を得る（図３（ｅ））。
【００３９】
再び図２に戻って説明する。図２（ｃ）は模式化してあるが図３（ｅ）と同じ工程を示す図であり、ビア２７ａおよび配線層２８ａを有する１層目の配線層が形成されている状態を示す。
２層配線以上の多層配線とする場合には、上記の工程を繰り返すことにより、多層配線が形成される。すなわち、図２（ｄ）に示すように、２層目の絶縁層２９ｂを形成し、続いて、２層目のビア２７ｂおよび配線層２８ｂを形成する（図２（ｅ））。図２（ｆ）は、３層目の絶縁層２９ｃを形成したものである。
また、本発明においては、多層配線層にグランド層を設ける場合には、絶縁層である樹脂中のガスを発散させ、さらに応力を緩和するために、メッシュグランド層とするのが好ましい形態である。
【００４０】
本発明のビルドアップ配線基板の製造方法では、上記のようにめっき法でビア、および配線パタ−ンを形成するので、ビア径２０μｍ、ピッチ１０μｍの微細配線パタ−ンを安定して形成することが可能である。
また、本発明のビルドアップ配線基板の製造方法では、めっき液にレベリング剤等の添加物を加えてめっき条件を制御することにより、ビア形成部の凹凸を平坦化することが可能であり、そのため、ビルドアップ配線層のビア構造を、ビアの上にビアが重なったスタック構造にすることが可能であり、配線を高密度化できるという利点がある。例えば、めっき金属で凹凸のないビアを形成するには、４μｍ厚のめっきにより２０μｍのビア径で可能である。
さらに、本発明の多層配線基板の製造方法では、コア基板のスル−ホ−ルもしくは導電性バンプとビルドアップ配線層のビア部の双方を重ねることにより、さらに配線を高密度化でき、高密度構造の配線設計の自由度をさらに大きくすることができ、高密度配線形成に有利である。
【００４１】
次に、本発明の製造方法による多層配線基板の電気特性を調べたところ、ビルドアップ配線層の配線ピッチが１０μｍ以下になると、隣接する配線の影響を受けて高周波の伝達損失が大きくなることが確認された。
この結果、高周波特性の点から安定した電気特性を維持するビルドアップ配線層の設計ル−ルとして、本発明では、配線ピッチは１５μｍ（ライン／スペ−ス＝７．５μｍ／７．５μｍ）以上が好ましい形態とした。例えば、配線ピッチ１５μｍの時、ビア径は２０μｍとすればよい。
【００４２】
【実施例】
（実施例１）
コア材として、厚さ６２５μｍのシリコンウェハを準備し、このコア材の一方の面に感光性ドライフィルムレジスト（旭化成（株）製ＡＰＲ）をラミネ−トし、スル−ホ−ル形成用のフォトマスクを介して、露光、現像することによりマスクパタ−ンを形成した。上記のシリコンウェハのＸＹ方向の熱膨張係数は２．５ｐｐｍであった。また、マスクパタ−ンは直径が１００μｍである円形開口が１５０〜５００μｍピッチで形成したものであった。
【００４３】
次に、このマスクパタ−ンをマスクとして、サンドブラストによりコア材に微細孔を穿孔した。この微細孔は、開口径が１５０μｍ、深さが３００μｍ、底部の内径が５０μｍであり、テ−パ−形状を有するものであった。続いて、マスクパタ−ンをアセトンでコア材から除去した。
その後、コア材の他方の面を研削装置により研磨してコア材の厚さを２５０μｍにすると共に、コア材の研磨面に微細孔を開口径５０μｍで露出させてスル−ホ−ルを形成した。
【００４４】
次いで、スル−ホ−ルが形成されたコア材を熱酸化処理（１０５０℃、２０分間）し、スル−ホ−ル内壁面を含むコア材表面にシリコン酸化膜からなる絶縁膜を形成した。次に、銅ペ−ストをスクリ−ン印刷によりスル−ホ−ル内に充填し、硬化処理（１７０℃、２０分間）した。その後、コア材の表面から突出した銅ペ−ストを研磨して除去し、コア材の表面とスル−ホ−ル内に充填したペ−ストとが同一面となるようにしてコア基板を得た。このコア基板は、一方の開口径が１５０μｍ、他方の開口径が５０μｍであるテ−パ−形状のスル−ホ−ルを最小ピッチ３００μｍで備え、かつ、導電材料により表裏の導通がされていた。
【００４５】
次に、スル−ホ−ルの開口が小さい側のコア基板上に、アルミニウムにより導電層（０．２μｍ厚）を形成し、フォトリソグラフィ法により配線パタ−ンを形成した。配線パタ−ンは所定のスル−ホ−ル内の導電性ペ−スト上に一部重なって接続されるようにした。
【００４６】
次に、上記のコア基板上に感光性樹脂としてベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンナ−塗布し、乾燥して、厚さ５μｍの感光性樹脂層を形成した。
次に、所定のコア基板上のスル−ホ−ル内の銅ペ−ストが露出するように、ビア（内径２０μｍ）形成用のフォトマスクを介して露光、現像し、２４０℃、３０分ベ−クし、所定の位置にビア用開口部を有した電気絶縁層となる感光性樹脂パタ−ンを形成した。続いて、スパッタリング法により、クロムと銅からなる導電性薄膜層を形成し、この導電性薄膜層上に液状レジスト（東京応化工業（株）製ＬＡ９００）を塗布した。次いで、１層目のビアおよび配線形成用のフォトマスクを介して露光し、現像し、レジストパタ−ンを形成した。このレジストパタ−ンをマスクとして電解銅めっきを（厚さ４μｍ）を行い、次いで、レジストパタ−ンを剥離し、不要な導電性薄膜層をフラッシュ・エッチングして除去した。これにより、電気絶縁層を介して１層目の銅配線を形成した。上記のビア径は２０μｍ、配線線幅は７．５μｍ、配線ピッチ７．５μｍであった。
【００４７】
さらに、同様の操作を行い、電気絶縁層を介して２層目の配線を形成し、電気絶縁層を介して３層目の配線を形成した。各配線層の一部はスタック型構造のビアで垂直に接続しているようにした。
これにより、ビルドアップ多層配線を有する多層配線基板が得られた。この多層配線基板は、９ＧＨｚ以上の高周波で伝達損失が少なく優れた電気特性を示した。
【００４８】
（実施例２）
コア基板としてガラス・エポキシ複合材料を用い、Ｂ２ｉｔ法でコア基板を作製した。厚さ１８μｍの銅箔上の所定位置に銀ペ−ストを印刷し、乾燥して先端が尖った円錐形状を有する導電性バンプを形成した。次に、温度１１０℃にて、銅箔上に形成した導電性バンプを厚さ２００μｍのガラスクロス入りプリプレグ（ガラス・エポキシ複合材料）に貫通させると、導電性バンプの先端はガラスクロスを突き抜けるので、これに突き当て用の厚さ１８μｍの銅箔を重ね、積層プレスし、プリプレグを硬化させて、所定部分が導電性バンプで導通した基板を作製した。導電性バンプの径は、下層部で３７０μｍ、上部で３４０μｍ、ランド径は６００μｍとした。この後、表裏の銅箔をパタ−ンエッチングして、両面配線基板を得た。次に、上記の両面配線基板の上下に導電性バンプ付き銅箔とプリプレグを配置し、積層して、４層配線のコア基板を得た。
【００４９】
次に、上記のコア基板の一方の配線パタ−ン上に感光性樹脂としてベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンナ−塗布、乾燥し、厚さ５μｍの感光性樹脂層を形成した。
次に、所定のコア基板上のバンプが露出するように、ビア（内径２０μｍ）形成用のフォトマスクを介して露光、現像し、２４０℃、３０分ベ−クし、所定の位置にビア用開口部を有した電気絶縁層となる感光性樹脂パタ−ンを形成した。続いて、スパッタリング法により、クロムと銅からなる導電性薄膜層を形成し、この導電性薄膜層上に液状レジスト（東京応化工業（株）製ＬＡ９００）を塗布した。次いで、１層目のビアおよび配線形成用のフォトマスクを介して露光し、現像し、レジストパタ−ンを形成した。このレジストパタ−ンをマスクとして電解銅めっきを（厚さ４μｍ）を行い、次いで、レジストパタ−ンを剥離し、不要な導電性薄膜層をフラッシュ・エッチングして除去した。これにより、電気絶縁層を介して１層目の銅配線を形成した。上記のビア径は２０μｍ、配線線幅は７．５μｍ、配線ピッチ７．５μｍであった。
【００５０】
さらに、同様の操作を行い、電気絶縁層を介して２層目の配線を形成し、次いで電気絶縁層を介して３層目の配線を形成した。グランド層は２層目配線部に設け、メッシュグランドとした。各配線層の一部はスタック型構造のビアで垂直に接続しているようにした。
これにより、コア基板の導電性バンプによる導通部とビルドアップ配線層のビア部が垂直方向に直線的に重なった構造を有する多層配線基板が得られた。この多層配線基板は、９ＧＨｚ以上の高周波で優れた電気特性を示した。
【００５１】
【発明の効果】
以上詳述したように、本発明によれば、多層配線基板を構成するコア基板が熱膨張係数の小さい材料により構成され、コア基板は導電材料により表裏の導通がなされた複数の導通部を備えており、スル−ホ−ルもしくは導電性バンプによる導通部の占める領域が小さいので、ビルドアップ配線層形成側のスペ−スが十分に確保され、配線設計の自由度が高いという利点がある。
さらに、本発明の多層配線基板を構成するビルドアップ配線層は、フォトリソグラフィ法とめっき法によりビアおよび配線パタ−ンを形成するので、微細線幅、狭ピッチの配線が可能である。また、多層配線のビアをスタック構造とすることができるため、高密度配線が可能となる。本発明のコア基板とビルドアップ配線層で形成された多層配線基板は、微細化、高密度化により高性能の電気特性を有しながらも、小型化、軽量化できるので、多方面の用途に使用可能である。
【図面の簡単な説明】
【図１】本発明の多層配線基板の一実施形態を示す部分縦断面図
【図２】本発明の多層配線基板を構成するビルドアップ配線層の製造方法を示す工程断面図
【図３】図２の工程の一部をさらに詳しく説明する工程断面図
【図４】本発明の多層配線基板を構成するコア基板の一実施形態（ＩＶＨ構造）を示す工程断面図
【図５】本発明の多層配線基板を構成するコア基板の他の実施形態（Ｂ２ｉｔ法）を示す工程断面図
【図６】図５に続く本発明の多層配線基板を構成するコア基板の他の実施形態（Ｂ２ ｉｔ法）を示す工程断面図
【符号の説明】
１ 多層配線基板
２、２ａ、２ｂ、２ｃ コア基板
２’ コア材
３、３ａ、３ｂ ビルドアップ配線層
４、４ａ、４ｂ、４ｃ 導通部
５ａ、５ｂ、５ｃ 配線層
６ 表層パタ−ン
７ａ、７ｂ ビア
８ａ、８ｂ 配線層
９ａ、９ｂ 絶縁層
２６、３６ 表層パタ−ン
２７ａ、２７ｂ、３７ ビア
２８ａ、２８ｂ、３８ 配線層
２９ａ、２９ｂ、３９ａ 絶縁層
３１ 導電性薄膜層
３２ レジストパタ−ン
３３ めっき金属層
４２’ コア材
４２ コア基板
４３ マスクパタ−ン
４４ 微細孔
４５ 導電材料
４６ 表層パタ−ン
５２’、６２’ 導通基板
５２、６２ コア基板
５４、６４ 導電性バンプ
５５ａ、５５ｂ、６５ａ、６５ｂ 銅箔
５６、６６ 表層パタ−ン
５７、６７、６７’ プリプレグ
Claims (9)
- コア基板と、該コア基板の片面もしくは両面上に絶縁層を介して配線層と絶縁層とを積層してなるビルドアップ配線層を形成した多層配線基板において、
前記コア基板は導電材料により表裏の導通がなされた複数の導通部を備え、
前記コア基板のＸＹ方向の熱膨張係数が２〜２０ｐｐｍであり、コア基板用のコア材がシリコン、セラミックス、ガラス、ガラス・エポキシ複合材料から選ばれ、
前記ビルドアップ配線層の絶縁層が２５０℃以下の温度で熱硬化可能な感光性樹脂であることを特徴とする多層配線基板。 - 前記コア基板のコア材がガラス・エポキシ複合材料よりなり、コア基板の厚さが５０〜３００μｍであり、スル−ホ−ルがＩＶＨ構造で径が５０〜５００μｍであることを特徴とする請求項１に記載の多層配線基板。
- 前記コア基板が複数の導電性バンプを用いたＢ２ｉｔ法で製造された基板であることを特徴とする請求項１に記載の多層配線基板。
- 前記コア基板の片面もしくは両面上に設ける絶縁層が、該基板表面の平坦化層であることを特徴とする請求項１ないし３のいずれかに記載の多層配線基板。
- 前記ビルドアップ配線層のビア構造がスタック型であることを特徴とする請求項１ないし４のいずれかに記載の多層配線基板。
- 前記多層配線基板を構成するコア基板の導通部とビルドアップ配線層の各層のビアが垂直方向に重なった構造を有することを特徴とする請求項５に記載の多層配線基板。
- 前記ビルドアップ配線層の配線ピッチが１５μｍ以上であることを特徴とする請求項１ないし６のいずれかに記載の多層配線基板。
- 前記ビルドアップ配線層のグランド層がメッシュグランドであることを特徴とする請求項１ないし７のいずれかに記載の多層配線基板。
- コア基板と、該コア基板の片面もしくは両面上に絶縁層を介して配線層と絶縁層とを積層してなるビルドアップ配線層を形成した多層配線基板の製造方法において、
基板のＸＹ方向の熱膨張係数が２〜２０ｐｐｍであり、シリコン、セラミックス、ガラス、ガラス・エポキシ複合材料のいずれかから選ばれたコア材に、ＩＶＨ構造によるスル−ホ−ルもしくはＢ２ ｉｔ法による導電性バンプにより表裏の導通がなされた複数の導通部を備え、片面もしくは両面上に表層パタ−ンを設けたコア基板を形成する工程と、
該コア基板の表層パタ−ンを覆って２５０℃以下の温度で熱硬化可能な感光性樹脂を塗布し、露光、現像し、２５０℃以下の温度で熱硬化させ、所定形状の絶縁層を形成する工程と、
該所定形状の絶縁層上および露出しているコア基板の表層パタ−ン上にめっき下地用の導電性薄膜層を形成し、フォトリソグラフィ法によりレジストパタ−ンを形成後、レジスト開口部の前記導電性薄膜層上にめっき金属層を形成し、レジスト薄膜後に不要部の導電性薄膜層を除去し、ビアおよび配線層を形成する工程と、を有することを特徴とする多層配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002315022A JP2004152915A (ja) | 2002-10-29 | 2002-10-29 | 多層配線基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002315022A JP2004152915A (ja) | 2002-10-29 | 2002-10-29 | 多層配線基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004152915A true JP2004152915A (ja) | 2004-05-27 |
Family
ID=32459177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002315022A Pending JP2004152915A (ja) | 2002-10-29 | 2002-10-29 | 多層配線基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004152915A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007035825A (ja) * | 2005-07-26 | 2007-02-08 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US7601419B2 (en) | 2005-12-19 | 2009-10-13 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of manufacturing the same |
| US7794820B2 (en) | 2006-06-20 | 2010-09-14 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and fabricating method of the same |
| JP2014154873A (ja) * | 2013-02-08 | 2014-08-25 | Ichia Technologies Inc | 多層型フレキシブル印刷回路板及びその製造方法 |
| JP2017092443A (ja) * | 2015-11-06 | 2017-05-25 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 電子部品パッケージ用基板、電子部品パッケージ及び電子部品パッケージ用基板の製造方法 |
| JP2017228781A (ja) * | 2013-04-17 | 2017-12-28 | 新光電気工業株式会社 | 半導体装置 |
-
2002
- 2002-10-29 JP JP2002315022A patent/JP2004152915A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007035825A (ja) * | 2005-07-26 | 2007-02-08 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US7601419B2 (en) | 2005-12-19 | 2009-10-13 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of manufacturing the same |
| US7794820B2 (en) | 2006-06-20 | 2010-09-14 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and fabricating method of the same |
| US8065798B2 (en) | 2006-06-20 | 2011-11-29 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing printed circuit board |
| JP2014154873A (ja) * | 2013-02-08 | 2014-08-25 | Ichia Technologies Inc | 多層型フレキシブル印刷回路板及びその製造方法 |
| JP2017228781A (ja) * | 2013-04-17 | 2017-12-28 | 新光電気工業株式会社 | 半導体装置 |
| JP2017092443A (ja) * | 2015-11-06 | 2017-05-25 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 電子部品パッケージ用基板、電子部品パッケージ及び電子部品パッケージ用基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8586875B2 (en) | Wiring board and method for manufacturing the same | |
| US20110209911A1 (en) | Wiring board and method for manufacturing the same | |
| JP4634735B2 (ja) | 多層配線基板の製造方法 | |
| JP4287133B2 (ja) | スルーホール配線基板の製造方法 | |
| JP2005236067A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
| JP2006041029A (ja) | 配線基板及びその製造方法ならびに電子装置 | |
| JP2004152915A (ja) | 多層配線基板およびその製造方法 | |
| JP4319831B2 (ja) | 多層配線基板の製造方法 | |
| JP4219541B2 (ja) | 配線基板及び配線基板の製造方法 | |
| TW200522835A (en) | Process for manufacturing a wiring substrate | |
| JP4187049B2 (ja) | 多層配線基板とそれを用いた半導体装置 | |
| JPH11317578A (ja) | 配線基板の製造方法 | |
| CN211457534U (zh) | 微细层间线路结构 | |
| JP2005236220A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
| JP2001308484A (ja) | 回路基板及びその製造方法 | |
| JP2002222897A (ja) | 半導体用パッケージ | |
| JP2008124124A (ja) | コア基板の製造方法及び配線基板の製造方法 | |
| JP4268563B2 (ja) | 多層配線基板およびその製造方法 | |
| TWI690249B (zh) | 微細層間線路結構及其製法 | |
| JP2004111578A (ja) | ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板 | |
| JP2005167094A (ja) | 回路基板及びその製造方法 | |
| JP4241202B2 (ja) | めっきポスト型配線基板の製造方法 | |
| JP3496273B2 (ja) | 多層配線基板とそれを用いた半導体装置および多層配線基板の製造方法 | |
| JP2005167048A (ja) | 多層配線基板 | |
| TWM589955U (zh) | 微細層間線路結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20051019 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20080131 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080418 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080925 |