JP4634735B2 - 多層配線基板の製造方法 - Google Patents

Description

本発明は、多層配線基板とその製造方法に係り、特に半導体チップを搭載するための高密度配線がなされた多層配線基板と、このような多層配線基板を製造するための製造方法に関する。

近年、電子機器の高性能化、小型化、軽量化が進む中で、半導体パッケージの小型化、多ピン化、外部端子のファインピッチ化が求められており、高密度配線基板の要求はますます強くなっている。このため、ＬＳＩを直接プリント配線板に実装したり、あるいはＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）をプリント配線板に実装するようになってきた。そして、プリント配線板も高密度化に対応するために、コアとなる基板上に、配線およびビア（Ｖｉａ）を１層づつ電気絶縁層を介して多層に積み上げていくビルドアップ配線技術で作製した多層配線基板が使用されるようになってきた。

コア基板には、一般に、基板上下の導体間を電気的に接続するためのスルーホールが設けられており、サブトラクティブ法やアディティブ法で作製した低密度配線を片面あるいは両面に設けたものがコア基板として多層配線基板に用いられている。しかし、従来のスルーホールはドリル加工で孔部が形成されており、微細化の点で孔径に制限があり、配線設計の自由度が限定されるという問題があった。また、スルーホール内部のめっきによる導通は、導体線幅の微細化に伴い、信頼性に問題を生じていた。
このため、コア基板の製造方法として種々の配線方法が提案、実施されるようになり（特許文献１、特許文献２）、これらのコア基板上に配線層を形成した多層配線基板が用いられている。
特開平５−１４４９７８号公報 特開平１１−３４５９３３号公報

しかしながら、コア基板の配線の微細化、狭ピッチ化と共に、コア基板上にビルドアップ法により設ける多層配線層に微細化が要求されるようになり、狭ピッチ化、高密度配線の要求はますます強くなり、従来のコア基板上に従来のプロセスで配線を形成した多層配線基板では、要求される電気特性と高密度配線のための微細化の要求に対応できなくなっているという問題がある。
また、狭ピッチ化と多ピン化による高密度実装に伴い、配線基板と半導体チップ等との電気的接続は、従来のワイヤーボンディング技術に代わり、半導体チップをフェースダウン実装するフリップチップ技術等が用いられるようになっている。このフリップチップ技術を用いた多層配線基板においては、基板間を接続するスルーホールに空隙部が残っていると、実装時の加熱、冷却による熱衝撃によりクラックの発生や断線を引き起こし易く、信頼性の低下を生じるという問題がある。

また、高密度実装のためのスルーホールの孔径を微細化することに伴い、スルーホールの開口部に位置するランドの径も小さくなり、半田バンプを形成する半導体チップ実装時に、実装用パッドが小さいために、小径パッドへの半田の供給が難しくなるという問題もある。
本発明は、上記のような実情に鑑みてなされたものであり、高密度配線が可能なようにコア基板の表裏導通がなされ信頼性に優れた多層配線基板と、その製造方法を提供することを目的とする。

このような目的を達成するために、本発明は、コア基板と、該コア基板上に電気絶縁層を介して形成された配線とを備えた多層配線基板の製造方法において、該コア材に所定の大きさで微細孔を穿設してスルーホールを形成する工程と、前記コア材の一方の面に下地導電薄膜を形成し、コア材上の該下地導電薄膜上に所望のレジストパターンを形成し、該面側から電解めっきを行なうことにより、前記スルーホール内の所定の深さまで達し、かつ、前記レジストパターンから突出する電解めっき部位を形成する工程と、前記コア材の他方の面から前記スルーホール内に導電材料を充填して、スルーホール内にて前記電解めっき部位と接続する充填導電材料部位を形成し、その後、該コア材面と前記スルーホール内に下地導電薄膜を形成し、次いで、該コア材面に所望のレジストパターンを形成し、該面側から電解めっきを行なうことにより、前記スルーホール内を満たし、かつ、前記レジストパターンから突出する電解めっき部位を形成する工程と、両面に突出する電解めっき部位を研磨し、その後、前記レジストパターンを除去してコア基板を形成する工程と、該コア基板の少なくとも一方の面に電気絶縁層を介して配線を形成する工程と、を有するような構成とした。

また、本発明は、コア基板と、該コア基板上に電気絶縁層を介して形成された配線とを備えた多層配線基板の製造方法において、該コア材に所定の大きさで微細孔を穿設してスルーホールを形成する工程と、前記コア材の一方の面に下地導電薄膜を形成し、コア材上の該下地導電薄膜上に所望のレジストパターンを形成し、該面側から電解めっきを行なうことにより、前記スルーホール内の所定の深さまで達し、かつ、前記レジストパターンから突出する電解めっき部位を形成する工程と、前記コア材の他方の面と前記スルーホール内に下地導電薄膜を形成し、コア材上の該下地導電薄膜上に所望のレジストパターンを形成し、該面側から電解めっきを行なうことにより、スルーホール内部を含む前記下地導電薄膜上に電解めっきにより電解めっき部位を形成し、その後、前記スルーホール内に導電材料を充填して、前記レジストパターンから突出する充填導電材料部位を形成する工程と、両面に突出する電解めっき部位と充填導電材料部位とを研磨し、その後、前記レジストパターンを除去してコア基板を形成する工程と、該コア基板の少なくとも一方の面に電気絶縁層を介して配線を形成する工程と、を有するような構成とした。

また、本発明は、コア基板と、該コア基板上に電気絶縁層を介して形成された配線とを備えた多層配線基板の製造方法において、該コア材に所定の大きさで微細孔を穿設してスルーホールを形成する工程と、前記コア材の一方の面に下地導電薄膜を形成し、コア材上の該下地導電薄膜上に所望のレジストパターンを形成し、該面側から電解めっきを行なうことにより、前記スルーホール内の所定の深さまで達し、かつ、前記レジストパターンから突出する電解めっき部位を形成する工程と、前記コア材の他方の面と前記スルーホール内に下地導電薄膜を形成し、前記スルーホール内に導電材料を充填して、スルーホール内にて前記電解めっき部位と接続する充填導電材料部位を形成し、その後、該コア材面の下地導電薄膜上に所望のレジストパターンを形成し、該面側から電解めっきを行なうことにより、前記スルーホール内を満たし、かつ、前記レジストパターンから突出する電解めっき部位を形成する工程と、両面に突出する電解めっき部位を研磨し、その後、前記レジストパターンを除去してコア基板を形成する工程と、該コア基板の少なくとも一方の面に電気絶縁層を介して配線を形成する工程と、を有するような構成とした。

本発明の他の態様として、前記スルーホールの形成方法は、ＩＣＰ−ＲＩＥ法またはサンドブラスト法であるような構成とした。
本発明の他の態様として、前記スルーホールを形成した後、スルーホール内部を含むコア材表面に絶縁層を形成するような構成とした。

また、本発明は、コア基板と、該コア基板上に電気絶縁層を介して形成された配線とを備えた多層配線基板の製造方法において、コア基板用のコア材の一方の面に所定の深さで微細孔を穿設する工程と、前記コア材の微細孔形成面側に微細孔内部を含めて下地導電薄膜を形成し、コア材上の該下地導電薄膜上に所望のレジストパターンを形成し、該面側から電解めっきを行なうことにより、微細孔内部を含む前記下地導電薄膜上に電解めっきにより電解めっき部位を形成する工程と、前記微細孔内に導電材料を充填して、前記レジストパターンから突出する充填導電材料部位を形成する工程と、レジストパターンから突出する前記充填導電材料部位を研磨し、その後、前記レジストパターンを除去する工程と、前記コア材の他方の面を研磨して前記微細孔内の電解めっき部位を露出させることによりスルーホールを形成する工程と、該コア基板の少なくとも一方の面に電気絶縁層を介して配線を形成する工程と、を有するような構成とした。

本発明の他の態様として、前記微細孔の形成方法は、ＩＣＰ−ＲＩＥ法またはサンドブラスト法であるような構成とした。
本発明の他の態様として、前記微細孔を形成した後、微細孔内部を含むコア材表面に絶縁層を形成するような構成とした。
本発明の他の態様として、前記電解めっき部位の形成方法は、電解銅めっき法、電解銀めっき法、電解金めっき法のいずれかであるような構成とした。
本発明の他の態様として、前記充填導電材料部位の形成方法は、導電性ペーストを印刷法によりスルーホール内に充填し乾燥硬化するような構成、または、半田を溶融して流し込むような構成とした。
本発明の他の態様として、前記コア材は、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であるシリコン、セラミック、ガラス、ガラス−エポキシ複合材料のいずれかであるような構成とした。

本発明によれば、コア基板は複数のスルーホール内に位置する導電材料により表裏の導通がとられ、コア基板上に配設された配線のためのスペースが十分に確保でき、配線設計の自由度が高いものとなる。また、スルーホール内に位置する導電材料は電解めっき部位と充填導電材料部位とからなる緻密で空隙部のないものであり、これにより熱衝撃による導電材料へのクラックの発生や断線が防止され、信頼性の高い多層配線基板となり、また、スルーホールの開口部にランド部が存在することにより、半田バンプを形成する半導体チップ実装が容易となる。
また、本発明では、コア材に形成したスルーホール内、あるいは微細孔内に段階的に導電材料を充填する、すなわち、電解めっき部位と充填導電材料部位に分けて導電材料を充填するので、空隙を生じることなくスルーホール内を導電材料で満たすことができ、上述のような高信頼性の多層配線基板を得ることができる。

以下、本発明の実施の形態について図面を参照して説明する。
多層配線基板
［多層配線基板の第１の形態］
図１は、本発明の多層配線基板の一実施形態を示す部分縦断面図である。図１において、本発明の多層配線基板１は、コア基板２と、このコア基板２の一方の面２ａ上に形成された配線とを備えている。
多層配線基板１を構成するコア基板２は、複数のスルーホール４が形成されたコア材２′と、各スルーホール４内を含みコア材２′全面に形成された絶縁層３と、各スルーホール４内に位置する導電材料５を備え、この導電材料５によりスルーホール４を介した表面２ａと裏面２ｂの導通がなされている。

コア基板２に形成されたスルーホール４は、内径が１０〜３００μｍ、好ましくは２５〜１７５μｍの範囲内であってよく、図示のようにコア材２′の厚み方向で内径がほぼ一定のストレート形状であってもよく、また、一方の開口径が広いテーパー形状、コア材２′の厚み方向の略中央で内径が狭くなっているような形状等であってもよい。また、コア基板２は、その厚みが２０〜６００μｍ、好ましくは５０〜２５０μｍの範囲内とすることができる。コア基板２の厚みが２０μｍ未満であると、支持体として充分な強度を保持できず、６００μｍを超えると、半導体装置の薄型化に支障を来たすことになり好ましくない。

コア基板２のスルーホール４内に位置する導電材料５は、スルーホール４の両開口端側に位置する電解めっき部位１１，１２と、この電解めっき部位１１，１２に挟まれるようにスルーホール４内に位置する充填導電材料部位１３からなり、内部に空隙が存在しないものである。また、導電材料５の両端部は、スルーホール４の開口部から突出してランド部５ａ，５ｂをなし、このランド部５ａ，５ｂはスルーホール４の開口部よりも大きいものである。すなわち、ランド部５ａ，５ｂの径Ｄは、スルーホール４の開口部の内径ｄよりも２０〜２００μｍの範囲で大きく、ランド部５ａ，５ｂの突出高さＨは２〜２０μｍ程度とすることができる。ランド部５ａ，５ｂがスルーホール４の開口部よりも小さい場合、あるいは、突出高さＨが２μｍ未満であると、スルーホールの導体部分の領域を十分に確保できず、例えば、半田バンプを形成する半導体チップ実装が困難となる。また、突出高さＨが２０μｍを超えると、配線基板の薄型化に支障を来たし好ましくない。

多層配線基板１を構成する配線は、図示例では多層配線であり、ランド部５ａの上面と平坦面をなすようにコア基板２の表面２ａ上に形成された電気絶縁層６上に、１層目の電気絶縁層９ａを介しビア部７ａにて所定のスルーホール４の導電材料５（ランド部５ａ）に接続されるように形成された１層目の配線８ａと、この１層目の配線８ａ上に２層目の電気絶縁層９ｂを介しビア部７ｂにて所定の１層目配線８ａに接続されるように形成された２層目の配線８ｂとからなる。

［多層配線基板の第２の形態］
図２は、本発明の多層配線基板の他の実施形態を示す部分縦断面図である。図２において、本発明の多層配線基板２１は、コア基板２２と、このコア基板２２の一方の面２２ａ上に形成された配線とを備えている。
多層配線基板２１を構成するコア基板２２は、複数のスルーホール２４が形成されたコア材２２′と、各スルーホール２４内を含みコア材２２′全面に形成された絶縁層２３と、各スルーホール２４内に位置する導電材料２５を備え、この導電材料２５によりスルーホール２４を介した表面２２ａと裏面２２ｂの導通がなされている。

コア基板２２に形成されたスルーホール２４の形状、寸法は、上述の実施形態のスルーホール４と同様に設定することができる。また、コア基板２２の厚みも、上述の実施形態におけるコア基板２と同様に設定することができる。
コア基板２２のスルーホール２４内に位置する導電材料２５は、スルーホール２４の一方の開口端側に位置する電解めっき部位３１と、スルーホール２４の他方の開口端側の内壁とコア基板面に位置する電解めっき部位３２と、この電解めっき部位３２の内部に充填されるように位置する充填導電材料部位３３からなり、内部に空隙が存在しないものである。また、導電材料２５の両端部は、スルーホール２４の開口部から突出してランド部２５ａ，２５ｂをなし、このランド部２５ａ，２５ｂはスルーホール２４の開口部よりも大きいものである。ランド部２５ａ，２５ｂの形状、寸法は、上述の実施形態におけるランド部５ａ，５ｂと同様に設定することができる。

また、多層配線基板２１を構成する配線は、図示例では多層配線であり、ランド部２５ａの上面と平坦面をなすようにコア基板２２の表面２２ａ上に形成された電気絶縁層２６上に、１層目の電気絶縁層２９ａを介しビア部２７ａにて所定のスルーホール２４の導電材料２５（ランド部２５ａ）に接続されるように形成された１層目の配線２８ａと、この１層目の配線２８ａ上に２層目の電気絶縁層２９ｂを介しビア部２７ｂにて所定の１層目配線２８ａに接続されるように形成された２層目の配線２８ｂとからなる。

［多層配線基板の第３の形態］
図３は、本発明の多層配線基板の他の実施形態を示す部分縦断面図である。図３において、本発明の多層配線基板４１は、コア基板４２と、このコア基板４２の一方の面４２ａ上に形成された配線とを備えている。
多層配線基板４１を構成するコア基板４２は、複数のスルーホール４４が形成されたコア材４２′と、各スルーホール４４内を含みコア材４２′全面に形成された絶縁層４３と、各スルーホール４４内に位置する導電材料４５を備え、この導電材料４５によりスルーホール４４を介した表面４２ａと裏面４２ｂの導通がなされている。

コア基板４２に形成されたスルーホール４４の形状、寸法は、上述の実施形態のスルーホール４と同様に設定することができる。また、コア基板４２の厚みも、上述の実施形態におけるコア基板２と同様に設定することができる。
コア基板４２のスルーホール４４内に位置する導電材料４５は、スルーホール４４の両方の開口端側に位置する電解めっき部位５１，５２と、この電解めっき部位５１，５２に挟まれるようにスルーホール４４内に位置する充填導電材料部位５３からなり、内部に空隙が存在しないものである。また、導電材料４５の両端部は、スルーホール４４の開口部から突出してランド部４５ａ，４５ｂをなし、このランド部４５ａ，４５ｂはスルーホール４４の開口部よりも大きいものである。ランド部４５ａ，４５ｂの形状、寸法は、上述の実施形態におけるランド部５ａ，５ｂと同様に設定することができる。

また、多層配線基板４１を構成する配線は、図示例では多層配線であり、ランド部４５ａの上面と平坦面をなすようにコア基板４２の表面４２ａ上に形成された電気絶縁層４６上に、１層目の電気絶縁層４９ａを介しビア部４７ａにて所定のスルーホール４４の導電材料４５（ランド部４５ａ）に接続されるように形成された１層目の配線４８ａと、この１層目の配線４８ａ上に２層目の電気絶縁層４９ｂを介しビア部４７ｂにて所定の１層目配線４８ａに接続されるように形成された２層目の配線４８ｂとからなる。

［多層配線基板の第４の形態］
図４は、本発明の多層配線基板の他の実施形態を示す部分縦断面図である。図４において、本発明の多層配線基板６１は、コア基板６２と、このコア基板６２の一方の面６２ａ上に形成された配線とを備えている。
多層配線基板６１を構成するコア基板６２は、複数のスルーホール６４が形成されたコア材６２′と、各スルーホール６４内を含みコア材６２′の一方の面（面６２ａ側）に形成された絶縁層６３と、各スルーホール６４内に位置する導電材料６５を備え、この導電材料６５によりスルーホール６４を介した表面６２ａと裏面６２ｂの導通がなされている。

コア基板６２に形成されたスルーホール６４の形状、寸法は、上述の実施形態のスルーホール４と同様に設定することができる。また、コア基板６２の厚みも、上述の実施形態におけるコア基板２と同様に設定することができる。
コア基板６２のスルーホール６４内に位置する導電材料６５は、電解めっき部位７１と、この電解めっき部位７１の内部に充填されるように位置する充填導電材料部位７３からなり、内部に空隙が存在しないものである。電解めっき部位７１は、コア基板６２の面６２ａ側の表面と、スルーホール６４の内壁面とに位置し、かつ、コア基板６２の面６２ｂと同一面をなすようにスルーホール６４の開口部に位置している。また、導電材料６５の一方の端部は、スルーホール６４の開口部から突出してランド部６５ａをなし、このランド部６５ａはスルーホール６４の開口部よりも大きいものである。ランド部６５ａの形状、寸法は、上述の実施形態におけるランド部５ａ，５ｂと同様に設定することができる。

多層配線基板６１を構成する配線は、図示例では多層配線であり、ランド部６５ａの上面と平坦面をなすようにコア基板６２の表面６２ａ上に形成された電気絶縁層６６上に、１層目の電気絶縁層６９ａを介しビア部６７ａにて所定のスルーホール６４の導電材料６５（ランド部６５ａ）に接続されるように形成された１層目の配線６８ａと、この１層目の配線６８ａ上に２層目の電気絶縁層６９ｂを介しビア部６７ｂにて所定の１層目配線６８ａに接続されるように形成された２層目の配線６８ｂとからなる。

上述のような本発明の多層配線基板１，２１，４１，６１では、スルーホールの内径が小さい場合であっても、電解めっき部位と充填導電材料部位からなる導電材料により表裏の導通が確実になされているので、コア基板上に配設された配線のためのスペースが十分に確保でき、配線設計の自由度が高いものとなるとともに、所望の高密度配線をより少ない層数で形成することができ、薄型化を可能とするものである。また、スルーホール４内に位置する導電材料には空隙部がなく、これにより熱衝撃による導電材料へのクラックの発生や断線が防止され、多層配線基板は信頼性の高いものとなる。また、スルーホールの開口部にランド部が存在することにより、半田バンプを形成する半導体チップ実装が容易となる。

上述の本発明の多層配線基板の各実施形態において、コア基板２，２２，４２，６２は、ＸＹ方向（コア基板の表面に平行な平面）の熱膨張係数が２〜２０ｐｐｍ、好ましくは３〜１７ｐｐｍの範囲内であることが望ましい。このようなコア基板は、例えば、シリコン、セラミック、ガラス、ガラス−エポキシ複合材料等のコア材２′，２２′，４２′，６２′を用いて作製することができる。尚、本発明では、熱膨張係数はＴＭＡ（サーマルメカニカルアナリシス）により測定するものである。
また、上述の絶縁層３，２３，４３，６３は、二酸化珪素、窒化珪素等の電気絶縁膜であってよく、コア材２′，２２′，４２′，６２′の材質が電気絶縁性のものである場合には、絶縁層３，２３，４３，６３がなくてもよい。

また、コア基板の各スルーホール４，２４，４４，６４に充填された導電材料５，２５，４５，６５の電解めっき部位１１，１２，３１，３２，５１，５２，７１は、銅、銀、金、タングステン、タンタル等のいずれかからなるものとすることができる。一方、導電材料５，２５，４５，６５の充填導電材料部位１３，３３，５３，７３は、例えば、銅粒子、銀粒子等の導電性粒子を含有した公知の導電性ペーストを用いることができ、また、スズ−亜鉛系、スズ−銀系、スズ−ビスマス系、スズ−鉛系等の半田を用いることもできる。このように、本発明では、スルーホール内に位置する導電材料が、異なる材料で形成された電解めっき部位と充填導電材料部位からなることにより、各材料によるスルーホール充填の欠陥（空隙発生）がないものとなっている。

また、コア基板上に形成される多層配線の１層目の配線８ａ，２８ａ，４８ａ，６８ａ、２層目の配線８ｂ，２８ｂ，４８ｂ，６８ｂの材質、および、ビア部７ａ，７ｂ，２７ａ，２７ｂ，４７ａ，４７ｂ，６７ａ，６７ｂの材質は、銅、銀、金、クロム等の導電材料とすることができる。また、コア基板上に形成される電気絶縁層６，２６，４６，６６の材質、１層目の電気絶縁層９ａ，２９ａ，４９ａ，６９ａ、２層目の電気絶縁層９ｂ，２９ｂ，４９ｂ，６９ｂの材質は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の有機絶縁性材料、これらの有機材料とガラス繊維等を組み合わせたもの等の絶縁材料とすることができる。

上述の実施形態では、コア基板の一方の面に配線が形成されているが、配線が形成されるのはコア基板のいずれの面であってもよく、また、コア基板の両面に配線が形成されたものであってもよい。さらに、コア基板に形成する配線の積層数には制限はない。
また、本発明の多層配線基板は、最表面層の配線を、半導体チップ搭載用の端子パッドを有するものとすることができる。さらに、このような端子パッドの表面に半田層を備えるものであってもよい。

多層配線基板の製造方法
次に、本発明の多層配線基板の製造方法を図面を参照しながら説明する。
［製造方法の第１の形態］
図５〜図７は、本発明の多層配線基板の製造方法の一実施形態を、上述の多層配線基板１を例として説明するための工程図である。

本発明の多層配線基板の製造方法では、コア基板用のコア材２′を研磨して所定の厚みとし、このコア材２′の一方の面２′ａに所定のマスクパターン１５を形成し（図５（Ａ））、このマスクパターン１５をマスクとしてＩＣＰ−ＲＩＥ(Inductively Coupled Plasma - Reactive Ion Etching：誘導結合プラズマ−反応性イオンエッチング)法によるドライエッチング加工によりコア材２′に所定の大きさでスルーホール４を穿設する（図５（Ｂ））。コア材２′は、ＸＹ方向（コア材２′の表面２′ａに平行な平面）の熱膨張係数が２〜２０ｐｐｍ、好ましくは３〜１７ｐｐｍの範囲内である材料、例えば、シリコン、セラミック、ガラス、ガラス−エポキシ複合材料等を使用することができる。形成するスルーホール４の開口径は、２０〜２００μｍ、好ましくは２５〜１７５μｍの範囲内で適宜設定することができ、マスクパターン１５の開口径により調整することができる。

尚、コア材２′の両面にマスクパターンを形成し、両面からサンドブラスト法によりスルーホール４を形成してもよく、また、コア材２′の片面にマスクパターンを形成し、この面からサンドブラスト法によりスルーホール４を形成してもよい。さらに、コア材２′に上述のいずれかの方法により所定の深さで微細孔を形成し、その後、コア材２′の反対面を研磨して微細孔を露出させることによりスルーホール４を形成してもよい。

次に、マスクパターン１５を除去し、絶縁層３をコア材２′の表面およびスルーホール４の内壁面に形成する（図５（Ｃ））。この絶縁層３は、プラズマＣＶＤ法等の真空成膜法を用いて二酸化珪素膜、窒化珪素膜等として形成することができる。また、塗布方法により珪素酸化物の前駆体溶液、あるいはベンソシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁性樹脂をコア材面に塗布し熱硬化させて形成することができる。さらに、コア材２′の材質がシリコンである場合、熱酸化によりコア材２′の表面に二酸化珪素膜を形成して絶縁層３とすることができる。尚、コア材２′の材質が電気絶縁性を具備する場合には、絶縁層３を形成しなくてもよい。

次に、コア材２′の一方の面２′ｂ側から下地導電薄膜１７を形成し（図５（Ｄ））、次いで、この下地導電薄膜１７上に所望のレジストパターン１８を形成する（図６（Ａ））。下地導電薄膜１７は、無電解めっきによりクロム、チタン、窒化チタン等の薄膜、あるいは、これらを含有する薄膜（例えば、銅とクロムからなる薄膜）として形成することができる。また、プラズマを利用したＭＯＣＶＤ（Metal Organic - Chemical Vapor Deposition）を用いて窒化チタンと銅の薄膜を連続形成して下地導電薄膜１７としてもよい。さらに、スパッタリング法や蒸着法等の真空成膜法により下地導電薄膜１７を形成してもよい。このような下地導電薄膜１７は、スルーホール４内の絶縁層３上にも形成されるものであってよい。レジストパターン１８は、例えば、感光性レジストとしてドライフィルムを下地導電薄膜１７上にラミネートし、所望のフォトマスクを介して露光、現像することにより形成することができる。

次に、上記の下地導電薄膜１７を給電層として電解めっきにより銅、銀、金等の導電材料を析出させる。これにより、スルーホール４内部を所定の深さまで充填し、かつ、コア材２′の面２′ｂ側でレジストパターン１８から突出するような電解めっき部位１１を形成する（図６（Ｂ））。

次いで、コア材２′の他方の面２′ａ側からスルーホール４内に導電材料を充填して、充填導電材料部位１３を形成する（図６（Ｃ））。この充填導電材料部位１３は、銀ペースト、銅ペースト等の導電性ペーストを用いてスクリーン印刷法等により充填し、次いで熱処理することにより導電性を付与して形成することができる。また、コア材２′のスルーホール４の開口部に半田ボールを載置し、この半田ボールを溶融してスルーホール４内に流し込むことにより充填導電材料部位１３を形成してもよい。ここでは、充填する導電材料の量を、スルーホール４を完全に埋めることができるような量よりも少なく設定することにより、形成された充填導電材料部位１３を、スルーホール４内部において電解めっき部位１１と空隙を生じることなく接触させることができる。

次に、コア材２′の面２′ａ側から下地導電薄膜１９を形成し、次いで、この下地導電薄膜１９上に所望のレジストパターン２０を形成する。その後、上記の下地導電薄膜１９を給電層として電解めっきにより銅、銀、金等の導電材料を析出させる。これにより、スルーホール４内部を充填し、かつ、コア材２′の面２′ａ側でレジストパターン２０から突出するような電解めっき部位１２を形成する（図６（Ｄ））。以上により、充填導電材料部位１３と、これを挟むように位置する電解めっき部位１１，１２からなる導電材料５により、スルーホール４内部が空隙を生じることなく充填される。尚、下地導電薄膜１９、レジストパターン２０の形成は、上述の下地導電薄膜１７とレジストパターン１８の形成と同様とすることができる。

次に、表裏のレジストパターン１８，２０の表面から突出している導電材料５（電解めっき部位１１，１２）を研磨して除去し、導電材料５の表面とレジストパターン１８，２０の表面が同一面となるようにする（図７（Ａ））。次いで、レジストパターン１８，２０、および、露出している下地導電薄膜１７，１９を除去することにより、導電材料５の両端が突出してランド部５ａ，５ｂとなっているコア基板２が得られる（図７（Ｂ））。
次に、コア基板２の一方の面２ａに、平坦化層を兼ねて電気絶縁層６を形成する（図７（Ｃ））。この電気絶縁層６は、例えば、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の感光性樹脂をフォトリソグラフィー法でパターニングして形成することができる。尚、コア基板２の両面に、平坦化層を兼ねて電気絶縁層６を形成してもよい。

次に、コア基板２の一方の面２ａ側に電気絶縁層を介して配線を形成することにより、多層配線基板１が得られる（図７（Ｄ））。この配線形成は、例えば、コア基板２の表面２ａ側のランド部５ａを覆うように電気絶縁層９ａを形成し、炭酸ガスレーザー、ＵＶ−ＹＡＧレーザー等を用いてランド部５ａの所望箇所が露出するように小径の穴部を電気絶縁層９ａの所定位置に形成する。そして、洗浄後、穴部内および電気絶縁層９ａ上に無電解めっきにより導電層を形成し、この導電層上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことによりレジストパターンを形成する。その後、このレジストパターンをマスクとして、上記の穴部を含む露出部に電解めっきにより導電材料を析出させてビア部７ａと１層目の配線８ａを形成し、レジストパターンと導電層を除去する。また、スパッタリング法等の真空成膜法により、上記の穴部内および電気絶縁層９ａ上に導電層を形成し、この導電層上にマスクパターンを形成し、導電層をエッチングしてビア部７ａと１層目の配線８ａを形成し、その後、マスクパターンを除去してもよい。このような操作を繰り返して複数のビルドアップ層を形成する。図示例では、上記の１層目の配線８ａ上に２層目の電気絶縁層９ｂを介しビア部７ｂにて所定の１層目配線８ａに接続されるように２層目の配線８ｂを形成して、２層構成の配線としている。
尚、コア基板２のランド部５ｂが存在する面に配線を形成する場合も、上記と同様である。

［製造方法の第２の形態］
図８および図９は、本発明の多層配線基板の製造方法の他の実施形態を、上述の多層配線基板２１を例として説明するための工程図である。
本発明の多層配線基板の製造方法では、まず、上述の製造方法の第１の形態（図５（Ａ）〜図６（Ｂ））と同様にして、コア基板用のコア材２２′にスルーホール２４を形成し、絶縁層２３をコア材２２′の表面およびスルーホール２４の内壁面に形成する。次いで、コア材２２′の一方の面２２′ｂ側から下地導電薄膜３７を形成し、この下地導電薄膜３７上に所望のレジストパターン３８を形成し、その後、上記の下地導電薄膜３７を給電層として電解めっきにより銅、銀、金等の導電材料を析出させる。これにより、スルーホール２４内部を所定の深さで充填し、かつ、コア材２２′の面２２′ｂ側にレジストパターン３８から突出するような電解めっき部位３１を形成する（図８（Ａ））。

次に、コア材２２′の面２２′ａ側とスルーホール２４の内壁面に下地導電薄膜３９を形成し、次いで、この下地導電薄膜３９上に所望のレジストパターン４０を形成する（図８（Ｂ））。その後、上記の下地導電薄膜３９を給電層として電解めっきにより銅、銀、金等の導電材料を析出させて、電解めっき部位３２を形成する（図８（Ｃ））。形成された電解めっき部位３２は、スルーホール２４の内部で電解めっき部位３１と空隙を生じることなく接続するものであり、スルーホール２４の内壁面とコア材２２′の面２２′ａ側に形成される。尚、下地導電薄膜３９、レジストパターン４０の形成は、上述の実施形態における下地導電薄膜１７とレジストパターン１８の形成と同様とすることができる。

次いで、コア材２２′の面２２′ａ側からスルーホール２４内（電解めっき部位３２内）に導電材料を充填して、充填導電材料部位３３を形成する（図９（Ａ））。この充填導電材料部位３３は、銀ペースト、銅ペースト等の導電性ペーストを用いてスクリーン印刷法等により電解めっき部位３２の凹部に充填し、次いで熱処理することにより導電性を付与して形成することができる。また、電解めっき部位３２の凹部の開口部に半田ボールを載置し、この半田ボールを溶融して流し込むことにより充填導電材料部位３３を形成してもよい。ここでは、充填する導電材料の量を、スルーホール２４（電解めっき部位３２の凹部）を完全に埋め、かつ、レジストパターン４０よりも盛り上がるように設定する。これにより、電解めっき部位３１，３２、および充填導電材料部位３３からなる導電材料２５により、スルーホール２４内部が空隙を生じることなく充填される。

次に、表裏のレジストパターン３８，４０の表面から突出している導電材料２５を研磨して除去し、導電材料２５の表面とレジストパターン３８，４０の表面が同一面となるようにする（図９（Ｂ））。次いで、レジストパターン３８，４０、および、露出している下地導電薄膜３７，３９を除去することにより、導電材料２５により表裏の導通がなされ、両端が突出してランド部２５ａ，２５ｂとなっているコア基板２２が得られる（図９（Ｃ））。
次に、上述の実施形態と同様にして、コア基板２２の一方の面２２ａに、平坦化層を兼ねて電気絶縁層２６を形成し、この上に電気絶縁層を介して配線を形成することにより、多層配線基板２１が得られる。尚、コア基板２２の両面に、平坦化層を兼ねて電気絶縁層２６を形成してもよい。
尚、コア基板２２のランド部２５ｂが存在する面に配線を形成する場合も、上記と同様である。

［製造方法の第３の形態］
図１０および図１１は、本発明の多層配線基板の製造方法の他の実施形態を、上述の多層配線基板４１を例として説明するための工程図である。
本発明の多層配線基板の製造方法では、まず、上述の製造方法の第１の形態（図５（Ａ）〜図６（Ｂ））と同様にして、コア基板用のコア材４２′にスルーホール４４を形成し、絶縁層４３をコア材４２′の表面およびスルーホール４４の内壁面に形成する。次いで、コア材４２′の一方の面４２′ｂ側から下地導電薄膜５７を形成し、この下地導電薄膜５７上に所望のレジストパターン５８を形成し、その後、上記の下地導電薄膜５７を給電層として電解めっきにより銅、銀、金等の導電材料を析出させる。これにより、スルーホール４４内部を所定の深さまで充填し、かつ、コア材４２′の面４２′ｂ側にレジストパターン５８から突出するような電解めっき部位５１を形成する（図１０（Ａ））。

次に、コア材４２′の面４２′ａ側とスルーホール４４の内壁面に下地導電薄膜５９を形成する（図１０（Ｂ））。この下地導電薄膜５９の形成は、上述の実施形態における下地導電薄膜１７の形成と同様とすることができる。
次いで、コア材４２′の面４２′ａ側からスルーホール４４内の下地導電薄膜５９上に導電材料を充填して、充填導電材料部位５３を形成する（図１０（Ｃ））。この充填導電材料部位５３は、銀ペースト、銅ペースト等の導電性ペーストを用いてスクリーン印刷法等によりスルーホール４４に充填し、次いで熱処理することにより導電性を付与して形成することができる。また、スルーホール４４の開口部に半田ボールを載置し、この半田ボールを溶融して流し込むことにより充填導電材料部位５３を形成してもよい。ここでは、充填する導電材料の量を、スルーホール４４を完全に埋めることができるような量よりも少なく設定することにより、形成された充填導電材料部位５３を、スルーホール４４内部において電解めっき部位５１と空隙を生じることなく接触させることができる。

次に、下地導電薄膜５９上に所望のレジストパターン６０を形成する（図１１（Ａ））。その後、上記の下地導電薄膜５９を給電層として電解めっきにより銅、銀、金等の導電材料を析出させて、電解めっき部位５２を形成する（図１１（Ｂ））。形成された電解めっき部位５２は、スルーホール４４内部を充填し、コア材４２′の面４２′ａ側にレジストパターン６０から突出するものである。これにより、充填導電材料部位３３と、これを挟むように位置する電解めっき部位５１，５２からなる導電材料４５により、スルーホール４４内部が空隙を生じることなく充填される。尚、レジストパターン６０の形成は、上述の実施形態のレジストパターン１８の形成と同様とすることができる。

次に、表裏のレジストパターン５８，６０の表面から突出している導電材料４５を研磨して除去し、導電材料４５の表面とレジストパターン５８，６０の表面が同一面となるようにする。次いで、レジストパターン５８，６０、および、露出している下地導電薄膜５７，５９を除去することにより、導電材料４５により表裏の導通がなされ、両端が突出してランド部４５ａ，４５ｂとなっているコア基板４２が得られる（図１１（Ｃ））。
次に、上述の実施形態と同様にして、コア基板４２の一方の面４２ａに、平坦化層を兼ねて電気絶縁層４６を形成し、この上に電気絶縁層を介して配線を形成することにより、多層配線基板４１が得られる。尚、コア基板４２の両面に、平坦化層を兼ねて電気絶縁層４６を形成してもよい。
尚、コア基板４２のランド部４５ｂが存在する面に配線を形成する場合も、上記と同様である。

［製造方法の第４の形態］
図１２〜図１４は、本発明の多層配線基板の製造方法の他の実施形態を、上述の多層配線基板６１を例として説明するための工程図である。
本発明の多層配線基板の製造方法では、コア基板用のコア材６２′の一方の面６２′ａに所定のマスクパターン７５を形成し、このマスクパターン７５をマスクとしてＩＣＰ−ＲＩＥ法によるドライエッチング加工によりコア材６２′に所定の大きさで微細孔６４′を穿設する（図１２（Ａ））。微細孔６４′の深さは、作製するコア基板の厚みを考慮して設定することができる。尚、コア材６２′の片面にマスクパターンを形成し、この面からサンドブラスト法により微細孔６４′を形成してもよい。

次に、コア材６２′からマスクパターン７５を除去し、絶縁層６３をコア材６２′の表面および微細孔６４の内壁面に形成し、次いで、コア材６２′の面６２′ａ側と微細孔６４′の内壁面に下地導電薄膜７７を形成する（図１２（Ｂ））。絶縁層６３の形成は、上述の実施形態における絶縁層３と同様に行なうことができる。尚、コア材６２′の材質が電気絶縁性を具備する場合には、絶縁層６３を形成しなくてもよい。また、下地導電薄膜７７の形成は、上述の実施形態における下地導電薄膜１７の形成と同様とすることができる。
次いで、下地導電薄膜７７上に所望のレジストパターン７８を形成し（図１２（Ｃ））、その後、上記の下地導電薄膜７７を給電層として電解めっきにより銅、銀、金等の導電材料を析出させて、電解めっき部位７１を形成する（図１３（Ａ））。

次いで、微細孔６４′内（電解めっき部位７１内）に導電材料を充填して、充填導電材料部位７３を形成する（図１３（Ｂ））。この充填導電材料部位７３は、銀ペースト、銅ペースト等の導電性ペーストを用いてスクリーン印刷法等により電解めっき部位７１の凹部に充填し、次いで熱処理することにより導電性を付与して形成することができる。また、電解めっき部位７１の凹部の開口部に半田ボールを載置し、この半田ボールを溶融して流し込むことにより充填導電材料部位７３を形成してもよい。ここでは、充填する導電材料の量を、微細孔６４′（電解めっき部位７１の凹部）を完全に埋め、かつ、レジストパターン７８よりも盛り上がるように設定する。これにより、微細孔６４′は、電解めっき部位７１と充填導電材料部位７３からなる導電材料６５で内部が空隙を生じることなく充填される。

次に、レジストパターン７８の表面から突出している導電材料６５を研磨して除去し、導電材料６５の表面とレジストパターン７８の表面とを同一面とし、次いで、レジストパターン７８、および、露出している下地導電薄膜７７を除去する（図１３（Ｃ））。これにより、導電材料６５は、コア材から突出したランド部６５ａを備えたものとなる。
次に、上述の実施形態と同様にして、コア材６２′の一方の面６２′ａ側に、平坦化層を兼ねて電気絶縁層６６を形成し、この電気絶縁層６６上に、１層目の電気絶縁層６９ａを介しビア部６７ａにて所定のスルーホール６４の導電材料６５（ランド部６５ａ）に接続された１層目の配線６８ａを形成し、さらに、２層目の電気絶縁層６９ｂを介しビア部６７ｂにて所定の１層目配線６８ａに接続されるように２層目の配線６８ｂを形成する（図１４（Ａ））。

次いで、コア材６２′の他方の面６２′ｂを研磨して、微細孔６４′を露出させてスルーホール６４を形成するとともに、電解めっき部位７１を露出させる（図１４（Ｂ））。これにより、多層配線基板６１が得られる。尚、電気絶縁層を介して配線を形成する前に、上記のようにコア材６２′を研磨してスルーホール６４を形成してもよい。
本発明の多層配線基板の製造方法は、上述の実施形態に示されるものに限定されるものではなく、配線の層構成が３層以上の多層配線基板や、コア基板の両面に配線を備える多層配線基板を製造する場合にも適用することができる。

次に、具体的実施例を挙げて本発明を更に詳細に説明する。
［実施例１］
コア材として、厚み３００μｍのシリコンウエハを準備し、このコア材の一方の面にプラズマＣＶＤ法により窒化シリコン膜（厚み５μｍ）を成膜した。次いで、この窒化シリコン膜上に、ポジ型フォトレジスト（東京応化工業（株）製 ＯＦＰＲ−８００）を塗布し、スルーホール形成用のフォトマスクを介して露光、現像することによりレジストパターンを形成した。次に、ＣＦ₄をエッチングガスとして、レジストパターンから露出している窒化シリコン膜をドライエッチングし、その後、レジストパターンを専用剥離液で剥離し、窒化シリコンからなるマスクパターンを形成した。上記のシリコンウエハのＸＹ方向（シリコンウエハの表面に平行な平面）の熱膨張係数は、３ｐｐｍであった。また、マスクパターンは、直径が３０μｍである円形開口が６０〜１０００μｍピッチで形成されたものであった。

次に、ＩＣＰ−ＲＩＥ装置により、マスクパターンから露出しているシリコンを、エッチングガスにＳＦ₆を用いてエッチングしてスルーホールを形成した。このスルーホールは、開口径が約２２μｍであった。
次に、アセトンを用いてマスクパターンをコア材から除去した。その後、スルーホールが形成されたコア材に熱酸化処理（１０５０℃、２０分間）を施して、コア材の表面（スルーホール内壁面を含む）に二酸化珪素からなる絶縁膜を形成した。その後、コア材の一方の面に、チタン−銅の順にスパッタリング法により下地導電薄膜を０．２μｍの厚みで形成した。次いで、この下地導電薄膜上にドライフィルムレジスト（旭化成（株）製ＡＰＲ）をラミネートした。次いで、ランド部形成用のフォトマスクを介し露光、現像してレジストパターン（厚み１０μｍ）を形成した。このレジストパターンをマスクとし、上記の下地導電薄膜を給電層として、電解銅めっきを行なった。これにより、スルーホール内に約２０μｍ侵入した状態でスルーホールの開口部を塞ぎ、かつ、レジストパターンよりも突出した電解めっき部位を形成することができた。

次いで、銅粒子を分散含有する導電性ペーストを、コア材の他方の面からスクリーン印刷によりスルーホール内に充填し、硬化処理（１７０℃、２０分間）を施した。これにより、スルーホール内に充填導電材料部位を形成した。この状態では、上記の電解めっき部位と充填導電材料部位とがスルーホール内にて完全に密着し、スルーホールは、一方の開口部から約２０μｍの深さまで充填導電材料部位で満たされたものとなった。

次に、コア材の一方の面（スルーホールの開口が未だ閉塞されていない面）に、チタン−銅の順にスパッタリング法により下地導電薄膜を０．２μｍの厚みで形成した。次いで、この下地導電薄膜上にドライフィルムレジスト（旭化成（株）製ＡＰＲ）をラミネートした。次いで、ランド部形成用のフォトマスクを介し露光、現像してレジストパターン（厚み１０μｍ）を形成した。このレジストパターンをマスクとし、上記の下地導電薄膜を給電層として、電解銅めっきを行い、スルーホール内を充填するとともに、レジストパターンよりも突出した電解めっき部位を形成した。これにより、充填導電材料部位と、これを挟むように位置する電解めっき部位からなる導電材料によってスルーホールの内部が空隙を生じることなく充填された。

次に、コア材の両面に突出した導電材料を、不二越機械工業（株）製ＭＣＰ１５０Ｘを用いて研磨して、スルーホール内に充填された導電材料の表面とコア材の表面とを同一面とした。次いで、レジストパターンと下地導電薄膜を除去してコア基板を得た。このコア基板は、スルーホールに充填された導電材料によって表裏の導通がなされ、導電材料は、直径４０μｍ、突出高さ１０μｍのランド部をコア基板面から突出して備えるものであった。
次に、上記のコア基板の一方の面に、感光性のベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製 サイクロテン４０２４）をスピンナー塗布し、ランド部形成のためのフォトマスクを介して露光し、現像した後、熱硬化処理を施して、ランド部が露出した電気絶縁層（厚み１０μｍ）を形成した。

次いで、上記のように平坦化のために形成した電気絶縁層上に、感光性のベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製 サイクロテン４０２４）をスピンナー塗布、乾燥して厚み１０μｍの電気絶縁層を形成した。次に、露光、現像を行なって、ランド部の所定の箇所が露出するように小径の穴部（内径２５μｍ）を電気絶縁層の所定位置に形成した。そして、洗浄後、穴部内および電気絶縁層上にスパッタリング法によりチタンと銅からなる導電層を形成し、この導電層上に液状レジスト（東京応化工業（株）製 ＬＡ９００）を塗布した。次いで、配線形成用のフォトマスクを介し露光、現像して配線形成用の絶縁パターンを形成した。この絶縁パターンをマスクとして電解銅めっき（厚み４μｍ）を行い、その後、絶縁パターンと導電層を除去した。これにより、電気絶縁層を介して１層目の配線を形成した。上記の配線はビア部（径２５μｍ）を介してランド部に接続されたものであった。
更に、同様の操作を行い、電気絶縁層を介して配線を形成した。これにより、図１に示されるような多層配線基板を得た。

［実施例２］
まず、実施例１と同様にして、厚み３００μｍのシリコンウエハをコア材として準備し、このコア材にスルーホールを形成し、コア材に二酸化珪素からなる絶縁膜を形成した。次いで、チタン−銅の下地導電薄膜を０．２μｍの厚みで形成し、この下地導電薄膜上にレジストパターン（厚み１０μｍ）を形成した。このレジストパターンをマスクとし、上記の下地導電薄膜を給電層として、電解銅めっきを行なった。これにより、スルーホール内に約５０μｍ侵入した状態でスルーホールの開口部を塞ぎ、かつ、レジストパターンよりも突出した電解めっき部位を形成した。

次いで、コア材の他方の面に、チタン−銅の順にスパッタリング法により下地導電薄膜を０．２μｍの厚みで形成した。次いで、この下地導電薄膜上にドライフィルムレジスト（旭化成（株）製ＡＰＲ）をラミネートした。次いで、ランド部形成用のフォトマスクを介し露光、現像してレジストパターン（厚み１０μｍ）を形成した。このレジストパターンをマスクとし、上記の下地導電薄膜を給電層として、電解銅めっきを行なった。これにより、スルーホールの内壁面とコア材の表面に厚み約５０μｍの銅めっき層を形成して電解めっき部位とした。

次いで、銅粒子を分散含有する導電性ペーストをスクリーン印刷によりスルーホール内に充填し、硬化処理（１７０℃、２０分間）を施した。これにより、スルーホール内を充填するとともに、スルーホールの開口部を塞ぎ、かつ、レジストパターンよりも突出した充填導電材料部位を形成した。これにより、電解めっき部位と充填導電材料部位からなる導電材料によってスルーホールの内部が空隙を生じることなく充填された。
次に、実施例１と同様にして、コア材の両面に突出した導電材料を研磨し、レジストパターンを除去してコア基板を得た。このコア基板は、スルーホールに充填された導電材料によって表裏の導通がなされ、導電材料は、直径４０μｍ、突出高さ１０μｍのランド部をコア基板面から突出して備えるものであった。
次に、実施例１と同様に、上記のコア基板の一方の面に電気絶縁層（厚み１０μｍ）を形成し、この電気絶縁層上に配線を形成して、図２に示されるような多層配線基板を得た。

［実施例３］
まず、実施例１と同様にして、厚み３００μｍのシリコンウエハをコア材として準備し、このコア材にスルーホールを形成し、コア材に二酸化珪素からなる絶縁膜を形成した。次いで、チタン−銅の下地導電薄膜を０．２μｍの厚みで形成し、この下地導電薄膜上にレジストパターン（厚み１０μｍ）を形成した。このレジストパターンをマスクとし、上記の下地導電薄膜を給電層として、電解銅めっきを行なった。これにより、スルーホール内に約１５０μｍ侵入した状態でスルーホールの開口部を塞ぎ、かつ、レジストパターンよりも突出した電解めっき部位を形成した。
次いで、コア材の他方の面に、チタン−銅の順にスパッタリング法により下地導電薄膜を０．２μｍの厚みで形成した。

次いで、銅粒子を分散含有する導電性ペーストを、コア材の他方の面からスクリーン印刷によりスルーホール内に充填し、硬化処理（１７０℃、２０分間）を施した。これにより、スルーホール内に充填導電材料部位を形成した。この状態では、上記の電解めっき部位と充填導電材料部位とがスルーホール内にて完全に密着し、スルーホールは、一方の開口部から約１５０μｍの深さまで充填導電材料部位で満たされたものとなった。
次に、スルーホールの開口部が存在する面の下地導電薄膜上にドライフィルムレジスト（旭化成（株）製ＡＰＲ）をラミネートした。次いで、ランド部形成用のフォトマスクを介し露光、現像してレジストパターン（厚み１０μｍ）を形成した。このレジストパターンをマスクとし、上記の下地導電薄膜を給電層として、電解銅めっきを行い、スルーホール内を充填するとともに、レジストパターンよりも突出した電解めっき部位を形成した。これにより、充填導電材料部位と、これを挟むように位置する電解めっき部位からなる導電材料によってスルーホールの内部が空隙を生じることなく充填された。

次に、実施例１と同様にして、コア材の両面に突出した導電材料を研磨し、レジストパターンを除去してコア基板を得た。このコア基板は、スルーホールに充填された導電材料によって表裏の導通がなされ、導電材料は、直径４０μｍ、突出高さ１０μｍのランド部をコア基板面から突出して備えるものであった。
次に、実施例１と同様に、上記のコア基板の一方の面に電気絶縁層（厚み１０μｍ）を形成し、この電気絶縁層上に配線を形成して、図３に示されるような多層配線基板を得た。

［実施例４］
コア材として、厚み６２５μｍのシリコンウエハを準備し、このコア材の一方の面にプラズマＣＶＤ法により窒化シリコン膜（厚み５μｍ）を成膜した。次いで、この窒化シリコン膜上に、ポジ型フォトレジスト（東京応化工業（株）製 ＯＦＰＲ−８００）を塗布し、スルーホール形成用のフォトマスクを介して露光、現像することによりレジストパターンを形成した。次に、ＣＦ₄をエッチングガスとして、レジストパターンから露出している窒化シリコン膜をドライエッチングし、その後、レジストパターンを専用剥離液で剥離し、窒化シリコンからなるマスクパターンを形成した。上記のシリコンウエハのＸＹ方向（シリコンウエハの表面に平行な平面）の熱膨張係数は、３ｐｐｍであった。また、マスクパターンは、直径が２８μｍである円形開口が２００〜１０００μｍピッチで形成されたものであった。

次に、ＩＣＰ−ＲＩＥ装置により、マスクパターンから露出しているシリコンを、エッチングガスにＳＦ₆を用いて３５０μｍの深さまでエッチングして、微細孔を形成した。この微細孔の開口径は約３０μｍであった。
次に、アセトンを用いてマスクパターンをコア材から除去した。その後、微細孔が形成されたコア材に熱酸化処理（１０５０℃、２０分間）を施して、コア材の表面（微細孔内壁面を含む）に二酸化珪素からなる絶縁膜を形成した。

その後、コア材の微細孔を形成した面に、チタン−銅の順にスパッタリング法により下地導電薄膜を０．２μｍの厚みで形成した。次いで、この下地導電薄膜上にドライフィルムレジスト（旭化成（株）製ＡＰＲ）をラミネートした。次いで、ランド部形成用のフォトマスクを介し露光、現像してレジストパターン（厚み１０μｍ）を形成した。このレジストパターンをマスクとし、上記の下地導電薄膜を給電層として、電解銅めっきを行なった。これにより、微細孔の内壁面とコア材の表面に厚み約１０μｍの銅めっき層を形成して電解めっき部位とした。
次いで、銅粒子を分散含有する導電性ペーストをスクリーン印刷により微細孔内に充填し、硬化処理（１７０℃、２０分間）を施した。これにより、微細孔内を充填するとともに、微細孔の開口部を塞ぎ、かつ、レジストパターンよりも突出した充填導電材料部位を形成した。これにより、電解めっき部位と充填導電材料部位からなる導電材料によって微細孔の内部が空隙を生じることなく充填された。

次に、コア材の他方の面をバックグラインダーにより研磨してコア材の厚みを約３５０μｍにするとともに、このコア材の研磨面に微細孔と上記の電解めっき部位とを露出させてスルーホールを形成した。
次に、実施例１と同様にして、コア材の片面に突出した導電材料を研磨し、レジストパターンを除去してコア基板を得た。このコア基板は、スルーホールに充填された導電材料によって表裏の導通がなされ、導電材料は、直径４０μｍ、突出高さ１０μｍのランド部をコア基板の一方の面から突出して備えるものであった。
次に、実施例１と同様にして、上記のコア基板の一方の面（ランド部が存在する面）に電気絶縁層（厚み１０μｍ）を形成し、この電気絶縁層上に配線を形成して、図４に示されるような多層配線基板を得た。

［比較例］
まず、実施例１と同様にして、厚み３００μｍのシリコンウエハをコア材として準備し、このコア材にスルーホールを形成し、コア材に二酸化珪素からなる絶縁膜を形成した。
次に、コア材上にドライフィルムレジスト（旭化成（株）製ＡＰＲ）をラミネートした。次いで、ランド部形成用のフォトマスクを介し露光、現像してレジストパターン（厚み１０μｍ）を形成した。

次いで、銅粒子を含有する導電性ペーストを、スクリーン印刷によりスルーホール内に充填し、硬化処理（１７０℃、２０分間）を施した。その後、コア材の両面に突出した導電材料を、不二越機械工業（株）製ＭＣＰ１５０Ｘを用いて研磨して、スルーホール内に充填された導電材料の表面とレジストパターンの表面とを同一面とした。次いで、レジストパターンを除去してコア基板を得た。このコア基板は、スルーホールに充填された導電材料によって表裏の導通がなされ、導電材料は、直径４０μｍ、突出高さ１０μｍのランド部をコア基板面から突出して備えるものであった。
次に、実施例１と同様に、上記のコア基板の一方の面に電気絶縁層（厚み１０μｍ）を形成し、この電気絶縁層上に配線を形成して、比較の多層配線基板を得た。

［多層配線基板の評価］
上述の多層配線基板（実施例１〜４、比較例）について、下記の条件で熱衝撃試験を行なって、スルーホールを介した表裏導通における断線発生の有無を評価した。その結果、本発明の多層配線基板（実施例１〜４）は、いずれのスルーホールにおいても断線発生は確認されなかった。しかし、比較例の多層配線基板では、約５％の確率で断線が発生した。
（熱衝撃試験の条件）
−５５℃で１５分間保持した後、３０分で１２５℃まで加熱し、１２５℃に１５
分間保持し、次いで、３０分で−５５℃まで冷却するという工程を１０００回繰
り返す。

本発明は、高密度配線を備えた多層配線基板を含む多方面の用途に有用である。

本発明の多層配線基板の一実施形態を示す部分縦断面図である。 本発明の多層配線基板の他の実施形態を示す部分縦断面図である。 本発明の多層配線基板の他の実施形態を示す部分縦断面図である。 本発明の多層配線基板の他の実施形態を示す部分縦断面図である。 本発明の多層配線基板の製造方法の一実施形態を示す工程図である。 本発明の多層配線基板の製造方法の一実施形態を示す工程図である。 本発明の多層配線基板の製造方法の一実施形態を示す工程図である。 本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。 本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。 本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。 本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。 本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。 本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。 本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。

符号の説明

１，２１，４１，６１…多層配線基板
２，２２，４２，６２…コア基板
４，２４，４４，６４…スルーホール
５，２５，４５，６５…導電材料
５ａ，５ｂ，２５ａ，２５ｂ，４５ａ，４５ｂ，６５ａ…ランド部
１１，１２，３１，３２，５１，５２，７１…電解めっき部位
１３，３３，５３，７３…充填導電材料部位
６，２６，４６，６６…電気絶縁層
７ａ，７ｂ，２７ａ，２７ｂ，４７ａ，４７ｂ，６７ａ，６７ｂ…ビア部
８ａ，８ｂ，２８ａ，２８ｂ，４８ａ，４８ｂ，６８ａ，６８ｂ…配線
９ａ，９ｂ，２９ａ，２９ｂ，４９ａ，４９ｂ，６９ａ，６９ｂ…電気絶縁層

Claims (12)

1. コア基板と、該コア基板上に電気絶縁層を介して形成された配線とを備えた多層配線基板の製造方法において、
   該コア材に所定の大きさで微細孔を穿設してスルーホールを形成する工程と、
   前記コア材の一方の面に下地導電薄膜を形成し、コア材上の該下地導電薄膜上に所望のレジストパターンを形成し、該面側から電解めっきを行なうことにより、前記スルーホール内の所定の深さまで達し、かつ、前記レジストパターンから突出する電解めっき部位を形成する工程と、
   前記コア材の他方の面から前記スルーホール内に導電材料を充填して、スルーホール内にて前記電解めっき部位と接続する充填導電材料部位を形成し、その後、該コア材面と前記スルーホール内に下地導電薄膜を形成し、次いで、該コア材面に所望のレジストパターンを形成し、該面側から電解めっきを行なうことにより、前記スルーホール内を満たし、かつ、前記レジストパターンから突出する電解めっき部位を形成する工程と、
   両面に突出する電解めっき部位を研磨し、その後、前記レジストパターンを除去してコア基板を形成する工程と、
   該コア基板の少なくとも一方の面に電気絶縁層を介して配線を形成する工程と、を有することを特徴とする多層配線基板の製造方法。
2. コア基板と、該コア基板上に電気絶縁層を介して形成された配線とを備えた多層配線基板の製造方法において、
   該コア材に所定の大きさで微細孔を穿設してスルーホールを形成する工程と、
   前記コア材の一方の面に下地導電薄膜を形成し、コア材上の該下地導電薄膜上に所望のレジストパターンを形成し、該面側から電解めっきを行なうことにより、前記スルーホール内の所定の深さまで達し、かつ、前記レジストパターンから突出する電解めっき部位を形成する工程と、
   前記コア材の他方の面と前記スルーホール内に下地導電薄膜を形成し、コア材上の前記下地導電薄膜上に所望のレジストパターンを形成し、該面側から電解めっきを行なうことにより、スルーホール内を含む前記下地導電薄膜上に電解めっきにより電解めっき部位を形成し、その後、前記スルーホール内に導電材料を充填して、前記レジストパターンから突出する充填導電材料部位を形成する工程と、
   両面に突出する電解めっき部位と充填導電材料部位とを研磨し、その後、前記レジストパターンを除去してコア基板を形成する工程と、
   該コア基板の少なくとも一方の面に電気絶縁層を介して配線を形成する工程と、を有することを特徴とする多層配線基板の製造方法。
3. コア基板と、該コア基板上に電気絶縁層を介して形成された配線とを備えた多層配線基板の製造方法において、
   該コア材に所定の大きさで微細孔を穿設してスルーホールを形成する工程と、
   前記コア材の一方の面に下地導電薄膜を形成し、コア材上の該下地導電薄膜上に所望のレジストパターンを形成し、該面側から電解めっきを行なうことにより、前記スルーホール内の所定の深さまで達し、かつ、前記レジストパターンから突出する電解めっき部位を形成する工程と、
   前記コア材の他方の面と前記スルーホール内に下地導電薄膜を形成し、前記スルーホール内に導電材料を充填して、スルーホール内にて前記電解めっき部位と接続する充填導電材料部位を形成し、その後、該コア材面の前記下地導電薄膜上に所望のレジストパターンを形成し、該面側から電解めっきを行なうことにより、前記スルーホール内を満たし、かつ、前記レジストパターンから突出する電解めっき部位を形成する工程と、
   両面に突出する電解めっき部位を研磨し、その後、前記レジストパターンを除去してコア基板を形成する工程と、
   該コア基板の少なくとも一方の面に電気絶縁層を介して配線を形成する工程と、を有することを特徴とする多層配線基板の製造方法。
4. 前記スルーホールの形成方法は、ＩＣＰ−ＲＩＥ法またはサンドブラスト法であることを特徴とする請求項１乃至請求項３のいずれかに記載の多層配線基板の製造方法。
5. 前記スルーホールを形成した後、スルーホール内部を含むコア材表面に絶縁層を形成することを特徴とする請求項１乃至請求項４のいずれかに記載の多層配線基板の製造方法。
6. コア基板と、該コア基板上に電気絶縁層を介して形成された配線とを備えた多層配線基板の製造方法において、
   コア基板用のコア材の一方の面に所定の深さで微細孔を穿設する工程と、
   前記コア材の微細孔形成面側に微細孔内部を含めて下地導電薄膜を形成し、コア材上の該下地導電薄膜上に所望のレジストパターンを形成し、該面側から電解めっきを行なうことにより、微細孔内部を含む前記下地導電薄膜上に電解めっきにより電解めっき部位を形成する工程と、
   前記微細孔内に導電材料を充填して、前記レジストパターンから突出する充填導電材料部位を形成する工程と、
   レジストパターンから突出する前記充填導電材料部位を研磨し、その後、前記レジストパターンを除去する工程と、
   前記コア材の他方の面を研磨して前記微細孔内の電解めっき部位を露出させることによりスルーホールを形成する工程と、
   該コア基板の少なくとも一方の面に電気絶縁層を介して配線を形成する工程と、を有することを特徴とする多層配線基板の製造方法。
7. 前記微細孔の形成方法は、ＩＣＰ−ＲＩＥ法またはサンドブラスト法であることを特徴とする請求項６に記載の多層配線基板の製造方法。
8. 前記微細孔を形成した後、微細孔内部を含むコア材表面に絶縁層を形成することを特徴とする請求項６または請求項７に記載の多層配線基板の製造方法。
9. 前記電解めっき部位の形成方法は、電解銅めっき法、電解銀めっき法、電解金めっき法のいずれかであることを特徴とする請求項１乃至請求項８のいずれかに記載の多層配線基板の製造方法。
10. 前記充填導電材料部位の形成方法は、導電性ペーストを印刷法により前記スルーホール内に充填し乾燥硬化する方法であることを特徴とする請求項１乃至請求項９のいずれかに記載の多層配線基板の製造方法。
11. 前記充填導電材料部位の形成方法は、半田を溶融して流し込む方法であることを特徴とする請求項１乃至請求項９のいずれかに記載の多層配線基板の製造方法。
12. 前記コア材は、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であるシリコン、セラミック、ガラス、ガラス−エポキシ複合材料のいずれかであることを特徴とする請求項１乃至請求項１１のいずれかに記載の多層配線基板の製造方法。

Images