JP2003318234A - 電子部品および電子部品の製造方法 - Google Patents

電子部品および電子部品の製造方法

Info

Publication number
JP2003318234A
JP2003318234A JP2002270187A JP2002270187A JP2003318234A JP 2003318234 A JP2003318234 A JP 2003318234A JP 2002270187 A JP2002270187 A JP 2002270187A JP 2002270187 A JP2002270187 A JP 2002270187A JP 2003318234 A JP2003318234 A JP 2003318234A
Authority
JP
Japan
Prior art keywords
substrate
electronic component
semiconductor chip
hole
electrode terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002270187A
Other languages
English (en)
Other versions
JP3979241B2 (ja
Inventor
Moriyuki Ebizuka
守之 海老塚
Hiroshi Asami
浅見　　博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002270187A priority Critical patent/JP3979241B2/ja
Publication of JP2003318234A publication Critical patent/JP2003318234A/ja
Application granted granted Critical
Publication of JP3979241B2 publication Critical patent/JP3979241B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 低コストで、より安定した多層基板を形成で
きるようにする。 【解決手段】 レジスト絶縁樹脂５３が塗布され、接着
樹脂層５４が形成された基板５１には、一方の面から他
方の面まで貫通する貫通孔５５が形成される。半導体チ
ップ５６ａおよび半導体チップ５６ｂは、基板５１の所
定の貫通孔５５に合わせて配置され、接着樹脂層５４上
に、熱圧着させ、機械的に固定される。その後、基板５
１においては、各貫通孔５５の内部の周壁に接してメッ
キ５９が形成され、かつ、基板５１の下面にメッキ６０
が、メッキ５９と一体的に形成される。これにより、電
極端子５７は、基板５１の下面側に、電気的に導出され
る。その結果、電極端子５７を基板５１の下面の回路部
品と電気的に接続することができる。本発明は、多層基
板の形成処理装置に適用される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子部品および電
子部品の製造方法に関し、特に、低コストで、歩留まり
を向上させることができるようにした電子部品および電
子部品の製造方法に関する。
【０００２】
【従来の技術】近年、携帯端末や情報家電分野において
は、小型軽量化や高機能化に対する要求が強く、高速化
および高周波化が求められているため、その製造におい
て、半導体チップが内蔵される多層基板の電子部品の使
用ニーズが高まっている。
【０００３】図１は、従来の基板の構成例を示す図であ
る。
【０００４】図１Ａに示される基板では、ランド２が形
成され、レジスト絶縁樹脂３が塗布された基板１に、電
極部５にバンプ６が形成された半導体チップ４が、はん
だや導電ペーストなどの接合材料７により、固定され、
電気的に接続されている。さらに、この基板において
は、半導体チップ４と基板１の接続強度を高め、湿気な
どの進入を防ぐため、半導体チップ４の底面と基板１の
間には、封止樹脂８が充填されている（例えば、特許文
献１および２参照）。
【０００５】また、図１Ｂに示される基板では、導電粒
子１２を含む異方性導電ペースト１１を用いて、半導体
チップ４と基板１を接続と同時に封止することにより、
半導体チップ４が基板１に電気的に接続されている。こ
の場合、バンプ６とランド２は、その間に存在する導電
粒子１２により電気的に接続される。
【０００６】また、他の基板では、図示しないが、半導
体チップ４のバンプ６と基板１のランド２が直接接続さ
れ、その後、非導電ペーストまたは異方性導電膜などの
熱圧着により、固定と封止を同時に行う接続方法が用い
られることもある（例えば、特許文献３参照）。
【０００７】
【特許文献１】特開２０００−１９６０１３号公報（第
４−５ページ、図１）
【特許文献２】特開平６−１４０４６１号公報（第４ペ
ージ、図１）
【特許文献３】特開平９−３２１４３９号公報（第３−
４ページ、図４）
【０００８】
【発明が解決しようとする課題】しかしながら、このよ
うに半導体チップ４は、半導体チップ４ごとに電極部５
の相当数のバンプ６が形成され、接合材料７および封止
樹脂８、あるいは、異方性導電ペースト１１により基板
上に接続されるため、加工費や材料費がかかってしまう
課題があった。
【０００９】また、半導体チップ４と基板１が異方性導
電ペースト１１、または、非導電ペーストにより接続さ
れた場合、半導体チップ４と基板１の接続抵抗が高く、
使用用途が限定される課題があった。さらに、非導電ペ
ーストを用いての熱圧着接続方法は、圧力の適性範囲が
狭く、部品の大きさや電極端子数に合わせて条件設定を
しないと接続不良が発生し、歩留まりが悪化する課題が
あった。
【００１０】本発明は、このような状況に鑑みてなされ
たものであり、低コスト化を図り、歩留まりを向上する
ことができるようにするものである。
【００１１】
【課題を解決するための手段】本発明の電子部品は、基
板の所定の位置に形成された、基板の一方の面から他方
の面まで貫通する貫通孔と、電極端子が貫通孔の中心に
対向する位置に配置された状態で、基板の一方の面に接
着された電子デバイスと、電子デバイスの電極端子を、
基板の他方の面に電気的に接続するように、電極端子と
貫通孔の内壁に接するように形成された導電部とを備え
ることを特徴とする。
【００１２】電子デバイスは、半導体チップ、または、
チップ型電子部品であるようにすることができる。
【００１３】導電部は、メッキにより、基板の他方の面
の他の導電部と一体的に形成されているようにすること
ができる。
【００１４】導電部は、導電ペーストにより形成されて
いるようにすることができる。
【００１５】電子デバイスを、基板の一方の面に接着す
るための接着層をさらに備えるようにすることができ
る。
【００１６】電子デバイスは、基板の一方の面に接着さ
れるための接着層を底面に有し、接着層は、電子デバイ
スの電極端子を露出して形成されているようにすること
ができる。
【００１７】接着層は、感光性樹脂、または、レーザ光
により除去可能な樹脂により形成されているようにする
ことができる。
【００１８】本発明の電子部品の製造方法は、基板の一
方の面を平坦化する第１のステップと、平坦化された基
板の所定の位置に、一方の面から他方の面まで貫通する
貫通孔を形成する第２のステップと、電極端子が貫通孔
の中心に対向する位置に、電子デバイスを基板の上に配
置し、接着する第３のステップと、電子デバイスの電極
端子を電気的に、基板の他方の面に導出するように、電
極端子と貫通孔の内壁に接するように導電部を形成する
第４のステップとを含むことを特徴とする。
【００１９】平坦化された基板の面に、接着層を形成す
る第５のステップをさらに含むようにすることができ
る。
【００２０】接着層は、樹脂により形成されているよう
にすることができる。
【００２１】電子デバイスは、半導体チップ、または、
チップ型電子部品であるようにすることができる。
【００２２】導電部は、メッキにより、基板の他方の面
の他の導電部と一体的に形成されるようにすることがで
きる。
【００２３】導電部は、導電ペーストにより形成される
ようにすることができる。
【００２４】電子デバイスは、電子デバイスの底面に、
電極端子を露出するように形成された接着層により、基
板の一方の面に接着されるようにすることができる。
【００２５】接着層は、感光性樹脂により形成されてお
り、露光および現像されることにより、電子デバイスの
電極端子を露出しているようにすることができる。
【００２６】接着層は、樹脂により形成されており、レ
ーザ光で除去されることにより、電子デバイスの電極端
子を露出しているようにすることができる。
【００２７】本発明の電子部品および電子部品の製造方
法においては、基板の所定の位置に、一方の面から他方
の面まで貫通する貫通孔が形成され、電極端子が貫通孔
の中心に対向する位置に、電子デバイスが基板の上に配
置、接着される。そして、電子デバイスの電極端子を電
気的に、基板の他方の面に導出するように、電極端子と
貫通孔の内壁に接するように導電部が形成される。
【００２８】
【発明の実施の形態】以下、図を参照して、本発明の実
施の形態について説明する。
【００２９】図２は、本発明の多層基板の形成処理装置
の構成を示すブロック図である。
【００３０】この形成処理装置は、基板配置部３１、平
坦化処理部３２、接着層形成部３３、貫通孔形成部３
４、チップ配置部３５および電気接続部３６により構成
されている。
【００３１】基板配置部３１は、基板５１（図４Ａ）を
用意し、所定の位置に配置する。平坦化処理部３２は、
配線の結果生じた基板上の凹凸を、レジスト絶縁樹脂５
３（図４Ｂ）により平坦化する処理を行う。接着層形成
部３３は、レジスト絶縁樹脂５３により平坦化された基
板５１上に、接着樹脂層５４（図４Ｂ）を形成する。
【００３２】貫通孔形成部３４は、接着樹脂層５４が形
成された基板５１の所定の位置に、貫通孔５５（図４
Ｃ）を形成する。チップ配置部３５は、基板５１上の貫
通孔５５に合わせて、半導体チップ５６ａ（図５Ｄ）を
配置し、接着、固定する処理を行う。電気接続部３６
は、半導体チップ５６ａの電極端子５７ａを、電極端子
５７ａの下部に位置した貫通孔５５を介して基板５１の
他方の面に導出する処理を行う。
【００３３】次に、図３のフローチャート、並びに図４
および図５の工程図を参照して、本発明の多層基板の形
成装置における半導体チップの接続処理を説明する。
【００３４】まず、ステップＳ１において、図４Ａに示
されるように、基板配置部３１は、基板５１を用意し、
所定の位置に配置する。基板５１は、その一方の面（図
中上方の面）が、銅箔５２により配線されており、その
結果、基板５１の表面には、その銅箔５２の配線による
凹凸がある。そこで、ステップＳ２において、平坦化処
理部３２は、銅箔５２の配線による凹凸がある基板５１
上に、図４Ｂに示されるように、レジスト絶縁樹脂５３
を塗布する。ステップＳ３において、接着層形成部３３
は、レジスト絶縁樹脂５３により平坦化された基板５１
上に接着樹脂層５４を形成する。
【００３５】ここで、上述したステップＳ２およびＳ３
の処理の詳細について、図６および図７を参照して説明
する。なお、図６Ａ、図６Ｂおよび図７Ａは、基板５１
上において、半導体チップ５６ａ（図５Ｄ）が接続され
た位置の拡大側断面図を表しており、図６Ｃおよび図７
Ｂは、図６Ａまたは図６Ｂにおいて、メッキ５９（図５
Ｆ）を形成する前、または導電ペースト７１（図８）を
充填する前の、貫通孔５５を下から（矢印の向きに）見
た底面図、および、図７Ａにおいて、メッキ５９を形成
する前の貫通孔５５を下から（矢印の向きに）見た底面
図を、それぞれ表している。
【００３６】接着樹脂層５４は、例えば、エポキシ系樹
脂、フェノール系樹脂またはポリイミド系樹脂などの接
着樹脂を、印刷供給、あるいは、シート状にして貼り付
けられることにより形成される。接着樹脂は、半導体チ
ップ５６ａ（後述する図５Ｄの工程で基板５１上に配置
される）の底面の凹凸に追従するように、適正量の流動
性が求められるが、あまりに流動性が大きすぎると、図
６Ａおよび図６Ｂに示されるように、接着樹脂の押し出
し過剰部分ａが発生する原因の一因になるため、接着樹
脂は、例えば、日立化成製 ＡＳ−３０００（登録商
標）のような低流動性のものが好ましい。
【００３７】一方、上述したように、基板５１の表面に
は、銅箔５２（厚さは２５μｍ乃至３５μｍ）の配線に
よる凹凸があり、この凹凸は、半導体チップ５６ａとの
密着性を考慮すると、１０μｍ以下に平坦化させる必要
がある。レジスト絶縁樹脂５３を塗布せずに、低流動性
の接着樹脂をダイレクトに塗布することにより、この凹
凸を１０μｍ以下に平坦化しようとすると、接着樹脂層
５４は、４０μｍ以上の厚さになってしまう。
【００３８】このようにして形成された接着樹脂層５４
が厚過ぎると、図６Ａ、図６Ｂおよび図６Ｃに示される
ように、半導体チップ５６ａを接着する際に、その押圧
力により、基板５１の貫通孔５５に接着樹脂が過剰に押
し出され（押し出し過剰部分ａ）、貫通孔５５におい
て、接着樹脂層５４が半導体チップ５６ａの電極端子５
７ａの端部を覆ってしまう。したがって、メッキ５９の
形成または導電ペースト７１の充填処理において、メッ
キ５９または導電ペースト７１と電極端子５７ａとの接
続面積が小さくなってしまい、初期接続不良の発生、ま
たは、接続信頼性の低下を誘発するおそれがある。さら
に、導電ペースト７１の充填処理においては、接着樹脂
の押し出し過剰部分ａにより、貫通孔５５が狭くなり、
導電ペースト７１の未充填部分ｂが発生してしまうおそ
れもある。
【００３９】このような現象が発生するのを防止するた
め、接着樹脂層５４を形成する前に、接着樹脂に較べて
高い流動性を有するレジスト絶縁樹脂（例えば、エポキ
シ樹脂）５３を基板５１上に塗布し、基板５１表面の凹
凸を１０μｍ以下まで平坦化するようにした。これによ
り、接着樹脂層５４としては、その流動性が低いものを
用いることができ、４０μｍ以下、１０μｍ程度の厚さ
まで薄くすることができる。
【００４０】したがって、図７に示されるように、レジ
スト絶縁樹脂５３を塗布し、低流動性の接着樹脂を用い
て、接着樹脂層５４を１０μｍ乃至４０μｍの厚みにす
るようにしたので、半導体チップ５６ａの接着時におけ
る押圧力により、貫通孔５５内に押し出される接着樹脂
が所定の量、形に安定するため、メッキ５９の形成およ
び導電ペースト７１の充填処理における接続不良の発生
が抑制され、基板５１の信頼性、従って、歩留まりが向
上する。
【００４１】図３に戻って、ステップＳ４において、貫
通孔形成部３４は、図４Ｃに示されるように、接着樹脂
層５４が形成された基板５１に、一方の面から他方の面
まで貫通する貫通孔５５を形成する。この貫通孔５５
は、接続する半導体チップ５６ａの電極端子５７ａの基
板５１上の位置と大きさに合わせて、ドリルまたはレー
ザなどを用いて形成される。
【００４２】ステップＳ５において、チップ配置部３５
は、図５Ｄに示されるように、半導体チップ５６ａおよ
び半導体チップ５６ｂを、基板５１の所定の貫通孔５５
に合わせて配置し、固定する。すなわち、電極端子５７
ａおよび電極端子５７ｂが対応する貫通孔５５と対向す
るように（平面から見た場合、電極端子５７ａおよび電
極端子５７ｂの中心が、貫通孔５５の中心と、ほぼ一致
するように）配置される。そして、半導体チップ５６ａ
および半導体チップ５６ｂは、接着樹脂層５４上に、ボ
ンダ５８により熱圧着され、機械的に固定される。この
場合、接着樹脂層５４は、半導体チップ５６ａおよび半
導体チップ５６ｂの底面の凹凸に追従して変形し、半導
体チップ５６ａおよび半導体チップ５６ｂの底面と基板
５１の隙間を埋める。これにより、ボイドの発生を抑制
できる。
【００４３】なお、以下において、半導体チップ５６
ａ，５６ｂおよび電極端子５７ａ，５７ｂは、それらを
個々に区別する必要がない場合、それぞれ、単に半導体
チップ５６および電極端子５７と称する。また、図５Ｄ
には、半導体チップ５６ａおよび半導体チップ５６ｂの
２個しか図示されていないが、この基板５１上には、実
際には、もっと多くの半導体チップ５６が搭載されてい
る。
【００４４】また、図５Ｄにおいては、ボンダ５８を用
いて、半導体チップ５６を１つずつ、搭載と同時に熱圧
着して接着しているが、ボンダ５８を用いて、半導体チ
ップ５６を１つずつ搭載と同時に熱圧着して、仮固定
し、その後、ラミネータ２３１（図１８Ｅ）などで一括
熱圧着するようにしてもよいし、半導体チップ５６を１
つずつ搭載と同時に熱圧着して、仮固定し、その後、オ
ーブン（図示せず）などで一括硬化、固定するようにし
てもよい。
【００４５】ステップＳ６において、電気接続部３６
は、図５Ｅに示されるように、半導体チップ５６が固定
された基板５１の下面（半導体チップ５６が固定されて
いる面（上面）と反対側の面）を銅などの導電性の材料
により一括してメッキする。これにより、図５Ｆに示さ
れるように、各貫通孔５５の内部の周壁に接してメッキ
５９が形成され、かつ、基板５１の下面にメッキ６０
が、メッキ５９と一体的に形成される。貫通孔５５の内
部のメッキ５９は、基板５１の下面のメッキ６０に接触
して形成される。これにより、電極端子５７は、基板５
１の下面側に、電気的に導出される。その結果、電極端
子５７を基板５１の下面の回路部品と電気的に接続する
ことができる。すなわち、メッキ５９およびメッキ６０
が導電部を形成する。
【００４６】以上のように、メッキ５９およびメッキ６
０により、貫通孔５５のスルーホール形成と同時に、半
導体チップ５６の電極端子５７が電気的に接続されるの
で、半導体チップ５６の電極端子５７にバンプを形成す
る必要がなくなり、さらに、半導体チップ５６ごとの導
電材の供給も必要なくなるため、材料費または加工代が
削減される。
【００４７】また、基板５１上に形成された接着樹脂層
５４により半導体チップ５６が機械的に固定され、さら
に、半導体チップ５６の底面と基板５１の間が接着樹脂
層５４の樹脂により充填されるため、別途、封止樹脂ま
たは導電性（非導電性）フィルムやペーストの供給の必
要がなくなり、材料費または加工代が削減される。
【００４８】さらに、上記の接続処理は、半導体チップ
５６を導電性（非導電性）フィルムやペーストにより基
板５１に熱圧着する場合と比較して、電気的接続の接続
抵抗値が低いため、使用用途が拡大され、また、この熱
圧着する場合に発生していた圧力の条件設定の必要性が
抑制される。
【００４９】以上においては、半導体チップ５６の電極
端子５７と電極端子５７の下部に位置した貫通孔５５
が、メッキ５９によりスルーホール化され、電気的に接
続されるようにしたが、図８に示されるように、印刷法
により、貫通孔５５に導電ペースト７１を一括充填する
ことで電極端子５７を、基板５１の反対側の面に、電気
的に導出し、その後、導電ペースト７１と電気的に接続
されるように配線部７２を形成するようにしてもよい。
なお、図８において、図４および図５における場合と対
応する部分には対応する符号を付してあり、その説明は
繰り返しになるので省略する。
【００５０】図９は、２層の多層基板８１の構成例を示
している。なお、図９において、図４および図５におけ
る場合と対応する部分には対応する符号を付してあり、
その説明は繰り返しになるので省略する。
【００５１】基板５１のメッキ５９によりスルーホール
化されている貫通孔５５は、図５Ｆに示されるように、
空洞にしておいてもよいが、多層基板８１の形成に用い
られる場合には、空気によるリフロー加熱時の膨れ、信
頼性（耐腐食性、耐マイグレーション性）劣化などを防
ぐため、図９に示されるように、導電ペースト９１（非
導電ペーストでもよい）が充填される。
【００５２】その後、基板５１のメッキ６０の下に、接
着層９３が形成され、基板９２が接続、固定され、有底
ビア９４が形成されることにより、多層基板８１が形成
される。この有底ビア９４は、基板９２と接着層９３
に、レーザなどで基板孔９５が形成され、その後、メッ
キ９６およびメッキ９７により、スルーホール化される
とともに、電気的に接続されて形成されている。
【００５３】上記説明では、基板９２が接続、固定され
てから有底ビア９４を形成したが、有底ビア９４が形成
された基板９２を接続、固定するようにしてもよい。
【００５４】以上のように、半導体チップ５６の電極端
子５７はランドなどを介することなく、有底ビア９４と
電気的に直接接続される。
【００５５】次に、図１０のフローチャートおよび図１
１の工程図を参照して、本発明の形成処理装置における
半導体チップの接続処理の他の例を説明する。なお、図
１１において、図４および図５における場合と対応する
部分には対応する符号を付してあり、その説明は繰り返
しになるので適宜省略する。
【００５６】ステップＳ２１乃至Ｓ２５で、基板の配置
処理、レジスト絶縁樹脂塗布処理、接着樹脂層形成処
理、貫通孔形成処理、および、半導体チップ配置、固定
処理が行われる。これらの処理は、図３のステップＳ１
乃至Ｓ５の処理と同様のため、その詳細な説明および図
示は省略する。
【００５７】ステップＳ２６において、平坦化処理部３
２は、図１１に示されるように、半導体チップ５６が固
定された基板５１（図５Ｅ）上を樹脂１０１を塗布する
ことにより平坦化する。ステップＳ２７において、接着
層形成部３３は、樹脂１０１により平坦化された基板５
１上に接着樹脂層１０２を形成する。ステップＳ２８に
おいて、貫通孔形成部３４は、接続する基板１１１に合
わせて、接着樹脂層１０２が形成された基板５１の所定
の位置に、貫通孔１０３を形成する。
【００５８】ステップＳ２９において、基板配置部３１
は、別途形成された基板１１１を準備し、貫通孔１０３
に合わせて、基板５１に対して、相対的に所定の位置に
配置し、接着樹脂層１０２により機械的に固定させる。
基板１１１は、この例の場合、貫通孔１１２が形成さ
れ、形成された貫通孔１１２がメッキ１１３およびメッ
キ１１４によりスルーホール化されるとともに、基板５
１と接続する配線が施され、その後、導電ペースト１１
５が充填され、樹脂１１６および１１７により平坦化さ
れたものである。なお、基板１１１は、他の構成の基板
としてもよいし、多層基板であってもよい。
【００５９】ステップＳ３０において、電気接続部３６
は、図１２に示されるように、接着樹脂層１０２により
基板１１１が接続された基板５１を、メッキ１３１およ
びメッキ１３２により銅でスルーホール化すると同時
に、半導体チップ５６の電極端子５７と電極端子５７の
下部に位置した貫通孔５５、並びに、基板１１１と基板
１１１のメッキ（配線）１１４の下に位置した貫通孔１
０３を、一括して電気的に接続する。
【００６０】以上により、基板１１１と基板５１が接続
された２層の多層基板１２１が形成される。実際には、
貫通孔５５および貫通孔１０３は、図１２に示されるよ
うに、空気による腐食などを防ぐため、導電ペースト１
３３（非導電ペーストでもよい）が充填されて用いられ
ることが多い。
【００６１】また、以上においては、基板上に形成され
た接着樹脂層により、半導体チップを基板上に機械的に
固定するようにしたが、図１３以降に説明するように、
半導体チップの底辺に形成された接着樹脂層により、半
導体チップを基板上に機械的に固定するようにしてもよ
い。なお、図１３以降においても、図４、図５および図
９における場合と対応する部分には対応する符号を付し
てあり、その説明は繰り返しになるので適宜省略する。
【００６２】図１３は、半導体チップにおける接着樹脂
層の形成処理装置の構成を示すブロック図である。
【００６３】この形成処理装置は、チップ配置部２０
１、接着層形成部２０２、および電極露出部２０３によ
り構成されている。
【００６４】チップ配置部２０１は、半導体チップ２２
１（図１５Ａ）を用意し、所定の位置に配置する。接着
層形成部２０２は、半導体チップ２２１の電極端子２２
２を有する底面に、接着樹脂層２２３（図１５Ｂ）を形
成する。電極露出部２０３は、接着樹脂層２２３から、
半導体チップ２２１の電極端子２２２を露出する処理を
実行する。
【００６５】次に、図１４のフローチャート、並びに図
１５の工程図を参照して、図１３の半導体チップの接着
樹脂層の形成処理装置の処理を説明する。
【００６６】ステップＳ５１において、図１５Ａに示さ
れるように、チップ配置部２０１は、半導体チップ２２
１を用意し、電極端子２２２を有する底面を上にして所
定の位置に配置する。ステップＳ５２において、接着層
形成部２０２は、半導体チップ２２１の電極端子２２２
を有する底面（図中上面）に、図１５Ｂに示されるよう
に、接着樹脂層２２３を形成する。図１５の例の場合、
接着樹脂層２２３は、感光性タイプの接着樹脂により形
成されている。
【００６７】電極露出部２０３は、ステップＳ５３にお
いて、接着樹脂層２２３上にマスクパターン２２４を形
成し（図１５Ｃ）、ステップＳ５４において、接着樹脂
層２２３のマスクパターン２２４のない位置を露光した
後、現像除去することにより、半導体チップ２２１の底
面上の電極端子２２２を露出させる（図１５Ｄ）。
【００６８】この接着樹脂層２２３は、あまりに流動性
が大きすぎると、図６および図７を参照して説明した接
着樹脂層５４と同様に、半導体チップ２２１を基板５１
に接着する際（図１８Ｄ）に、接着樹脂が押し出され、
露出された電極端子２２２の一部分を覆ってしまうた
め、低流動性のものが好ましい。
【００６９】また、接着樹脂層２２３の厚さは、接着樹
脂層２２３がレジストマスク機能を兼ねる場合、絶縁信
頼性を確保するために、１０μｍ程度以上の厚さが必要
であり、かつ、基板５１の表面上の凹凸を平坦化するよ
うな厚さが必要であるが、接着樹脂層５４と同様に、接
着樹脂層２２３が厚過ぎると、接着樹脂が押し出されて
しまうおそれがある。したがって、図１５の例の場合に
おいても、この半導体チップ２２１を基板５１に接着す
る際（図１８Ｄ）にレジスト絶縁樹脂５３を塗布し、低
流動性の接着樹脂を用いて、接着樹脂層２２３を１０μ
ｍ乃至４０μｍの厚みにしている。
【００７０】なお、以上においては、ポジ用のマスクパ
ターン２２４を用いて、接着樹脂層２２３のマスクパタ
ーン２２４のない位置を、露光、現像除去することによ
り、半導体チップ２２１の底面上の電極端子２２２を露
出させるようにしたが、使用する接着樹脂の種類によっ
ては、ネガ用のマスクパターンを用いて、接着樹脂層２
２３のマスクパターンのない位置（電極端子２２２の周
囲）を露光し、その後、露光されなかったマスクパター
ンのある位置（電極端子２２２の部分）を現像除去する
ことにより、接着樹脂層２２３から電極端子２２２を露
出するようにしてもよい。
【００７１】また、図１５の例の場合、接着樹脂層２２
３を、感光性タイプの接着樹脂により形成するようにし
たが、非感光性タイプの接着樹脂を用いるようにしても
よく、この場合においては、レーザ光により接着樹脂層
２２３の電極端子２２２の部分が除去されることによ
り、電極端子２２２が露出される。
【００７２】以上のようにして接着樹脂層２２３が形成
された半導体チップ２２１を用いて実行される、本発明
の多層基板の形成装置における半導体チップの接続処理
を、図１６のフローチャート、並びに図１７乃至図１９
の工程図を参照して説明する。
【００７３】ステップＳ７１において、図１７Ａに示さ
れるように、基板配置部３１は、基板５１を用意し、所
定の位置に配置する。ステップＳ７２において、平坦化
処理部３２は、銅箔５２の配線による凹凸がある基板５
１上に、図１７Ｂに示されるように、レジスト絶縁樹脂
５３を塗布し、基板５１の凹凸を平坦化する。ステップ
Ｓ７３において、貫通孔形成部３４は、図１７Ｃに示さ
れるように、レジスト絶縁樹脂５３により平坦化された
基板５１上に、一方の面から他方の面まで貫通する貫通
孔５５を形成する。この貫通孔５５は、接続する半導体
チップ２２１ａの電極端子２２２ａの基板５１上の位置
と大きさに合わせて、ドリルまたはレーザなどを用いて
形成される。
【００７４】チップ配置部３５は、ステップＳ７４にお
いて、接着樹脂層２２３ａの形成された半導体チップ２
２１ａ、および、接着樹脂層２２３ｂの形成された半導
体チップ２２１ｂを、図１８Ｄに示されるように、基板
５１の所定の貫通孔５５に合わせて配置し、固定する。
その後、ステップＳ７５において、平坦化処理部３２
は、半導体チップ２２１ａおよび半導体チップ２２１ｂ
が固定された基板５１を封止樹脂２３２（図１９Ｆ）で
平坦化する。
【００７５】すなわち、電極端子２２２ａおよび電極端
子２２２ｂが対応する貫通孔５５と対向するように（平
面から見た場合、電極端子２２２ａおよび電極端子２２
２ｂの中心が、貫通孔５５の中心と、ほぼ一致するよう
に）配置される。そして、半導体チップ２２１ａおよび
半導体チップ２２１ｂは、図１８Ｄに示されるように、
レジスト絶縁樹脂５３により平坦化された基板５１上
に、ボンダ５８により、半導体チップ２２１を１つずつ
搭載と同時に熱圧着されて、仮固定され、その後、図１
８Ｅに示されるように、ラミネータ２３１で一括熱圧着
され、機械的に固定される。そして、これらの半導体チ
ップ２２１ａおよび半導体チップ２２１ｂが固定される
ことにより、基板５１上に凹凸が形成されるので、図１
９Ｆに示されるように、封止樹脂２３２により、半導体
チップ２２１ａおよび半導体チップ２２１ｂが固定され
た基板５１上が平坦化される。
【００７６】この場合、半導体チップ２２１ａおよび半
導体チップ２２１ｂの底面に形成された接着樹脂層２２
３ａおよび接着樹脂層２２３ｂは、半導体チップ２２１
ａおよび半導体チップ２２１ｂの底面の凹凸に追従して
変形し、半導体チップ２２１ａおよび半導体チップ２２
１ｂの底面と基板５１の隙間を埋める。これにより、ボ
イドの発生を抑制できる。
【００７７】なお、以下において、半導体チップ２２１
ａ，２２１ｂ、電極端子２２２ａ，２２２ｂおよび接着
樹脂層２２３ａ，２２３ｂは、それらを個々に区別する
必要がない場合、それぞれ、単に半導体チップ２２１、
電極端子２２２および接着樹脂層２２３と称する。ま
た、図１９Ｆには、半導体チップ２２１ａおよび半導体
チップ２２１ｂの２個しか図示されていないが、この基
板５１上には、実際には、もっと多くの半導体チップ２
２１が搭載されている。
【００７８】ステップＳ７６において、電気接続部３６
は、半導体チップ２２１が固定された基板５１の下面
（半導体チップ２２１が固定されている面（上面）と反
対側の面）を銅などの導電性の材料により一括してメッ
キする。これにより、図１９Ｇに示されるように、各貫
通孔５５の内部の周壁に接してメッキ５９が形成され、
かつ、基板５１の下面にメッキ６０が、メッキ５９と一
体的に形成される。貫通孔５５の内部のメッキ５９は、
基板５１の下面のメッキ６０に接触して形成される。こ
れにより、電極端子２２２は、基板５１の下面側に、電
気的に導出される。その結果、電極端子２２２を基板５
１の下面の回路部品と電気的に接続することができる。
すなわち、メッキ５９およびメッキ６０が導電部を形成
する。
【００７９】以上のように、基板５１に形成された接着
樹脂層５４の代わりに、個々の半導体チップ２２１に形
成された接着樹脂層２２３を用いるようにしても、基板
５１に形成された接着樹脂層５４を用いた場合と同様の
効果が得られる。
【００８０】さらに、基板５１に形成された接着樹脂層
５４を用いて、狭いピッチで、多くの半導体チップ２２
１を搭載する場合に、最後の方に接着した半導体チップ
２２１への接着樹脂層５４の接着力が弱まり、その結
果、半導体チップ２２１が剥がれてしまうような接着不
良を抑制し、全ての半導体チップ２２１を同等な接着力
により、基板５１に接着することができる。
【００８１】また、基板５１に搭載する半導体チップが
少ない場合には、基板５１に形成された接着樹脂層５４
を用いる場合に較べて、加工費、材料費を削減すること
ができる。さらに、半導体チップ２２１に形成された接
着樹脂層２２３は、レジストマスク機能を兼ねることも
でき、この場合、レジスト樹脂の材料費用が削減され
る。
【００８２】図２０は、２層の多層基板２４１の構成例
を示している。なお、図２０において、図１８および図
１９における場合と対応する部分には対応する符号を付
してあり、その説明は繰り返しになるので適宜省略す
る。
【００８３】図２０の例の場合においては、封止樹脂２
３２により平坦化された基板５１の上に回路２５１が形
成されている。回路２５１は、基板５１にレーザにより
形成された基板孔２５２がメッキ２５３によりスルーホ
ール化されることにより、メッキ６０と電気的に接続さ
れている。さらに、平坦化樹脂２５４により平坦化され
た回路２５１の上には、有底ビア２５６が形成された基
板２５５が接続、固定されている。
【００８４】この有底ビア２５６は、基板２５５上に、
回路２５１の位置に合わせてレーザにより基板孔２５７
が形成され、その後、メッキ２５８およびメッキ２５９
により、スルーホール化されるとともに、回路２５１と
電気的に接続されて形成されている。
【００８５】以上のようにして、半導体チップ２２１の
電極端子２２２が、ランドなどを介することなく、メッ
キ５９、メッキ６０、メッキ２５３および回路２５１を
介して、有底ビア２５６と電気的に接続された多層基板
２４１が形成される。なお、実際には、貫通孔５５、基
板孔２５２および基板孔２５７は、図２０に示されるよ
うに、空気による腐食などを防ぐため、導電ペースト２
６０が充填されて用いられることが多い。
【００８６】次に、図２１のフローチャートおよび図２
２乃至図２４の工程図を参照して、本発明の形成処理装
置における半導体チップの接続処理の例を説明する。な
お、図２２乃至図２４において、図４および図５におけ
る場合と対応する部分には対応する符号を付してあり、
その説明は繰り返しになるので適宜省略する。
【００８７】ステップＳ１０１乃至Ｓ１０４で、基板の
配置処理、レジスト絶縁樹脂塗布処理、接着樹脂層形成
処理、および、貫通孔形成処理が行われる。なお、これ
らの処理は、図３のステップＳ１乃至Ｓ４の処理と同様
のため、その詳細な説明および図示は省略する。
【００８８】以上の処理において、貫通孔５５が、接続
する枠基板２７１の電極部２７２、および、半導体チッ
プ２２１ａの電極端子２２２ａの基板５１上の位置と大
きさに合わせて、ドリルまたはレーザなどを用いて形成
されている。
【００８９】そこで、ステップＳ１０５において、基板
配置部３１は、図２３Ｄに示されるように、枠基板２７
１を、基板５１の所定の貫通孔５５に合わせて配置し、
固定する。枠基板２７１は、底面に電極部２７２を有
し、電極部２７２の周囲は、底面を平坦化するための平
坦化樹脂２７３が塗布されている。したがって、枠基板
２７１の電極部２７２が対応する貫通孔５５と対向する
ように（平面から見た場合、電極部２７２の中心が、貫
通孔５５の中心と、ほぼ一致するように）配置される。
そして、枠基板２７１は、接着樹脂層５４上に、ラミネ
ータ２３１などにより熱圧着され、機械的に固定され
る。この場合、接着樹脂層５４は、枠基板２７１の底面
の凹凸に追従して変形し、枠基板２７１の底面と基板５
１の隙間を埋める。これにより、ボイドの発生を抑制で
きる。
【００９０】ステップＳ１０６において、チップ配置部
３５は、接着樹脂層２２３ａの形成された半導体チップ
２２１ａ、および、接着樹脂層２２３ｂの形成された半
導体チップ２２１ｂを、図２３Ｅに示されるように、基
板５１の所定の貫通孔５５に合わせて配置し、ボンダ５
８により仮固定し、図２３Ｆに示されるように、ラミネ
ータ２３１で一括熱圧着し、機械的に固定する。その
後、ステップＳ１０７において、平坦化処理部３２は、
半導体チップ２２１ａおよび半導体チップ２２１ｂが固
定された基板５１を封止樹脂２３２（図２４Ｇ）で平坦
化する。なお、図２４の例の場合、封止樹脂２３２は、
枠基板２７１の隙間を埋め、かつ、半導体チップ２２１
ａおよび半導体チップ２２１ｂにより凹凸が形成された
基板５１上を平坦化している。
【００９１】ステップＳ１０８において、電気接続部３
６は、枠基板２７１および半導体チップ２２１が固定さ
れた基板５１の下面（枠基板２７１および半導体チップ
２２１が固定されている面（上面）と反対側の面）を銅
などの導電性の材料により一括してメッキする。これに
より、図２４Ｈに示されるように、各貫通孔５５の内部
の周壁に接してメッキ５９が形成され、かつ、基板５１
の下面にメッキ６０が、メッキ５９と一体的に形成され
る。貫通孔５５の内部のメッキ５９は、基板５１の下面
のメッキ６０に接触して形成される。これにより、枠基
板２７１の電極部２７２、および、半導体チップ２２１
の電極端子２２２は、基板５１の下面側に、電気的に導
出される。その結果、枠基板２７１の電極部２７２、お
よび、半導体チップ２２１の電極端子２２２を基板５１
の下面の回路部品と電気的に接続することができる。す
なわち、メッキ５９およびメッキ６０が導電部を形成す
る。
【００９２】以上のように、基板５１に形成された接着
樹脂層５４に加えて、個々の半導体チップ２２１に形成
された接着樹脂層２２３を用いるようにしたので、基板
５１に形成された接着樹脂層５４を用いた場合と同様の
効果が得られる他、枠基板２７１の配置、接着工程によ
り、基板５１に形成された接着樹脂層５４が硬化し、半
導体チップ２２１を接着するための接着樹脂層５４の接
着力が弱まり、その結果、半導体チップ２２１が剥がれ
しまうような接着不良を抑制し、半導体チップ２２１を
基板５１に確実に接着することができる。
【００９３】図２５は、２層の多層基板２８１の構成例
を示している。なお、図２５において、図２０、およ
び、図２２乃至図２４における場合と対応する部分には
対応する符号を付してあり、その説明は繰り返しになる
ので適宜省略する。
【００９４】図２５の例の場合においては、封止樹脂２
３２により平坦化された基板５１の上に回路２５１が形
成されている。回路２５１は、枠基板２７１と電気的に
接続されている。さらに、平坦化樹脂２５４により平坦
化された回路２５１の上には、有底ビア２５６が回路２
５１と電気的に接続されるように形成された基板２５５
が接続、固定されている。
【００９５】以上のようにして、半導体チップ２２１の
電極端子２２２が、ランドなどを介することなく、メッ
キ５９、メッキ６０および枠基板２７１を介して、有底
ビア２５６と電気的に接続された多層基板２８１が形成
される。
【００９６】以上のように、基板に貫通孔を開け、その
後に、半導体チップ、または、他の基板と接続するよう
にしたので、半導体チップ、または、他の基板ごとのバ
ンプおよび導電材材料の供給が必要なくなるため、材料
費または加工代が削減される。さらに、貫通孔を開ける
際に発生する基板の破損を抑制することができる。
【００９７】
【発明の効果】以上のごとく、本発明によれば、歩留ま
りのよい電子部品を提供することができる。また、本発
明によれば、材料費または加工代が削減でき、低コスト
化が促進できる。さらに、本発明によれば、接着樹脂の
接着力の劣化による接着不良を抑制できる。
【図面の簡単な説明】
【図１】従来の半導体チップが接続された基板を説明す
る図である。
【図２】本発明を適用した多層基板の形成処理装置の構
成を示すブロック図である。
【図３】図２の多層基板の形成処理装置の半導体チップ
の接続処理を説明するフローチャートである。
【図４】本発明の半導体チップの接続工程を説明する図
である。
【図５】本発明の半導体チップの接続工程を説明する図
である。
【図６】接着樹脂層を説明する図である。
【図７】接着樹脂層を説明する図である。
【図８】本発明の半導体チップが接続された基板の構成
例を示す側断面図である。
【図９】本発明の多層基板の構成例を示す側断面図であ
る。
【図１０】図２の多層基板の形成処理装置の半導体チッ
プの接続処理の他の例を説明するフローチャートであ
る。
【図１１】本発明の半導体チップの接続工程を説明する
図である。
【図１２】本発明の多層基板の他の構成例を示す側断面
図である。
【図１３】半導体チップの接続樹脂層の形成処理装置の
構成を示すブロック図である。
【図１４】図１３の接続樹脂層の形成処理装置の処理を
説明するフローチャートである。
【図１５】本発明の半導体チップの接続層形成工程を説
明する図である。
【図１６】図２の多層基板の形成処理装置の半導体チッ
プの接続処理の他の例を説明するフローチャートであ
る。
【図１７】本発明の半導体チップの接続工程を説明する
図である。
【図１８】本発明の半導体チップの接続工程を説明する
図である。
【図１９】本発明の半導体チップの接続工程を説明する
図である。
【図２０】本発明の多層基板の他の構成例を示す側断面
図である。
【図２１】図２の多層基板の形成処理装置の半導体チッ
プの接続処理の他の例を説明するフローチャートであ
る。
【図２２】本発明の半導体チップの接続工程を説明する
図である。
【図２３】本発明の半導体チップの接続工程を説明する
図である。
【図２４】本発明の半導体チップの接続工程を説明する
図である。
【図２５】本発明の多層基板の他の構成例を示す側断面
図である。
【符号の説明】
５１ 基板，５３ レジスト絶縁樹脂，５４ 接着樹脂
層，５５ 貫通孔，５６ａ，５６ｂ 半導体チップ，５
７ａ，５７ｂ 電極端子，５９ メッキ，６０メッキ，
７１ 導電ペースト，７２ 配線部，８１ 多層基板，
１２１ 多層基板，２２１ａ，２２１ｂ 半導体チッ
プ，２２２ａ，２２２ｂ 電極端子，２２３ａ，２２３
ｂ 接着樹脂層，２３２ 封止樹脂，２４１ 多層基
板，２７１枠基板，２８１ 多層基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/46 Ｈ０５Ｋ 3/46 Ｑ Ｆターム(参考） 5E317 AA24 BB12 CC25 CC31 CD27 CD32 GG11 GG16 5E336 AA04 AA16 BB02 BC01 BC15 BC34 CC32 CC36 CC51 CC55 EE07 GG11 5E346 AA12 AA16 AA42 CC08 CC32 CC41 CC52 FF04 FF18 GG17 GG19 HH33 5F044 KK07 KK11 LL00

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 電子デバイスが配置された１以上の基板
    により構成される電子部品であって、 前記基板の所定の位置に形成された、前記基板の一方の
    面から他方の面まで貫通する貫通孔と、 電極端子が前記貫通孔の中心に対向する位置に配置され
    た状態で、前記基板の一方の面に接着された電子デバイ
    スと、 前記電子デバイスの前記電極端子を、前記基板の他方の
    面に電気的に接続するように、前記電極端子と前記貫通
    孔の内壁に接するように形成された導電部とを備えるこ
    とを特徴とする電子部品。
  2. 【請求項２】 前記電子デバイスは、半導体チップ、ま
    たは、チップ型電子部品であることを特徴とする電子部
    品。
  3. 【請求項３】 前記導電部は、メッキにより、前記基板
    の他方の面の他の導電部と一体的に形成されていること
    を特徴とする請求項１に記載の電子部品。
  4. 【請求項４】 前記導電部は、導電ペーストにより形成
    されていることを特徴とする請求項１に記載の電子部
    品。
  5. 【請求項５】 前記電子デバイスを、前記基板の前記一
    方の面に接着するための接着層をさらに備えることを特
    徴とする請求項１に記載の電子部品。
  6. 【請求項６】 前記電子デバイスは、前記基板の前記一
    方の面に接着されるための接着層を底面に有し、前記接
    着層は、前記電子デバイスの前記電極端子を露出して形
    成されていることを特徴とする請求項１に記載の電子部
    品。
  7. 【請求項７】 前記接着層は、感光性樹脂、または、レ
    ーザ光により除去可能な樹脂により形成されていること
    を特徴とする請求項６に記載の電子部品。
  8. 【請求項８】 基板の一方の面を平坦化する第１のステ
    ップと、 平坦化された前記基板の所定の位置に、前記一方の面か
    ら他方の面まで貫通する貫通孔を形成する第２のステッ
    プと、 電極端子が前記貫通孔の中心に対向する位置に、電子デ
    バイスを前記基板の上に配置し、接着する第３のステッ
    プと、 前記電子デバイスの前記電極端子を電気的に、前記基板
    の他方の面に導出するように、前記電極端子と前記貫通
    孔の内壁に接するように導電部を形成する第４のステッ
    プとを含むことを特徴とする電子部品の製造方法。
  9. 【請求項９】 平坦化された前記基板の面に、接着層を
    形成する第５のステップをさらに含むことを特徴とする
    請求項８に記載の電子部品の製造方法。
  10. 【請求項１０】 前記接着層は、樹脂により形成されて
    いることを特徴とする請求項９に記載の電子部品の製造
    方法。
  11. 【請求項１１】 前記電子デバイスは、半導体チップ、
    または、チップ型電子部品であることを特徴とする請求
    項８に記載の電子部品の製造方法。
  12. 【請求項１２】 前記導電部は、メッキにより、前記基
    板の他方の面の他の導電部と一体的に形成されることを
    特徴とする請求項８に記載の電子部品の製造方法。
  13. 【請求項１３】 前記導電部は、導電ペーストにより形
    成されることを特徴とする請求項８に記載の電子部品の
    製造方法。
  14. 【請求項１４】 前記電子デバイスは、前記電子デバイ
    スの底面に、前記電極端子を露出するように形成された
    接着層により、前記基板の前記一方の面に接着されるこ
    とを特徴とする請求項８に記載の電子部品の製造方法。
  15. 【請求項１５】 前記接着層は、感光性樹脂により形成
    されており、露光および現像されることにより、前記電
    子デバイスの前記電極端子を露出していることを特徴と
    する請求項１４に記載の電子部品の製造方法。
  16. 【請求項１６】 前記接着層は、樹脂により形成されて
    おり、レーザ光で除去されることにより、前記電子デバ
    イスの前記電極端子を露出していることを特徴とする請
    求項１４に記載の電子部品の製造方法。
JP2002270187A 2002-02-25 2002-09-17 電子部品 Expired - Fee Related JP3979241B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002270187A JP3979241B2 (ja) 2002-02-25 2002-09-17 電子部品

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002047376 2002-02-25
JP2002-47376 2002-02-25
JP2002270187A JP3979241B2 (ja) 2002-02-25 2002-09-17 電子部品

Publications (2)

Publication Number Publication Date
JP2003318234A true JP2003318234A (ja) 2003-11-07
JP3979241B2 JP3979241B2 (ja) 2007-09-19

Family

ID=29551905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002270187A Expired - Fee Related JP3979241B2 (ja) 2002-02-25 2002-09-17 電子部品

Country Status (1)

Country Link
JP (1) JP3979241B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005310934A (ja) * 2004-04-20 2005-11-04 Dainippon Printing Co Ltd 多層配線基板およびその製造方法
JP2007012761A (ja) * 2005-06-29 2007-01-18 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法
JP2009043857A (ja) * 2007-08-08 2009-02-26 Casio Comput Co Ltd 半導体装置およびその製造方法
JP4530110B2 (ja) * 2008-03-24 2010-08-25 株式会社村田製作所 電子部品モジュールの製造方法
JP2012256631A (ja) * 2011-06-07 2012-12-27 Toshiba Corp 半導体装置及びその製造方法
WO2013027718A1 (ja) * 2011-08-23 2013-02-28 株式会社フジクラ 部品実装プリント基板及びその製造方法
WO2013038468A1 (ja) * 2011-09-12 2013-03-21 株式会社メイコー 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362542A (ja) * 1989-07-31 1991-03-18 Seiko Epson Corp 半導体装置及びその製造方法
JPH06132669A (ja) * 1992-06-24 1994-05-13 Furukawa Electric Co Ltd:The 多層配線板の製造方法
JPH1056040A (ja) * 1996-08-08 1998-02-24 Hitachi Ltd 半導体装置およびその製造方法
JPH10326798A (ja) * 1997-05-26 1998-12-08 Nec Corp 半導体素子搭載用回路基板とその半導体素子との接続方法
JP2000022040A (ja) * 1998-07-07 2000-01-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2000036518A (ja) * 1998-07-16 2000-02-02 Nitto Denko Corp ウェハスケールパッケージ構造およびこれに用いる回路基板
JP2002231762A (ja) * 2001-02-01 2002-08-16 Toppan Forms Co Ltd Ｉｃチップの実装方法とｉｃチップ実装体

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362542A (ja) * 1989-07-31 1991-03-18 Seiko Epson Corp 半導体装置及びその製造方法
JPH06132669A (ja) * 1992-06-24 1994-05-13 Furukawa Electric Co Ltd:The 多層配線板の製造方法
JPH1056040A (ja) * 1996-08-08 1998-02-24 Hitachi Ltd 半導体装置およびその製造方法
JPH10326798A (ja) * 1997-05-26 1998-12-08 Nec Corp 半導体素子搭載用回路基板とその半導体素子との接続方法
JP2000022040A (ja) * 1998-07-07 2000-01-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2000036518A (ja) * 1998-07-16 2000-02-02 Nitto Denko Corp ウェハスケールパッケージ構造およびこれに用いる回路基板
JP2002231762A (ja) * 2001-02-01 2002-08-16 Toppan Forms Co Ltd Ｉｃチップの実装方法とｉｃチップ実装体

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005310934A (ja) * 2004-04-20 2005-11-04 Dainippon Printing Co Ltd 多層配線基板およびその製造方法
JP4634735B2 (ja) * 2004-04-20 2011-02-16 大日本印刷株式会社 多層配線基板の製造方法
JP2007012761A (ja) * 2005-06-29 2007-01-18 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法
JP2009043857A (ja) * 2007-08-08 2009-02-26 Casio Comput Co Ltd 半導体装置およびその製造方法
JP4530110B2 (ja) * 2008-03-24 2010-08-25 株式会社村田製作所 電子部品モジュールの製造方法
JPWO2009119374A1 (ja) * 2008-03-24 2011-07-21 株式会社村田製作所 電子部品モジュールの製造方法
JP2012256631A (ja) * 2011-06-07 2012-12-27 Toshiba Corp 半導体装置及びその製造方法
US8786077B2 (en) 2011-06-07 2014-07-22 Kabushiki Kaisha Toshiba Semiconductor device having a first substrate containing circuit element connected to radiation plate on a cover plate with metal vias
WO2013027718A1 (ja) * 2011-08-23 2013-02-28 株式会社フジクラ 部品実装プリント基板及びその製造方法
CN103748977A (zh) * 2011-08-23 2014-04-23 株式会社藤仓 部件安装印刷电路基板及其制造方法
JPWO2013027718A1 (ja) * 2011-08-23 2015-03-19 株式会社フジクラ 部品実装プリント基板及びその製造方法
WO2013038468A1 (ja) * 2011-09-12 2013-03-21 株式会社メイコー 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板

Also Published As

Publication number Publication date
JP3979241B2 (ja) 2007-09-19

Similar Documents

Publication Publication Date Title
KR100537972B1 (ko) 집적 회로 패키지용 칩 스케일 볼 그리드 어레이
EP0526133B1 (en) Polyimide multilayer wiring substrate and method for manufacturing the same
KR100987688B1 (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
US7640655B2 (en) Electronic component embedded board and its manufacturing method
JP3277997B2 (ja) ボールグリッドアレイパッケージとその製造方法
JP4880277B2 (ja) 配線基板の製造方法
US20100101083A1 (en) Method for fabricating circuit board structure with concave conductive cylinders
JP4950743B2 (ja) 積層配線基板及びその製造方法
JP2008159682A (ja) 多層プリント配線板およびその製造方法
JP2009016377A (ja) 多層配線板及び多層配線板製造方法
JP2004134679A (ja) コア基板とその製造方法、および多層配線基板
JP2003318234A (ja) 電子部品および電子部品の製造方法
JPH1116949A (ja) Ａｃｆ接合構造
US11923282B2 (en) Wiring substrate
JP2002151853A (ja) 多層配線基板とその製造方法
JP3350454B2 (ja) 半導体集積回路装置およびその製造方法並びに製造装置
JP5766387B2 (ja) 電子部品内蔵型の２層配線基板の製造方法及び電子部品内蔵型の２層配線基板
JP5515210B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JPH11135173A (ja) 厚さ方向導電シート及びその製造方法
US20110147923A1 (en) Surface Mounting Integrated Circuit Components
JP2000200855A (ja) Ｐｇａ型配線基板及びその製造方法並びに半導体装置
JPH11186731A (ja) ブラインドビアホールの形成方法および多層プリント配線板の製造方法
JP3591197B2 (ja) ボールグリッドアレイパッケージ形半導体部品の実装構造
JP2023137136A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP2022133182A (ja) 部品内蔵基板及び部品内蔵基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070618

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130706

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees