JPH1056040A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH1056040A JPH1056040A JP8210163A JP21016396A JPH1056040A JP H1056040 A JPH1056040 A JP H1056040A JP 8210163 A JP8210163 A JP 8210163A JP 21016396 A JP21016396 A JP 21016396A JP H1056040 A JPH1056040 A JP H1056040A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- hole
- wiring board
- semiconductor chip
- insulating adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/821—Forming a build-up interconnect
- H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体装置を構成する半導体チップと配線基
板との接合を、これらと同程度の熱膨張係数を有する樹
脂を用いて短時間で行う。 【解決手段】 集積回路の形成された半導体チップ１、
およびこの半導体チップ１のチップ電極１ａに対応して
貫通孔３ａが形成されるとともに貫通孔３ａの内壁にお
いてその両端まで延びる導電材６が設けられた配線基板
３を用意する。次に、チップ電極１ａとこれに対応した
貫通孔３ａとを位置合わせし、チップ電極１ａの箇所を
残して半導体チップ１と配線基板３とを絶縁性接着樹脂
４で接合する。そして、貫通孔３ａ内にはんだボール２
を投入してこれを溶融固化し、チップ電極１ａと導電材
６とを電気的に接続する。
板との接合を、これらと同程度の熱膨張係数を有する樹
脂を用いて短時間で行う。 【解決手段】 集積回路の形成された半導体チップ１、
およびこの半導体チップ１のチップ電極１ａに対応して
貫通孔３ａが形成されるとともに貫通孔３ａの内壁にお
いてその両端まで延びる導電材６が設けられた配線基板
３を用意する。次に、チップ電極１ａとこれに対応した
貫通孔３ａとを位置合わせし、チップ電極１ａの箇所を
残して半導体チップ１と配線基板３とを絶縁性接着樹脂
４で接合する。そして、貫通孔３ａ内にはんだボール２
を投入してこれを溶融固化し、チップ電極１ａと導電材
６とを電気的に接続する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に、半導体チップと配線基板とが接合された半導体装
置に適用して有効な技術に関する。
特に、半導体チップと配線基板とが接合された半導体装
置に適用して有効な技術に関する。
【０００２】
【従来の技術】特にゲートアレイやマイクロコンピュー
タなどの論理ＬＳＩにおいては、集積回路の多機能化、
高速化に伴い、外部回路との接続を行なう電極の数が急
速に増大している。このような場合、周辺部から多くの
ピンを取り出そうとすると、必然的に狭ピッチ化は避け
られない。一方、ピッチを一定幅以上に狭めないように
すると、今度は多ピン化が避けられずパッケージサイズ
が大きくなる。
タなどの論理ＬＳＩにおいては、集積回路の多機能化、
高速化に伴い、外部回路との接続を行なう電極の数が急
速に増大している。このような場合、周辺部から多くの
ピンを取り出そうとすると、必然的に狭ピッチ化は避け
られない。一方、ピッチを一定幅以上に狭めないように
すると、今度は多ピン化が避けられずパッケージサイズ
が大きくなる。
【０００３】このようなパッケージ側の制約を回避して
ジレンマを除去するための技術として、たとえば、日経
ＢＰ社発行、「実践講座ＶＬＳＩパッケージング技術
（下）」（1993年 5月31日発行）、P173〜P178に記載の
ように、フリップチップ接続により半導体チップを配線
基板に搭載したＢＧＡ（Ball Grid Array)タイプの半導
体装置が知られている。ここで、フリップチップ接続と
は、半導体チップのチップ電極と配線基板の基板電極と
をはんだバンプや導電性の有機材料などを介して電気的
に接続する技術である。
ジレンマを除去するための技術として、たとえば、日経
ＢＰ社発行、「実践講座ＶＬＳＩパッケージング技術
（下）」（1993年 5月31日発行）、P173〜P178に記載の
ように、フリップチップ接続により半導体チップを配線
基板に搭載したＢＧＡ（Ball Grid Array)タイプの半導
体装置が知られている。ここで、フリップチップ接続と
は、半導体チップのチップ電極と配線基板の基板電極と
をはんだバンプや導電性の有機材料などを介して電気的
に接続する技術である。
【０００４】一般に、フリップチップ接続においては、
チップ・基板間の良好な接続信頼性を得るために、はん
だバンプにより形成された半導体チップと配線基板との
隙間および半導体チップの周囲に液状の絶縁性樹脂を充
填して硬化している。
チップ・基板間の良好な接続信頼性を得るために、はん
だバンプにより形成された半導体チップと配線基板との
隙間および半導体チップの周囲に液状の絶縁性樹脂を充
填して硬化している。
【０００５】
【発明が解決しようとする課題】今日、パッケージサイ
ズの小型化に伴ってバンプ径も小さくなっており、半導
体チップと配線基板との隙間は１mm程度以下と非常に狭
くなっている。このような半導体装置に樹脂を充填しよ
うとしても、これを短時間で、また均一に行うことは困
難である。これでは作業性が悪化することになる。
ズの小型化に伴ってバンプ径も小さくなっており、半導
体チップと配線基板との隙間は１mm程度以下と非常に狭
くなっている。このような半導体装置に樹脂を充填しよ
うとしても、これを短時間で、また均一に行うことは困
難である。これでは作業性が悪化することになる。
【０００６】また、狭い隙間に液状の樹脂を充填するた
めには粘性を低くして流動性を保つ必要がある。する
と、樹脂の熱膨張係数が半導体チップおよび配線基板と
比較して大きくなりやすく、温度サイクルや熱衝撃によ
り、熱応力に起因した接続不良が発生する。
めには粘性を低くして流動性を保つ必要がある。する
と、樹脂の熱膨張係数が半導体チップおよび配線基板と
比較して大きくなりやすく、温度サイクルや熱衝撃によ
り、熱応力に起因した接続不良が発生する。
【０００７】そこで、本発明の目的は、半導体装置を構
成する半導体チップと配線基板との接合を短時間で行う
ことのできる技術を提供することにある。
成する半導体チップと配線基板との接合を短時間で行う
ことのできる技術を提供することにある。
【０００８】本発明の他の目的は、半導体装置を構成す
る半導体チップと配線基板とを、これらと同程度の熱膨
張係数を有する樹脂により接合することのできる技術を
提供することにある。
る半導体チップと配線基板とを、これらと同程度の熱膨
張係数を有する樹脂により接合することのできる技術を
提供することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１１】すなわち、本発明による半導体装置は、集
積回路の形成された半導体チップと、この半導体チップ
のチップ電極に対応して貫通孔が形成されるとともに貫
通孔の内壁においてその両端まで延びる導電材が設けら
れた配線基板と、チップ電極に対応した接続孔が形成さ
れるとともにチップ電極とこれに対応した貫通孔とを対
向させて半導体チップと配線基板とを接合する絶縁性接
着樹脂と、貫通孔内で溶融固化して設けられ、チップ電
極と導電材とを電気的に接続する導通部材とを有するこ
とを特徴とするものである。
積回路の形成された半導体チップと、この半導体チップ
のチップ電極に対応して貫通孔が形成されるとともに貫
通孔の内壁においてその両端まで延びる導電材が設けら
れた配線基板と、チップ電極に対応した接続孔が形成さ
れるとともにチップ電極とこれに対応した貫通孔とを対
向させて半導体チップと配線基板とを接合する絶縁性接
着樹脂と、貫通孔内で溶融固化して設けられ、チップ電
極と導電材とを電気的に接続する導通部材とを有するこ
とを特徴とするものである。
【００１２】また、本発明による半導体装置の製造方法
は、次の工程（ａ）〜（ｅ）を含むことを特徴とするも
のである。つまり、（ａ）集積回路の形成された半導体
チップを用意する工程、（ｂ）半導体チップのチップ電
極に対応して貫通孔が形成されるとともに貫通孔の内壁
においてその両端まで延びる導電材が設けられた配線基
板を用意する工程、（ｃ）チップ電極とこれに対応した
貫通孔とを位置合わせし、チップ電極の箇所を残して半
導体チップと配線基板とを絶縁性接着樹脂で接合する工
程、（ｄ）貫通孔内に導通部材を投入する工程、（ｅ）
導通部材を溶融固化してチップ電極と導電材とを電気的
に接続する工程である。
は、次の工程（ａ）〜（ｅ）を含むことを特徴とするも
のである。つまり、（ａ）集積回路の形成された半導体
チップを用意する工程、（ｂ）半導体チップのチップ電
極に対応して貫通孔が形成されるとともに貫通孔の内壁
においてその両端まで延びる導電材が設けられた配線基
板を用意する工程、（ｃ）チップ電極とこれに対応した
貫通孔とを位置合わせし、チップ電極の箇所を残して半
導体チップと配線基板とを絶縁性接着樹脂で接合する工
程、（ｄ）貫通孔内に導通部材を投入する工程、（ｅ）
導通部材を溶融固化してチップ電極と導電材とを電気的
に接続する工程である。
【００１３】この半導体装置の製造方法において、絶縁
性接着樹脂をフィルム状に形成し、チップ電極に対応し
てあらかじめ接続孔を形成しておいてもよい。また、半
導体チップまたは配線基板の表面に絶縁性接着樹脂を貼
着し、絶縁性接着樹脂のチップ電極または貫通孔に相当
する箇所に接続孔を形成し、チップ電極とこれに対応し
た貫通孔とを位置合わせして半導体チップと配線基板と
を絶縁性接着樹脂で接合するようにしてもよい。
性接着樹脂をフィルム状に形成し、チップ電極に対応し
てあらかじめ接続孔を形成しておいてもよい。また、半
導体チップまたは配線基板の表面に絶縁性接着樹脂を貼
着し、絶縁性接着樹脂のチップ電極または貫通孔に相当
する箇所に接続孔を形成し、チップ電極とこれに対応し
た貫通孔とを位置合わせして半導体チップと配線基板と
を絶縁性接着樹脂で接合するようにしてもよい。
【００１４】これらの半導体装置の製造方法において、
（ｄ）工程において投入される導通部材には、複数個の
はんだボールを適用することができる。
（ｄ）工程において投入される導通部材には、複数個の
はんだボールを適用することができる。
【００１５】上記した手段によれば、半導体チップと配
線基板との隙間に接合樹脂を充填する作業が不要にな
る。したがって、半導体装置を構成する半導体チップと
配線基板との接合を短時間の内に行うことが可能にな
る。
線基板との隙間に接合樹脂を充填する作業が不要にな
る。したがって、半導体装置を構成する半導体チップと
配線基板との接合を短時間の内に行うことが可能にな
る。
【００１６】また、半導体チップと配線基板とで形成さ
れた狭い隙間に樹脂を充填する場合のように低粘性の樹
脂を用いる必要がなくなるので、半導体チップおよび配
線基板と同程度の熱膨張係数を有する絶縁性接着樹脂で
両者を接合することが可能になる。
れた狭い隙間に樹脂を充填する場合のように低粘性の樹
脂を用いる必要がなくなるので、半導体チップおよび配
線基板と同程度の熱膨張係数を有する絶縁性接着樹脂で
両者を接合することが可能になる。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【００１８】（実施の形態１）図１〜図５は本発明の一
実施の形態である半導体装置の製造方法を連続して示す
説明図である。
実施の形態である半導体装置の製造方法を連続して示す
説明図である。
【００１９】完成された半導体装置を示す図５に表され
ているように、本実施の形態の半導体装置は、集積回路
の形成された半導体チップ１と、溶融固化されたはんだ
ボールを介してこの半導体チップ１と接続された配線基
板３とから構成されている。そして、半導体チップ１と
配線基板３とはフィルム状の絶縁性接着樹脂４を介して
接合されており、配線基板３の側でプリント基板に実装
されるようになっている。
ているように、本実施の形態の半導体装置は、集積回路
の形成された半導体チップ１と、溶融固化されたはんだ
ボールを介してこの半導体チップ１と接続された配線基
板３とから構成されている。そして、半導体チップ１と
配線基板３とはフィルム状の絶縁性接着樹脂４を介して
接合されており、配線基板３の側でプリント基板に実装
されるようになっている。
【００２０】たとえば厚さ１mmの配線基板３には、半導
体チップ１の主面に形成された絶縁保護膜５から露出さ
れたチップ電極１ａに対応してたとえばφ２００μｍの
貫通孔３ａが形成されている。貫通孔３ａの内壁にはた
とえばＣｕ（銅）メッキによる導電材６が両端まで延び
て形成されている。そして、配線基板３の半導体チップ
１と反対側の面には、この導電材６から連続するように
して所定の配線７が引き回し形成されている。貫通孔３
ａ内には、後述する要領で溶融固化されたはんだボール
２が充填されている。はんだボール２はチップ電極１ａ
と接合しており、したがって、チップ電極１ａははんだ
ボール２および貫通孔３ａの内壁に形成された導電材６
を介して配線７と電気的に接続されている。
体チップ１の主面に形成された絶縁保護膜５から露出さ
れたチップ電極１ａに対応してたとえばφ２００μｍの
貫通孔３ａが形成されている。貫通孔３ａの内壁にはた
とえばＣｕ（銅）メッキによる導電材６が両端まで延び
て形成されている。そして、配線基板３の半導体チップ
１と反対側の面には、この導電材６から連続するように
して所定の配線７が引き回し形成されている。貫通孔３
ａ内には、後述する要領で溶融固化されたはんだボール
２が充填されている。はんだボール２はチップ電極１ａ
と接合しており、したがって、チップ電極１ａははんだ
ボール２および貫通孔３ａの内壁に形成された導電材６
を介して配線７と電気的に接続されている。
【００２１】半導体チップ１と配線基板３とを接合して
いる絶縁性接着樹脂４は、たとえば厚さ５０μｍのフィ
ラー入りエポキシ接着フィルム２枚により１００μｍ厚
のフィルム状に形成されている。絶縁性接着樹脂４に
は、チップ電極１ａと貫通孔３ａとを連通させて前述し
たはんだボール２で両者の電気的接続を行うための接続
孔４ａが形成されている。この接続孔４ａは、厚さ１mm
程度のガラスエポキシ板に絶縁性接着樹脂４を挟み、た
とえばＮＣ（Numerical Control)ドリルによりあらかじ
め穿孔されている。接続孔４ａの孔径はたとえばφ３５
０μｍ、ピッチ５００μｍである。但し、接続孔４ａを
形成し得るマスクを用いてペースト状の絶縁性接着樹脂
４を配線基板３の上に印刷するようにしてもよい。な
お、接着後の絶縁性接着樹脂４は、接着時にかかる荷重
により厚さが９０μｍ程度に、また、同じく接着時にお
ける樹脂流れにより接続孔４ａの孔径がφ２５０〜３０
０μｍ程度になっている。
いる絶縁性接着樹脂４は、たとえば厚さ５０μｍのフィ
ラー入りエポキシ接着フィルム２枚により１００μｍ厚
のフィルム状に形成されている。絶縁性接着樹脂４に
は、チップ電極１ａと貫通孔３ａとを連通させて前述し
たはんだボール２で両者の電気的接続を行うための接続
孔４ａが形成されている。この接続孔４ａは、厚さ１mm
程度のガラスエポキシ板に絶縁性接着樹脂４を挟み、た
とえばＮＣ（Numerical Control)ドリルによりあらかじ
め穿孔されている。接続孔４ａの孔径はたとえばφ３５
０μｍ、ピッチ５００μｍである。但し、接続孔４ａを
形成し得るマスクを用いてペースト状の絶縁性接着樹脂
４を配線基板３の上に印刷するようにしてもよい。な
お、接着後の絶縁性接着樹脂４は、接着時にかかる荷重
により厚さが９０μｍ程度に、また、同じく接着時にお
ける樹脂流れにより接続孔４ａの孔径がφ２５０〜３０
０μｍ程度になっている。
【００２２】このような構造を有する半導体装置は次の
ようにして製造される。
ようにして製造される。
【００２３】先ず、前述のような半導体チップ１および
配線基板３を用意する。また、接続孔４ａの形成された
絶縁性接着樹脂４を用意する。
配線基板３を用意する。また、接続孔４ａの形成された
絶縁性接着樹脂４を用意する。
【００２４】次に、配線基板３と絶縁性接着樹脂４とを
仮接着する。これは、貫通孔３ａと接続孔４ａとを位置
合わせし（図１）、たとえば加熱温度１００℃、加熱時
間１０分、荷重１５kgf/cm2 の条件でプレスすることに
より行う。これにより、図２に示すように、配線基板３
と絶縁性接着樹脂４とが接合され、該樹脂４は半硬化の
状態になる。
仮接着する。これは、貫通孔３ａと接続孔４ａとを位置
合わせし（図１）、たとえば加熱温度１００℃、加熱時
間１０分、荷重１５kgf/cm2 の条件でプレスすることに
より行う。これにより、図２に示すように、配線基板３
と絶縁性接着樹脂４とが接合され、該樹脂４は半硬化の
状態になる。
【００２５】そして、たとえば画像認識装置付の自動チ
ップマウント装置を用いてチップ電極１ａと接続孔４ａ
との位置合わせを行い、半導体チップ１を配線基板３の
絶縁性接着樹脂４側にマウントする。接続孔４ａからは
配線基板３の貫通孔３ａが覗いているので、この作業に
より、接続孔４ａを介してチップ電極１ａとこれに対応
した貫通孔３ａとが位置合わせされることになる。マウ
ント後、加熱温度１７０℃、加熱時間１０分、荷重７kg
f/cm2 の条件でプレスし、本接着する。これにより、図
３に示すように、絶縁性接着樹脂４を介して配線基板３
と半導体チップ１とが接合される。本接着により絶縁性
接着樹脂４は硬化され、配線基板３と半導体チップ１と
は強固に接合される。
ップマウント装置を用いてチップ電極１ａと接続孔４ａ
との位置合わせを行い、半導体チップ１を配線基板３の
絶縁性接着樹脂４側にマウントする。接続孔４ａからは
配線基板３の貫通孔３ａが覗いているので、この作業に
より、接続孔４ａを介してチップ電極１ａとこれに対応
した貫通孔３ａとが位置合わせされることになる。マウ
ント後、加熱温度１７０℃、加熱時間１０分、荷重７kg
f/cm2 の条件でプレスし、本接着する。これにより、図
３に示すように、絶縁性接着樹脂４を介して配線基板３
と半導体チップ１とが接合される。本接着により絶縁性
接着樹脂４は硬化され、配線基板３と半導体チップ１と
は強固に接合される。
【００２６】なお、接着時の荷重および樹脂の流動性に
よっては、接続孔４ａの孔径が接着前と比較して小さく
なることが考えられる。したがって、もし接続孔４ａの
孔径を貫通孔３ａのそれと同じに設定したならば、貫通
孔３ａが接続孔４ａの縮小によって塞がれることにな
る。このような事態を防止するためには、孔の縮小を見
越して、接続孔４ａの孔径をあらかじめ大きくしておく
ことが望ましい。既に述べたように、本実施の形態で
は、孔径をφ３５０μｍに形成してこれが接着後にφ２
５０〜３００μｍになるようにし、φ２００μｍの貫通
孔３ａが閉塞されないようにしている。
よっては、接続孔４ａの孔径が接着前と比較して小さく
なることが考えられる。したがって、もし接続孔４ａの
孔径を貫通孔３ａのそれと同じに設定したならば、貫通
孔３ａが接続孔４ａの縮小によって塞がれることにな
る。このような事態を防止するためには、孔の縮小を見
越して、接続孔４ａの孔径をあらかじめ大きくしておく
ことが望ましい。既に述べたように、本実施の形態で
は、孔径をφ３５０μｍに形成してこれが接着後にφ２
５０〜３００μｍになるようにし、φ２００μｍの貫通
孔３ａが閉塞されないようにしている。
【００２７】ここで、以上の説明では絶縁性接着樹脂４
を先に配線基板３の方に貼着し、これに半導体チップ１
を接合するようにしているが、次の実施の形態２の場合
を含め、絶縁性接着樹脂４を半導体チップ１の側に設け
てから配線基板３を接合するようにしてもよい。つま
り、結果として、チップ電極１ａと貫通孔３ａとが位置
合わせされた状態で絶縁性接着樹脂４を介して半導体チ
ップ１と配線基板３とが接合されていればよい。
を先に配線基板３の方に貼着し、これに半導体チップ１
を接合するようにしているが、次の実施の形態２の場合
を含め、絶縁性接着樹脂４を半導体チップ１の側に設け
てから配線基板３を接合するようにしてもよい。つま
り、結果として、チップ電極１ａと貫通孔３ａとが位置
合わせされた状態で絶縁性接着樹脂４を介して半導体チ
ップ１と配線基板３とが接合されていればよい。
【００２８】接合後、図４に示すように、配線基板３を
上に向け、上方に開口している貫通孔３ａからたとえば
φ１７０μｍ程度の導通部材であるはんだボール２を１
箇所につきたとえば５個ずつ入れる。このはんだボール
２はたとえばＰｂ（鉛）−Ｓｎ（錫）やＳｎ−Ａｇ
（銀）により構成されている。
上に向け、上方に開口している貫通孔３ａからたとえば
φ１７０μｍ程度の導通部材であるはんだボール２を１
箇所につきたとえば５個ずつ入れる。このはんだボール
２はたとえばＰｂ（鉛）−Ｓｎ（錫）やＳｎ−Ａｇ
（銀）により構成されている。
【００２９】そして、内部温度がたとえば２４０℃に保
たれたＮ2 リフロー装置に約２０分間程度投入し、はん
だボール２を溶融して固化させる。これにより、溶融さ
れたはんだボール２がチップ電極１ａと導電材６とに接
合して半導体チップ１と配線基板３との電気接続が行な
われ、図５に示すような半導体装置が製造される。な
お、はんだボール２は両者を電気的接続するのに足りる
量だけ投入されるもので、ボール径および投入個数は本
実施の形態に拘束されるものではない。
たれたＮ2 リフロー装置に約２０分間程度投入し、はん
だボール２を溶融して固化させる。これにより、溶融さ
れたはんだボール２がチップ電極１ａと導電材６とに接
合して半導体チップ１と配線基板３との電気接続が行な
われ、図５に示すような半導体装置が製造される。な
お、はんだボール２は両者を電気的接続するのに足りる
量だけ投入されるもので、ボール径および投入個数は本
実施の形態に拘束されるものではない。
【００３０】このように、本実施の形態の半導体装置で
は、チップ電極１ａの箇所を残して半導体チップ１と配
線基板３とを絶縁性接着樹脂４で接合し、チップ電極１
ａにつながる貫通孔３ａにはんだボール２を投入してこ
れを溶融固化して半導体チップ１と配線基板３とを電気
的に接続するようにしている。
は、チップ電極１ａの箇所を残して半導体チップ１と配
線基板３とを絶縁性接着樹脂４で接合し、チップ電極１
ａにつながる貫通孔３ａにはんだボール２を投入してこ
れを溶融固化して半導体チップ１と配線基板３とを電気
的に接続するようにしている。
【００３１】したがって、半導体チップ１と配線基板３
との隙間に接合樹脂を充填する作業が不要になる。これ
により、半導体装置を構成する半導体チップ１と配線基
板３との接合を短時間の内に行うことが可能になる。
との隙間に接合樹脂を充填する作業が不要になる。これ
により、半導体装置を構成する半導体チップ１と配線基
板３との接合を短時間の内に行うことが可能になる。
【００３２】また、溶融固化により貫通孔３ａの内部ま
で入り込んだはんだボール２によりチップ電極１ａと導
電材６との接続を行っているので、半導体チップ１と配
線基板３との接合強度が向上する。
で入り込んだはんだボール２によりチップ電極１ａと導
電材６との接続を行っているので、半導体チップ１と配
線基板３との接合強度が向上する。
【００３３】さらに、半導体チップ１と配線基板３とで
形成された狭い隙間に樹脂を充填する場合のように低粘
性の樹脂を用いる必要がなくなるので、半導体チップ１
および配線基板３と同程度の熱膨張係数を有する絶縁性
接着樹脂４で両者を接合することが可能になる。これに
より、熱応力に起因する接続不良が未然に防止され、良
好な品質の半導体装置を得ることができる。
形成された狭い隙間に樹脂を充填する場合のように低粘
性の樹脂を用いる必要がなくなるので、半導体チップ１
および配線基板３と同程度の熱膨張係数を有する絶縁性
接着樹脂４で両者を接合することが可能になる。これに
より、熱応力に起因する接続不良が未然に防止され、良
好な品質の半導体装置を得ることができる。
【００３４】ここで、チップ電極１ａが形成された主面
全体にたとえばＡｌ（アルミニウム）からなる薄膜層９
が形成された半導体チップ１と配線基板３とを前記した
要領で接合したものを図６に示す。本発明者は、図示す
る構造の半導体装置を用いて外部接続用端子間の抵抗値
を測定し、溶融されたはんだボール２での電気抵抗の増
大について検証した。その結果、何れの端子間について
も１Ω以下の抵抗値となり、良好な接続結果が裏付けら
れた。
全体にたとえばＡｌ（アルミニウム）からなる薄膜層９
が形成された半導体チップ１と配線基板３とを前記した
要領で接合したものを図６に示す。本発明者は、図示す
る構造の半導体装置を用いて外部接続用端子間の抵抗値
を測定し、溶融されたはんだボール２での電気抵抗の増
大について検証した。その結果、何れの端子間について
も１Ω以下の抵抗値となり、良好な接続結果が裏付けら
れた。
【００３５】（実施の形態２）図７は本発明の他の実施
の形態である半導体装置の製造工程の一部を示す説明図
である。
の形態である半導体装置の製造工程の一部を示す説明図
である。
【００３６】本実施の形態では、半導体チップ１と配線
基板３との接合用としてペースト状の絶縁性接着樹脂４
が用いられている。したがって、図示するように、この
樹脂４がたとえば配線基板３に貼着された状態において
は接続孔はない。この点において、接続孔４ａがあらか
じめ形成されている実施の形態１の絶縁性接着樹脂４と
異なっている（図１参照）。なお、フィルム状の絶縁性
接着樹脂を貼着するようにしてもよい。
基板３との接合用としてペースト状の絶縁性接着樹脂４
が用いられている。したがって、図示するように、この
樹脂４がたとえば配線基板３に貼着された状態において
は接続孔はない。この点において、接続孔４ａがあらか
じめ形成されている実施の形態１の絶縁性接着樹脂４と
異なっている（図１参照）。なお、フィルム状の絶縁性
接着樹脂を貼着するようにしてもよい。
【００３７】ここでは、絶縁性接着樹脂４を配線基板３
に貼着後、貫通孔３ａに相当する箇所に接続孔４ａが形
成され、前述の図２に示す状態になる。その後、チップ
電極１ａと貫通孔３ａとの位置合わせが行われて半導体
チップ１と配線基板３とが接合され、はんだボール２を
溶融固化して半導体装置が完成する（図５参照）。
に貼着後、貫通孔３ａに相当する箇所に接続孔４ａが形
成され、前述の図２に示す状態になる。その後、チップ
電極１ａと貫通孔３ａとの位置合わせが行われて半導体
チップ１と配線基板３とが接合され、はんだボール２を
溶融固化して半導体装置が完成する（図５参照）。
【００３８】このように、絶縁性接着樹脂４の接続孔４
ａは、配線基板３や半導体チップ１に貼着後に形成する
ようにしてもよい。つまり、結果的にチップ電極１ａの
箇所を残して半導体チップ１と配線基板３とが接合され
ればよい。
ａは、配線基板３や半導体チップ１に貼着後に形成する
ようにしてもよい。つまり、結果的にチップ電極１ａの
箇所を残して半導体チップ１と配線基板３とが接合され
ればよい。
【００３９】以上、本発明者によってなされた発明をそ
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることは言うまでもな
い。
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることは言うまでもな
い。
【００４０】たとえば、本実施の形態においては、導通
部材としてはんだボール２が用いられているが、たとえ
ば柱状の導電体を用い、これを貫通孔３ａに挿入して溶
融固化するようにしてもよい。
部材としてはんだボール２が用いられているが、たとえ
ば柱状の導電体を用い、これを貫通孔３ａに挿入して溶
融固化するようにしてもよい。
【００４１】また、絶縁性接着樹脂４中にはシリカ等の
無機物が混入されていてもよい。
無機物が混入されていてもよい。
【００４２】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【００４３】(1).すなわち、本発明の半導体装置によれ
ば、チップ電極部分を残して半導体チップと配線基板と
を絶縁性接着樹脂で接合し、貫通孔に導通部材を投入し
てこれを溶融固化して両者を電気的に接続するようにし
ているので、半導体チップと配線基板との隙間に接合樹
脂を充填する作業が不要になる。したがって、半導体装
置を構成する半導体チップと配線基板との接合を短時間
の内に行うことが可能になる。
ば、チップ電極部分を残して半導体チップと配線基板と
を絶縁性接着樹脂で接合し、貫通孔に導通部材を投入し
てこれを溶融固化して両者を電気的に接続するようにし
ているので、半導体チップと配線基板との隙間に接合樹
脂を充填する作業が不要になる。したがって、半導体装
置を構成する半導体チップと配線基板との接合を短時間
の内に行うことが可能になる。
【００４４】(2).また、溶融固化により貫通孔の内部ま
で入り込んだ導通部材によりチップ電極と導電材との接
続が行われるので、半導体チップと配線基板との接合強
度が向上する。
で入り込んだ導通部材によりチップ電極と導電材との接
続が行われるので、半導体チップと配線基板との接合強
度が向上する。
【００４５】(3).さらに、半導体チップと配線基板とで
形成された狭い隙間に樹脂を充填する場合のように低粘
性の樹脂を用いる必要がなくなるので、半導体チップお
よび配線基板と同程度の熱膨張係数を有する絶縁性接着
樹脂で両者を接合することが可能になる。したがって、
熱応力に起因する接続不良が未然に防止され、良好な品
質の半導体装置を得ることができる。
形成された狭い隙間に樹脂を充填する場合のように低粘
性の樹脂を用いる必要がなくなるので、半導体チップお
よび配線基板と同程度の熱膨張係数を有する絶縁性接着
樹脂で両者を接合することが可能になる。したがって、
熱応力に起因する接続不良が未然に防止され、良好な品
質の半導体装置を得ることができる。
【図１】本発明の実施の形態１による半導体装置の製造
方法の一部を示す説明図である。
方法の一部を示す説明図である。
【図２】図１に続く説明図である。
【図３】図２に続く説明図である。
【図４】図３に続く説明図である。
【図５】図４に続く説明図である。
【図６】本発明者により端子間抵抗値の測定に用いられ
た半導体装置を示す断面図である。
た半導体装置を示す断面図である。
【図７】本発明の実施の形態２による半導体装置の製造
工程の一部を示す説明図である。
工程の一部を示す説明図である。
１ 半導体チップ １ａ チップ電極 ２ はんだボール（導通部材） ３ 配線基板 ３ａ 貫通孔 ４ 絶縁性接着樹脂 ４ａ 接続孔 ５ 絶縁保護膜 ６ 導電材 ７ 配線 ９ 薄膜層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 栄次 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 宝蔵寺 裕之 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (5)
- 【請求項１】 集積回路の形成された半導体チップと、 前記半導体チップのチップ電極に対応して貫通孔が形成
されるとともに前記貫通孔の内壁においてその両端まで
延びる導電材が設けられた配線基板と、 前記チップ電極に対応した接続孔が形成されるとともに
前記チップ電極とこれに対応した前記貫通孔とを対向さ
せて前記半導体チップと前記配線基板とを接合する絶縁
性接着樹脂と、 前記貫通孔内で溶融固化して設けられ、前記チップ電極
と前記導電材とを電気的に接続する導通部材とを有する
ことを特徴とする半導体装置。 - 【請求項２】 次の工程（ａ）〜（ｅ）を含むことを特
徴とする半導体装置の製造方法。 （ａ）集積回路の形成された半導体チップを用意する工
程、（ｂ）前記半導体チップのチップ電極に対応して貫
通孔が形成されるとともに前記貫通孔の内壁においてそ
の両端まで延びる導電材が設けられた配線基板を用意す
る工程、（ｃ）前記チップ電極とこれに対応した前記貫
通孔とを位置合わせし、前記チップ電極の箇所を残して
前記半導体チップと前記配線基板とを絶縁性接着樹脂で
接合する工程、（ｄ）前記貫通孔内に導通部材を投入す
る工程、（ｅ）前記導通部材を溶融固化して前記チップ
電極と前記導電材とを電気的に接続する工程。 - 【請求項３】 請求項２記載の半導体装置の製造方法に
おいて、前記絶縁性接着樹脂はフィルム状に形成され、
前記チップ電極に対応して開口された接続孔があらかじ
め形成されていることを特徴とする半導体装置の製造方
法。 - 【請求項４】 請求項２記載の半導体装置の製造方法に
おいて、前記（ｃ）工程は次の工程（ｃ1)〜（ｃ3)によ
り構成されていることを特徴とする半導体装置の製造方
法。 （ｃ1)前記半導体チップまたは前記配線基板の表面に絶
縁性接着樹脂を貼着する工程、（ｃ2)前記絶縁性接着樹
脂の前記チップ電極または貫通孔に相当する箇所に接続
孔を形成する工程、（ｃ3)前記チップ電極とこれに対応
した前記貫通孔とを位置合わせして前記半導体チップと
前記配線基板とを前記絶縁性接着樹脂で接合する工程。 - 【請求項５】 請求項２、３または４記載の半導体装置
の製造方法において、前記（ｄ）工程において投入され
る導通部材は、複数個のはんだボールであることを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8210163A JPH1056040A (ja) | 1996-08-08 | 1996-08-08 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8210163A JPH1056040A (ja) | 1996-08-08 | 1996-08-08 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1056040A true JPH1056040A (ja) | 1998-02-24 |
Family
ID=16584817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8210163A Pending JPH1056040A (ja) | 1996-08-08 | 1996-08-08 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1056040A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100350758B1 (ko) * | 1998-12-14 | 2002-08-28 | 닛뽕덴끼 가부시끼가이샤 | 반도체 장치 및 그 제조 공정 |
| JP2003318234A (ja) * | 2002-02-25 | 2003-11-07 | Sony Corp | 電子部品および電子部品の製造方法 |
| WO2004075282A1 (ja) * | 2003-02-24 | 2004-09-02 | Hamamatsu Photonics K.K. | 半導体装置、及びそれを用いた放射線検出器 |
| WO2004077549A1 (ja) * | 2003-02-27 | 2004-09-10 | Hamamatsu Photonics K.K. | 半導体装置、及びそれを用いた放射線検出器 |
| KR100516815B1 (ko) * | 2000-02-08 | 2005-09-26 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 |
| JP2005285943A (ja) * | 2004-03-29 | 2005-10-13 | Nec Electronics Corp | マルチチップパッケージ及びチップ間配線材料 |
| EP1589582A1 (en) * | 2003-01-08 | 2005-10-26 | Hamamatsu Photonics K.K. | Wiring substrate and radiation detector using same |
| JP2008235929A (ja) * | 2008-04-30 | 2008-10-02 | Hamamatsu Photonics Kk | 半導体装置 |
| EP2103958A2 (en) | 2004-05-11 | 2009-09-23 | Hamamatsu Photonics K.K. | Radiation imaging device |
-
1996
- 1996-08-08 JP JP8210163A patent/JPH1056040A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100350758B1 (ko) * | 1998-12-14 | 2002-08-28 | 닛뽕덴끼 가부시끼가이샤 | 반도체 장치 및 그 제조 공정 |
| KR100516815B1 (ko) * | 2000-02-08 | 2005-09-26 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 |
| JP2003318234A (ja) * | 2002-02-25 | 2003-11-07 | Sony Corp | 電子部品および電子部品の製造方法 |
| EP1589582A1 (en) * | 2003-01-08 | 2005-10-26 | Hamamatsu Photonics K.K. | Wiring substrate and radiation detector using same |
| EP1589582A4 (en) * | 2003-01-08 | 2007-02-14 | Hamamatsu Photonics Kk | WIRING SUBSTRATE AND RADIATION DETECTOR USING THE SAME |
| WO2004075282A1 (ja) * | 2003-02-24 | 2004-09-02 | Hamamatsu Photonics K.K. | 半導体装置、及びそれを用いた放射線検出器 |
| US7838994B2 (en) | 2003-02-24 | 2010-11-23 | Hamamatsu Photonics K.K. | Semiconductor device and radiation detector employing it |
| CN100407388C (zh) * | 2003-02-24 | 2008-07-30 | 浜松光子学株式会社 | 半导体装置及使用此半导体装置的放射线检测器 |
| EP1598863A4 (en) * | 2003-02-27 | 2006-12-13 | Hamamatsu Photonics Kk | SEMICONDUCTOR ELEMENT AND RADIATION DETECTOR THEREWITH |
| EP1598863A1 (en) * | 2003-02-27 | 2005-11-23 | Hamamatsu Photonics K. K. | Semiconductor device and radiation detector employing it |
| CN100407389C (zh) * | 2003-02-27 | 2008-07-30 | 浜松光子学株式会社 | 半导体装置及使用此半导体装置的放射线检测器 |
| US7663113B2 (en) | 2003-02-27 | 2010-02-16 | Hamamatsu Photonics K.K. | Semiconductor device and radiation detector employing it |
| WO2004077549A1 (ja) * | 2003-02-27 | 2004-09-10 | Hamamatsu Photonics K.K. | 半導体装置、及びそれを用いた放射線検出器 |
| JP2005285943A (ja) * | 2004-03-29 | 2005-10-13 | Nec Electronics Corp | マルチチップパッケージ及びチップ間配線材料 |
| JP4593951B2 (ja) * | 2004-03-29 | 2010-12-08 | ルネサスエレクトロニクス株式会社 | マルチチップパッケージの製造方法 |
| EP2103958A2 (en) | 2004-05-11 | 2009-09-23 | Hamamatsu Photonics K.K. | Radiation imaging device |
| EP2103958A3 (en) * | 2004-05-11 | 2013-10-09 | Hamamatsu Photonics K.K. | Radiation imaging device |
| JP2008235929A (ja) * | 2008-04-30 | 2008-10-02 | Hamamatsu Photonics Kk | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100466680B1 (ko) | 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착 | |
| US6828669B2 (en) | Interconnection substrate having metal columns covered by a resin film, and manufacturing method thereof | |
| US8033016B2 (en) | Method for manufacturing an electrode and electrode component mounted body | |
| US20010036711A1 (en) | Semiconductor device and manufacturing method of the same | |
| CN101156238B (zh) | 电子零件连接用突起电极与电子零件安装体的制造方法 | |
| JP3277997B2 (ja) | ボールグリッドアレイパッケージとその製造方法 | |
| KR20090103886A (ko) | 전기 상호접속 구조물 및 그 형성 방법 | |
| KR20040023501A (ko) | 기판 및 땜납 볼의 형성 방법과 그 실장 구조 | |
| KR100424382B1 (ko) | 열확산기를 부착한 반도체 장치 및 그 제조 방법 | |
| US20040235287A1 (en) | Method of manufacturing semiconductor package and method of manufacturing semiconductor device | |
| JP2001094003A (ja) | 半導体装置及びその製造方法 | |
| JPH11186322A (ja) | フリップチップ実装用基板及びフリップチップ実装構造 | |
| JPH1056040A (ja) | 半導体装置およびその製造方法 | |
| US7119000B2 (en) | Method of manufacturing semiconductor device | |
| US20020089836A1 (en) | Injection molded underfill package and method of assembly | |
| JP3631922B2 (ja) | センタパッド型半導体パッケージ素子の製造方法 | |
| JPH11260954A (ja) | 半導体装置およびその製造方法 | |
| US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
| JP3890814B2 (ja) | 電子部品の実装方法 | |
| KR100746365B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
| JP2001015641A (ja) | 電子部品の接続構造及び接続方法 | |
| JP3763962B2 (ja) | チップ部品のプリント配線基板への搭載方法 | |
| JP2009277838A (ja) | 半導体装置の製造方法、基板トレイ、及び基板収納装置 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP2005244164A (ja) | 中継基板付き基板及びその製造方法 |