JP2009277838A - 半導体装置の製造方法、基板トレイ、及び基板収納装置 - Google Patents
半導体装置の製造方法、基板トレイ、及び基板収納装置 Download PDFInfo
- Publication number
- JP2009277838A JP2009277838A JP2008126892A JP2008126892A JP2009277838A JP 2009277838 A JP2009277838 A JP 2009277838A JP 2008126892 A JP2008126892 A JP 2008126892A JP 2008126892 A JP2008126892 A JP 2008126892A JP 2009277838 A JP2009277838 A JP 2009277838A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- main surface
- semiconductor device
- rubber
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
【課題】半導体装置の製造歩留まり、信頼性を向上させる。
【解決手段】配線基板の素子搭載領域外に、ゴム部材を接触させ、前記ゴム部材の未重合成分を前記素子搭載領域外に転写させる。次いで、前記素子搭載領域に、半導体素子を実装し、前記配線基板と前記半導体素子との間隙に、封止用樹脂材を充填する。そして、前記封止用樹脂材を硬化させ、前記配線基板と前記半導体素子との前記間隙に、アンダーフィル材で構成される封止用樹脂を形成する。これにより、半導体装置の製造歩留まり、信頼性が向上する。
【選択図】図１
【解決手段】配線基板の素子搭載領域外に、ゴム部材を接触させ、前記ゴム部材の未重合成分を前記素子搭載領域外に転写させる。次いで、前記素子搭載領域に、半導体素子を実装し、前記配線基板と前記半導体素子との間隙に、封止用樹脂材を充填する。そして、前記封止用樹脂材を硬化させ、前記配線基板と前記半導体素子との前記間隙に、アンダーフィル材で構成される封止用樹脂を形成する。これにより、半導体装置の製造歩留まり、信頼性が向上する。
【選択図】図１
Description
本発明は半導体装置の製造方法、基板トレイ、及び基板収納装置に関し、特に電極端子を封止用樹脂で封止する半導体装置の製造方法、基板トレイ、及び当該半導体装置の製造方法で使用する基板収納装置に関する。
半導体素子を配線基板上に搭載して半導体装置を構成する際、半導体素子の実装手段の一つとして、当該半導体素子の主面（電子回路等の形成面）を配線基板に対向させて搭載する所謂フリップチップ接続（フェイスダウン接続）構造がとられている。このような構造は、フリップチップボールグリッドアレイ（ＦＣＢＧＡ)構造に利用されている。
図１３に、フリップチップボールグリッドアレイ構造の半導体装置の要部図を示す。
図示するように、半導体装置１００は、半導体素子２００の主面に電極端子であるバンプ電極２０１が配設され、配線基板３００の表面に電極端子である電極パッド３０１が形成され、当該バンプ電極２０１と電極パッド３０１とが電気的に接続されている。そして、半導体装置１００は、バンプ電極２０１並びに電極パッド３０１を保護するために、半導体素子２００と配線基板３００の間隙に封止用樹脂（アンダーフィル材）４００を充填している。また、半導体装置１００は、半導体素子２００が搭載された反対側の配線基板３００の主面に、半導体装置１００をマザーボードに実装するための接続端子（半田ボール）３０２を有している。
図示するように、半導体装置１００は、半導体素子２００の主面に電極端子であるバンプ電極２０１が配設され、配線基板３００の表面に電極端子である電極パッド３０１が形成され、当該バンプ電極２０１と電極パッド３０１とが電気的に接続されている。そして、半導体装置１００は、バンプ電極２０１並びに電極パッド３０１を保護するために、半導体素子２００と配線基板３００の間隙に封止用樹脂（アンダーフィル材）４００を充填している。また、半導体装置１００は、半導体素子２００が搭載された反対側の配線基板３００の主面に、半導体装置１００をマザーボードに実装するための接続端子（半田ボール）３０２を有している。
次に、半導体素子２００と配線基板３００の間隙に配設させた封止用樹脂４００の形成方法を含めた半導体装置１００の製造方法について説明する。
図１４並びに図１５は半導体装置の製造方法を説明するための要部図である。
図１４並びに図１５は半導体装置の製造方法を説明するための要部図である。
先ず、図１４（ａ）に示す如く、半導体素子２００のバンプ電極２０１と、配線基板３００上に配設された電極パッド３０１にフラックス４０１を塗布する。
次に、図１４（ｂ）に示す如く、半導体素子２００のバンプ電極２０１と、配線基板３００の電極パッド３０１との位置合わせをした後、半導体素子２００を配線基板３００上に搭載（マウント）し、図１４（ｃ）に示す如く、リフロー処理によりバンプ電極２０１と電極パッド３０１とを接合させる。尚、半導体素子２００と配線基板３００の間隙に残存するフラックス４０１については、洗浄液を用いて除去する（図示しない）。
次に、図１４（ｂ）に示す如く、半導体素子２００のバンプ電極２０１と、配線基板３００の電極パッド３０１との位置合わせをした後、半導体素子２００を配線基板３００上に搭載（マウント）し、図１４（ｃ）に示す如く、リフロー処理によりバンプ電極２０１と電極パッド３０１とを接合させる。尚、半導体素子２００と配線基板３００の間隙に残存するフラックス４０１については、洗浄液を用いて除去する（図示しない）。
そして、図１５（ａ）に示す如く、ディスペンサ４００ｄのノズルから溶融状態のアンダーフィル材４００ａを放出させ、半導体素子２００と配線基板３００の間隙に、アンダーフィル材４００ａを浸透させる。続いて、図１５（ｂ）に示す如く、当該アンダーフィル材４００ａを加熱・硬化させて、当該間隙に封止用樹脂４００を形成する（例えば、特許文献１参照）。
ところで、上述した配線基板３００に於いては、半導体素子２００を配線基板３００上に搭載する前に、所謂オープン・ショートチェックが施されている。このオープン・ショートチェックについて説明する。
図１６並びに図１７は配線基板のオープン・ショートチェックを説明するための要部図である。
図１６にオープン・ショートチェックが施される配線基板の要部図を示す。ここで、図１６（ａ）には、配線基板３００の要部上面図が示され、図１６（ｂ）には、配線基板３００の要部断面図が示され、図１６（ｃ）には、配線基板３００の要部裏面図が示されている。
図１６にオープン・ショートチェックが施される配線基板の要部図を示す。ここで、図１６（ａ）には、配線基板３００の要部上面図が示され、図１６（ｂ）には、配線基板３００の要部断面図が示され、図１６（ｃ）には、配線基板３００の要部裏面図が示されている。
図示する如く、配線基板３００の上面側には、上記半導体素子２００の上記バンプ電極２０１と接合させるための電極パッド３０１が所定のピッチで格子状に配設されている。また、配線基板３００の裏面側には、上記接続端子３０２の電極端子である電極ランド３０３が所定のピッチで配設されている。また、電極パッド３０１の何れかは、電極ランド３０３の何れかと、配線基板３００の内部配線（図示しない）を通じて電気的に接続されるように設計されている。そして、当該電気的な接続が確保されているか否かを確認するために、オープン・ショートチェックが実行される。
例えば、図１７に示す如く、配線基板３００の電極パッド３０１に導電性のゴムシート５００を接触させて、全ての電極パッド３０１をゴムシート５００を通じて短絡すると共に、全ての電極ランド３０３にプローブピン５０１を接触させて、夫々の電極パッド３０１、内部配線、或いは電極ランド３０３のオープン・ショートチェックを実施する（例えば、特許文献２参照）。
特開２００４−１７９５７８号公報
特開２０００−１７１５１２号公報
しかしながら、上記ゴムシート５００の材質は、通常、安価で加工性に優れ、更に耐久性に優れるシリコーンゴムが適用されている。
このようなゴムシート５００を、上記図１７に示す如く、配線基板３００に押し付けると、ゴムシート５００内に含有するシロキサン（siloxane）がゴムシート５００を当接させた配線基板３００表面に付着してしまう。
このようなゴムシート５００を、上記図１７に示す如く、配線基板３００に押し付けると、ゴムシート５００内に含有するシロキサン（siloxane）がゴムシート５００を当接させた配線基板３００表面に付着してしまう。
このような状態で、アンダーフィル材４００ａを半導体素子２００と配線基板３００の間隙に流出させても、アンダーフィル材４００ａのシロキサンに対する濡れ性が悪いために、アンダーフィル材４００ａが当該間隙の全域に充分に流動しないという現象が発生している。
この現象を、別の図面を用いて詳細に説明する。
図１８は封止用樹脂の形成工程の要部図である。尚、図１８（ａ）並びに図１８（ｂ）では、上記間隙内でのアンダーフィル材４００ａの流れを説明するために、配線基板３００上に搭載した半導体素子２００の外形を破線で表示させている。
図１８は封止用樹脂の形成工程の要部図である。尚、図１８（ａ）並びに図１８（ｂ）では、上記間隙内でのアンダーフィル材４００ａの流れを説明するために、配線基板３００上に搭載した半導体素子２００の外形を破線で表示させている。
例えば、図１８（ａ）に示す如く、ゴムシート５００が配線基板３００の主面に接触することによって、配線基板３００上にシロキサンが付着した領域３０４が形成すると、当該領域３０４に於いては、アンダーフィル材４００ａの濡れ性が悪いために、図１８（ｂ）に示す如く、アンダーフィル材４００ａが充填されないボイド４００ｂが前記間隙に生成してしまう。
一方、シロキサンを含有しない導電性のゴムシートを用いても、配線基板３００の表面状態によっては、アンダーフィル材４００ａの濡れ性が良過ぎる部分が存在する場合がある。
このような部分が半導体素子搭載領域以外の場所に存在すると、例えば、図１９に示す如く、アンダーフィル材４００ａが半導体素子２００の外側に容易に濡れ拡がってしまい、前記間隙に於いて、アンダーフィル材４００ａが満たない未充填領域３０５が形成してしまう。
このようなボイド４００ｂ並びに未充填領域３０５が形成すると、後工程に於いて、バンプ電極２０１が溶融した場合、バンプ電極２０１同士がボイド４００ｂ並びに未充填領域３０５を通じて溶融し合い、互いに隣接するバンプ電極２０１間の短絡が発生する。
このような状態を、図２０に示す。これにより、半導体装置１００の製造歩留りが向上しないという問題があった。
これに対し、アンダーフィル材４００ａを前記間隙に充填させる前に、プラズマ処理、ＵＶ光処理等で付着したシロキサンを除去する方法も考えられる。然るに、当該処理を半導体装置１００の製造工程に導入すると、工程数が増加してしまいコスト高を招来してしまう。
これに対し、アンダーフィル材４００ａを前記間隙に充填させる前に、プラズマ処理、ＵＶ光処理等で付着したシロキサンを除去する方法も考えられる。然るに、当該処理を半導体装置１００の製造工程に導入すると、工程数が増加してしまいコスト高を招来してしまう。
本発明はこのような点に鑑みてなされたものであり、高い製造歩留まりをもって、高い信頼性を有する半導体装置の製造方法及び当該半導体装置の製造方法で使用される、基板トレイ、基板収納装置を提供することを目的とする。
上記課題を解決するために、配線基板の素子搭載領域外に、第１の部材を接触させ、前記第１の部材に含まれる成分を前記素子搭載領域外に転写させる工程と、前記素子搭載領域に、半導体素子を実装する工程と、前記配線基板と前記半導体素子との間隙に、封止用樹脂材を充填する工程と、前記封止用樹脂材を硬化させる工程と、を有することを特徴とする半導体装置の製造方法が提供される。
また、配線基板が収納される凹部を第１の主面に有する基板トレイと、前記基板トレイの、前記第１の主面とは反対側の第２の主面に設けられ、未重合成分を含有するゴム部材と、を有することを特徴とする基板トレイが提供される。
また、配線基板が収納される凹部を第１の主面に配設したトレイを、複数重ね、夫々の前記トレイの前記第１の主面とは反対側の第２の主面に、前記凹部に収納される前記配線基板の素子搭載領域外に当接する未重合成分を含有するゴム部材を固着させた基板収納装置が提供される。
また、配線基板が収納される凹部を第１の主面に配設したトレイを、複数重ね、夫々の前記トレイの間に、前記凹部に収納される前記配線基板の素子搭載領域外に当接する未重合成分を含有するゴム部材を挟持させた基板収納装置が提供される。
上記手段によれば、高い製造歩留まりをもって、高い信頼性を有する半導体装置の製造方法が実現する。また、当該半導体装置の製造方法で使用される基板トレイ、基板収納装置が実現する。
以下、本実施の形態に係る半導体装置の製造方法を、図面を参照しながら詳細に説明する。
＜第１の実施の形態＞
最初に、第１の実施の形態について説明する。
＜第１の実施の形態＞
最初に、第１の実施の形態について説明する。
当該第１の実施の形態に於ける、特徴的な製造工程フローを図１に示す。
先ず、ゴム部材の未重合成分としてシロキサンを含有するゴム部材（第１の部材）を備えたゴムシートを準備する（ステップＳ１）。例えば、シロキサンを含有するゴム部材と当該ゴム部材を取り囲むように別のゴム部材（第２の部材）を配設したゴムシートを準備する。尚、別のゴム部材は、シロキサンを含有せず、導電性を有している。
先ず、ゴム部材の未重合成分としてシロキサンを含有するゴム部材（第１の部材）を備えたゴムシートを準備する（ステップＳ１）。例えば、シロキサンを含有するゴム部材と当該ゴム部材を取り囲むように別のゴム部材（第２の部材）を配設したゴムシートを準備する。尚、別のゴム部材は、シロキサンを含有せず、導電性を有している。
次いで、配線基板上に、前記ゴムシートを載置し、配線基板に半導体素子が搭載される領域（以下、素子搭載領域）外に、前記ゴム部材を接触させて、配線基板の素子搭載領域外にシロキサンを転写する（ステップＳ２）。
次いで、配線基板上に半導体素子を搭載し、半導体素子に配設されたバンプ電極と配線基板に配設された電極パッドとを接合する。即ち、素子搭載領域に、半導体素子を実装する（ステップＳ３）。
次いで、半導体素子と配線基板の間隙に、封止用樹脂材であるアンダーフィル材を充填させる（ステップＳ４）。この段階でのアンダーフィル材は、ペースト状である。
そして、前記アンダーフィル材を硬化させ、配線基板と半導体素子との間隙に、封止用樹脂（アンダーフィル）を形成する（ステップＳ５）。
そして、前記アンダーフィル材を硬化させ、配線基板と半導体素子との間隙に、封止用樹脂（アンダーフィル）を形成する（ステップＳ５）。
このような製造工程フローをもって、配線基板と当該配線基板上にフリップチップ接続をもって搭載された半導体素子との間に封止用樹脂が配設される。
次に、上記配線基板にオープン・ショートチェックが施される工程を含む半導体装置の製造方法を、図面を例示して詳細に説明する。尚、以下の図面に於いては、同一の部材には、同一の符号を付し、一度説明した部材については、その再度の説明を省略する。
次に、上記配線基板にオープン・ショートチェックが施される工程を含む半導体装置の製造方法を、図面を例示して詳細に説明する。尚、以下の図面に於いては、同一の部材には、同一の符号を付し、一度説明した部材については、その再度の説明を省略する。
図２〜図６は、第１の実施の形態に係る半導体装置の製造方法を説明するための要部図である。
先ず、図２には、オープン・ショートチェックで使用されるゴムシートが例示されている。また、当該図２に於いては、図２（ａ）に、ゴムシート（複合ゴムシート）１０の要部平面図が例示され、図２（ｂ）に、図２（ａ）の破線Ｘ−Ｙに沿った位置でのゴムシート１０の要部断面図が例示されている。また、図２（ｃ）には、オープン・ショートチェックの際に、当該ゴムシート１０が接触する配線基板２０の要部平面図が併せて例示されている。
先ず、図２には、オープン・ショートチェックで使用されるゴムシートが例示されている。また、当該図２に於いては、図２（ａ）に、ゴムシート（複合ゴムシート）１０の要部平面図が例示され、図２（ｂ）に、図２（ａ）の破線Ｘ−Ｙに沿った位置でのゴムシート１０の要部断面図が例示されている。また、図２（ｃ）には、オープン・ショートチェックの際に、当該ゴムシート１０が接触する配線基板２０の要部平面図が併せて例示されている。
当該ゴムシート１０にあっては、その外形を配線基板２０の外形に適合させ、例えば、矩形状としている。また、ゴムシート１０は、少なくとも２種のゴム部材で構成されている。例えば、ゴムシート１０の中央部分には、シロキサンを含有しない、導電性のゴム部材１０ａが配設されている。また、ゴム部材１０ａの周辺には、当該ゴム部材１０ａを取り囲むように、枠状のゴム部材１０ｂが配設されている。
尚、ゴム部材１０ａとゴム部材１０ｂとの界面には、例えば、接着部材（図示しない）が介設され、ゴム部材１０ａとゴム部材１０ｂとを、当該接着部材により接合している。
また、ゴムシート１０にあっては、ゴム部材１０ａの主面の面積が配線基板２０の素子搭載領域２０ａｒの面積より、若干大きく構成されている。例えば、ゴム部材１０ａの主面の面積は、前記素子搭載領域２０ａｒに、アンダーフィル材（後述）のフィレット部が配線基板２０と接触する部分の領域を足し合わせた面積としている。
また、ゴムシート１０にあっては、ゴム部材１０ａの主面の面積が配線基板２０の素子搭載領域２０ａｒの面積より、若干大きく構成されている。例えば、ゴム部材１０ａの主面の面積は、前記素子搭載領域２０ａｒに、アンダーフィル材（後述）のフィレット部が配線基板２０と接触する部分の領域を足し合わせた面積としている。
尚、ゴム部材１０ａの材質は、例えば、天然ゴム、ウレタンゴム、ブタジエンゴム、ハイパロンゴム、ブチルゴム、ニトリルゴム、エチレンプロピレンゴム等の何れかを主成分とするゴムが適用される。更に、ゴム部材１０ａは、導電性炭素材を含有している。
また、ゴム部材１０ｂの材質は、例えば、シリコーンゴムを主成分とするゴムが適用される。また、当該シリコーンゴムには、未重合成分であるシロキサン（低分子シロキサン）が含有している。
また、ゴムシート１０の厚みは、１ｍｍ〜３ｍｍである。
また、配線基板２０にあっては、当該配線基板２０の一方の主面（上面側）に、電極パッド２０ｐを複数個配設している。当該電極パッド２０ｐの材質は、例えば銅（Ｃｕ）を主成分とし、必要に応じて、その表面に下層からニッケル（Ｎｉ）及び金（Ａｕ）の２層メッキ（図示せず）が施されている。そして、当該電極パッド２０ｐは、半導体素子のバンプ電極に電気的に接続される接続用端子となる。また、夫々の電極パッド２０ｐには、必要に応じて、その上面に、フラックス材または半田ペーストまたはこれらの混合物がスクリーン印刷される。
また、配線基板２０にあっては、当該配線基板２０の一方の主面（上面側）に、電極パッド２０ｐを複数個配設している。当該電極パッド２０ｐの材質は、例えば銅（Ｃｕ）を主成分とし、必要に応じて、その表面に下層からニッケル（Ｎｉ）及び金（Ａｕ）の２層メッキ（図示せず）が施されている。そして、当該電極パッド２０ｐは、半導体素子のバンプ電極に電気的に接続される接続用端子となる。また、夫々の電極パッド２０ｐには、必要に応じて、その上面に、フラックス材または半田ペーストまたはこれらの混合物がスクリーン印刷される。
また、配線基板２０は、ガラス−エポキシ樹脂、ガラス−ビスマレイミドトリアジン（ＢＴ）、またはポリイミド等の有機材絶縁性樹脂からなる絶縁性基材から形成される。尚、セラミック或いはガラス等の無機絶縁材料から構成される場合もある。
また、配線基板２０の絶縁性基材は、必要に応じて、片面配線構造、両面配線構造或いは多層配線構造とされる。当該配線基板２０は、回路基板、支持基板、インターポーザ或いはパッケージ基板とも称される。
尚、電極パッド２０ｐを除く配線基板２０の主面には、ソルダーレジスト層２０ｓｒｕが被覆されている。
また、配線基板２０の他方の主面（裏面側）、即ち半導体素子が搭載される主面とは反対側の主面には、当該配線基板２０の外部接続用端子（半田ボール）が接合される電極ランドが複数個配設されている（図示しない）。そして、当該外部接続用端子は、例えば、マザーボードに配設された配線層に接合される。尚、電極ランドを除く、配線基板２０の主面（裏面側）には、配線基板２０の上面側と同様に、ソルダーレジスト層が被覆されている。
また、配線基板２０の他方の主面（裏面側）、即ち半導体素子が搭載される主面とは反対側の主面には、当該配線基板２０の外部接続用端子（半田ボール）が接合される電極ランドが複数個配設されている（図示しない）。そして、当該外部接続用端子は、例えば、マザーボードに配設された配線層に接合される。尚、電極ランドを除く、配線基板２０の主面（裏面側）には、配線基板２０の上面側と同様に、ソルダーレジスト層が被覆されている。
尚、配線基板２０の上下の主面に配設されたソルダーレジスト層の材質は、例えば、感光性のエポキシ樹脂が適用される。
このように、枠状のゴム部材１０ｂ内に導電性のゴム部材１０ａを配置したゴムシート１０を予め準備する。
このように、枠状のゴム部材１０ｂ内に導電性のゴム部材１０ａを配置したゴムシート１０を予め準備する。
次に、配線基板２０のオープン・ショートチェックを実施するために、配線基板２０に、上記ゴムシート１０、並びにプローブピンを接触させる。
この状態を、図３に示す。
この状態を、図３に示す。
例えば、配線基板２０の主面（上面側）に、支持冶具（図示せず）に保持されているゴムシート１０の主面を押し当て、配線基板２０の前記主面にゴムシート１０の主面を接触させる。これにより、ソルダーレジスト層２０ｓｒｕから表出する電極パッド２０ｐがゴム部材１０ａを通じて導通する。また、ゴム部材１０ｂを配線基板２０に接触させた部分に於いては、ゴム部材１０ｂからシロキサンが転写される。
また、ゴムシート１０の主面を接触させた配線基板２０の主面とは反対側の主面（裏面側）に於いては、ソルダーレジスト層２０ｓｒｄから表出させた、夫々の電極ランド２０ｌに、複数のプローブピン３０の先端を、一括で接触させる。尚、複数のプローブピン３０は、別の支持冶具（図示せず）に保持されている。
上述した如く、配線基板２０に配設された電極パッド２０ｐの何れかは、配線基板２０に配設された電極ランド２０ｌの何れかと、配線基板２０の内部配線を通じて電気的に接続されている。そして、全ての電極ランド２０ｌにプローブピン３０を接触させることにより、夫々の電極パッド２０ｐ、内部配線、或いは電極ランド２０ｌ毎に、オープン・ショートチェックを実施する（図示せず）。
尚、半導体素子と電気的に接続するための電極パッド２０ｐは、０．１ｍｍ〜０．２ｍｍピッチで、格子状に配設されている。また、半導体素子が搭載される配線基板２０の主面とは反対側の主面に配設された電極ランドは、１．０ｍｍ〜１．３ｍｍピッチで配設されている。
そして、上記オープン・ショートチェックを終了させ、上記ゴムシート１０並びに上記プローブピン３０の配線基板２０に対する接触を解除する。
この状態を、図４に示す。ここで、当該図４に於いては、図４（ａ）に、配線基板２０の平面拡大図が例示され、図４（ｂ）に、配線基板２０に要部断面図が例示されている。尚、図４（ａ）並びに図４（ｂ）では、シロキサン４０（後述）が配線基板２０表面に転写・付着した模式図が示されている。
この状態を、図４に示す。ここで、当該図４に於いては、図４（ａ）に、配線基板２０の平面拡大図が例示され、図４（ｂ）に、配線基板２０に要部断面図が例示されている。尚、図４（ａ）並びに図４（ｂ）では、シロキサン４０（後述）が配線基板２０表面に転写・付着した模式図が示されている。
即ち、配線基板２０の主面（上面側）に上記ゴムシート１０を接触させることにより、上記ゴム部材１０ｂが配線基板２０の主面（上面側）に接触した部分のみに、シロキサン４０が転写・付着する。ここで、配線基板２０の主面に転写・付着したシロキサン４０は、微視的レベルでは一様な被膜を形成せず、配線基板２０に疎らに付着・転写している。
また、上記ゴム部材１０ａが配線基板２０の主面（上面側）に接触した部分には、シロキサン４０が転写・付着しない。
従って、上記ゴム部材１０ｂが配線基板２０の主面（上面側）に接触した部分に於いては、シロキサン４０が付着していることから、アンダーフィル材の濡れ性が悪くなる。また、上記ゴム部材１０ａが配線基板２０の主面（上面側）に接触した部分に於いては、シロキサン４０が付着していないことから、アンダーフィル材の濡れ性が抑制されることはない。
従って、上記ゴム部材１０ｂが配線基板２０の主面（上面側）に接触した部分に於いては、シロキサン４０が付着していることから、アンダーフィル材の濡れ性が悪くなる。また、上記ゴム部材１０ａが配線基板２０の主面（上面側）に接触した部分に於いては、シロキサン４０が付着していないことから、アンダーフィル材の濡れ性が抑制されることはない。
尚、上述した如く、ゴム部材１０ａの主面の面積は、配線基板２０の素子搭載領域２０ａｒの面積より、若干大きく構成されている。従って、シロキサン４０は、当該素子搭載領域２０ａｒより若干外側から、配線基板２０の外端にまでの配線基板２０の主面に付着している。
次に、当該配線基板２０に半導体素子を実装（フリップチップ実装）し、配線基板２０と半導体素子との間隙に、アンダーフィル材を充填し、配線基板２０と半導体素子との間隙に封止用樹脂を形成する。
これらの製造工程を、図５に示す。
即ち、半導体素子５０のバンプ電極５０ｂと、配線基板２０に配設された電極パッド３２０ｐに、必要に応じて、フラックスを塗布した後（図示しない）、半導体素子５０のバンプ電極５０ｂと、配線基板２０の電極パッド２０ｐとの位置合わせをする。そして、半導体素子５０を配線基板２０上に搭載（マウント）し、リフロー処理によりバンプ電極５０ｂと電極パッド２０ｐとを接合させる（図５（ａ）参照）。
即ち、半導体素子５０のバンプ電極５０ｂと、配線基板２０に配設された電極パッド３２０ｐに、必要に応じて、フラックスを塗布した後（図示しない）、半導体素子５０のバンプ電極５０ｂと、配線基板２０の電極パッド２０ｐとの位置合わせをする。そして、半導体素子５０を配線基板２０上に搭載（マウント）し、リフロー処理によりバンプ電極５０ｂと電極パッド２０ｐとを接合させる（図５（ａ）参照）。
ここで、半導体素子５０は、シリコン（Ｓｉ）またはガリウム砒素（ＧａＡｓ）等の半導体基材の一方の主面に、ウエハプロセスが適用されて、トランジスタ等の能動素子、容量素子等の受動素子、並びにこれらの素子を接続する配線層をもって電子回路が形成されている。そして、前記配線層に、外部接続用電極としてのバンプ電極５０ｂが電気的に接続されている。
また、バンプ電極５０ｂは、例えば、錫（Ｓｎ）−鉛（Ｐｂ）共晶系半田、または鉛（Ｐｂ）フリーである２元系の錫（Ｓｎ）−銀（Ａｇ）半田、或いは３元系の錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）半田により構成されている。
尚、上記フラックスについては、半導体素子５０の実装後、必要に応じて、洗浄液を用いて除去する（図示しない）。
次に、ディスペンサ６０ｄを配線基板２０の上方に配置し、当該ディスペンサ６０ｄのノズルから、溶融状態のアンダーフィル材６０ａを放出させる。そして、半導体素子５０と配線基板２０の間隙に、アンダーフィル材６０ａを浸透・充填させる（図５（ｂ）参照）。
次に、ディスペンサ６０ｄを配線基板２０の上方に配置し、当該ディスペンサ６０ｄのノズルから、溶融状態のアンダーフィル材６０ａを放出させる。そして、半導体素子５０と配線基板２０の間隙に、アンダーフィル材６０ａを浸透・充填させる（図５（ｂ）参照）。
ここで、アンダーフィル材６０ａは、例えば、エポキシ系樹脂、シアネート系樹脂、或いはシリコン系樹脂、またはこれらの樹脂を複数混合させた熱硬化性樹脂が適用される。
この際、アンダーフィル材６０ａのシロキサン４０に対する濡れ性は悪いことから、シロキサン４０が転写・付着している部分、即ち、上記素子搭載領域２０ａｒより若干外側から、配線基板２０の外端にまでの配線基板２０の主面に於いては、アンダーフィル材６０ａが濡れ拡がることはない。
この際、アンダーフィル材６０ａのシロキサン４０に対する濡れ性は悪いことから、シロキサン４０が転写・付着している部分、即ち、上記素子搭載領域２０ａｒより若干外側から、配線基板２０の外端にまでの配線基板２０の主面に於いては、アンダーフィル材６０ａが濡れ拡がることはない。
また、上述した如く、半導体素子５０下の配線基板２０に於いては、シロキサン４０が付着していない。従って、アンダーフィル材６０ａは、半導体素子５０と配線基板２０の間隙に円滑に充填・浸透する。即ち、半導体素子５０と配線基板２０の間隙に、上述したようなボイド４００ｂ、或いは未充填領域３０５が生成することはない。
尚、図示する如く、アンダーフィル材６０ａは、その表面張力または濡れ性によって、半導体素子５０の側面の一部、並びに半導体素子５０の外方にまで、若干、濡れ拡がる。
次に、充填させた当該アンダーフィル材６０ａを加熱・硬化させて、半導体素子５０と配線基板２０の間隙に封止用樹脂６０を形成させる（図５（ｃ）参照）。この際、半導体素子５０の側面に於いては、上記アンダーフィル材６０ａが濡れ拡がったことから、フィレット部６０ｆを形成する。
次に、充填させた当該アンダーフィル材６０ａを加熱・硬化させて、半導体素子５０と配線基板２０の間隙に封止用樹脂６０を形成させる（図５（ｃ）参照）。この際、半導体素子５０の側面に於いては、上記アンダーフィル材６０ａが濡れ拡がったことから、フィレット部６０ｆを形成する。
そして、この後に於いては、図６に示す如く、配線基板２０の裏面側に配設されている電極ランド２０ｌに、外部接続端子を構成する半田ボール２０ｂを接合・配設する。これにより、半導体装置１が完成する。
即ち、配線基板２０の電極ランド２０ｌに、外部接続端子を構成する半田ボール２０ｂをリフロー法等により形成し、ＢＧＡ（Ball Grid Array）構造を有する半導体装置１を形成する。
尚、電極ランド２０ｌは、例えば、銅（Ｃｕ）を主体とする金属から構成される。そして、必要に応じて、その表面に下層からニッケル（Ｎｉ）及び金（Ａｕ）の２層メッキ（図示せず）が施されている。
また、半田ボール２０ｂは、錫（Ｓｎ）−鉛（Ｐｂ）共晶系半田、または鉛（Ｐｂ）フリーである２元系の錫（Ｓｎ）−銀（Ａｇ）半田、或いは３元系の錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）半田により構成される。
また、半導体装置１にあっては、半田ボール２０ｂの配設を略し、電極ランド２０ｌ自体を外部接続端子とした所謂ＬＧＡ（Land Grid Array）型構造としてもよい。また、外部接続端子の形状を、リード型、ピン型等とすることも可能である。
また、配線基板２０表面に残存するシロキサン４０に於いては、必要に応じて、洗浄等により除去してもよい。
このようなオープン・ショートチェック工程を含む半導体装置の製造方法によれば、以下のような具体的な効果を有する。
このようなオープン・ショートチェック工程を含む半導体装置の製造方法によれば、以下のような具体的な効果を有する。
例えば、上記半田ボール２０ｂの形成工程を含めた後工程に於いて、バンプ電極５０ｂが溶融した場合、隣接するバンプ電極５０ｂ同士が上記ボイド４００ｂ並びに未充填領域３０５を通じて溶融・接合することがない。即ち、バンプ電極５０ｂ間での短絡が発生しない。
また、第１の実施の形態に於いては、素子搭載領域２０ａｒにシロキサンが転写・付着することがない。従って、当該素子搭載領域２０ａｒのプラズマ処理、ＵＶ光処理等を施す必要がない。これにより、製造工程数が増加することはなく、低コスト化が実現する。特に、ゴム部材１０ｂには、未重合成分であるシロキサンが予め含有しているために、当該シロキサンをゴム部材１０ｂに含浸させる工程も生じず、ゴムシート１０に於いては、安価に製造することができる。
また、素子搭載領域２０ａｒに、シロキサンが転写・付着することがないことから、半導体素子５０と配線基板２０との間隙に、アンダーフィル材６０ａを充填する際、アンダーフィル材６０ａのバンプ電極５０ｂ周囲への濡れ性が抑制されることはない。また、半導体素子５０と配線基板２０との間隙に、上記ボイド４００ｂ並びに上記未充填領域３０５が形成することもない。
従って、充分な量の封止用樹脂６０を半導体素子５０と配線基板２０との間隙に配置することができ、半導体装置としての機械的強度が維持される。
このように、第１の実施の形態に係る半導体装置の製造方法は、高い製造歩留まりをもって半導体装置を製造することができる。また、第１の実施の形態に係る半導体装置の製造方法で製造した半導体装置は、高い信頼性を有する。
このように、第１の実施の形態に係る半導体装置の製造方法は、高い製造歩留まりをもって半導体装置を製造することができる。また、第１の実施の形態に係る半導体装置の製造方法で製造した半導体装置は、高い信頼性を有する。
尚、第１の実施の形態の比較例として、配線基板２０の素子搭載領域２０ａｒ外に、アンダーフィル材に対し濡れ性の悪いダム部、或いは、配線基板２０上に粗化面及び未粗化面を選択的に形成する方法がある（例えば、上記特許文献１参照）。
しかし、当該方法では、ダム部の原材料費が嵩み、当該部位のコーティング工程等が追加される。また、粗化面及び未粗化面の選択的形成のためのマスキング工程、マスク除去工程等が必要になる。従って、当該方法では、コスト高を招来してしまう。
然るに、第１の実施の形態によれば、導電性のゴムシート１０を、図２（ａ）並びに図２（ｂ）に例示する如く、簡便に構成している。そして、当該ゴムシート１０は、通常実施されるオープン・ショートチェックに対応可能である。従って、第１の実施の形態によって、比較例のようにコスト高となることはない。
＜第２の実施の形態＞
続いて、第２の実施の形態について説明する。尚、第２の実施の形態の説明では、第１の実施の形態で説明した同一の部材には、同一の符号を付し、その説明の詳細については省略する。
続いて、第２の実施の形態について説明する。尚、第２の実施の形態の説明では、第１の実施の形態で説明した同一の部材には、同一の符号を付し、その説明の詳細については省略する。
図７並びに図８は、第２の実施の形態に係る半導体装置の製造方法を説明するための要部図である。
先ず、図７には、オープン・ショートチェックで使用されるゴムシートが例示されている。当該図７に於いては、図７（ａ）に、ゴムシート（複合ゴムシート）１１の要部平面図が例示され、図７（ｂ）に、図７（ａ）の破線Ｘ−Ｙに沿った位置でのゴムシート１１の要部断面図が例示されている。また、図７（ｃ）には、オープン・ショートチェックの際に、当該ゴムシート１１が接触する配線基板２０の要部平面図が併せて例示されている。尚、図７（ａ）には、ゴムシート１１の裏面側が示されている。
先ず、図７には、オープン・ショートチェックで使用されるゴムシートが例示されている。当該図７に於いては、図７（ａ）に、ゴムシート（複合ゴムシート）１１の要部平面図が例示され、図７（ｂ）に、図７（ａ）の破線Ｘ−Ｙに沿った位置でのゴムシート１１の要部断面図が例示されている。また、図７（ｃ）には、オープン・ショートチェックの際に、当該ゴムシート１１が接触する配線基板２０の要部平面図が併せて例示されている。尚、図７（ａ）には、ゴムシート１１の裏面側が示されている。
当該ゴムシート１１にあっては、その外形を配線基板２０の外形に適合させ、例えば、矩形状としている。また、ゴムシート１１は、少なくとも２種のゴム部材で構成されている。例えば、板状のゴム部材１０ｂの主面の中央部分に、シロキサンを含有しない、シート状で導電性を有するゴム部材１０ａが固着されている。尚、ゴム部材１０ａとゴム部材１０ｂとの界面には、例えば、接着部材（図示しない）が介設され、ゴム部材１０ａとゴム部材１０ｂとを接着部材により接合している。
また、ゴムシート１１にあっては、ゴム部材１０ａの主面の面積が配線基板２０の素子搭載領域２０ａｒの面積より、若干大きく構成されている。例えば、ゴム部材１０ａの主面の面積は、前記素子搭載領域２０ａｒに、アンダーフィルのフィレット部が配線基板２０と接触する部分の領域を足し合わせた面積としている。
また、ゴム部材１０ｂの厚みは、１ｍｍ〜３ｍｍである。また、ゴム部材１０ａの厚みは、０．１ｍｍ以下である。
また、配線基板２０にあっては、当該配線基板２０の一方の主面（上面側）に、電極パッド２０ｐを複数個配設している。当該電極パッド２０ｐの材質は、例えば銅（Ｃｕ）を主成分とし、必要に応じて、その表面に下層からニッケル（Ｎｉ）及び金（Ａｕ）の２層メッキ（図示せず）が施されている。そして、当該電極パッド２０ｐは、半導体素子のバンプ電極に電気的に接続される接続用端子となる。また、夫々の電極パッド２０ｐには、必要に応じて、その上面に、フラックス材または半田ペーストまたはこれらの混合物がスクリーン印刷される。
また、配線基板２０にあっては、当該配線基板２０の一方の主面（上面側）に、電極パッド２０ｐを複数個配設している。当該電極パッド２０ｐの材質は、例えば銅（Ｃｕ）を主成分とし、必要に応じて、その表面に下層からニッケル（Ｎｉ）及び金（Ａｕ）の２層メッキ（図示せず）が施されている。そして、当該電極パッド２０ｐは、半導体素子のバンプ電極に電気的に接続される接続用端子となる。また、夫々の電極パッド２０ｐには、必要に応じて、その上面に、フラックス材または半田ペーストまたはこれらの混合物がスクリーン印刷される。
尚、電極パッド２０ｐを除く配線基板２０の主面には、ソルダーレジスト層２０ｓｒｕが被覆されている。
また、配線基板２０の他方の主面（裏面側）、即ち半導体素子が搭載される主面とは反対側の主面には、当該配線基板２０の外部接続用端子（半田ボール）が接合される電極ランドが複数個配設されている（図示しない）。そして、当該外部接続用端子は、例えば、マザーボードに配設された配線層に接合される。尚、電極ランドを除く、配線基板２０の主面（裏面側）には、配線基板２０の上面側と同様に、ソルダーレジスト層が被覆されている。
また、配線基板２０の他方の主面（裏面側）、即ち半導体素子が搭載される主面とは反対側の主面には、当該配線基板２０の外部接続用端子（半田ボール）が接合される電極ランドが複数個配設されている（図示しない）。そして、当該外部接続用端子は、例えば、マザーボードに配設された配線層に接合される。尚、電極ランドを除く、配線基板２０の主面（裏面側）には、配線基板２０の上面側と同様に、ソルダーレジスト層が被覆されている。
このように、板状のゴム部材１０ｂの主面に、シート状で導電性を有するゴム部材１０ａを固着したゴムシート１１を予め準備する。
次に、配線基板２０のオープン・ショートチェックを実施するために、配線基板２０に、上記ゴムシート１１、並びにプローブピンを接触させる。
次に、配線基板２０のオープン・ショートチェックを実施するために、配線基板２０に、上記ゴムシート１１、並びにプローブピンを接触させる。
この状態を、図８に示す。
例えば、配線基板２０の主面（上面側）に、支持冶具（図示せず）に保持されているゴムシート１１の主面（裏面側）を押し当て、配線基板２０の前記主面にゴムシート１１の主面を接触させる。これにより、ソルダーレジスト層２０ｓｒｕから表出する電極パッド２０ｐがゴム部材１０ａを通じて導通する。また、ゴム部材１０ｂを配線基板２０に接触させた部分に於いては、ゴム部材１０ｂからシロキサンが転写される。
例えば、配線基板２０の主面（上面側）に、支持冶具（図示せず）に保持されているゴムシート１１の主面（裏面側）を押し当て、配線基板２０の前記主面にゴムシート１１の主面を接触させる。これにより、ソルダーレジスト層２０ｓｒｕから表出する電極パッド２０ｐがゴム部材１０ａを通じて導通する。また、ゴム部材１０ｂを配線基板２０に接触させた部分に於いては、ゴム部材１０ｂからシロキサンが転写される。
尚、ゴムシート１１を配線基板２０に押圧すると、所定の厚みを有したゴム部材１０ａを、ゴム部材１０ｂの主面に固着させていることから、ゴム部材１０ｂに中央部分と端部で段差が生じる。
然るに、ゴム部材１０ｂの材質は、上述した如く、シリコーンゴムで構成されていることから、ゴム部材１０ｂは可堯性を有する。従って、上記素子搭載領域２０ａｒ外の配線基板２０の主面に、ゴム部材１０ｂは満遍なく接触する。
また、ゴムシート１１の主面を接触させた配線基板２０の主面とは反対側の主面（裏面側）に於いては、ソルダーレジスト層２０ｓｒｄから表出させた、夫々の電極ランド２０ｌに、複数のプローブピン３０の先端を、一括で接触させる。尚、複数のプローブピン３０は、別の支持冶具（図示せず）に保持されている。
そして、上述した如く、オープン・ショートチェックを実施させた後、上記ゴムシート１１並びに上記プローブピン３０の配線基板２０に対する接触を解除する。
そして、この後に於いては、図４〜図６に例示する如く、シロキサンを選択的に転写・付着させた配線基板２０に、上記半導体素子５０を実装し、上記半導体素子５０と配線基板２０の間隙に、アンダーフィル材６０ａを充填する。そして、当該アンダーフィル材６０ａを加熱・硬化させて、上記半導体素子５０と配線基板２０の間隙に、封止用樹脂６０を形成する。
そして、この後に於いては、図４〜図６に例示する如く、シロキサンを選択的に転写・付着させた配線基板２０に、上記半導体素子５０を実装し、上記半導体素子５０と配線基板２０の間隙に、アンダーフィル材６０ａを充填する。そして、当該アンダーフィル材６０ａを加熱・硬化させて、上記半導体素子５０と配線基板２０の間隙に、封止用樹脂６０を形成する。
このような製造方法によっても、上記半導体装置１を形成することができる。そして、第２の実施の形態に於いても、第１の実施の形態と同様の効果を有する。
更に、第２の実施の形態に於いては、板状のゴム部材１０ｂの主面に、シート状で導電性を有するゴム部材１０ａを固着させていることから、半導体素子５０のサイズが変更しても、ゴム部材１０ａのサイズを前記半導体素子５０のサイズに対応させることで、半導体素子５０の夫々のサイズに対応した、ゴムシート１１を簡便に作製することができる。
更に、第２の実施の形態に於いては、板状のゴム部材１０ｂの主面に、シート状で導電性を有するゴム部材１０ａを固着させていることから、半導体素子５０のサイズが変更しても、ゴム部材１０ａのサイズを前記半導体素子５０のサイズに対応させることで、半導体素子５０の夫々のサイズに対応した、ゴムシート１１を簡便に作製することができる。
＜第３の実施の形態＞
続いて、第３の実施の形態について説明する。尚、第３の実施の形態の説明では、上述した同一の部材には、同一の符号を付し、その説明の詳細については省略する。
続いて、第３の実施の形態について説明する。尚、第３の実施の形態の説明では、上述した同一の部材には、同一の符号を付し、その説明の詳細については省略する。
図９並びに図１０は、第３の実施の形態に係る半導体装置の製造方法を説明するための要部図である。
先ず、図９には、第３の実施の形態で使用されるゴムシートが例示されている。当該図９に於いては、図９（ａ）に、ゴムシート（複合ゴムシート）１２の要部平面図が例示され、図９（ｂ）に、図９（ａ）の破線Ｘ−Ｙに沿った位置でのゴムシート１２の要部断面図が例示されている。また、図９（ｃ）には、当該ゴムシート１２が接触する配線基板２０の要部平面図が併せて例示されている。
先ず、図９には、第３の実施の形態で使用されるゴムシートが例示されている。当該図９に於いては、図９（ａ）に、ゴムシート（複合ゴムシート）１２の要部平面図が例示され、図９（ｂ）に、図９（ａ）の破線Ｘ−Ｙに沿った位置でのゴムシート１２の要部断面図が例示されている。また、図９（ｃ）には、当該ゴムシート１２が接触する配線基板２０の要部平面図が併せて例示されている。
当該ゴムシート１２にあっては、その外形を配線基板２０の外形に適合させ、例えば、矩形状としている。また、ゴムシート１２は、その中央部分に空孔部１２ｈを有した枠体をなしている。当該空孔部１２ｈは、ゴムシート１２の上下の主面を貫通している。
また、空孔部１２ｈは、配線基板２０の素子搭載領域２０ａｒの面積より、若干大きく開口されている。例えば、空孔部１２ｈの開口面積は、前記素子搭載領域２０ａｒに、アンダーフィルのフィレット部が配線基板２０と接触する部分の領域を足し合わせた面積としている。
尚、ゴムシート１２の材質は、例えば、シリコーンゴムが適用される。また、当該シリコーンゴムには、未重合のシロキサンが含有している。また、ゴムシート１２の厚みは、１ｍｍ〜３ｍｍである。
また、配線基板２０にあっては、当該配線基板２０の一方の主面（上面側）に、電極パッド２０ｐを複数個配設している。当該電極パッド２０ｐの材質は、例えば銅（Ｃｕ）を主成分とし、必要に応じて、その表面に下層からニッケル（Ｎｉ）及び金（Ａｕ）の２層メッキ（図示せず）が施されている。そして、当該電極パッド２０ｐは、半導体素子のバンプ電極に電気的に接続される接続用端子となる。また、夫々の電極パッド２０ｐには、必要に応じて、その上面に、フラックス材または半田ペーストまたはこれらの混合物がスクリーン印刷される。
尚、電極パッド２０ｐを除く配線基板２０の主面には、ソルダーレジスト層２０ｓｒｕが被覆されている。
また、配線基板２０の他方の主面（裏面側）、即ち半導体素子が搭載される主面とは反対側の主面には、当該配線基板２０の外部接続用端子（半田ボール）が接合される電極ランドが複数個配設されている（図示しない）。そして、当該外部接続用端子は、例えば、マザーボードに配設された配線層に接合される。尚、電極ランドを除く、配線基板２０の主面（裏面側）には、配線基板２０の上面側と同様に、ソルダーレジスト層が被覆されている。
また、配線基板２０の他方の主面（裏面側）、即ち半導体素子が搭載される主面とは反対側の主面には、当該配線基板２０の外部接続用端子（半田ボール）が接合される電極ランドが複数個配設されている（図示しない）。そして、当該外部接続用端子は、例えば、マザーボードに配設された配線層に接合される。尚、電極ランドを除く、配線基板２０の主面（裏面側）には、配線基板２０の上面側と同様に、ソルダーレジスト層が被覆されている。
このように、枠状のゴムシート１２を予め準備する。
次に、配線基板２０に、上記ゴムシート１２を接触させる。この状態を、図１０に示す。
次に、配線基板２０に、上記ゴムシート１２を接触させる。この状態を、図１０に示す。
例えば、配線基板２０の主面（上面側）に、支持冶具（図示せず）に保持されているゴムシート１２の主面（裏面側）を押し当て、配線基板２０の前記主面にゴムシート１２の主面を接触させる。これにより、ゴムシート１２を配線基板２０に接触させた部分に於いては、ゴムシート１２からシロキサンが転写される。
尚、第３の実施の形態での配線基板２０のオープン・ショートチェックは、例えば、上記ゴム部材１０ａのみで構成される、別のゴムシートを予め準備し、当該別のゴムシートを配線基板２０の素子搭載領域２０ａｒに接触させることにより実施する。尚、オープン・ショートチェックの際には、ソルダーレジスト層２０ｓｒｄから表出させた、夫々の電極ランド２０ｌに、複数の上記プローブピン３０の先端を一括で接触させる。
そして、この後に於いては、図４〜図６に例示する如く、シロキサンを選択的に転写・付着させた配線基板２０に、上記半導体素子５０を実装し、上記半導体素子５０と配線基板２０の間隙に、アンダーフィル材６０ａを充填する。そして、当該アンダーフィル材６０ａを加熱・硬化させて、上記半導体素子５０と配線基板２０の間隙に、封止用樹脂６０を形成する。
このような製造方法によっても、上記半導体装置１を形成することができる。そして、第３の実施の形態に於いても、第１の実施の形態と同様の効果を有する。
＜第４の実施の形態＞
続いて、第４の実施の形態について説明する。尚、第４の実施の形態の説明では、上述した同一の部材には、同一の符号を付し、その説明の詳細については省略する。
＜第４の実施の形態＞
続いて、第４の実施の形態について説明する。尚、第４の実施の形態の説明では、上述した同一の部材には、同一の符号を付し、その説明の詳細については省略する。
図１１は、第４の実施の形態に係る半導体装置の製造方法を説明するための要部図である。ここで、図１１には、第４の実施の形態で使用される基板収納装置７０が例示されている。当該図１１に於いては、図１１（ａ）に、基板収納装置７０の要部平面図が例示され、図１１（ｂ）に、図１１（ａ）の破線Ｘ−Ｙに沿った位置での基板収納装置７０の要部断面図が例示されている。また、図１１（ａ）並びに図１１（ｂ）には、基板収納装置７０に収納された配線基板２０の要部図が併せて例示されている。
基板収納装置７０にあっては、基板収納トレイ７０ｔの主面（上面側）に、配線基板２０が収納される凹部７０ａを複数個配設し、当該基板収納トレイ７０ｔを複数枚、重ねている。そして、夫々の基板収納トレイ７０ｔにあっては、凹部７０ａが設けられた主面とは反対側の主面（裏面側）に、配線基板２０の上記素子搭載領域外に当接する、ゴムシート１２を接着部材（図示しない）を介して固着させている。
ここで、基板収納トレイ７０ｔの材質は、例えば、アクリロニトリル、ブタジエン、スチレン共重合合成樹脂（ＡＢＳ樹脂）の何れかを主成分とする樹脂が適用される。
このような基板収納装置７０に、配線基板２０を収納することにより、ゴムシート１２が配線基板２０に接触した部分に於いては、当該ゴムシート１２からシロキサンが転写される。
このような基板収納装置７０に、配線基板２０を収納することにより、ゴムシート１２が配線基板２０に接触した部分に於いては、当該ゴムシート１２からシロキサンが転写される。
そして、基板収納装置７０から取り出した配線基板２０に於いても、上記オープン・ショートチェックを施す。
更に、この後に於いては、図４〜図６に例示する如く、シロキサンを選択的に転写・付着させた配線基板２０に、上記半導体素子５０を実装し、上記半導体素子５０と配線基板２０の間隙に、アンダーフィル材６０ａを充填する。そして、当該アンダーフィル材６０ａを加熱・硬化させて、上記半導体素子５０と配線基板２０の間隙に、封止用樹脂６０を形成する。
更に、この後に於いては、図４〜図６に例示する如く、シロキサンを選択的に転写・付着させた配線基板２０に、上記半導体素子５０を実装し、上記半導体素子５０と配線基板２０の間隙に、アンダーフィル材６０ａを充填する。そして、当該アンダーフィル材６０ａを加熱・硬化させて、上記半導体素子５０と配線基板２０の間隙に、封止用樹脂６０を形成する。
このような製造方法によっても、上記半導体装置１を形成することができる。そして、第４の実施の形態に於いても、第１の実施の形態と同様の効果を有する。
特に、第４の実施の形態によれば、基板収納トレイ７０ｔに配線基板２０を収納するだけで、上記素子搭載領域外に簡便にシロキサンを転写させることができる。
特に、第４の実施の形態によれば、基板収納トレイ７０ｔに配線基板２０を収納するだけで、上記素子搭載領域外に簡便にシロキサンを転写させることができる。
＜第５の実施の形態＞
続いて、第５の実施の形態について説明する。尚、第５の実施の形態の説明では、上述した同一の部材には、同一の符号を付し、その説明の詳細については省略する。
続いて、第５の実施の形態について説明する。尚、第５の実施の形態の説明では、上述した同一の部材には、同一の符号を付し、その説明の詳細については省略する。
図１２は、第５の実施の形態に係る半導体装置の製造方法を説明するための要部図である。ここで、図１２には、第５の実施の形態で使用される基板収納装置７１が例示されている。当該図１２に於いては、図１２（ａ）に、基板収納装置７１の要部平面図が例示され、図１２（ｂ）に、図１２（ａ）の破線Ｘ−Ｙに沿った位置での基板収納装置７１の要部断面図が例示されている。また、図１２（ａ）並びに図１２（ｂ）には、基板収納装置７１に収納された配線基板２０の要部図が併せて例示されている。
基板収納装置７１にあっては、基板収納トレイ７０ｔの主面（上面側）に、配線基板２０が収納される凹部７０ａを複数個配設し、基板収納トレイ７０ｔを複数枚、重ねている。
また、夫々の基板収納トレイ７０ｔ間には、板状のゴムシート１３が挟持されている。そして、夫々のゴムシート１３に、配線基板２０の上記素子搭載領域外に当接する、ゴムシート１２を接着部材（図示しない）を介して固着させている。
このような基板収納装置７１に、配線基板２０を収納することにより、ゴムシート１２が配線基板２０に接触した部分に於いては、当該ゴムシート１２からシロキサンが転写される。
そして、基板収納装置７１から取り出した配線基板２０に於いても、上記オープン・ショートチェックを施す。
更に、この後に於いては、図４〜図６に例示する如く、シロキサンを選択的に転写・付着させた配線基板２０に、上記半導体素子５０を実装し、上記半導体素子５０と配線基板２０の間隙に、アンダーフィル材６０ａを充填する。そして、当該アンダーフィル材６０ａを加熱・硬化させて、上記半導体素子５０と配線基板２０の間隙に、封止用樹脂６０を形成する。
更に、この後に於いては、図４〜図６に例示する如く、シロキサンを選択的に転写・付着させた配線基板２０に、上記半導体素子５０を実装し、上記半導体素子５０と配線基板２０の間隙に、アンダーフィル材６０ａを充填する。そして、当該アンダーフィル材６０ａを加熱・硬化させて、上記半導体素子５０と配線基板２０の間隙に、封止用樹脂６０を形成する。
このような製造方法によっても、上記半導体装置１を形成することができる。そして、第５の実施の形態に於いても、第１の実施の形態と同様の効果を有する。
特に、第５の実施の形態によれば、基板収納トレイ７０ｔに配線基板２０を収納するだけで、上記素子搭載領域外に簡便にシロキサンを転写させることができる。また、基板収納トレイ７０ｔと、ゴムシート１２を固着させたゴムシート１３とを独立させた構造としているために、ゴムシート１２及びゴムシート１３のサイズを凹部７０ａの寸法に適合させて適宜変更することができる。従って、配線基板２０のサイズによって、ゴムシート１２及びゴムシート１３のサイズが制約を受けることはなく、種々のサイズの配線基板２０の上記素子搭載領域外に簡便にシロキサンを転写させることができる。
特に、第５の実施の形態によれば、基板収納トレイ７０ｔに配線基板２０を収納するだけで、上記素子搭載領域外に簡便にシロキサンを転写させることができる。また、基板収納トレイ７０ｔと、ゴムシート１２を固着させたゴムシート１３とを独立させた構造としているために、ゴムシート１２及びゴムシート１３のサイズを凹部７０ａの寸法に適合させて適宜変更することができる。従って、配線基板２０のサイズによって、ゴムシート１２及びゴムシート１３のサイズが制約を受けることはなく、種々のサイズの配線基板２０の上記素子搭載領域外に簡便にシロキサンを転写させることができる。
（付記１） 配線基板の素子搭載領域外に、第１の部材を接触させ、前記第１の部材に含まれる成分を前記素子搭載領域外に転写させる工程と、
前記素子搭載領域に、半導体素子を実装する工程と、
前記配線基板と前記半導体素子との間隙に、封止用樹脂材を充填する工程と、
前記封止用樹脂材を硬化させる工程と、
を有することを特徴とする半導体装置の製造方法。
前記素子搭載領域に、半導体素子を実装する工程と、
前記配線基板と前記半導体素子との間隙に、封止用樹脂材を充填する工程と、
前記封止用樹脂材を硬化させる工程と、
を有することを特徴とする半導体装置の製造方法。
（付記２） 前記第１の部材はゴムで形成されており、前記成分は前記ゴムの未重合成分であることを特徴とする付記１記載の半導体装置の製造方法。
（付記３） 枠状の前記第１の部材の内側に導電性を有する第２の部材を配置したシート部材を前記配線基板に接触させ、前記素子搭載領域外に前記成分を付着させることを特徴とする付記１または２記載の半導体装置の製造方法。
（付記３） 枠状の前記第１の部材の内側に導電性を有する第２の部材を配置したシート部材を前記配線基板に接触させ、前記素子搭載領域外に前記成分を付着させることを特徴とする付記１または２記載の半導体装置の製造方法。
（付記４） 板状の前記第１の部材の主面に、シート状で導電性を有する第２の部材を固着させたシート部材を前記配線基板に接触させ、前記素子搭載領域外に前記成分を付着させることを特徴とする付記１または２記載の半導体装置の製造方法。
（付記５） 枠状の前記第１の部材で構成されるシート部材を前記配線基板に接触させ、前記素子搭載領域外に前記成分を付着させることを特徴とする付記１または２記載の半導体装置の製造方法。
（付記６） シリコーンを主成分とする前記第１の部材を有するシート部材を前記配線基板に接触させ、前記素子搭載領域外に前記成分を付着させることを特徴とする付記１乃至５の何れか一項に記載の半導体装置の製造方法。
（付記７） 配線基板が収納される凹部を第１の主面に有する基板トレイと、
前記基板トレイの、前記第１の主面とは反対側の第２の主面に設けられ、未重合成分を含有するゴム部材と、
を有することを特徴とする基板トレイ。
前記基板トレイの、前記第１の主面とは反対側の第２の主面に設けられ、未重合成分を含有するゴム部材と、
を有することを特徴とする基板トレイ。
（付記８） 配線基板が収納される凹部を第１の主面に配設したトレイを、複数重ね、夫々の前記トレイの前記第１の主面とは反対側の第２の主面に、前記凹部に収納される前記配線基板の素子搭載領域外に当接する未重合成分を含有するゴム部材を固着させたことを特徴とする基板収納装置。
（付記９） 配線基板が収納される凹部を第１の主面に配設したトレイを、複数重ね、夫々の前記トレイの間に、前記凹部に収納される前記配線基板の素子搭載領域外に当接する未重合成分を含有するゴム部材を挟持させたことを特徴とする基板収納装置。
１ 半導体装置
１０，１１，１２，１３ ゴムシート
１０ａ，１０ｂ ゴム部材
１２ｈ 空孔部
２０ 配線基板
２０ａｒ 素子搭載領域
２０ｂ 半田ボール
２０ｌ 電極ランド
２０ｐ 電極パッド
２０ｓｒｄ，２０ｓｒｕ ソルダーレジスト層
３０ プローブピン
４０ シロキサン
５０ 半導体素子
５０ｂ バンプ電極
６０ 封止用樹脂
６０ａ アンダーフィル材
６０ｄ ディスペンサ
６０ｆ フィレット部
７０，７１ 基板収納装置
７０ａ 凹部
７０ｔ 基板収納トレイ
１０，１１，１２，１３ ゴムシート
１０ａ，１０ｂ ゴム部材
１２ｈ 空孔部
２０ 配線基板
２０ａｒ 素子搭載領域
２０ｂ 半田ボール
２０ｌ 電極ランド
２０ｐ 電極パッド
２０ｓｒｄ，２０ｓｒｕ ソルダーレジスト層
３０ プローブピン
４０ シロキサン
５０ 半導体素子
５０ｂ バンプ電極
６０ 封止用樹脂
６０ａ アンダーフィル材
６０ｄ ディスペンサ
６０ｆ フィレット部
７０，７１ 基板収納装置
７０ａ 凹部
７０ｔ 基板収納トレイ
Claims (8)
- 配線基板の素子搭載領域外に、第１の部材を接触させ、前記第１の部材に含まれる成分を前記素子搭載領域外に転写させる工程と、
前記素子搭載領域に、半導体素子を実装する工程と、
前記配線基板と前記半導体素子との間隙に、封止用樹脂材を充填する工程と、
前記封止用樹脂材を硬化させる工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記第１の部材はゴムで形成されており、前記成分は前記ゴムの未重合成分であることを特徴とする請求項１記載の半導体装置の製造方法。
- 枠状の前記第１の部材の内側に導電性を有する第２の部材を配置したシート部材を前記配線基板に接触させ、前記素子搭載領域外に前記成分を付着させることを特徴とする請求項１または２記載の半導体装置の製造方法。
- 板状の前記第１の部材の主面に、シート状で導電性を有する第２の部材を固着させたシート部材を前記配線基板に接触させ、前記素子搭載領域外に前記成分を付着させることを特徴とする請求項１または２記載の半導体装置の製造方法。
- 枠状の前記第１の部材で構成されるシート部材を前記配線基板に接触させ、前記素子搭載領域外に前記成分を付着させることを特徴とする請求項１または２記載の半導体装置の製造方法。
- 配線基板が収納される凹部を第１の主面に有する基板トレイと、
前記基板トレイの、前記第１の主面とは反対側の第２の主面に設けられ、未重合成分を含有するゴム部材と、
を有することを特徴とする基板トレイ。 - 配線基板が収納される凹部を第１の主面に配設したトレイを、複数重ね、夫々の前記トレイの前記第１の主面とは反対側の第２の主面に、前記凹部に収納される前記配線基板の素子搭載領域外に当接する未重合成分を含有するゴム部材を固着させたことを特徴とする基板収納装置。
- 配線基板が収納される凹部を第１の主面に配設したトレイを、複数重ね、夫々の前記トレイの間に、前記凹部に収納される前記配線基板の素子搭載領域外に当接する未重合成分を含有するゴム部材を挟持させたことを特徴とする基板収納装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008126892A JP2009277838A (ja) | 2008-05-14 | 2008-05-14 | 半導体装置の製造方法、基板トレイ、及び基板収納装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008126892A JP2009277838A (ja) | 2008-05-14 | 2008-05-14 | 半導体装置の製造方法、基板トレイ、及び基板収納装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009277838A true JP2009277838A (ja) | 2009-11-26 |
Family
ID=41443004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008126892A Pending JP2009277838A (ja) | 2008-05-14 | 2008-05-14 | 半導体装置の製造方法、基板トレイ、及び基板収納装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009277838A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9538668B2 (en) | 2014-03-03 | 2017-01-03 | Shinko Electric Industries Co., Ltd. | Wiring substrate, method for manufacturing wiring substrate, and method for modifying surface of insulating layer |
| US10297764B2 (en) | 2015-09-14 | 2019-05-21 | Samsung Electronics Co., Ltd. | Mixture, thin film, and organic light emitting device including mixture and thin film |
| US10923664B2 (en) | 2015-09-14 | 2021-02-16 | Samsung Electronics Co., Ltd. | Composition, thin film, and organic light emitting device including composition and thin film |
-
2008
- 2008-05-14 JP JP2008126892A patent/JP2009277838A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9538668B2 (en) | 2014-03-03 | 2017-01-03 | Shinko Electric Industries Co., Ltd. | Wiring substrate, method for manufacturing wiring substrate, and method for modifying surface of insulating layer |
| US10297764B2 (en) | 2015-09-14 | 2019-05-21 | Samsung Electronics Co., Ltd. | Mixture, thin film, and organic light emitting device including mixture and thin film |
| US10923664B2 (en) | 2015-09-14 | 2021-02-16 | Samsung Electronics Co., Ltd. | Composition, thin film, and organic light emitting device including composition and thin film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6338985B1 (en) | Making chip size semiconductor packages | |
| US7453155B2 (en) | Method for fabricating a flip chip package | |
| US6441500B1 (en) | Semiconductor device having resin members provided separately corresponding to externally connecting electrodes | |
| US8039307B2 (en) | Mounted body and method for manufacturing the same | |
| JP2008218926A (ja) | 半導体装置及びその製造方法 | |
| US6849955B2 (en) | High density integrated circuit packages and method for the same | |
| KR101208028B1 (ko) | 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지 | |
| KR20100009941A (ko) | 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지 | |
| JP4977937B2 (ja) | 半導体装置及びその製造方法 | |
| US8486760B2 (en) | Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same | |
| US6335271B1 (en) | Method of forming semiconductor device bump electrodes | |
| JPWO2009104599A1 (ja) | 電子装置、実装基板積層体及びそれらの製造方法 | |
| KR20030090481A (ko) | 비도전성 접착제로 ｉｃ 칩을 기판에 본딩하는 방법과형성된 조립물 | |
| US7241640B1 (en) | Solder ball assembly for a semiconductor device and method of fabricating same | |
| KR101211724B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP2013065811A (ja) | プリント回路基板及びその製造方法 | |
| JP2009277838A (ja) | 半導体装置の製造方法、基板トレイ、及び基板収納装置 | |
| JP2005340448A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US11482502B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| US20110061907A1 (en) | Printed circuit board and method of manufacturing the same | |
| KR20110013902A (ko) | 패키지 및 그 제조방법 | |
| KR20120062434A (ko) | 반도체 패키지 및 그 제조방법 | |
| KR100746365B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
| JP2020004926A (ja) | 配線基板及び配線基板の製造方法 | |
| JP4955997B2 (ja) | 回路モジュールおよび回路モジュールの製造方法 |