JPWO2009104599A1 - 電子装置、実装基板積層体及びそれらの製造方法 - Google Patents
電子装置、実装基板積層体及びそれらの製造方法 Download PDFInfo
- Publication number
- JPWO2009104599A1 JPWO2009104599A1 JP2009554324A JP2009554324A JPWO2009104599A1 JP WO2009104599 A1 JPWO2009104599 A1 JP WO2009104599A1 JP 2009554324 A JP2009554324 A JP 2009554324A JP 2009554324 A JP2009554324 A JP 2009554324A JP WO2009104599 A1 JPWO2009104599 A1 JP WO2009104599A1
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- hole
- mounting substrate
- electronic device
- lga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09545—Plated through-holes or blind vias without lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09572—Solder filled plated through-hole in the final product
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10719—Land grid array [LGA]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10977—Encapsulated connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0455—PTH for surface mount device [SMD], e.g. wherein solder flows through the PTH during mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
- H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
本発明は、日本国特許出願:特願2008−036084号(2008年 2月18日出願)及び特願2008−170908号(2008年 6月30日出願)の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、電子素子パッケージを実装基板に実装した電子装置及びその製造方法に関し、特にLGA(Land Grid Array)型電極を有する電子素子パッケージを実装基板に実装した電子装置及びその製造方法に関する。また、本発明は、複数の実装基板を積層実装した実装基板積層体及びその製造方法に関する。
以下の分析は、本発明の観点から与えられる。
2,22 電子素子パッケージ
3,23 LGA電極
4,14,44,64,74 (第1)実装基板
5,15,45,65,75 (第1)基板電極
6,16,46,66,76 スルーホール
7,67,77 光非透過層
8 接着剤
9 導電材
82,102,111,112,113 第2実装基板
82a,113a,113b 貫通孔
111a 切り欠き
83,103 第2基板電極
84 電子素子
85,95 樹脂
86 粘着プレート
101 実装基板積層体
Claims (28)
- 電子素子パッケージを第1実装基板に実装した電子装置であって、
前記電子素子パッケージは、LGA(Land Grid Array)型のLGA電極を備え、
前記第1実装基板は、内壁を被覆する導電体を有するスルーホールを備え、
前記電子素子パッケージと前記第1実装基板とは前記スルーホールの開口の少なくとも一部が前記LGA電極と重なるように実装され、
前記LGA電極と前記スルーホールの前記導電体とは、前記スルーホール内に配された導電材によって電気的に接続され、
前記LGA電極のうち前記スルーホールの前記開口と重なっていない領域の少なくとも一部は、前記第1実装基板と接着剤を介して接合されていることを特徴とする電子装置。 - 前記スルーホールの前記導電体と電気的に接続される基板電極を有する第2実装基板をさらに備え、
前記第1実装基板と前記第2実装基板とは前記スルーホールの開口の少なくとも一部が前記基板電極と重なるように実装され、
前記基板電極と前記スルーホールの前記導電体とは、前記スルーホール内に配された導電材によって電気的に接続され、
前記基板電極のうち前記スルーホールの前記開口と重なっていない領域の少なくとも一部は、前記第1実装基板と接着剤を介して接合されていることを特徴とする請求項1に記載の電子装置。 - 前記LGA電極又は前記LGA電極及び前記基板電極の面積は、前記LGA電極又は前記LGA電極及び前記基板電極と対向する側の前記スルーホールの開口面積より大きいことを特徴とする請求項1又は2に記載の電子装置。
- 電子素子パッケージを第1実装基板に実装した電子装置であって、
前記電子素子パッケージは、LGA(Land Grid Array)型のLGA電極を備え、
前記第1実装基板は、内壁を被覆する導電体を有するスルーホールを備え、
前記LGA電極の面積は、前記LGA電極と対向する側の前記スルーホールの開口面積より小さく、
前記電子素子パッケージと前記第1実装基板とは前記LGA電極が前記スルーホールの開口に包含されるように実装され、
前記LGA電極と前記スルーホールの前記導電体とは、前記スルーホール内に配された導電材によって電気的に接続され、
前記第1実装基板に対向する前記LGA電極の上面は、前記スルーホール内に存在し、
前記電子素子パッケージと前記第1実装基板とが対向する領域のうち、前記スルーホールの前記開口以外の領域には接着剤が介在していることを特徴とする電子装置。 - 前記スルーホールの前記導電体と電気的に接続される基板電極を有する第2実装基板をさらに備え、
前記基板電極の面積は、前記基板電極と対向する側の前記スルーホールの開口面積より小さく、
前記第1実装基板と前記第2実装基板とは前記基板電極が前記スルーホールの開口に包含されるように実装され、
前記基板電極と前記スルーホールの前記導電体とは、前記スルーホール内に配された導電材によって電気的に接続され、
前記第1実装基板に対向する前記基板電極の上面は、前記スルーホール内に存在し、
前記第1実装基板と前記第2実装基板とが対向する領域のうち、前記スルーホールの前記開口以外の領域には接着剤が介在していることを特徴とする請求項4に記載の電子装置。 - 前記電子素子パッケージの前記LGA電極と前記第2実装基板の前記基板電極とは同一平面上に配列されていることを特徴とする請求項2又は5に記載の電子装置。
- 前記第2実装基板は、貫通孔又は切り欠きを有し、
前記電子素子パッケージは、前記貫通孔又は切り欠き内に配置されていることを特徴とする請求項2,5又は6に記載の電子装置。 - 前記電子素子パッケージと前記第2実装基板とは樹脂で接合されていることを特徴とする請求項2,5〜7のいずれか一項に記載の電子装置。
- 前記第2実装基板には少なくとも1つの電子素子が実装されていることを特徴とする2,5〜8のいずれか一項に記載の電子装置。
- 前記LGA電極又は前記LGA電極及び前記基板電極は前記導電材によって覆われていることを特徴とする請求項4又は5に記載の電子装置。
- 前記第1実装基板は、前記電子素子パッケージ又は前記電子素子パッケージ及び前記第2実装基板と対向する前記第1実装基板面上に、前記LGA電極又は前記LGA電極及び前記基板電極と対向する前記スルーホールの導電体と連設された導電体を有し、
前記LGA電極又は前記LGA電極及び前記基板電極のうち前記スルーホールの前記開口と重なっていない領域の少なくとも一部は、前記第1実装基板面上の前記導電体と接着剤を介して接合されていることを特徴とする請求項1〜10のいずれか一項に記載の電子装置。 - 前記第1実装基板は、前記電子素子パッケージ又は前記電子素子パッケージ及び前記第2実装基板と対向する前記第1実装基板面上に、前記LGA電極又は前記LGA電極及び前記基板電極と対向する前記スルーホールの導電体と連設された導電体を有しないことを特徴とする請求項1〜10のいずれか一項に記載の電子装置。
- 前記電子素子パッケージ又は前記電子素子パッケージ及び前記第2実装基板と前記第1実装基板とが対向する領域のうち、前記スルーホールの前記開口以外の領域には接着剤が介在していることを特徴とする請求項1〜12のいずれか一項に記載の電子装置。
- 前記接着剤は感光性樹脂であることを特徴とする請求項1〜13のいずれか一項に記載の電子装置。
- 前記第1実装基板は、前記スルーホール以外は前記電子素子パッケージ又は前記電子素子パッケージ及び前記第2実装基板に対して光透過性を有しないことを特徴とする請求項1〜14のいずれか一項に記載の電子装置。
- 前記第1実装基板は、前記電子素子パッケージ又は前記電子素子パッケージ及び前記第2実装基板に対する光を遮光する光非透過層を少なくとも一部に有することを特徴とする請求項15に記載の電子装置。
- 前記導電材は、前記スルーホールから、前記電子素子パッケージ又は前記電子素子パッケージ及び前記第2実装基板と対向する前記第1実装基板面とは反対側の第1実装基板面上へ連続して形成されていることを特徴とする請求項1〜16のいずれか一項に記載の電子装置。
- 第1実装基板と、
前記第1実装基板に積層実装される第2実装基板と、を備え、
前記第2実装基板は、平面電極を有し、
前記第1実装基板は、内壁を被覆する導電体を有するスルーホールを有し、
前記第1実装基板と前記第2実装基板とは前記スルーホールの開口の少なくとも一部が前記平面電極と重なるように実装され、
前記平面電極と前記スルーホールの前記導電体とは、前記スルーホール内に配された導電材によって電気的に接続され、
前記平面電極のうち前記スルーホールの前記開口と重なっていない領域の少なくとも一部は、前記第1実装基板と接着剤を介して接合されていることを特徴とする実装基板積層体。 - 第1実装基板と、
前記第1実装基板に積層実装される第2実装基板と、を備え、
前記第2実装基板は、平面電極を有し、
前記第1実装基板は、内壁を被覆する導電体を有するスルーホールを有し、
前記平面電極の面積は、前記平面電極と対向する側の前記スルーホールの開口面積より小さく、
前記第1実装基板と前記第2実装基板とは前記平面電極が前記スルーホールの開口に包含されるように実装され、
前記平面電極と前記スルーホールの前記導電体とは、前記スルーホール内に配された導電材によって電気的に接続され、
前記第1実装基板に対向する前記平面電極の上面は、前記スルーホール内に存在し、
前記第1実装基板と前記第2実装基板とが対向する領域のうち、前記スルーホールの前記開口以外の領域には接着剤が介在していることを特徴とする実装基板積層体。 - 前記接着剤は感光性樹脂であり、
前記第1実装基板は、前記スルーホール以外は前記第2実装基板に対して光透過性を有しないことを特徴とする請求項18又は19に記載の実装基板積層体。 - 電子素子パッケージを第1実装基板に実装した電子装置を製造する方法であって、
LGA(Land Grid Array)型のLGA電極が形成された前記電子素子パッケージ面上の少なくとも一部に接着剤を配置する接着剤配置工程と、
内壁に導電体を有するスルーホールを備える第1実装基板と前記電子素子パッケージとを、前記スルーホールの開口の少なくとも一部が前記LGA電極と重なるように積層する接合工程と、
前記スルーホールの前記開口において前記LGA電極の少なくとも一部が露出するように前記スルーホール内に存在する接着剤を除去する接着剤除去工程と、
前記LGA電極と対向している前記スルーホールの開口とは反対側の開口から前記スルーホールに導電材を供給する導電材供給工程と、
前記導電材を前記LGA電極の露出面へ移動させ、前記LGA電極と前記スルーホールの導電体とを前記導電材によって電気的に接続する電気的接続工程と、を含むことを特徴とする電子装置の製造方法。 - LGA(Land Grid Array)型のLGA電極を有する電子素子パッケージと、少なくとも1つの電子素子が実装されていると共に平面電極を有する第2実装基板とを、前記LGA電極及び前記平面電極が粘着プレートと対向するように、前記粘着プレートに接着して位置決めする位置決め工程と、
前記電子素子パッケージと前記第2実装基板とを樹脂で接合する接合工程と、
前記電子素子パッケージ及び前記第2実装基板を粘着プレートから取り外す取外し工程と、
前記LGA電極が形成された前記電子素子パッケージ面上及び前記平面電極が形成された第2実装基板上の少なくとも一部に接着剤を配置する接着剤配置工程と、
内壁に導電体を有する少なくとも1つのスルーホールを備える第1実装基板と、前記電子素子パッケージ及び第2実装基板とを、前記スルーホールの開口の少なくとも一部が前記LGA電極及び前記平面電極と重なるように積層する接合工程と、
前記スルーホールの前記開口において前記LGA電極及び前記平面電極の少なくとも一部が露出するように前記スルーホール内に存在する接着剤を除去する接着剤除去工程と、
前記LGA電極及び前記平面電極と対向している前記スルーホールの開口とは反対側の開口から前記スルーホールに導電材を供給する導電材供給工程と、
前記導電材を前記LGA電極及び前記平面電極の露出面へ移動させ、前記LGA電極及び前記平面電極と前記スルーホールの導電体とを前記導電材によって電気的に接続する電気的接続工程と、を含むことを特徴とする電子装置の製造方法。 - 前記LGA電極又は前記LGA電極及び前記平面電極の面積は、前記LGA電極又は前記LGA電極及び前記平面電極と対向する側の前記スルーホールの開口面積より大きく、
前記接合工程において、少なくとも、前記LGA電極又は前記LGA電極及び前記平面電極のうち前記スルーホールの前記開口と重なっていない領域の少なくとも一部と前記第1実装基板とを接着剤を介して接合することを特徴とする請求項21又は22に記載の電子装置の製造方法。 - 前記LGA電極又は前記LGA電極及び前記平面電極の面積は、前記LGA電極又は前記LGA電極及び前記平面電極と対向する側の前記スルーホールの開口面積より小さく、
前記接合工程において、前記第1実装基板に対向する前記LGA電極又は前記LGA電極及び前記平面電極の少なくとも一部を前記スルーホールに挿入することを特徴とする請求項21又は22に記載の電子装置の製造方法。 - 前記接着剤は感光性樹脂であり、
前記接着剤除去工程は、前記スルーホール内の前記接着剤を露光する露光工程と、
前記露光工程後、現像剤によって前記スルーホール内の前記接着剤を除去する現像工程と、を含むことを特徴とする請求項21〜24のいずれか一項に記載の電子装置の製造方法。 - 前記第1実装基板は、前記スルーホール以外は前記電子素子パッケージ又は前記電子素子パッケージ及び前記第2実装基板に対して光透過性を有さず、
前記露光工程において、前記第1実装基板をマスクとして、前記スルーホールの開口から前記スルーホール内の前記接着剤のみを露光することを特徴とする請求項25に記載の電子装置の製造方法。 - 前記導電材はクリームはんだであり、
前記電気的接続工程において、前記導電材を加熱溶融することにより前記LGA電極又は前記LGA電極及び前記平面電極と前記スルーホールの導電体とを電気的に接続することを特徴とする請求項21〜26のいずれか一項に記載の電子装置の製造方法。 - 平面電極が形成された前記第2実装基板面上の少なくとも一部に接着剤を配置する接着剤配置工程と、
内壁に導電体を有するスルーホールを備える第1実装基板と前記第2実装基板とを、前記スルーホールの開口の少なくとも一部が前記平面電極と重なるように積層する接合工程と、
前記スルーホールの前記開口において前記平面電極の少なくとも一部が露出するように前記スルーホール内に存在する接着剤を除去する接着剤除去工程と、
前記平面電極と対向している前記スルーホールの開口とは反対側の開口から前記スルーホールに導電材を供給する導電材供給工程と、
前記導電材を前記平面電極の露出面へ移動させ、前記平面電極と前記スルーホールの導電体とを前記導電材によって電気的に接続する電気的接続工程と、を含むことを特徴とする実装基板積層体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009554324A JP5604876B2 (ja) | 2008-02-18 | 2009-02-17 | 電子装置及びその製造方法 |
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008036084 | 2008-02-18 | ||
JP2008036084 | 2008-02-18 | ||
JP2008170908 | 2008-06-30 | ||
JP2008170908 | 2008-06-30 | ||
PCT/JP2009/052687 WO2009104599A1 (ja) | 2008-02-18 | 2009-02-17 | 電子装置、実装基板積層体及びそれらの製造方法 |
JP2009554324A JP5604876B2 (ja) | 2008-02-18 | 2009-02-17 | 電子装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009104599A1 true JPWO2009104599A1 (ja) | 2011-06-23 |
JP5604876B2 JP5604876B2 (ja) | 2014-10-15 |
Family
ID=40985479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009554324A Expired - Fee Related JP5604876B2 (ja) | 2008-02-18 | 2009-02-17 | 電子装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20110001222A1 (ja) |
JP (1) | JP5604876B2 (ja) |
WO (1) | WO2009104599A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2960378B1 (fr) * | 2010-05-21 | 2014-11-21 | Valeo Vision | Assemblage d'au moins deux cartes electriques |
JPWO2013027718A1 (ja) * | 2011-08-23 | 2015-03-19 | 株式会社フジクラ | 部品実装プリント基板及びその製造方法 |
JP5800778B2 (ja) | 2011-11-25 | 2015-10-28 | 三菱電機株式会社 | 接合方法および半導体装置の製造方法 |
JP6221132B2 (ja) * | 2013-03-07 | 2017-11-01 | 矢崎総業株式会社 | プリント配線板 |
JP2015177004A (ja) * | 2014-03-14 | 2015-10-05 | ミネベア株式会社 | フレキシブルプリント基板 |
CN104737287B (zh) * | 2014-06-06 | 2017-11-17 | 华为技术有限公司 | 栅格阵列封装模块 |
JP6721329B2 (ja) * | 2015-12-21 | 2020-07-15 | 三菱電機株式会社 | パワー半導体装置およびその製造方法 |
CN111629519B (zh) * | 2020-05-18 | 2021-04-09 | 微智医疗器械有限公司 | 芯片与电路板的连接方法、电路板组件及电子设备 |
CN114505629B (zh) * | 2022-03-15 | 2022-12-06 | 哈尔滨工业大学 | 一种用于半球谐振子与电极基板焊接的电极基板固定装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0744324B2 (ja) * | 1986-06-20 | 1995-05-15 | 富士通株式会社 | フレキシブル及びリジツド印刷配線複合基板 |
JPH04269894A (ja) * | 1991-02-26 | 1992-09-25 | Tokyo Electric Co Ltd | プリント回路基板への面実装部品の半田付け方法 |
JPH05267360A (ja) * | 1992-03-18 | 1993-10-15 | Oki Electric Ind Co Ltd | 半導体装置 |
JPH06216492A (ja) * | 1993-01-21 | 1994-08-05 | Hitachi Ltd | 電子装置 |
JP2002237673A (ja) * | 2001-02-08 | 2002-08-23 | Murata Mfg Co Ltd | 回路基板装置 |
FR2838048B1 (fr) * | 2002-04-03 | 2005-05-27 | Prod Dentaires Pierre Rolland | Produit dentaire reticulable/dereticulable |
US6954984B2 (en) * | 2002-07-25 | 2005-10-18 | International Business Machines Corporation | Land grid array structure |
TWI225701B (en) * | 2003-09-17 | 2004-12-21 | Advanced Semiconductor Eng | Process for forming bumps in adhesive layer in wafer level package |
US20070045812A1 (en) * | 2005-08-31 | 2007-03-01 | Micron Technology, Inc. | Microfeature assemblies including interconnect structures and methods for forming such interconnect structures |
US7629541B2 (en) * | 2006-06-19 | 2009-12-08 | Endicott Interconnect Technologies, Inc. | High speed interposer |
-
2009
- 2009-02-17 JP JP2009554324A patent/JP5604876B2/ja not_active Expired - Fee Related
- 2009-02-17 US US12/865,202 patent/US20110001222A1/en not_active Abandoned
- 2009-02-17 WO PCT/JP2009/052687 patent/WO2009104599A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2009104599A1 (ja) | 2009-08-27 |
JP5604876B2 (ja) | 2014-10-15 |
US20110001222A1 (en) | 2011-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5604876B2 (ja) | 電子装置及びその製造方法 | |
JP4592751B2 (ja) | プリント配線基板の製造方法 | |
JP5113114B2 (ja) | 配線基板の製造方法及び配線基板 | |
TWI483363B (zh) | 晶片封裝基板、晶片封裝結構及其製作方法 | |
US8115316B2 (en) | Packaging board, semiconductor module, and portable apparatus | |
TWI413223B (zh) | 嵌埋有半導體元件之封裝基板及其製法 | |
US20150214193A1 (en) | Stacked electronic component and manufacturing method thereof | |
US7619317B2 (en) | Carrier structure for semiconductor chip and method for manufacturing the same | |
KR20130021689A (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2010103244A (ja) | 半導体装置及びその製造方法 | |
JP2008218979A (ja) | 電子パッケージ及びその製造方法 | |
JP2008071912A (ja) | 樹脂配線基板とそれを用いた半導体装置および積層型の半導体装置 | |
KR20100009941A (ko) | 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지 | |
US9935053B2 (en) | Electronic component integrated substrate | |
JP2014216650A (ja) | 電気システム及びそのコアモジュール | |
JP4062066B2 (ja) | 半導体パッケージ及び積層型半導体パッケージ | |
JP2009135391A (ja) | 電子装置およびその製造方法 | |
JP2009260165A (ja) | 半導体装置 | |
KR20080073648A (ko) | 다층 배선 기판 및 그 제조 방법 | |
JP2007251225A (ja) | 半導体パッケージ及び積層型半導体パッケージ | |
US20210249373A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
KR20120062434A (ko) | 반도체 패키지 및 그 제조방법 | |
JP2004327743A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
TWI435667B (zh) | 印刷電路板組件 | |
JP2009277838A (ja) | 半導体装置の製造方法、基板トレイ、及び基板収納装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140729 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140811 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5604876 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20140917 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |