JP2008071912A - 樹脂配線基板とそれを用いた半導体装置および積層型の半導体装置 - Google Patents

樹脂配線基板とそれを用いた半導体装置および積層型の半導体装置 Download PDF

Info

Publication number
JP2008071912A
JP2008071912A JP2006248812A JP2006248812A JP2008071912A JP 2008071912 A JP2008071912 A JP 2008071912A JP 2006248812 A JP2006248812 A JP 2006248812A JP 2006248812 A JP2006248812 A JP 2006248812A JP 2008071912 A JP2008071912 A JP 2008071912A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
semiconductor element
resin film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006248812A
Other languages
English (en)
Other versions
JP4901384B2 (ja
Inventor
Takeshi Kawabata
毅 川端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006248812A priority Critical patent/JP4901384B2/ja
Priority to CNA2007101364467A priority patent/CN101145553A/zh
Priority to US11/878,538 priority patent/US7816783B2/en
Publication of JP2008071912A publication Critical patent/JP2008071912A/ja
Application granted granted Critical
Publication of JP4901384B2 publication Critical patent/JP4901384B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体素子搭載時に、半導体素子との接続部に加わる熱応力を小さくでき、かつ基板全体の反りを小さくできる樹脂配線基板を提供する。
【解決手段】樹脂基材１１の一方の表面に設ける第１の樹脂被膜１９を、樹脂基材１１の他方の表面に設ける第２の樹脂被膜２０よりも厚く、かつ大きな面積を有して連続的に形成し、第２の皮膜樹脂２０を複数に分離して形成する。
【選択図】図１

Description

本発明は、半導体素子を搭載する樹脂配線基板とそれを用いた半導体装置および積層型の半導体装置に関する。
半導体装置は、小型、薄型化に加えて、より低コスト化が要求されている。このため、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）構成やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）構成の半導体装置では、半導体素子を搭載する基板として樹脂配線基板が用いられている。このような樹脂配線基板は、通常、その両面に配線パターンが設けられ、一方の面に半導体素子が搭載され、他方の面に外部接続端子と接続したハンダボールが設けられている。そして、樹脂配線基板の表裏面には、半導体素子と接続するためのボンディング部とハンダボールを接続するためのランド部を除く領域に、配線パターンやビア部分を保護するソルダーレジストが被覆されている。
ところで、このような樹脂配線基板には、半導体装置の小型化、薄型化の要請から、その厚みが約０．３ｍｍ以下の非常に薄い基板が使用されるようになってきている。このため、樹脂配線基板に反りが生じやすくなっている。
これに対して、例えば、樹脂配線基板の一方の面に実装された半導体素子の全体を封止樹脂で覆って被覆封止するとともに、その封止樹脂が形成された領域に対応する他方の面の領域にも同様の封止樹脂を形成することで反りを抑制する方法が提案されている（例えば、特許文献１参照）。しかしながら、半導体素子の厚みは通常０．２ｍｍ以上あるため、封止樹脂の厚みはこの厚みより厚くする必要がある。しかも、両面に同程度の厚みの封止樹脂を形成することになるため、薄型化の要請に対して充分対応できない。また、このような構成は、ＢＧＡタイプのパッケージにはまったく応用できないという問題も有している。
また、他の方法として、基板の一方の面に半導体素子と接続するためのボンディング部が設けられ、基板の他方の面にハンダボールと接続するためのランド部が設けられた樹脂配線基板において、その基板の一方の面を被覆するソルダーレジストの被覆面積と基板の他方の面を被覆するソルダーレジストの被覆面積の比率を約１：１．３〜１：１．７の範囲に設定し、かつ、基板の一方の面を被覆するソルダーレジストの厚さと基板の他方の面を被覆するソルダーレジストの厚さの比率を３：１〜５：１の範囲に設定することで反りを小さくする方法が提案されている（例えば、特許文献２参照）。しかしながら、このような構成とすると、樹脂配線基板の剛性が大きくなる。そのため、このような構成の樹脂配線基板に半導体素子をフリップチップ実装すると、樹脂配線基板と半導体素子の熱膨張係数の差異により生じる熱応力が樹脂配線基板と半導体素子の接続部に作用して、その接続部での接続不良や、半導体素子の樹脂配線基板側のコーナー部付近（半導体素子の内部も含む。）の破壊が生じやすくなる。
特開平３−４０４５７号公報 特開平９−１７２１０４号公報
本発明は、上記問題点に鑑み、半導体素子搭載側の面（一方の面）に設けるソルダーレジスト（第１の樹脂被膜）が、半導体素子搭載側とは反対側の面（他方の面）に設けるソルダーレジスト（第２の樹脂被膜）よりも厚く、かつ大きな面積を有して連続的に形成され、他方の面に設けるソルダーレジスト（第２の皮膜樹脂）が複数に分離されて形成されることにより、半導体素子搭載時に、樹脂配線基板と半導体素子の接続部や半導体素子の樹脂配線基板側のコーナー部付近（半導体素子の内部も含む。）に加わる熱応力を小さくでき、かつ反りを小さくできる樹脂配線基板とそれを用いた半導体装置および積層型の半導体装置を提供することを目的とする。
本発明の請求項１記載の樹脂配線基板は、樹脂基材と、前記樹脂基材の一方の表面の半導体素子搭載領域に形成された複数の接続端子と、前記樹脂基材の他方の表面に形成された複数の外部接続端子と、前記一方の表面の前記半導体素子搭載領域を除く外部領域に形成された第１の樹脂被膜と、前記他方の表面に、前記各外部接続端子の少なくとも一部を露出する形状に形成された第２の樹脂被膜と、を少なくとも備え、前記第１の樹脂被膜は前記第２の樹脂被膜より厚く、かつ大きな面積を有し、連続的に形成されており、前記第２の樹脂被膜は複数に分離されて形成されていることを特徴とする。
また、本発明の請求項２記載の樹脂配線基板は、請求項１記載の樹脂配線基板であって、前記第１の樹脂被膜と前記第２の樹脂被膜は同一の材料からなることを特徴とする。また、本発明の請求項３記載の樹脂配線基板は、請求項２記載の樹脂配線基板であって、前記第１の樹脂被膜と前記第２の樹脂被膜はソルダーレジストからなることを特徴とする。
また、本発明の請求項４記載の樹脂配線基板は、請求項１ないし３のいずれかに記載の樹脂配線基板であって、前記樹脂基材の厚みが、前記樹脂基材上に搭載される半導体素子の厚み以下であることを特徴とする。
また、本発明の請求項５記載の樹脂配線基板は、請求項１ないし４のいずれかに記載の樹脂配線基板であって、前記外部接続端子と前記第２の樹脂被膜は、主として、前記他方の表面の前記半導体素子搭載領域に対応する領域を除く領域に形成されていることを特徴とする。
また、本発明の請求項６記載の樹脂配線基板は、請求項１ないし４のいずれかに記載の樹脂配線基板であって、前記外部接続端子と前記第２の樹脂被膜は、前記他方の表面の前記半導体素子搭載領域に対応する領域にのみ形成されていることを特徴とする。
また、本発明の請求項７記載の樹脂配線基板は、請求項１ないし６のいずれかに記載の樹脂配線基板であって、前記第２の樹脂被膜は、前記外部接続端子の外周部に形成され、かつ前記外部接続端子間の少なくとも一部で分離されていることを特徴とする。
また、本発明の請求項８記載の樹脂配線基板は、請求項１ないし７のいずれかに記載の樹脂配線基板であって、さらに、前記一方の表面の前記外部領域に複数の積層用接続端子を備え、前記第１の樹脂被膜は、前記各積層用接続端子の少なくとも一部を露出する形状に形成されていることを特徴とする。
また、本発明の請求項９記載の半導体装置は、請求項１ないし８のいずれかに記載の樹脂配線基板と、前記樹脂配線基板の半導体素子搭載領域に搭載された半導体素子と、前記樹脂配線基板の各外部接続端子上に設けられた接続用突起電極と、を少なくとも備えることを特徴とする。
また、本発明の請求項１０記載の積層型の半導体装置は、樹脂基材と、前記樹脂基材の一方の表面の半導体素子搭載領域に形成された複数の接続端子と、前記樹脂基材の他方の表面に形成された複数の基板間接続端子と、前記一方の表面の前記半導体素子搭載領域を除く外部領域に形成された第１の樹脂被膜と、前記他方の表面に、前記各基板間接続端子の少なくとも一部を露出する形状に形成された第２の樹脂被膜と、を少なくとも具備し、前記第１の樹脂被膜が前記第２の樹脂被膜より厚く、かつ大きな面積を有し、連続的に形成されており、前記第２の樹脂被膜が複数に分離されて形成されている積層基板と、前記積層基板の前記半導体素子搭載領域に搭載された半導体素子と、前記積層基板の前記各基板間接続端子上に設けられた積層用突起電極と、を少なくとも備えた第１の半導体装置と、請求項８記載の樹脂配線基板と、前記樹脂配線基板の半導体素子搭載領域に搭載された半導体素子と、前記樹脂配線基板の各外部接続端子上に設けられた接続用突起電極と、を少なくとも備えた第２の半導体装置と、からなり、前記第１の半導体装置の前記基板間接続端子は、前記第２の半導体装置の積層用接続端子に対応して配置されており、前記第２の半導体装置の積層用接続端子と前記第１の半導体装置の前記基板間接続端子とを前記積層用突起電極を介して接続したことを特徴とする。
また、本発明の請求項１１記載の積層型の半導体装置は、請求項１０記載の積層型の半導体装置であって、前記第１の半導体装置の前記第１の樹脂被膜および前記第２の樹脂被膜は同一の材料からなることを特徴とする。
また、本発明の請求項１２記載の積層型の半導体装置は、請求項１１記載の積層型の半導体装置であって、前記第１の半導体装置の前記第１の樹脂被膜および前記第２の樹脂被膜はソルダーレジストからなることを特徴とする。
また、本発明の請求項１３記載の積層型の半導体装置は、請求項１０ないし１２のいずれかに記載の積層型の半導体装置であって、前記第１の半導体装置の前記樹脂基材の厚みが、前記第１の半導体装置に搭載されている半導体素子の厚み以下であることを特徴とする。
また、本発明の請求項１４記載の積層型の半導体装置は、請求項１０ないし１３のいずれかに記載の積層型の半導体装置であって、前記第１の半導体装置の前記基板間接続端子および前記第２の樹脂被膜は、前記第１の半導体装置の前記樹脂基材の前記他方の表面の前記半導体素子搭載領域に対応する領域を除く領域にのみ形成されていることを特徴とする。
また、本発明の請求項１５記載の積層型の半導体装置は、請求項１０ないし１４のいずれかに記載の積層型の半導体装置であって、前記第１の半導体装置の前記第２の樹脂被膜は、前記基板間接続端子の外周部に形成され、かつ前記基板間接続端子間の少なくとも一部で分離されていることを特徴とする。
また、本発明の請求項１６記載の積層型の半導体装置は、樹脂基材と、前記樹脂基材の一方の表面の半導体素子搭載領域に形成された複数の接続端子と、前記樹脂基材の他方の表面に形成された複数の基板間接続端子と、前記一方の表面の前記半導体素子搭載領域を除く外部領域に形成された第１の樹脂被膜と、前記他方の表面に、前記各基板間接続端子の少なくとも一部を露出する形状に形成された第２の樹脂被膜と、を少なくとも具備し、前記第１の樹脂被膜が前記第２の樹脂被膜より薄く形成されている積層基板と、前記積層基板の前記半導体素子搭載領域に搭載された半導体素子と、前記積層基板の前記各基板間接続端子上に設けられた積層用突起電極と、を少なくとも備えた第１の半導体装置と、請求項８記載の樹脂配線基板と、前記樹脂配線基板の半導体素子搭載領域に搭載された半導体素子と、前記樹脂配線基板の各外部接続端子上に設けられた接続用突起電極と、を少なくとも備えた第２の半導体装置と、からなり、前記第１の半導体装置の前記基板間接続端子は、前記第２の半導体装置の積層用接続端子に対応して配置されており、前記第２の半導体装置の積層用接続端子と前記第１の半導体装置の前記基板間接続端子とを前記積層用突起電極を介して接続したことを特徴とする。
また、本発明の請求項１７記載の積層型の半導体装置は、請求項１６記載の積層型の半導体装置であって、前記第１の半導体装置の前記第１の樹脂被膜は、前記第１の半導体装置の前記第２の樹脂被膜より面積が小さいことを特徴とする。
また、本発明の請求項１８記載の積層型の半導体装置は、請求項１６もしくは１７のいずれかに記載の積層型の半導体装置であって、前記第１の半導体装置の前記第１の樹脂被膜および前記第２の樹脂被膜は同一の材料からなることを特徴とする。
また、本発明の請求項１９記載の積層型の半導体装置は、請求項１８記載の積層型の半導体装置であって、前記第１の半導体装置の前記第１の樹脂被膜および前記第２の樹脂被膜はソルダーレジストからなることを特徴とする。
また、本発明の請求項２０記載の積層型の半導体装置は、請求項１６ないし１９のいずれかに記載の積層型の半導体装置であって、前記第１の半導体装置の前記樹脂基材の厚みが、前記第１の半導体装置に搭載されている半導体素子の厚み以下であることを特徴とする。
また、本発明の請求項２１記載の積層型の半導体装置は、請求項１６ないし２０のいずれかに記載の積層型の半導体装置であって、前記第１の半導体装置の前記基板間接続端子および前記第２の樹脂被膜は、前記第１の半導体装置の前記樹脂基材の前記他方の表面の前記半導体素子搭載領域に対応する領域を除く領域にのみ形成されていることを特徴とする。
また、本発明の請求項２２記載の積層型の半導体装置は、請求項１６ないし２１のいずれかに記載の積層型の半導体装置であって、前記第１の半導体装置の前記第２の樹脂被膜は、前記基板間接続端子の外周部に形成され、かつ前記基板間接続端子間の少なくとも一部で分離されていることを特徴とする。
また、本発明の請求項２３記載の積層型の半導体装置は、請求項１６ないし２２のいずれかに記載の積層型の半導体装置であって、前記第１の半導体装置の前記第２の樹脂被膜は、その前記第１の半導体装置に搭載されている半導体素子の厚みよりも厚く形成されることを特徴とする。
また、本発明の請求項２４記載の積層型の半導体装置は、請求項１６ないし２３のいずれかに記載の積層型の半導体装置であって、前記第２の半導体装置の第１の樹脂被膜は、その前記第２の半導体装置に搭載されている半導体素子の厚みよりも厚く形成されることを特徴とする。
本発明にかかる樹脂配線基板は、半導体素子を搭載する領域では樹脂基材が容易に変形することで接続部の応力を低減しながら、樹脂基材の変形を第１の樹脂被膜により緩和することで全体としては反りを小さくすることができる。また積層型の半導体装置に用いる場合には、外周部の反りを低減できるために特に有効となる。したがって、薄型としながら、接続信頼性が高く、半導体素子の樹脂配線基板側のコーナー部付近（半導体素子の内部も含む。）の破壊等の接続不良を低減できるＢＧＡ構成の半導体装置（積層型の半導体装置も含む。）を実現できる。
すなわち、本発明にかかる樹脂配線基板によれば、第１の樹脂被膜が、樹脂基材の外部領域に、第２の樹脂被膜より厚く、かつ大きな面積を有して連続的に形成されており、第２の樹脂被膜が複数に分離されて形成されているので、半導体素子搭載領域に対応する樹脂基材の部分（半導体素子搭載部）が柔軟に変形可能となる。よって、半導体素子と樹脂配線基板の接続部（詳しくは、半導体素子の突起電極と樹脂配線基板の接続端子の接続部、および半導体素子の突起電極と電極端子の接続部）に作用する応力を低減することができる。これにより、半導体素子と樹脂配線基板の接続部での接続不良や、半導体素子の樹脂配線基板側のコーナー部付近の破壊や、半導体素子の樹脂配線基板からの剥離等の不良発生を抑制して、半導体装置の信頼性を向上させることができる。
また同時に、本発明にかかる樹脂配線基板によれば、半導体素子搭載領域を除く領域に対応する樹脂基材の部分（外周部）の反りが第１の樹脂被膜により緩和される。すなわち、外周部では第２の樹脂被膜の応力の影響よりも第１の樹脂被膜の応力の影響の方が大きくなるので、特に外周部の反りを改善できる（半導体素子と樹脂基材の線膨張係数の差異により半導体素子搭載部は凸に反るが、外周部ではそれが改善される。）。よって、半導体素子を搭載した後であっても、全体として樹脂配線基板の反りを小さくすることができ、半導体装置のマザーボード等の回路基板への接続を確実に、かつ信頼性よく行うことができるようになる。
したがって、本発明にかかる樹脂配線基板によれば、ＢＧＡ構成の半導体装置を薄型にしても、半導体素子と樹脂配線基板の接続部での接続不良や、マザーボード等への実装不良や、半導体素子の樹脂配線基板側のコーナー部付近の破壊を抑制できる信頼性の高い半導体装置を実現することができる。
また、外部接続端子と第２の樹脂被膜は、主として、他方の表面の半導体素子搭載領域に対応する領域を除く領域に形成してもよい。このように構成することで、半導体素子搭載部では両面ともに第１の樹脂被膜および第２の樹脂被膜が形成されていないので、樹脂基材の半導体素子搭載部は容易に変形可能となる。これにより、半導体素子と樹脂配線基板の接続部での接続不良や、半導体素子の樹脂配線基板側のコーナー部付近の破壊や、半導体素子の樹脂配線基板からの剥離等の不良発生をさらに抑制することが可能となり、信頼性を大幅に改善できる樹脂配線基板を実現できる。
また、第２の樹脂被膜は外部接続端子の外周部に形成し、かつ外部接続端子間の少なくとも一部で分離してもよい。このような構成とすることにより、外部接続端子上に接続用突起電極をメッキにより容易に、かつ確実に形成することができる。なお、第２の樹脂被膜は、外部接続端子間のすべてにおいて分離する構成としてもよいし、複数の外部接続端子間では連結されてブロックを形成し、これらのブロック単位で分離する構成としてもよい。
また、半導体素子搭載部にのみ外部接続端子と第２の樹脂被膜を形成してもよい。このような構成にすることにより、外周部における第１の樹脂被膜の応力の影響がより大きくなるので、外周部の反りをより改善できる。その上、外部接続端子の存在範囲が半導体素子搭載部に限定されるので、樹脂基材の他方の面の全面に外部接続端子が存在する場合に比べて外部接続端子の反りのバラツキ（コープナリティ）が良化する。また、外周部に外部接続端子が存在しないので、外周部での接続不良が無くなる。
また、樹脂基材の半導体素子搭載側の面（一方の表面）の外部領域に、積層基板と接続するための積層用接続端子をさらに設け、第１の樹脂被膜を積層用接続端子を露出する形状に形成することで、樹脂配線基板の一方の表面上に、さらに積層基板を実装できるので、より高密度の半導体装置を実現することが可能な樹脂配線基板を得ることができる。
また、本発明にかかる半導体装置（積層型の半導体装置も含む。）によれば、より高機能の半導体装置を薄型で、かつ信頼性よく実現できる。また、マザーボードへの接続も容易で、半導体素子と樹脂配線基板の接続部および半導体素子と積層基板の接続部での接続不良や、半導体素子の基板側のコーナー部付近の破壊も防止することができる。
また、本発明にかかる積層型の半導体装置によれば、積層基板の第１の樹脂被膜が第２の樹脂被膜よりも薄く形成されるので、積層基板の基板間接続端子と樹脂配線基板の積層用接続端子との接続距離を小さくする方向へ積層基板が反り、基板間接続端子と積層用接続端子の接続不良を防止することができる。また、積層基板の第１の樹脂被膜の面積を第２の樹脂被膜の面積よりも小さくすることで、積層基板の基板間接続端子と樹脂配線基板の積層用接続端子との接続距離をより小さくできる。また、積層基板の第２の樹脂被膜の厚みを、積層基板に搭載する半導体素子の厚みよりも大きくすることで、積層基板の基板間接続端子と樹脂配線基板の積層用接続端子との接続距離をより小さくできる。さらに、樹脂配線基板の第１の樹脂被膜の厚みを、その樹脂配線基板に搭載する半導体素子の厚みよりも大きくすることで、積層基板の基板間接続端子と樹脂配線基板の積層用接続端子との接続距離を小さくする方向へ樹脂配線基板が反り、積層基板の基板間接続端子と樹脂配線基板の積層用接続端子との接続距離をより一層小さくできる。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、図示された各部材の厚み、長さ、個数等は図面作成の都合上から実際とは異なる。また、同じ部材については同じ符号を付しており、説明を省略する場合がある。
（実施の形態１）
図１は本発明の実施の形態１における樹脂配線基板の構成を示す図であり、（ａ）は半導体素子搭載側から見た概略平面図、（ｂ）は半導体素子搭載側とは反対側から見た概略平面図、（ｃ）は（ａ）、（ｂ）に示すＡ−Ａ線に沿った概略断面図である。また、図２は本発明の実施の形態１における樹脂配線基板を用いて半導体装置を製造するための主要工程を示す概略断面図である。本実施の形態１における半導体装置は、図２（ｄ）に示す構成となる。
図１（ａ）、（ｃ）に示すように、樹脂配線基板１０には、樹脂基材１１の一方の表面（半導体素子搭載側の面）の略中央部に、樹脂配線基板１０上に搭載する半導体素子の平面視形状と略相似形状で、その搭載する半導体素子を平面視したときの面積よりもやや広い半導体素子搭載領域１２が設けられている。また半導体素子搭載領域１２には、樹脂配線基板１０上に搭載する半導体素子の電極端子に対応する配置で接続端子１３が形成されている。また図１（ｂ）、（ｃ）に示すように、樹脂基材１１の他方の表面（半導体素子搭載側とは反対側の面）には外部接続端子１４が形成されている。また図１（ｃ）に示すように、樹脂基材１１の一方の表面には配線パターン１５が形成されている。また樹脂基材１１の内層には配線パターン１６とビア導体１７、１８が形成されている。配線パターン１５、１６およびビア導体１７、１８は、接続端子１３と外部接続端子１４とを接続する。
また図１に示すように、樹脂基材１１の一方の表面には第１の樹脂被膜１９が形成されており、他方の表面には第２の樹脂被膜２０が形成されている。本実施の形態１では、第１の樹脂被膜１９と第２の樹脂被膜２０は同一の材料であるソルダーレジストからなる。
また図１（ａ）、（ｃ）に示すように、第１の樹脂被膜１９は、半導体素子搭載領域１２を除く領域（外部領域）に連続的に形成されている。また、その厚みＴ１が第２の樹脂被膜２０の厚みＴ２より厚くなるように形成されている。
また図１（ｂ）、（ｃ）に示すように、第２の樹脂被膜２０は、各外部接続端子１４の一部を露出させる形状で、かつ第１の樹脂被膜１９より面積が小さくなるように形成されている。すなわち、本実施の形態１では、第２の樹脂被膜２０は図１（ｂ）に示すように、各外部接続端子１４の外周部に形成されており、かつ複数個（９個）のブロックに分離されている。これらの独立した各ブロックからは複数個（４個）の外部接続端子１４が露出している。さらに各ブロックの中心部には開口部２１が形成されている。このように第２の樹脂被膜２０を独立した複数のブロックに分離して形成し、各ブロックに開口部２１を設けることで、第２の樹脂被膜２０の面積を第１の樹脂被膜１９の面積より小さくしている。
第１の樹脂被膜１９の厚みＴ１を第２の樹脂被膜２０の厚みＴ２より厚くして樹脂基材１１の外部領域に連続的に形成し、第２の樹脂被膜２０の面積を第１の樹脂被膜１９の面積より小さくするのは、薄い樹脂基材１１を用いた場合に、樹脂配線基板１０の半導体素子搭載領域１２に対応する部分（半導体素子搭載部）の剛性を小さくして、すなわち柔軟性をもたせて、その半導体素子搭載部を変形可能とすると同時に、樹脂基材１１の外部領域に形成された第１の樹脂被膜１９により樹脂配線基板１０の反りを緩和するためである。つまり、第２の樹脂被膜２０を第１の樹脂被膜１９より薄く且つ面積が小さくなるように形成することで、その応力を小さくして、第１の樹脂被膜１９が形成されていない樹脂配線基板１０の半導体素子搭載部を変形可能とし、かつ第２の樹脂被膜２０の応力を第１の樹脂被膜１９の応力よりも小さくして、樹脂基材１１の外部領域に対応する部分（外周部）で樹脂配線基板１０の反りが緩和されるようにしている。また、本実施の形態１では、第２の樹脂被膜２０を外部接続端子１４間の少なくとも一部で分離することで、第２の樹脂被膜２０の応力の影響をさらに小さくしている。
以下、樹脂配線基板１０の具体的な構成の一例を説明する。樹脂基材１１の厚みは、例えば、樹脂基材１１上に搭載する半導体素子の厚みが３００μｍの場合には、その厚みと同じかあるいはそれより薄くする。また、その材質としては、例えばガラスエポキシ樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリエチレンテレフタレート樹脂などの通常の樹脂配線基板に用いられている樹脂材料を用いることができる。
接続端子１３、配線パターン１５、１６、および外部接続端子１４は、例えば銅箔を露光プロセスとエッチングプロセスにより所定の形状に加工して形成することができる。あるいは、導電性ペーストを印刷して形成してもよいし、蒸着やスパッタリング等を用いて導電体薄膜を形成し、この導電体薄膜をエッチング加工して形成してもよい。ビア導体１７、１８は、例えば金や銅の粉末を導電性成分とするペーストを充填して加熱硬化することで形成することができる。
なお、本実施の形態１では、樹脂配線基板１０が多層構成の場合を例として説明しているが、両面配線構成でもよい。この場合には、内層の配線パターンやビア導体等は不要である。
第１の樹脂被膜１９の厚みＴ１は、５μｍ〜５０μｍの範囲で、好ましくは２０μｍにする。一方、第２の樹脂被膜２０の厚みＴ２は、先述したように第１の樹脂被膜１９の厚みＴ１より薄くする。例えば、第１の樹脂被膜１９の厚みＴ１を３０μｍに設定した場合には、厚みＴ２は１０μｍ〜２５μｍの範囲とすることが好ましい。
以上の構成により、樹脂配線基板１０の半導体素子搭載部が柔軟に変形可能となるので、半導体素子を搭載する際に、樹脂配線基板１０は、樹脂基材１１と半導体素子の線膨張係数の差により発生する熱応力に起因して半導体素子側へ反る。したがって、この反りにより、樹脂配線基板１０と半導体素子の接続部に作用する応力を低減できる。その結果、その接続部での接続不良や、半導体素子の樹脂配線基板側のコーナー部付近（半導体素子の内部も含む。）の破壊や、半導体素子の樹脂配線基板からの剥離等の不良発生を抑制して、半導体装置の信頼性を向上させることができる。
また、第１の樹脂被膜１９の収縮応力により、樹脂配線基板１０の外周部において半導体素子側への反りを緩和することができ、マザーボード等の回路基板に半導体装置を実装する際に接続不良の発生を有効に防止でき、確実に接続でき、かつ信頼性よく接続できるようになる。
また、以上の構成によれば、第１の樹脂被膜１９と第２の樹脂被膜２０を同一の材料としても上記の効果を得ることができる。また、樹脂基材１１の厚みを樹脂配線基板１０上に搭載される半導体素子の厚み以下としても上記の効果を得ることができ、半導体パッケージの薄型化に寄与することができる。
続いて、上記の樹脂配線基板１０を用いてＢＧＡ構成の半導体装置を作製する製造工程について、図２を用いて説明する。まず最初に、図２（ａ）に示すように、上記の樹脂配線基板１０を準備する。
樹脂配線基板１０は、例えば以下に説明するようにして作製することができる。すなわち、まず、配線パターン１６およびビア導体１８が形成されている樹脂基材１１の両面に銅箔を貼り付ける。樹脂基材１１の厚みは、例えば４０μｍ〜４００μｍの範囲とする。樹脂基材１１の厚みは、この樹脂基材１１を用いて作製する樹脂配線基板１０上に搭載する半導体素子の厚み以下としてもよい。銅箔を貼り付けた後、ビア導体１７を形成し、さらに銅箔を露光プロセスとエッチングプロセスにより所定の形状に加工し、必要な箇所に金メッキ等を施すことで接続端子１３、配線パターン１５、および外部接続端子１４を形成して、樹脂配線基板１０を作製することができる。
なお、ビア導体１７は、例えばドリル法あるいはレーザ照射等により樹脂基材１１に貫通孔を設けた後、メッキ導体等を充填して形成する。このメッキ導体は、例えば電解メッキ法あるいは無電解メッキ法を用いて、厚みを５μｍ〜５０μｍ、好ましくは２０μｍとする銅（Ｃｕ）や金（Ａｕ）の単層構成、あるいは銅（Ｃｕ）／ニッケル（Ｎｉ）の２層構成、あるいは金（Ａｕ）／銅（Ｃｕ）／ニッケル（Ｎｉ）の３層構成等を堆積させて形成することができる。もしくは貫通孔に導電性ペーストを充填させてもよい。
このようにして接続端子１３、配線パターン１５、外部接続端子１４等を形成後、第１の樹脂被膜１９と第２の樹脂被膜２０を形成する。この形成方法としては、例えばスクリーン印刷方式により形成してもよいし、あるいは樹脂基材１１の全面に樹脂を塗布した後、露光プロセスとエッチングプロセスとを用いて所定の形状に加工してもよい。なお、第１の樹脂被膜１９についてはスクリーン印刷方式が好ましい。一方、第２の樹脂被膜２０については、露光プロセスとエッチングプロセスとを用いる方式が好ましい。
次に、図２（ｂ）に示すように、半導体素子２２を半導体素子搭載領域１２に搭載し、半導体素子２２の電極端子２３上に形成されている突起電極２４を介して、電極端子２３と接続端子１３を接続する。具体的には、例えばメタルマスクを用いて接続端子１３の所定位置にハンダペースト（図示せず）を印刷により形成し、このハンダペースト上に突起電極２４を仮固定する。この後、例えばリフロー炉により樹脂配線基板１０を加熱してハンダペーストを溶融させ、突起電極２４とハンダペーストを介して、電極端子２３と接続端子１３を電気的および機械的に接続する。なお、リフロー炉による加熱温度は、使用するハンダペーストの材質により異なるが、例えばハンダペーストが銀（Ａｇ）−銅（Ｃｕ）−スズ（Ｓｎ）系の場合には、約２４０℃程度に加熱することが要求される。
なお、電極端子２３と接続端子１３の接続方法は上記方法に限定されない。例えば、他の方法として、以下のような方法を用いてもよい。すなわち、突起電極２４上に、例えば銀（Ａｇ）フィラーを含む導電性樹脂ペーストを塗布し、接続端子１３に接触させてから、１７０℃〜２００℃の範囲の温度で加熱硬化することで接続してもよい。樹脂配線基板１０の接続端子１３と半導体素子２２の電極端子２３の接続方法はここでは特には限定しない。
次に、図２（ｃ）に示すように、樹脂基材１１と半導体素子２２の隙間に封止樹脂２５を注入し、加熱硬化する。この封止樹脂２５は、例えば主剤がエポキシ樹脂からなり、少なくとも遮光性顔料、硬化剤、硬化収縮率調整剤が配合された液状樹脂で、隙間に注入可能な程度の低粘度としたものである。この液状樹脂を注入した後、１６０℃〜２１０℃の温度範囲、好ましくは１８０℃程度の温度で加熱硬化する。または、半導体素子２２の搭載前に半導体素子搭載領域１２上に封止樹脂として非導電性フィルムを貼り付けておき、突起電極２４を貫通させる方法もある。封止樹脂の形成方法はここでは特には限定しない。
最後に、図２（ｄ）に示すように、樹脂基材１１の他方の表面に形成されている外部接続端子１４上に、例えばスズ（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）系合金からなるハンダボール（接続用突起電極）２６を載置した後、約２４０℃の温度に加熱して外部接続端子１４にハンダボール２６を接合する。これにより、ＢＧＡ構成の半導体装置２７を実現できる。
このような半導体装置２７では、突起電極２４を有する半導体素子２２を樹脂配線基板１０の接続端子１３に接続して半導体素子２２を半導体素子搭載領域１２に搭載した場合、樹脂配線基板１０の半導体素子搭載部に、樹脂基材１１と半導体素子２２の熱膨張係数の差異に基づく反りが生じる。このような反りを生じさせることで、樹脂配線基板１０と半導体素子２２の接続部に作用する応力、詳しくは突起電極２４と接続端子１３との接続部および突起電極２４と電極端子２３との接続部に作用する応力を低減させることができるので、半導体素子の樹脂配線基板側のコーナー部付近の破壊や、半導体素子の樹脂配線基板からの剥離等の不良発生を防止することが可能となる。この結果、剛性の大きい樹脂配線基板では樹脂基材と半導体素子の熱膨張係数の差異により生じる応力が接続部に作用して接続不良が発生したが、本実施の形態１では、樹脂配線基板１０の半導体素子搭載部に反りが生じて接続不良を大幅に抑制することができる。
一方、樹脂配線基板１０の外周部には、第２の樹脂被膜２０より厚く且つ大きな面積の第１の樹脂被膜１９が形成されているので、半導体素子２２を搭載することで樹脂配線基板１０に生じた反りは、第１の樹脂被膜１９の収縮応力により緩和される。したがって、半導体装置２７をマザーボード等の回路基板へ実装する場合でも、全体的に小さな反りの状態で実装を行うことができるので接続不良が生じ難く信頼性の高い接続が可能となる。
以下、上記の接続不良の抑制および反りの低減について、模式図を用いてそのメカニズムを説明する。図３〜図５は、このメカニズムを説明するための模式的な図である。図３は、半導体素子より充分厚く、かつ剛性の大きい樹脂配線基板を用いて半導体装置を構成した場合の模式図である。また、図４は、半導体素子より薄く、かつ全体的に剛性の小さい、すなわち柔軟な樹脂配線基板を用いて半導体装置を構成した場合の模式図である。また、図５は、上記の樹脂配線基板１０を用いて半導体装置を構成した場合の模式図である。なお、図３〜図５は構成を簡略化して描いており、樹脂配線基板の接続端子、配線パターン、外部接続端子、ビア導体、封止樹脂、ハンダボールについては図示していない。図３および図４では、第１の樹脂被膜と第２の樹脂被膜についても図示していない。
最初に、剛性の大きい樹脂配線基板を用いる場合について、図３を用いて説明する。まず、図３（ａ）に示すように、剛性の大きい樹脂配線基板２８を用意する。次に、図３（ｂ）に示すように、半導体素子２２の電極端子２３を樹脂配線基板２８の接続端子（図示せず）に位置合せする。次に、図３（ｃ）に示すように、半導体素子２２の電極端子２３上に形成された突起電極２４を樹脂配線基板２８の接続端子と接続するために、加熱して冷却する。
この場合、樹脂配線基板２８の樹脂基材と半導体素子２２との熱膨張係数の差が大きいため、加熱と冷却の工程を経ることで、樹脂配線基板２８は矢印Ｆで示す方向に収縮する。この収縮に伴い、突起電極２４と樹脂配線基板２８の接続端子との接続部および突起電極２４と電極端子２３との接続部に大きな応力が作用する。そして、この応力が接続強度を越えた場合には、突起電極２４と樹脂配線基板２８の接続端子との接続部での接続不良や、突起電極２４と電極端子２３との接続部での接続不良、あるいは半導体素子の樹脂配線基板側のコーナー部付近の破壊、あるいは半導体素子の樹脂配線基板からの剥離等の不良を生じる。したがって、このような構成の場合には、半導体装置としての反りは小さいが、接続部の信頼性を確保することが困難である。
一方、剛性の小さい樹脂配線基板を用いる場合、まず、図４（ａ）に示すように、剛性の小さい樹脂配線基板２９を用意する。次に、図４（ｂ）に示すように、半導体素子２２の電極端子２３を樹脂配線基板２９の接続端子（図示せず）に位置合せする。次に、図４（ｃ）に示すように、半導体素子２２の電極端子２３上に形成された突起電極２４を樹脂配線基板２９の接続端子と接続するために、加熱して冷却する。
この場合、樹脂配線基板２９の樹脂基材と半導体素子２２との熱膨張係数の差が大きいため、加熱と冷却の工程を経ることで、樹脂配線基板２９は図３（ｃ）で説明した場合と同様に収縮する。しかし、樹脂配線基板２９は、図３で説明した樹脂配線基板２８とは異なり剛性が小さいので、その収縮による反りを生ずる。すなわち、半導体素子２２が接続されている一方の表面側は突起電極２４と樹脂配線基板２９の接続端子との接続部により固定されているので、他方の表面が主として収縮し、図４（ｃ）に示すように、半導体素子２２が接続されている一方の表面を凸形状とした大きな反りＳ１が生じる。このような反りＳ１が生じると、ハンダボール等を用いてマザーボード等の回路基板へ実装することが非常に困難となる。ただし、このような反りＳ１が生じることで、突起電極２４と樹脂配線基板２９の接続端子との接続部および突起電極２４と電極端子２３との接続部に加わる応力は小さくなる。
これに対して、本実施の形態１における樹脂配線基板１０を用いる場合には、以下で説明するように、突起電極と樹脂配線基板の接続端子との接続部および突起電極と電極端子との接続部や、半導体素子の樹脂配線基板側のコーナー部付近に加わる応力を小さくでき、かつ半導体装置全体として反りを小さくすることができる。
すなわち、まず、図５（ａ）に示すように、樹脂配線基板１０を用意し、次に、図５（ｂ）に示すように、半導体素子２２の電極端子２３を樹脂配線基板１０の接続端子（図示せず）に位置合せする。次に、図５（ｃ）に示すように、半導体素子２２の電極端子２３上に形成された突起電極２４を樹脂配線基板１０の接続端子と接続するために、加熱して冷却する。
この場合、樹脂配線基板１０の半導体素子搭載部３０は容易に収縮変形する。一方、外周部３１には第１の樹脂被膜１９の収縮応力が作用する。すなわち、半導体素子搭載部３０に半導体素子２２の搭載側を凸とした反りが生じ、外周部３１で第１の樹脂被膜１９によりその反りが緩和される。そのため、半導体装置２７全体としての反りＳ２は、図４（ｃ）に示す反りＳ１に比べて大幅に低減される。この結果、突起電極２４と樹脂配線基板１０の接続端子との接続部および突起電極２４と電極端子２３との接続部の接続不良を防止することができると同時に、半導体装置２７全体としての反りを抑制することができる。
なお、本実施の形態１では、半導体素子の厚みが樹脂配線基板の厚みより大きい場合について説明したが、本発明はこれに限定されない。半導体素子を構成するシリコン基板等は樹脂配線基板に比べて剛性が大きいことから、樹脂配線基板のほうが厚い場合であっても同様の効果を得ることができる。この目安としては、例えばヤング率と厚みの積がほぼ同程度となるまでは、本発明の効果が得られる。例えば、半導体素子を構成するシリコン基板のヤング率は［１００］方向では約１３０ＧＰａであり、樹脂配線基板の１つであるガラスエポキシ基板は約２０ＧＰａであることから、約６倍の厚みまで本発明の効果を得ることができる。
続いて樹脂配線基板の変形例について説明する。図６は本発明の実施の形態１における樹脂配線基板の第１の変形例の構成を示す図であり、（ａ）は半導体素子搭載側から見た概略平面図、（ｂ）は半導体素子搭載側とは反対側から見た概略平面図、（ｃ）は（ａ）、（ｂ）に示すＢ−Ｂ線に沿った概略断面図である。
この樹脂配線基板３２は、樹脂基材１１の他方の表面（半導体素子搭載側とは反対側の面）上に形成した第２の樹脂被膜２０が外部接続端子１４ごとに分離して形成されていることが特徴である。すなわち、第２の樹脂被膜２０は、外部接続端子１４間でそれぞれが分離された３６個のブロックからなる。但し、第２の樹脂被膜２０の面積は第１の樹脂被膜１９の面積より小さくしている。このように第２の樹脂被膜２０を分離して形成することで、第２の樹脂被膜２０の応力の影響を小さくすることができる。
この樹脂配線基板３２を用いて半導体装置を作製した場合、図２（ｄ）に示す半導体装置２７と同様に、半導体素子と樹脂配線基板の接続部に作用する応力を小さくでき、かつ半導体装置全体としての反りを小さくできるので、信頼性に優れ、かつ実装時の不良発生を抑制することが可能となる。
図７は、本発明の実施の形態１における樹脂配線基板の第２の変形例の構成を示す図であり、（ａ）は半導体素子搭載側から見た概略平面図、（ｂ）は半導体素子搭載側とは反対側から見た概略平面図、（ｃ）は（ａ）、（ｂ）に示すＣ−Ｃ線に沿った概略断面図である。
この樹脂配線基板３３は、樹脂基材１１の他方の表面（半導体素子搭載側とは反対側の面）の半導体素子搭載領域１２に対応する領域（対応領域）３４に、外部接続端子１４および第２の樹脂被膜２０が形成されていないことが特徴である。すなわち、この樹脂配線基板３３では、半導体素子搭載部に第１の樹脂被膜１９も第２の樹脂被膜２０も形成されていない。
樹脂配線基板３３をこのような構成とすることにより、樹脂配線基板３３の半導体素子搭載部は容易に変形することができる。一方、外周部には、第２の樹脂被膜２０より厚くかつ面積が大きい第１の樹脂被膜１９が形成されているので、この第１の樹脂被膜１９の収縮応力により樹脂配線基板３３の反りを低減することができる。さらに、外部接続端子１４は余り反っていない外周部にのみ形成されており、反りが残る半導体素子搭載部には配置されていないので、マザーボード等の回路基板に実装する場合の接続不良をより低減することができる。
この樹脂配線基板３３を用いて半導体装置を作製した場合も、図２（ｄ）に示す半導体装置２７と同様に、半導体素子と樹脂配線基板の接続部に作用する応力を小さくでき、かつ半導体装置全体としての反りを小さくできるので、信頼性に優れ、かつ実装時の不良発生を抑制することが可能となる。
なお、この第２の変形例においては、外部接続端子を配置しない領域の形状を半導体素子搭載領域１２とほぼ同じ形状としたが、必ずしも同じ形状に限定されるものではなく、例えば、外部接続端子を配置しない領域の形状として、樹脂基材１１の中央部に円形状の領域を設定してもよい。また、その他の変形例として、対応領域３４に外周部と比べて粗いピッチで外部接続端子を配置してもよい。また、図６、７に示すように、第２の樹脂被膜２０の平面視形状は、四角形であっても円形であってもよく、その形状は特に限定されるものではない。
また、本実施の形態１では、第２の樹脂被膜を分離して形成する例として、９つのブロックに分離する例と、外部接続端子ごとに分離する例について説明したが、無論、これに限定されるものではない。
また、その他の変形例として、図８に示すように、上記の第２の変形例とは逆に半導体素子搭載部３０にのみ外部接続端子（図示せず）と第２の樹脂被膜２０を設けるようにしてもよい。このように構成すれば、外周部３１には第１の樹脂被膜１９のみが形成されるので、第１の樹脂被膜１９による反りの緩和効果が増し、全体としての反りＳ３が良化する。その上、外部接続端子が半導体素子搭載部３０に限定されるため、樹脂基材１１の半導体素子搭載側とは反対側の面の全面に外部接続端子が存在する場合に比べて外部接続端子の反りのバラツキ（コープナリティ）が良化する。なお、図８は構成を簡略化して描いており、樹脂配線基板の接続端子、配線パターン、外部接続端子、ビア導体、封止樹脂、ハンダボールについては図示していない。
（実施の形態２）
図９は本発明の実施の形態２における被積層用の樹脂配線基板の構成を示す図であり、（ａ）は半導体素子搭載側から見た概略平面図、（ｂ）は半導体素子搭載側とは反対側から見た概略平面図、（ｃ）は（ａ）、（ｂ）に示すＤ−Ｄ線に沿った概略断面図である。また、図１０は本発明の実施の形態２における積層構成の半導体装置（積層型の半導体装置）の製造工程を示す概略断面図であり、（ａ）は積層用半導体装置の概略断面図、（ｂ）は積層用半導体装置が積層される被積層用半導体装置の概略断面図、（ｃ）は（ｂ）に示す被積層用半導体装置上に（ａ）に示す積層用半導体装置を積層した構成の半導体装置の概略断面図である。本実施の形態２における積層構成の半導体装置は、図１０（ｃ）に示す構成となる。なお、前述した実施の形態１と同じ部材については同じ符号に添え字ａ、ｂを付して、詳細な説明を省略する。
まず、図９を用いて本実施の形態２における被積層用の樹脂配線基板の構成について説明する。この樹脂配線基板３５は、図６に示す樹脂配線基板３２と全体的な構成は同じであり、以下の点で異なる。すなわち、樹脂基材１１ｂの一方の表面（半導体素子搭載側の面）の外部領域に積層用半導体装置と接続するための積層用接続端子３６をさらに設け、第１の樹脂被膜１９ｂを、各積層用接続端子３６の少なくとも一部を露出させる形状に形成している。さらに、積層用接続端子３６を形成するために、樹脂基材１１ｂの一方の表面に形成する配線パターン１５ｂのパターン形状を変更している。また、これに伴い内層の配線パターン１６ｂやビア導体１７ｂ、１８ｂの位置等も一部異なる。ただし、図９では、図示しやすくするために図６と同じパターン形状、配置としている。樹脂配線基板３５は、以上説明した点が図６に示す樹脂配線基板３２と異なるが、それ以外については同じであるので説明を省略する。なお、ここでは図６に示す樹脂配線基板３２類似の樹脂配線基板３５を用いて説明を行うが、これに限らず、樹脂配線基板は、前述の実施の形態１で説明した樹脂配線基板と全体的な構成が同じであるものを用いることができる。
この樹脂配線基板３５の製造工程は前述の実施の形態１で説明した工程と同じであるので説明を省略する。なお、積層用接続端子３６については接続端子１３ｂと同様に形成することができる。また、第１の樹脂被膜１９ｂの形成方法としては、露光プロセスとエッチングプロセスを用いる方式が好ましい。
図１０（ｂ）に示す被積層用半導体装置は、この樹脂配線基板３５上に半導体素子２２ｂを搭載したものであり、その製造工程は前述の実施の形態１で説明した工程と同じであるので説明を省略する。
続いて、積層用半導体装置について説明する。積層用半導体装置は、積層用の樹脂配線基板（積層基板）に半導体素子を搭載したものであり、積層基板は、前述の実施の形態１で説明した樹脂配線基板と全体的な構成は同じである。
すなわち、図１０（ａ）に示すように、積層基板３７は、前述の実施の形態１で説明した樹脂配線基板と同様に、樹脂基材１１ａの一方の表面（半導体素子搭載側の面）に半導体素子搭載領域、接続端子１３ａ、配線パターン１５ａが形成されている。また、樹脂基材１１ａの他方の表面（半導体素子搭載側とは反対側の面）には、上記した被積層用の樹脂配線基板３５の一方の表面（半導体素子搭載側の面）に形成された積層用接続端子３６に対応する配置で基板間接続端子３８が形成されている。また、前述の実施の形態１と同様に、樹脂基材１１ａの内層にはビア導体１７ａが形成されており、配線パターン１５ａおよびビア導体１７ａは、接続端子１３ａと基板間接続端子３８を接続する。
また前述の実施の形態１と同様に、樹脂基材１１ａの一方の表面には、半導体素子搭載領域を除く領域（外部領域）に第１の樹脂被膜１９ａが連続的に形成されている。また樹脂基材１１ａの他方の表面には、各基板間接続端子３８の一部を露出させる形状で第２の樹脂被膜２０ａが形成されている。
また、前述の実施の形態１と同様に、第１の樹脂被膜１９ａと第２の樹脂被膜２０ａは同一の材料であるソルダーレジストからなる。また、樹脂基材１１ａの厚みは、積層基板３７上に搭載される半導体素子２２ａの厚み以下である。
また、前述の実施の形態１と同様に、第１の樹脂被膜１９ａは、その厚みＴ１が第２の樹脂被膜２０ａの厚みＴ２より厚くなるように形成されている。また、第２の樹脂被膜２０ａは、第１の樹脂被膜１９ａの面積より小さくなるように形成されている。
このように、第１の樹脂被膜１９ａの厚みＴ１を第２の樹脂被膜２０ａの厚みＴ２より厚くして樹脂基材１１ａの外部領域に連続的に形成し、第２の樹脂被膜２０ａの面積を第１の樹脂被膜１９ａの面積より小さくすることで、前述の実施の形態１と同様に、積層基板３７の半導体素子搭載部を変形可能とするとともに、樹脂基材１１ａの外部領域に形成された第１の樹脂被膜１９ａにより積層基板３７の反りを緩和する。なお、前述の実施の形態１と同様に、第２の樹脂被膜２０ａを基板間接続端子３８間の少なくとも一部で分離すれば、第２の樹脂被膜２０ａの応力の影響をさらに小さくすることができる。
この積層基板３７を作製する製造方法および積層基板３７を用いて積層用半導体装置を作製する製造方法は、前述の実施の形態１で説明した方法と同じ方法とすることができる。
すなわち、積層基板３７は、まず、樹脂基材１１ａの両面に銅箔を貼り付け、ビア導体１７ａを形成し、さらに銅箔を露光プロセスとエッチングプロセスにより所定の形状に加工し、必要な箇所に金メッキ等を施すことで接続端子１３ａ、配線パターン１５ａ、および基板間接続端子３８を形成する。その後、第１の樹脂被膜１９ａと第２の樹脂被膜２０ａを形成する。
以上のように作製した積層基板３７を用意した後、半導体素子２２ａを半導体素子搭載領域に搭載し、半導体素子２２ａの電極端子２３ａ上に形成されている突起電極２４ａを介して、電極端子２３ａと接続端子１３ａを接続する。
次に、樹脂基材１１ａと半導体素子２２ａの隙間に封止樹脂２５ａを注入し、加熱硬化する。最後に、樹脂基材１１ａの他方の表面に形成されている基板間接続端子３８上に、例えばスズ（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）系合金のボール状の積層用突起電極３９を載置した後、約２４０℃の温度に加熱して基板間接続端子３８に積層用突起電極３９を接合する。
積層構成（積層型）の半導体装置４０は、図１０（ｃ）に示すように、積層基板３７を用いて構成した積層用半導体装置を、樹脂配線基板３５を用いて構成した被積層用半導体装置に搭載し、積層用接続端子３６と基板間接続端子３８を積層用突起電極３９を介して接続することで作製することができる。
続いて、この積層構成の半導体装置４０における接続不良の抑制および反りの低減について、図１１に示す模式図を用いて説明する。なお、図１１は構成を簡略化して描いており、接続端子、配線パターン、ビア導体、封止樹脂等については図示していない。
図１１（ａ）に示す積層用半導体装置は、前述の実施の形態１と同様に、樹脂基材１１ａの半導体素子搭載部３０ａが容易に収縮変形し、かつ積層基板３７の外周部３１ａに第１の樹脂被膜１９ａの収縮応力が作用するので、半導体素子搭載部３０ａが反ることで半導体素子２２ａとの接続部に作用する応力が低減されるとともに、半導体装置全体としての反りＳ４が低減される。
また、図１１（ｂ）に示す被積層用半導体装置も、前述の実施の形態１と同様に、半導体素子搭載部３０ｂが反ることで半導体素子２２ｂとの接続部に作用する応力が低減されるとともに、半導体装置全体としての反りＳ５が低減される。
したがって、図１１（ｃ）に示すように、積層用半導体装置と被積層用半導体装置を積層用突起電極３９により接続一体化する場合にも接続不良が生じ難く、安定な接続を行うことができる。また、積層一体化した構成の半導体装置においても、薄い樹脂基材１１ａ、ｂを用いているにもかかわらず全体としての反りを小さくすることができ、マザーボード等の回路基板への実装も確実に行うことができる。
続いて、積層構成の半導体装置の変形例について説明する。図１２は本発明の実施の形態２における積層構成の半導体装置の変形例の構成を示す図であり、（ａ）は積層用半導体装置の概略断面図、（ｂ）は被積層用半導体装置の概略断面図、（ｃ）は（ｂ）に示す被積層用半導体装置上に（ａ）に示す積層用半導体装置を積層した構成の半導体装置の概略断面図である。この半導体装置の変形例は、図１２（ｃ）に示す構成となる。なお、図１２は構成を簡略化して描いており、接続端子、配線パターン、ビア導体、封止樹脂等については図示していない。
図１２（ａ）に示す積層用半導体装置は、第１の樹脂被膜１９ａの厚みが第２の樹脂被膜２０ａの厚みよりも薄くなっている点が、図１１（ａ）に示す積層用半導体装置と異なる。すなわち、この積層用半導体装置は、第２の樹脂被膜２０ａの応力を大きくすることで、積層用半導体装置全体の反りを大きくしている点に特徴がある。図示しないが、第２の樹脂被膜２０ａの厚みを半導体素子２２ａよりも厚くするのが非常に効果的である。なお、第２の樹脂被膜２０ａの応力を第１の樹脂被膜１９ａの応力より大きくするために、第２の樹脂被膜２０ａを連続して形成したり、第２の樹脂被膜２０ａの面積を大きくしてもよい。また、逆に第１の樹脂被膜１９ａを分離して形成したり、第１の樹脂被膜１９ａの面積を小さくしてもよい。但し、半導体素子２２ａとの接続部で接続不良が発生するのを防止するために、半導体素子搭載部３０ａの剛性を小さくする必要があるので、例えば図１２（ａ）に示すように、半導体素子搭載部３０ａには第１の樹脂被膜１９ａも第２の樹脂被膜２０ａも設けないようにする。
一方、図１２（ｂ）に示す被積層用半導体装置は、第１の樹脂被膜１９ｂの厚みを非常に厚くして、第１の樹脂被膜１９ｂの応力を第２の樹脂被膜２０ｂの応力よりも非常に大きくすることで、外周部３１ｂの反りを半導体素子搭載部３０ｂの反りとは逆方向にしている点が図１１（ｂ）に示す被積層用半導体装置と異なる。図示しないが、第１の樹脂被膜１９ｂの厚みを半導体素子２２ｂよりも厚くするのが非常に効果的である。
以上のように構成した積層用半導体装置と被積層用半導体装置を積層すると、図１２（ｃ）に示すように、積層用半導体装置と被積層用半導体装置の積層用突起電極３９付近の距離が狭まり、しかも接続間距離が小さくなるので、積層用接続端子と基板間接続端子の接続不良を防止することができる。
本発明にかかる樹脂配線基板とそれを用いた半導体装置および積層型の半導体装置は、半導体素子と基板との接続部の不良発生を抑制し、全体として薄型構成としながら反りを小さくできるので、積層構成を含めた種々の半導体装置を信頼性よくマザーボード等の回路基板へ実装することが可能となり、携帯電話等の小型、薄型が要求される電子機器分野に有用である。
本発明の実施の形態１における樹脂配線基板の構成を示す図であり、（ａ）は半導体素子搭載側から見た概略平面図、（ｂ）は半導体素子搭載側とは反対側から見た概略平面図、（ｃ）は（ａ）、（ｂ）に示すＡ−Ａ線に沿った概略断面図 同実施の形態１の樹脂配線基板を用いて半導体装置を製造するための主要工程を示す概略断面図 同実施の形態１において、接続不良の抑制および反りの低減のメカニズムを説明するための図で、半導体素子より充分厚く、かつ剛性の大きい樹脂配線基板を用いて半導体装置を構成する場合の模式的図 同実施の形態１において、接続不良の抑制および反りの低減のメカニズムを説明するための図で、全体的に柔軟な樹脂配線基板を用いて半導体装置を構成する場合の模式的図 同実施の形態１において、接続不良の抑制および反りの低減のメカニズムを説明するための図で、同実施の形態１の樹脂配線基板を用いて半導体装置を構成する場合の模式的図 同実施の形態１の樹脂配線基板の第１の変形例の構成を示す図であり、（ａ）は半導体素子搭載側から見た概略平面図、（ｂ）は半導体素子搭載側とは反対側から見た概略平面図、（ｃ）は（ａ）、（ｂ）に示すＢ−Ｂ線に沿った概略断面図 同実施の形態１の樹脂配線基板の第２の変形例の構成を示す図であり、（ａ）は半導体素子搭載側から見た概略平面図、（ｂ）は半導体素子搭載側とは反対側から見た概略平面図、（ｃ）は（ａ）、（ｂ）に示すＣ−Ｃ線に沿った概略断面図 同実施の形態１の樹脂配線基板のその他の変形例の構成を示す模式図 本発明の実施の形態２における被積層用の樹脂配線基板の構成を示す図であり、（ａ）は半導体素子搭載側から見た概略平面図、（ｂ）は半導体素子搭載側とは反対側から見た概略平面図、（ｃ）は（ａ）、（ｂ）に示すＤ−Ｄ線に沿った概略断面図 同実施の形態２における積層構成の半導体装置の製造工程を示す概略断面図であり、（ａ）は積層用半導体装置の概略断面図、（ｂ）は積層用半導体装置が積層される被積層用半導体装置の概略断面図、（ｃ）は（ｂ）に示す被積層用半導体装置上に（ａ）に示す積層用半導体装置を積層した構成の半導体装置の概略断面図 同実施の形態２において、接続不良の抑制および反りの低減のメカニズムを説明するための図で、（ａ）は積層用半導体装置の模式断面図、（ｂ）は積層用半導体装置が積層される被積層用半導体装置の模式断面図、（ｃ）は（ｂ）に示す被積層用半導体装置上に（ａ）に示す積層用半導体装置を積層した構成の半導体装置の模式断面図 同実施の形態２の積層構成の半導体装置の変形例の構成を示す図であり、（ａ）は積層用半導体装置の概略断面図、（ｂ）は被積層用半導体装置の概略断面図、（ｃ）は（ｂ）に示す被積層用半導体装置上に（ａ）に示す積層用半導体装置を積層した構成の半導体装置の概略断面図
符号の説明
１０、２８、２９、３２、３３ 樹脂配線基板
１１、１１ａ、１１ｂ 樹脂基材
１２、１２ｂ 半導体素子搭載領域
１３、１３ａ、１３ｂ 接続端子
１４、１４ｂ 外部接続端子
１５、１５ａ、１５ｂ、１６、１６ｂ 配線パターン
１７、１７ａ、１７ｂ、１８、１８ｂ ビア導体
１９、１９ａ、１９ｂ 第１の樹脂被膜
２０、２０ａ、２０ｂ 第２の樹脂被膜
２１ 開口部
２２、２２ａ、２２ｂ 半導体素子
２３、２３ａ、２３ｂ 電極端子
２４、２４ａ、２４ｂ 突起電極
２５、２５ａ、２５ｂ 封止樹脂
２６、２６ｂ ハンダボール
２７ 半導体装置
３０、３０ａ、３０ｂ 半導体素子搭載部
３１、３１ａ、３１ｂ 外周部
３４ 対応領域
３５ 被積層用の樹脂配線基板
３６ 積層用接続端子
３７ 積層基板
３８ 基板間接続端子
３９ 積層用突起電極
４０ 積層構成の半導体装置

Claims (24)

  1. 樹脂基材と、
    前記樹脂基材の一方の表面の半導体素子搭載領域に形成された複数の接続端子と、
    前記樹脂基材の他方の表面に形成された複数の外部接続端子と、
    前記一方の表面の前記半導体素子搭載領域を除く外部領域に形成された第１の樹脂被膜と、
    前記他方の表面に、前記各外部接続端子の少なくとも一部を露出する形状に形成された第２の樹脂被膜と、
    を少なくとも備え、前記第１の樹脂被膜は前記第２の樹脂被膜より厚く、かつ大きな面積を有し、連続的に形成されており、前記第２の樹脂被膜は複数に分離されて形成されていることを特徴とする樹脂配線基板。
  2. 前記第１の樹脂被膜と前記第２の樹脂被膜は同一の材料からなることを特徴とする請求項１記載の樹脂配線基板。
  3. 前記第１の樹脂被膜と前記第２の樹脂被膜はソルダーレジストからなることを特徴とする請求項２記載の樹脂配線基板。
  4. 前記樹脂基材の厚みが、前記樹脂基材上に搭載される半導体素子の厚み以下であることを特徴とする請求項１ないし３のいずれかに記載の樹脂配線基板。
  5. 前記外部接続端子と前記第２の樹脂被膜は、主として、前記他方の表面の前記半導体素子搭載領域に対応する領域を除く領域に形成されていることを特徴とする請求項１ないし４のいずれかに記載の樹脂配線基板。
  6. 前記外部接続端子と前記第２の樹脂被膜は、前記他方の表面の前記半導体素子搭載領域に対応する領域にのみ形成されていることを特徴とする請求項１ないし４のいずれかに記載の樹脂配線基板。
  7. 前記第２の樹脂被膜は、前記外部接続端子の外周部に形成され、かつ前記外部接続端子間の少なくとも一部で分離されていることを特徴とする請求項１ないし６のいずれかに記載の樹脂配線基板。
  8. 請求項１ないし７のいずれかに記載の樹脂配線基板であって、さらに、前記一方の表面の前記外部領域に複数の積層用接続端子を備え、前記第１の樹脂被膜は、前記各積層用接続端子の少なくとも一部を露出する形状に形成されていることを特徴とする樹脂配線基板。
  9. 請求項１ないし８のいずれかに記載の樹脂配線基板と、前記樹脂配線基板の半導体素子搭載領域に搭載された半導体素子と、前記樹脂配線基板の各外部接続端子上に設けられた接続用突起電極と、を少なくとも備えることを特徴とする半導体装置。
  10. 樹脂基材と、
    前記樹脂基材の一方の表面の半導体素子搭載領域に形成された複数の接続端子と、
    前記樹脂基材の他方の表面に形成された複数の基板間接続端子と、
    前記一方の表面の前記半導体素子搭載領域を除く外部領域に形成された第１の樹脂被膜と、
    前記他方の表面に、前記各基板間接続端子の少なくとも一部を露出する形状に形成された第２の樹脂被膜と、
    を少なくとも具備し、前記第１の樹脂被膜が前記第２の樹脂被膜より厚く、かつ大きな面積を有し、連続的に形成されており、前記第２の樹脂被膜が複数に分離されて形成されている積層基板と、
    前記積層基板の前記半導体素子搭載領域に搭載された半導体素子と、
    前記積層基板の前記各基板間接続端子上に設けられた積層用突起電極と、
    を少なくとも備えた第１の半導体装置と、
    請求項８記載の樹脂配線基板と、前記樹脂配線基板の半導体素子搭載領域に搭載された半導体素子と、前記樹脂配線基板の各外部接続端子上に設けられた接続用突起電極と、を少なくとも備えた第２の半導体装置と、
    からなり、前記第１の半導体装置の前記基板間接続端子は、前記第２の半導体装置の積層用接続端子に対応して配置されており、前記第２の半導体装置の積層用接続端子と前記第１の半導体装置の前記基板間接続端子とを前記積層用突起電極を介して接続したことを特徴とする積層型の半導体装置。
  11. 前記第１の半導体装置の前記第１の樹脂被膜および前記第２の樹脂被膜は同一の材料からなることを特徴とする請求項１０記載の積層型の半導体装置。
  12. 前記第１の半導体装置の前記第１の樹脂被膜および前記第２の樹脂被膜はソルダーレジストからなることを特徴とする請求項１１記載の積層型の半導体装置。
  13. 前記第１の半導体装置の前記樹脂基材の厚みが、前記第１の半導体装置に搭載されている半導体素子の厚み以下であることを特徴とする請求項１０ないし１２のいずれかに記載の積層型の半導体装置。
  14. 前記第１の半導体装置の前記基板間接続端子および前記第２の樹脂被膜は、前記第１の半導体装置の前記樹脂基材の前記他方の表面の前記半導体素子搭載領域に対応する領域を除く領域にのみ形成されていることを特徴とする請求項１０ないし１３のいずれかに記載の積層型の半導体装置。
  15. 前記第１の半導体装置の前記第２の樹脂被膜は、前記基板間接続端子の外周部に形成され、かつ前記基板間接続端子間の少なくとも一部で分離されていることを特徴とする請求項１０ないし１４のいずれかに記載の積層型の半導体装置。
  16. 樹脂基材と、
    前記樹脂基材の一方の表面の半導体素子搭載領域に形成された複数の接続端子と、
    前記樹脂基材の他方の表面に形成された複数の基板間接続端子と、
    前記一方の表面の前記半導体素子搭載領域を除く外部領域に形成された第１の樹脂被膜と、
    前記他方の表面に、前記各基板間接続端子の少なくとも一部を露出する形状に形成された第２の樹脂被膜と、
    を少なくとも具備し、前記第１の樹脂被膜が前記第２の樹脂被膜より薄く形成されている積層基板と、
    前記積層基板の前記半導体素子搭載領域に搭載された半導体素子と、
    前記積層基板の前記各基板間接続端子上に設けられた積層用突起電極と、
    を少なくとも備えた第１の半導体装置と、
    請求項８記載の樹脂配線基板と、前記樹脂配線基板の半導体素子搭載領域に搭載された半導体素子と、前記樹脂配線基板の各外部接続端子上に設けられた接続用突起電極と、を少なくとも備えた第２の半導体装置と、
    からなり、前記第１の半導体装置の前記基板間接続端子は、前記第２の半導体装置の積層用接続端子に対応して配置されており、前記第２の半導体装置の積層用接続端子と前記第１の半導体装置の前記基板間接続端子とを前記積層用突起電極を介して接続したことを特徴とする積層型の半導体装置。
  17. 前記第１の半導体装置の前記第１の樹脂被膜は、前記第１の半導体装置の前記第２の樹脂被膜より面積が小さいことを特徴とする請求項１６記載の積層型の半導体装置。
  18. 前記第１の半導体装置の前記第１の樹脂被膜および前記第２の樹脂被膜は同一の材料からなることを特徴とする請求項１６もしくは１７のいずれかに記載の積層型の半導体装置。
  19. 前記第１の半導体装置の前記第１の樹脂被膜および前記第２の樹脂被膜はソルダーレジストからなることを特徴とする請求項１８記載の積層型の半導体装置。
  20. 前記第１の半導体装置の前記樹脂基材の厚みが、前記第１の半導体装置に搭載されている半導体素子の厚み以下であることを特徴とする請求項１６ないし１９のいずれかに記載の積層型の半導体装置。
  21. 前記第１の半導体装置の前記基板間接続端子および前記第２の樹脂被膜は、前記第１の半導体装置の前記樹脂基材の前記他方の表面の前記半導体素子搭載領域に対応する領域を除く領域にのみ形成されていることを特徴とする請求項１６ないし２０のいずれかに記載の積層型の半導体装置。
  22. 前記第１の半導体装置の前記第２の樹脂被膜は、前記基板間接続端子の外周部に形成され、かつ前記基板間接続端子間の少なくとも一部で分離されていることを特徴とする請求項１６ないし２１のいずれかに記載の積層型の半導体装置。
  23. 前記第１の半導体装置の前記第２の樹脂被膜は、その前記第１の半導体装置に搭載されている半導体素子の厚みよりも厚く形成されることを特徴とする請求項１６ないし２２のいずれかに記載の積層型の半導体装置。
  24. 前記第２の半導体装置の第１の樹脂被膜は、その前記第２の半導体装置に搭載されている半導体素子の厚みよりも厚く形成されることを特徴とする請求項１６ないし２３のいずれかに記載の積層型の半導体装置。
JP2006248812A 2006-09-14 2006-09-14 樹脂配線基板とそれを用いた半導体装置および積層型の半導体装置 Active JP4901384B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006248812A JP4901384B2 (ja) 2006-09-14 2006-09-14 樹脂配線基板とそれを用いた半導体装置および積層型の半導体装置
CNA2007101364467A CN101145553A (zh) 2006-09-14 2007-07-12 树脂布线基板及使用它的半导体器件和层叠型半导体器件
US11/878,538 US7816783B2 (en) 2006-09-14 2007-07-25 Resin wiring substrate, and semiconductor device and laminated semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006248812A JP4901384B2 (ja) 2006-09-14 2006-09-14 樹脂配線基板とそれを用いた半導体装置および積層型の半導体装置

Publications (2)

Publication Number Publication Date
JP2008071912A true JP2008071912A (ja) 2008-03-27
JP4901384B2 JP4901384B2 (ja) 2012-03-21

Family

ID=39187727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006248812A Active JP4901384B2 (ja) 2006-09-14 2006-09-14 樹脂配線基板とそれを用いた半導体装置および積層型の半導体装置

Country Status (3)

Country Link
US (1) US7816783B2 (ja)
JP (1) JP4901384B2 (ja)
CN (1) CN101145553A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235368A (ja) * 2007-03-16 2008-10-02 Fujitsu Ltd 半導体装置及びその製造方法
JP2011071181A (ja) * 2009-09-24 2011-04-07 Hitachi Chem Co Ltd プリント配線板

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070210433A1 (en) * 2006-03-08 2007-09-13 Rajesh Subraya Integrated device having a plurality of chip arrangements and method for producing the same
CN101874296B (zh) * 2007-09-28 2015-08-26 泰塞拉公司 利用成对凸柱进行倒装芯片互连
JP2009194143A (ja) * 2008-02-14 2009-08-27 Elpida Memory Inc 半導体装置
US8217514B2 (en) * 2008-04-07 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with warpage control system and method of manufacture thereof
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
KR20100033012A (ko) * 2008-09-19 2010-03-29 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) * 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US8633588B2 (en) 2011-12-21 2014-01-21 Mediatek Inc. Semiconductor package
US9659893B2 (en) 2011-12-21 2017-05-23 Mediatek Inc. Semiconductor package
JP6184061B2 (ja) * 2012-05-29 2017-08-23 キヤノン株式会社 積層型半導体装置及び電子機器
CN103687325B (zh) * 2012-09-11 2018-08-31 联想(北京)有限公司 一种印制电路板的电子元件安装检验方法
US8686552B1 (en) * 2013-03-14 2014-04-01 Palo Alto Research Center Incorporated Multilevel IC package using interconnect springs
CN103227170A (zh) * 2013-03-29 2013-07-31 日月光半导体制造股份有限公司 堆迭式半导体结构及其制造方法
CN104661444A (zh) * 2015-02-16 2015-05-27 深圳华麟电路技术有限公司 一种高平整度回字型油墨开窗软硬结合板及制造方法
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
TWI644598B (zh) * 2017-04-21 2018-12-11 南亞電路板股份有限公司 電路板結構及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129770A (ja) * 1995-10-31 1997-05-16 Nec Corp 集積回路装置
JPH09172104A (ja) * 1995-12-19 1997-06-30 Shinko Electric Ind Co Ltd 半導体装置用基板
JP2003179330A (ja) * 2001-12-12 2003-06-27 Hitachi Chem Co Ltd 多層印刷配線板とその製造方法
JP2003218279A (ja) * 2002-01-23 2003-07-31 Shinko Electric Ind Co Ltd 回路基板およびその製造方法
JP2005244163A (ja) * 2004-01-29 2005-09-08 Ngk Spark Plug Co Ltd 中継基板付き基板及びその製造方法
WO2006054637A1 (ja) * 2004-11-18 2006-05-26 Matsushita Electric Industrial Co., Ltd. 配線基板とその製造方法および半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0340457A (ja) 1989-03-10 1991-02-21 Fujitsu Ltd 半導体装置の実装構造
JP2001267463A (ja) * 2000-03-17 2001-09-28 Nec Yamaguchi Ltd 半導体装置基板及び半導体装置の製造方法
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129770A (ja) * 1995-10-31 1997-05-16 Nec Corp 集積回路装置
JPH09172104A (ja) * 1995-12-19 1997-06-30 Shinko Electric Ind Co Ltd 半導体装置用基板
JP2003179330A (ja) * 2001-12-12 2003-06-27 Hitachi Chem Co Ltd 多層印刷配線板とその製造方法
JP2003218279A (ja) * 2002-01-23 2003-07-31 Shinko Electric Ind Co Ltd 回路基板およびその製造方法
JP2005244163A (ja) * 2004-01-29 2005-09-08 Ngk Spark Plug Co Ltd 中継基板付き基板及びその製造方法
WO2006054637A1 (ja) * 2004-11-18 2006-05-26 Matsushita Electric Industrial Co., Ltd. 配線基板とその製造方法および半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235368A (ja) * 2007-03-16 2008-10-02 Fujitsu Ltd 半導体装置及びその製造方法
JP2011071181A (ja) * 2009-09-24 2011-04-07 Hitachi Chem Co Ltd プリント配線板

Also Published As

Publication number Publication date
JP4901384B2 (ja) 2012-03-21
US7816783B2 (en) 2010-10-19
US20080067661A1 (en) 2008-03-20
CN101145553A (zh) 2008-03-19

Similar Documents

Publication Publication Date Title
JP4901384B2 (ja) 樹脂配線基板とそれを用いた半導体装置および積層型の半導体装置
JP4361826B2 (ja) 半導体装置
JP3961537B2 (ja) 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP5107959B2 (ja) 基板
US6846699B2 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
JP2008085089A (ja) 樹脂配線基板および半導体装置
US9935053B2 (en) Electronic component integrated substrate
JP2005251889A (ja) 立体的電子回路装置
KR20080066607A (ko) 다층 배선 기판의 제조 방법
US20050032273A1 (en) Structure and method for fine pitch flip chip substrate
JPWO2009104599A1 (ja) 電子装置、実装基板積層体及びそれらの製造方法
JP4494249B2 (ja) 半導体装置
JP2009135391A (ja) 電子装置およびその製造方法
JP2013065811A (ja) プリント回路基板及びその製造方法
JP2007096337A (ja) 半導体搭載用配線基板、半導体パッケージ、及びその製造方法
JP4736762B2 (ja) Ｂｇａ型半導体装置及びその製造方法
JP2020004926A (ja) 配線基板及び配線基板の製造方法
JP2009004813A (ja) 半導体搭載用配線基板
JP6626687B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5372235B2 (ja) 半導体装置および半導体装置実装体
KR20160032524A (ko) 인쇄회로기판 및 그 제조방법
TWI420989B (zh) 印刷電路板及其製造方法
US20240096836A1 (en) Chip high-density interconnection package structure and manufacturing method thereof
JP2012018952A (ja) プリント配線基板、半導体装置、プリント配線基板の製造方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111227

R151 Written notification of patent or utility model registration

Ref document number: 4901384

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250