JP5372235B2 - 半導体装置および半導体装置実装体 - Google Patents
半導体装置および半導体装置実装体 Download PDFInfo
- Publication number
- JP5372235B2 JP5372235B2 JP2012221906A JP2012221906A JP5372235B2 JP 5372235 B2 JP5372235 B2 JP 5372235B2 JP 2012221906 A JP2012221906 A JP 2012221906A JP 2012221906 A JP2012221906 A JP 2012221906A JP 5372235 B2 JP5372235 B2 JP 5372235B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- pad
- pads
- base material
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
基材と、
前記基材の一面に形成された複数のパッドと、
前記基材の一面の前記複数のパッド上に形成されるとともに、各前記パッドをそれぞれ露出させる複数の開口部が形成された絶縁膜と、
を含み、
前記絶縁膜の前記複数の開口部は、前記複数のパッドのうち、角部に形成されたパッドの前記基材の中心部から遠い角部側の第1の周縁部が前記絶縁膜により覆われるとともに、前記第1の周縁部よりも前記基材の中心部に近い側の第2の周縁部が露出されるように形成された基板が提供される。
上記基板と、
前記基板の一面上に搭載された半導体素子と、
を含む半導体装置が提供される。
図2に示すように、基板100は、基材130と、基材130の一面(図中下面、外部電極構造)に形成された配線パターン102およびソルダーレジスト120(絶縁膜)と、基材130の一面とは反対側の他面(図中上面)に形成された配線パターン140およびソルダーレジスト150(絶縁膜)とを含む。
本実施の形態において、基材130の一面には、図3に示したパターンの配線パターン102が形成され、その上に図5に示したパターンのソルダーレジスト120が形成されている。ソルダーレジスト120には、各パッド104またはパッド106をそれぞれ露出させる複数の開口部120aが形成されている。
本実施の形態において、基板100の他面側に半導体素子220が搭載される。ここでは、半導体素子220が基材130の他面にフリップチップ接続される例を示す。配線パターン140は、基板100上の半導体素子220が形成される領域である素子配置領域160に形成された、複数のパッド142および複数のパッド144と、複数の配線146とを含む。各パッド142およびパッド144は、半導体素子220の素子形成面に形成された複数の端子(不図示)にそれぞれ対応する位置に設けられている。パッド142およびパッド144は、半導体素子220の対応する端子と、半田ボール222を介してフリップチップ接続される。各配線146は、各パッド142またはパッド144とそれぞれ連続して形成されるとともに、基材130中に設けられた各ビア110と接続される。図示していないが、ビア110に接続されていないパッド(配線146)が存在してもよい。
以上のような構成とすることにより、角部に形成されたパッド106やパッド144において、角部側の第1の周縁部が絶縁膜で覆われたSMD型とすることができる。そのため、衝撃により生じたストレスが、複数の箇所に分散してかかるので、パッドと基材との剥離を防ぐことができる。
(付記1)
基材と、
前記基材の一面に形成された複数のパッドと、
前記基材の一面の前記複数のパッド上に形成されるとともに、各前記パッドをそれぞれ露出させる複数の開口部が形成された絶縁膜と、
を含み、
前記絶縁膜の前記複数の開口部は、前記複数のパッドのうち、角部に形成されたパッドの前記基材の中心部から遠い角部側の第1の周縁部が前記絶縁膜により覆われるとともに、前記第1の周縁部よりも前記基材の中心部に近い側の第2の周縁部が露出されるように形成された基板。
(付記2)
付記1に記載の基板において、
前記基材の一面に形成されるとともに、各前記パッドとそれぞれ連続して形成されるとともに、前記基材中に設けられたコンタクトと接続された複数の配線をさらに含み、
前記絶縁膜の前記複数の開口部は、前記複数のパッドのうち、前記角部に形成されたパッド以外の少なくとも一のパッドの当該パッドと対応する前記配線との接続箇所以外の周縁部全体を露出させるように形成された基板。
(付記3)
付記2に記載の基板において、
前記絶縁膜の前記複数の開口部は、前記複数のパッドのうち、少なくとも内周部に形成されたパッドの当該パッドと対応する前記配線との接続箇所以外の周縁部全体を露出させるように形成された基板。
(付記4)
付記1から3いずれかに記載の基板において、
前記複数のパッドのうち、前記角部に形成された前記パッドは、前記基材の前記中心部から遠い角部側に補強パターンが形成された形状を有し、前記第1の周縁部は、前記補強パターンに設けられた基板。
(付記5)
付記1から4いずれかに記載の基板において、
前記複数のパッドは、マトリクス状に配置された基板。
(付記6)
付記1から5いずれかに記載の基板において、
前記複数のパッドは、半田材料を介して、外部の端子と接合される基板。
(付記7)
付記1から6いずれかに記載の基板と、
前記基板の一面上に搭載された半導体素子と、
を含む半導体装置。
(付記8)
付記7に記載の半導体装置において、
前記基板の前記一面とは反対側の面に配置された電子回路基板をさらに含み、
前記基板の前記基材の前記一面は、前記電子回路基板と対向するように設けられ、前記複数のパッドは、前記電子回路基板の端子と接続された半導体装置。
(付記9)
付記7に記載の半導体装置において、
前記基板の前記基材の前記一面は、前記半導体素子と対向するように設けられ、前記複数のパッドは、前記半導体素子の端子と接続された半導体装置。
101 中心
102 配線パターン
104 パッド
106 パッド
106a 第1の周縁部
106b 第2の周縁部
107 補強パターン
108 配線
110 ビア
120 ソルダーレジスト
120a 開口部
130 基材
140 配線パターン
142 パッド
144 パッド
144a 第1の周縁部
144b 第2の周縁部
146 配線
150 ソルダーレジスト
150a 開口部
160 素子配置領域
200 半導体装置
210 電子回路基板
212 半田材料
214 パッド
220 半導体素子
222 半田ボール
250 半導体装置実装体
Claims (13)
- 矩形の第1面と前記第1面とは反対側の面である第2面とを有する基材、前記第1面上に形成された複数の第1パッドを含む第1配線パターン、前記第1面上および前記第1配線パターン上に形成された第1絶縁膜、前記第1絶縁膜に形成され前記複数の第1パッドをそれぞれ露出させる複数の第1絶縁膜開口、前記第2面上に形成された第2配線パターン、および前記基材中に形成され前記第1配線パターンと前記第2配線パターンとを電気的に接続するビアを含む配線基板と、
前記基材の前記第2面上に形成された半導体チップと、
を備え、
前記複数の第1絶縁膜開口は、前記複数の第1パッドのうち、前記第1面の角部に形成された前記第1パッドの前記基材の中心部から遠い角部側の第1周縁部が前記第1絶縁膜により覆われるとともに、前記第1周縁部よりも前記基材の中心部に近い側の第2周縁部が露出されるように形成され、
前記複数の第1パッドのうち、前記第1面の前記角部に形成された前記第1パッドは、前記基材の前記中心部から遠い角部側に補強パターンが形成された形状を有し、かつ前記第1周縁部が前記補強パターンに形成され、
前記補強パターンは、略矩形形状を有し、かつ前記基材の前記中心部から遠い角部側では角が面取りされた弧形状を有する半導体装置。 - 請求項1に記載の半導体装置において、
前記第2面上および前記第2配線パターン上に形成された第2絶縁膜をさらに備える半導体装置。 - 請求項1または2に記載の半導体装置において、
前記半導体チップと前記配線基板は、ワイヤボンディングにより互いに接続されている半導体装置。 - 請求項1から3いずれか一項に記載の半導体装置において、
前記複数の第1パッドは、マトリクス状に配置された半導体装置。 - 請求項1から4いずれか一項に記載の半導体装置において、
前記複数の第1パッドは、半田材料を介して、外部の端子と接合される半導体装置。 - 請求項1から5いずれか一項に記載の半導体装置において、
前記ビアは、前記第1配線パターンと前記第2配線パターンとの間を貫通している半導体装置。 - 請求項1から6いずれか一項に記載の半導体装置において、
前記基材は、配線層と樹脂層とが交互に積層された積層構造を有する半導体装置。 - 請求項1から7いずれか一項に記載の半導体装置において、
前記複数の第1パッドのうち、前記第1面の前記角部以外に形成された前記第1パッドは、円形状に設けられている半導体装置。 - 請求項1から8いずれか一項に記載の半導体装置において、
前記第1配線パターンは、前記ビアと前記第1パッドを接続する配線部を含む半導体装置。 - 請求項9に記載の半導体装置において、
前記複数の第1絶縁膜開口は、前記複数の第1パッドのうち、前記第1面の前記角部以外に形成された少なくとも一の前記第1パッドの、前記配線部との接続箇所以外の周縁部全体を露出させるように形成されている半導体装置。 - 請求項10に記載の半導体装置において、
前記複数の第1絶縁膜開口は、前記複数の第1パッドのうち、少なくとも前記第1面の内周部に形成された前記第1パッドの、前記配線部との接続箇所以外の周縁部全体を露出させるように形成されている半導体装置。 - 請求項1から11いずれか一項に記載の半導体装置において、
前記半導体装置は、前記複数の第1パッドが平面電極パッドとして構成されたLand grid arrayである半導体装置。 - 請求項1に記載の半導体装置と、
半田材料を介して前記複数の第1パッドにそれぞれ接続される複数の第2パッドを有する電子回路基板と、
を備える半導体装置実装体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012221906A JP5372235B2 (ja) | 2012-10-04 | 2012-10-04 | 半導体装置および半導体装置実装体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012221906A JP5372235B2 (ja) | 2012-10-04 | 2012-10-04 | 半導体装置および半導体装置実装体 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009095298A Division JP5107959B2 (ja) | 2009-04-09 | 2009-04-09 | 基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012256956A JP2012256956A (ja) | 2012-12-27 |
JP5372235B2 true JP5372235B2 (ja) | 2013-12-18 |
Family
ID=47528127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012221906A Active JP5372235B2 (ja) | 2012-10-04 | 2012-10-04 | 半導体装置および半導体装置実装体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5372235B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6375517B2 (ja) | 2013-06-25 | 2018-08-22 | パナソニックIpマネジメント株式会社 | マイクロ波回路 |
KR20230045480A (ko) * | 2021-09-28 | 2023-04-04 | 엘지이노텍 주식회사 | 회로기판 및 이를 포함하는 패키지 기판 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001230513A (ja) * | 2000-02-15 | 2001-08-24 | Denso Corp | プリント基板及びその製造方法 |
KR100586697B1 (ko) * | 2003-12-12 | 2006-06-08 | 삼성전자주식회사 | 솔더 조인트 특성이 개선된 반도체 패키지 |
-
2012
- 2012-10-04 JP JP2012221906A patent/JP5372235B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012256956A (ja) | 2012-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5107959B2 (ja) | 基板 | |
US8022532B2 (en) | Interposer and semiconductor device | |
US20100319974A1 (en) | Printed wiring board, electronic device, and method for manufacturing electronic device | |
JP4828164B2 (ja) | インタポーザおよび半導体装置 | |
US7087987B2 (en) | Tape circuit substrate and semiconductor chip package using the same | |
JP2003101243A (ja) | 多層配線基板および半導体装置 | |
JP2011142185A (ja) | 半導体装置 | |
US20050263868A1 (en) | Semiconductor device, method for manufacturing the same, circuit board, and electronic equipment | |
JP5290215B2 (ja) | 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法 | |
JP2013236039A (ja) | 半導体装置 | |
JP4945919B2 (ja) | Bga型多層回路配線板 | |
US20100327452A1 (en) | Mounting structure and method of manufacturing the same | |
WO2017006391A1 (ja) | 半導体装置 | |
JP5372235B2 (ja) | 半導体装置および半導体装置実装体 | |
JP2007059486A (ja) | 半導体装置及び半導体装置製造用基板 | |
JP5627097B2 (ja) | 配線基板 | |
JP2010232616A (ja) | 半導体装置及び配線基板 | |
JP5466218B2 (ja) | 半導体パッケージ | |
JP2005109088A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3394479B2 (ja) | 半導体装置 | |
JP2016162813A (ja) | プリント基板及びハンダ付け方法 | |
JP2010040891A (ja) | 部品内蔵配線板 | |
JP3424515B2 (ja) | 電子部品の実装構造 | |
JP2007266640A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2008311508A (ja) | 電子部品パッケージおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121004 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130618 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130917 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5372235 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |