JP5627097B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP5627097B2
JP5627097B2 JP2010225701A JP2010225701A JP5627097B2 JP 5627097 B2 JP5627097 B2 JP 5627097B2 JP 2010225701 A JP2010225701 A JP 2010225701A JP 2010225701 A JP2010225701 A JP 2010225701A JP 5627097 B2 JP5627097 B2 JP 5627097B2
Authority
JP
Japan
Prior art keywords
land
wiring board
nickel
metal
metal pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010225701A
Other languages
English (en)
Other versions
JP2011100987A (ja
Inventor
佐藤 嘉昭
嘉昭 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010225701A priority Critical patent/JP5627097B2/ja
Publication of JP2011100987A publication Critical patent/JP2011100987A/ja
Application granted granted Critical
Publication of JP5627097B2 publication Critical patent/JP5627097B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/093Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/041Solder preforms in the shape of solder balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、配線基板に関する。
半導体素子等の電子部品を配線基板に搭載したパッケージ構造において、配線基板の電子部品が搭載された面と反対側の他面には、パッケージ構造をマザーボード等の外部の外部基板の端子とさらに接続するための複数の端子が設けられる。このような端子上に半田ボールを設け、半田ボールを介して当該配線基板と外部の外部基板とが電気的に接続される。
特許文献1(特開2006−066451号公報)には、以下の構成が記載されている。ベース絶縁層の上に、ニッケル等の金属薄膜を形成し、その金属薄膜の上に、アディティブ法によって、金属薄膜を形成する金属のイオン化傾向よりも、イオン化傾向の小さい金属からなる金属配線(銅)を形成する。そして、ベース絶縁層の上に、金属配線が端子部として部分的に露出するように、金属配線を被覆するカバー絶縁層を形成するとともに、カバー絶縁層から露出する端子部の周囲の側面に密着して隣接するように、保護絶縁層を形成する。これによって、金属薄膜の腐食を防止して、金属配線とベース絶縁層との密着性の向上を図ることができるとされている。
特許文献2(特開2002−158424号公報)には、プリント基板の基板上に設けられた銅パターンから離間させてレジストを塗布すると共に、該レジストから離間させて前記銅パターンの露出外面をNiめっきで被覆し、且つ、該Niめっきの露出外面をAuめっきで被覆したプリント基板が記載されている。
特許文献3(特開昭61−264796号公報)には、アルミニウム端子の上に銅等の導電パスを形成する際に、その間にニッケルを設けた構成が記載されている。これにより、アルミニウムと銅とのイオン化傾向の差をニッケルで緩和するとされている。
特開2006−066451号公報 特開2002−158424号公報 特開昭61−264796号公報
ところで、一例として、電子部品が搭載される配線基板において、半田ボールと接続される端子は、図7に示したような構成となっている。図7(a)は配線基板1の断面図、図7(b)は、図7(a)のd−d'断面に沿った平面図である。
配線基板1は、基材2と、基材2上に形成された銅パターン4および銅パターン4に形成された開口部7内に形成された孤立銅パターン4aと、銅パターン4および孤立銅パターン4a上に形成されたソルダーレジスト20とを含む。ここで、銅パターン4は、ベタパターンである。銅パターン4には、たとえばグランド電位または電源電位が供給される。一方、孤立銅パターン4aは、銅パターン4とは電気的に接続されておらず、たとえば信号線と接続される。配線基板1は、さらに、ソルダーレジスト20の開口部において銅パターン4上に形成されたニッケルランド10およびニッケルランド12、孤立銅パターン4a上に形成されたニッケルランド14、ならびにニッケルランド10、ニッケルランド12、およびニッケルランド14上にそれぞれ形成された半田ボール30を含む。ここで、銅パターン4とニッケルランド10およびニッケルランド12と、ならびに孤立銅パターン4aとニッケルランド14とによりそれぞれ端子が構成される。なお、図7(b)においては、説明のためにソルダーレジスト20を省略している。
端子には、ソルダーレジストの開口部が端子よりも小さく、端子の露出形状がソルダーレジストで定義されるソルダマスク定義(SMD:Solder Mask Defined)型と、ソルダーレジストの開口部が端子よりも大きい非ソルダマスク定義(NSMD:Non-Solder Mask Defined)型とがある。図7に示した例では、ニッケルランド10およびニッケルランド12は、基材2の一面の広い範囲にわたって形成されたベタパターンである銅パターン104上に形成されており、SMD型である。ニッケルランド14もSMD型として示しているが、ニッケルランド14はNSMD型とすることもできる。
しかし、本発明者は、このような配線基板1において、たとえば高温高湿条件下で、端子を他の部材と電気的に接続する際に接続不良が生じるという課題を見出した。本発明者は、この原因を検討すべく、高温高湿度雰囲気中(121℃、2.02atm、飽和)のPCT試験を行った。その結果、このような接続不良は、めっき膜として形成されたニッケルが消滅して、半田ボール30と銅パターン4との間に空洞が生じることが原因と考えられた。
図8は、このメカニズムを説明するための図である。高温高湿度雰囲気中で、たとえばソルダーレジスト20と銅パターン4との剥離が生じてこの間に水が浸入すると、銅とニッケルとが水と接する。銅とニッケルとはイオン化傾向が異なるため、銅とニッケルとの間で電位差が生じ、ガルバニ電池が形成される。ここで、銅よりもイオン化傾向の高いニッケルは、電子を残して、Niイオン42となって電解質中に溶出し、腐食(ガルバニック腐食)が生じる(図8(a))。
このようにNiイオン42が溶出すると、銅パターン4と半田ボール30との間のニッケルランド10やニッケルランド12が消滅し、空洞40が生じて接続不良が生じる(図8(b))。なお、元素分析(EDX)により、図中「42」と示した箇所に、ニッケルが流出していることが確認された。
ここで、本発明者は、孤立銅パターン4a上に形成されたニッケルランド14よりも、銅パターン4上に形成されたニッケルランド10やニッケルランド12において、めっき膜として形成されたニッケルが消滅して接続不良が生じやすいことを見出した。この原因の一つとして、ニッケルランド10やニッケルランド12においては、周囲のソルダーレジスト20と銅パターン4との密着性が弱く、ソルダーレジスト20と銅パターン4との界面にデラミネーションが発生しやすいということが考えられる。また、このような腐食(ガルバニック腐食)は、接触する金属の電位差が大きい程、さらに、イオン化傾向が異なるニッケルと銅との面積比が大きく、イオン化傾向の高い金属に対するイオン化傾向の低い金属の表面積が相対的に大きい程、影響が大きくなる。
図7(b)に示したように、ベタパターンである銅パターン4上に形成されたニッケルランド10やニッケルランド12においては、イオン化傾向の低い銅の表面積に対するイオン化傾向の高いニッケルの表面積が非常に小さくなっている。そのため、ガルバニック腐食が生じやすくなっており、Niイオン42が溶出しやすいと考えられる。
本発明によれば、
基材と、
前記基材の一面に形成され、第1の金属により構成された金属パターンと、
前記金属パターン上に当該金属パターンと接触して形成され、前記第1の金属よりもイオン化傾向が高い第2の金属により構成され、前記金属パターンにより電気的に接続された第1のランドおよび第2のランドと、
を有し、
前記金属パターンには、少なくとも平面視で前記第1のランドと重なる領域の周囲に前記基材に達するスリットが形成された配線基板が提供される。
この構成によれば、複数のランドが形成される領域にわたって形成された金属パターンの第1のランドが形成される領域の周囲にスリットを設けることにより、第1の金属に対する第2の金属の相対的な表面積を増やすことができ、ガルバニック腐食を防ぐことができる。また、このようなスリットを設けることにより、絶縁膜が基材と接するようになり、絶縁膜と基材との密着性を改善することができ、デラミネーションを防ぐこともできる。これにより、第2の金属の溶出を防ぐことができ、配線基板の端子を他の部材と電気的に接続する際の接続不良を防ぐことができる。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
本発明によれば、配線基板の端子を他の部材と電気的に接続する際の接続不良を防ぐことができる。
本発明の実施の形態における配線基板の構成の一例を示す平面図である。 本発明の実施の形態における配線基板の構成の一例を示す断面図である。 本発明の実施の形態において、銅パターンに形成されるスリットの他の例を示す平面図である。 本発明の実施の形態における配線基板の他の領域も示す図である。 本発明の実施の形態における配線基板の他の領域も示す平面図である。 本発明の実施の形態における配線基板の構成の他の例を示す図である。 従来の配線基板の一例を示す断面図である。 従来の配線基板の問題点を説明するための断面図である。 図4に示した本実施の形態における配線基板の構成の他の例を示す図である。 図2に示した本実施の形態における配線基板を用いた半導体装置の構成を示す断面図である。 図2に示した本実施の形態における配線基板を用いた半導体装置の構成を示す断面図である。 図10に示した本実施の形態における配線基板を用いた半導体装置を、外部基板上に実装した場合の構成を示す断面図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様の構成要素には同様の符号を付し、適宜説明を省略する。
図1は、本実施の形態における配線基板100の構成を示す平面図である。また、図2は、本実施の形態における配線基板100の構成を示す断面図である。図2(a)は、図1(a)のA−A'断面図である。図1(b)は、図2(a)のa−a'断面に沿った平面図である。
配線基板100は、基材102と、基材102の一面(図中上面)に形成され、銅(第1の金属)により構成された銅パターン104(金属パターン)と、銅パターン104上に形成されたソルダーレジスト120(絶縁膜)とを含む。基材102は、絶縁材料と配線パターンとを含み、たとえば配線層と樹脂層(絶縁層)とが交互に積層された積層構造とすることができる。
配線基板100は、さらに、ソルダーレジスト120の第1の開口部120aおよび第2の開口部120bにおいて、銅パターン104上に形成された、銅よりもイオン化傾向が高いニッケル(第2の金属)により構成された第1のニッケルランド110(第1のランド)および第2のニッケルランド112(第2のランド)、ならびに第1のニッケルランド110および第2のニッケルランド112上にそれぞれ形成された半田ボール130を含む。ここで、第1のニッケルランド110および第2のニッケルランド112と銅パターン104とにより、それぞれ端子が構成される。また第1のニッケルランド110および第2のニッケルランド112上には、酸化防止層140、142をそれぞれ形成することができる。酸化防止層140、142は、例えば金によって構成される。
なお、図2(a)は、第1のニッケルランド110および第2のニッケルランド112上に半田ボール130を形成する前の配線基板100の状態を示す。また、図1(a)においては、説明のためにソルダーレジスト120を省略している。また、図1(b)において、説明のために第1のニッケルランド110および第2のニッケルランド112が形成される箇所を破線で示している。図1においても、第1のニッケルランド110および第2のニッケルランド112上には、酸化防止層140、142をそれぞれ形成することができる(図示せず)。本実施の形態において、配線基板100は、たとえば、外部接続用グランドピンを有するBGA(Ball grid array)基板とすることができる。図示していないが、配線基板100は、半田ボール130を介してマザーボード等の外部の外部基板の端子と電気的に接続される。また、配線基板100の基材102の一面と反対側の面(図中下面)に、半導体素子等の電子部品が搭載される。
ここで、第1のニッケルランド110および第2のニッケルランド112は、それぞれ、ソルダーレジスト120の第1の開口部120aおよび第2の開口部120bにより規定された領域内に選択的に形成されたSMD型である。第1のニッケルランド110および第2のニッケルランド112は、たとえば、銅パターン104上にソルダーレジスト120を形成して第1の開口部120aおよび第2の開口部120bを形成した後、第1の開口部120aおよび第2の開口部120bから露出する銅パターン104上にめっき処理により形成しためっき膜とすることができる。
図2(b)は、第1のニッケルランド110および第2のニッケルランド112上に半田ボール130を形成した後の配線基板100の状態を示す。第1のニッケルランド110および第2のニッケルランド112上に形成された酸化防止層140、142は、半田ボール130の形成時において、半田ボール130に取り込まれる。このため酸化防止層140、142は、第1のニッケルランド110および第2のニッケルランド112上から消失する。このとき、配線基板100は、銅パターン104上に第1のニッケルランド110および第2のニッケルランド112が設けられ、その上に金含有の半田ボール130が設けられた構造を有することとなる。
図1(b)に示すように、第1のニッケルランド110および第2のニッケルランド112は、銅パターン104を介して互いに電気的に接続されている。ここで、銅パターン104は、基材102の一面の広い範囲にわたって形成されたベタパターン(プレーン)である。銅パターン104には、グランド電位または電源電位が供給される。なお、本明細書中で用いられるベタパターンとは、一つにはグランドパターンや電源パターンを指す。ベタパターンは、通常は信号配線よりも配線幅が広く、例えば20μm程度以上の幅で形成される。また、ベタパターンは、配線パターンの粗密を緩和するための島状パターンまたはダミー配線等も含む。この島状パターンまたはダミー配線は、電気的に回路動作に関与しないものとすることができる。また、島状パターンまたはダミー配線は、電気的にフローティングなものとすることができる。島状パターンまたはダミー配線上にランド部を設けても良い。
本実施の形態において、銅パターン104には、平面視で第1のニッケルランド110および第2のニッケルランド112と重なる領域の周囲に基材102に達するスリット106aおよびスリット106bがそれぞれ形成されている。ここで、スリット106aは、銅パターン104の第1のニッケルランド110と重なる領域の外周に沿って当該外周を縁取るように形成されている。銅パターン104は、この領域の外周の一部で当該領域とスリット106aの外周に形成された他の領域とを接続する接続部を含む形状となっている。スリット106bもスリット106aと同様の形状を有し、銅パターン104の第2のニッケルランド112と重なる領域の外周に沿って当該外周を縁取るように形成されている。銅パターン104は、この領域の外周の一部で当該領域とスリット106bの外周に形成された他の領域とを接続する接続部を含む形状となっている。図1に示した例では、このような接続部を2箇所含む構成となっている。
また、スリット106aおよびスリット106bは、基材102の絶縁材料上に形成された構成とすることができる。これにより、銅パターン104上に形成されたソルダーレジスト120が基材102の絶縁材料と接するようになり、ソルダーレジスト120と基材102との密着性を改善することができる。
このように、ベタパターンである銅パターン104上に第1のニッケルランド110や第2のニッケルランド112を形成する場合、そのままでは、上述したように、イオン化傾向の高いニッケルの表面積がイオン化傾向の低い銅の表面積に対して非常に小さくなり、ガルバニック腐食が生じやすくなる。しかし、本実施の形態において、銅パターン104の第1のニッケルランド110および第2のニッケルランド112が形成される領域の周囲にスリットを設けることにより、銅に対するニッケルの相対的な表面積を増やすことができ、ガルバニック腐食を防ぐことができる。また、ソルダーレジスト120と基材102との密着性を改善することにより、ニッケルの溶出を防ぐことができる。
図3は、銅パターン104に形成されるスリット106aの他の例を示す平面図である。ここで、説明のために、第1のニッケルランド110が形成される箇所を破線で示す。また、ここではスリット106aの構成を示すが、スリット106bも同様とすることができる。
スリット106aは、たとえば、図3(a)に示したように、銅パターン104の平面視で第1のニッケルランド110と重なる領域の外周に沿って当該外周を縁取るように形成された構成とすることができる。銅パターン104は、この領域の外周の一部で当該領域とスリット106bの外周に形成された他の領域とを接続する接続部を含む形状となっている。ここでは、銅パターン104は、このような接続部を1箇所含む構成となっている。
図3(b)では、このような接続部を3箇所含む構成となっている。図3(c)では、このような接続部を4箇所含む構成となっている。ここで、銅パターン104が複数の接続部を含む場合、たとえばこれらの接続部は均等に分散配置した構成とすることができる。これにより、銅パターン104の端子となる第1のニッケルランド110と重なる領域と、他の領域との電気的接続箇所が分散され、接続抵抗を低くすることができる。
本実施の形態における銅パターン104は、マスクを異ならせるだけで、配線基板における通常のベタパターンと同様の製法で製造することができる。
つまり、銅パターン104に形成されるスリット106aおよびスリット106bは、所望の形状の開口部を有するマスクを用いて形成することができる。たとえば、基材102の全面に銅パターンを形成した後、スリット106に対応する箇所が開口したマスクを用いて銅パターンを部分的に除去することにより形成することができる。また、スリット106に対応する箇所を保護したマスクを用いて、スリット106以外の箇所に銅パターン104を形成するようにすることもできる。
図4は、本実施の形態における配線基板100の他の領域も示す図である。図4(a)は、配線基板100の断面図、図4(b)は、図4(a)のb−b'断面に沿った平面図である。
配線基板100には、ベタパターンである銅パターン104に形成された開口部107内に形成され、銅パターン104と電気的に接続されていない孤立銅パターン104aが形成された構成とすることができる。孤立銅パターン104aは、図示しない配線基板100中のビア等を介して、たとえば信号線と接続される。孤立銅パターン104aの上には、第3のニッケルランド114が形成されている。また第3のニッケルランド114上には、酸化防止層144が形成されている。酸化防止層144は、例えば金により構成される。図4(a)に示す場合においても、第1のニッケルランド110、第2のニッケルランド112、および第3のニッケルランド114上にはそれぞれ半田ボール130が形成された構成とすることができる。また、図4(b)においては、説明のためにソルダーレジスト120を省略している。このような構成において、第3のニッケルランド114は、孤立銅パターン104a上に形成されているので、銅に対するニッケルの相対的な表面積はもともと高い。そのため、第3のニッケルランド114周囲の構成は、従来と同様の構成とすることができる。
図5は、本実施の形態における配線基板100のまた他の領域も示す平面図である。
ここで、銅パターン104上に形成されるニッケルランドには、その周囲に形成される他のニッケルランドとの間隔が広いものとその周囲に形成される他のニッケルランドとの間隔が狭いものとが含まれた構成とすることができる。図5において、説明のためにニッケルランドを破線で示す。また、ニッケルランド間の間隔が狭い箇所を一点破線で囲って示す。
ここで、一点破線で囲まれた領域105のニッケルランドは、銅パターン104上に形成され、銅パターン104と電気的に接続された構成とすることができる。たとえば、領域105内に形成された第4のニッケルランド116は、周囲が他のニッケルランドに囲まれており、他のニッケルランドとの間隔も狭い。このような領域105においては、銅に対するニッケルの相対的な表面積がある程度高いため、もともとガルバニック腐食が生じにくくなっている。そのため、このような第4のニッケルランド116が形成される領域では、その周囲の銅パターン104にスリットを設けない構成とすることもできる。
すなわち、本実施の形態において、各ニッケルランド毎に、その周囲の銅パターン104の形状、周囲の他のニッケルランドの配置状態等に応じて、ニッケルランドが疎に配置された箇所に選択的にスリット106aのようなスリットを設ける構成とすることができる。
一例として、たとえば、各ニッケルランドが形成される領域を含む所定範囲の領域において、銅の表面積の比率が所定以上で、かつ銅に対するニッケルの表面積の比率が所定の値以下の場合に選択的にその周囲にスリットを設ける構成とすることもできる。たとえば、ソルダーレジスト120に開口する開口部の半径(ニッケルランドの半径)をrとした場合、着目するニッケルランドの中心を中心とした半径8.9rの円で囲まれる領域を所定範囲とする。ここで、所定範囲の面積をD、その所定範囲内の銅パターンの表面積をD、その所定範囲内のニッケルの表面積をDとする。この場合に、たとえばDがDの面積の1/2以上であり、かつDのDに対する比率が2.5%以下である場合に、そのニッケルランドの周囲にスリットを設ける構成とすることができる。
図5に示した例では、他のニッケルランドとの間隔が広い第1のニッケルランド110や第2のニッケルランド112の周囲にはそれぞれスリット106aおよびスリット106bが設けられているが、領域105内に形成された第4のニッケルランド116等のニッケルランドの周囲にはスリットが設けられていない。
このような構成とすることにより、スリットを設けるのに充分な領域がある、銅パターン104に対してニッケルランドの配置割合が低い箇所に選択的にスリットを設けるとともに、ニッケルランド間の間隔が狭いような箇所ではスリットを設けないので、面積を増加することなく、増大も防ぐことができる。配線基板の端子を他の部材と電気的に接続する際の接続不良を防ぐことができる。
図6は、本実施の形態における配線基板100の構成の他の例を示す図である。図6(a)は、配線基板100の断面図、図6(b)は、図6(a)のc−c'断面に沿った平面図である。
ここで、銅パターン104において、第1のニッケルランド110および第2のニッケルランド112と重なる領域(104bおよび104c)の周囲にそれぞれ形成されるスリット106aおよびスリット106bは、銅パターン104bと銅パターン104cとの外周に沿って当該外周全体を縁取るように形成された構成とすることができる。ここで、銅パターン104は、基材102中の第2の層102bおよびさらにその下層の第1の層102aにもビアおよび配線として形成される。第1のニッケルランド110と第2のニッケルランド112とは、基材102中に形成された配線やビアを介して電気的に接続される。この場合も、スリット106aおよびスリット106bは、基材102の配線やビアではない絶縁材料上に形成される。
ここで、銅パターン104は、基材102の一面のスリット106aおよびスリット106bの外周の広い領域に形成されたベタパターンとすることができる。また、他の例として、銅パターン104は、第1の層102aにおいて、広い領域に形成されたベタパターンとすることもできる。
図9は、図4に示した本実施の形態における配線基板100の構成の他の例を示す図である。図9(a)は、配線基板100の断面図、図9(b)は、図9(a)のf−f'断面に沿った平面図である。図9(a)に示す場合においても、第1のニッケルランド110、第2のニッケルランド112、および第3のニッケルランド114上にはそれぞれ半田ボール130が形成された構成とすることができる。また、図9(b)においては、説明のためにソルダーレジスト120を省略している。
ここでは、第1のニッケルランド110と第2のニッケルランド112とが同じスリット106で囲まれている。スリット106は、第1のニッケルランド110と第2のニッケルランド112とを囲むように形成される。ここで、銅パターン104は、第1のニッケルランド110と第2のニッケルランド112と重なる領域が周囲の銅パターン104と接続されるように、スリット106の中心を貫ぬく形状に形成されている。
図10は、図2に示した本実施の形態における配線基板100を用いた半導体装置160の構成を示す断面図である。図10において、半導体素子150は、配線基板100の基材102の一面とは反対の面(図中上面)に搭載される。また半導体素子150は、半田ボール154を介して配線基板100にフリップチップ接続されている。また半導体素子150と配線基板100の間には、アンダーフィル樹脂158が充填されている。これにより、半導体装置160が形成される。半導体装置160は、例えばBGAパッケージである。
図11は、図2に示した本実施の形態における配線基板100を用いた半導体装置162の構成を示す断面図である。図11において、半導体素子150は、配線基板100の基材102の一面とは反対の面(図中上面)に搭載される。また半導体素子150は、ボンディングワイヤ152を介して配線基板100と電気的に接続している。半導体素子150およびボンディングワイヤ152は、モールド樹脂156によって封止されている。これにより半導体装置162が形成される。
図12は、図10に示した本実施の形態における配線基板100を用いた半導体装置160を、外部基板170上に実装した場合の構成を示す断面図である。この場合において、半導体装置160は、配線基板100に形成された半田ボール130を介して外部基板170に設けられた外部端子(図示せず)と電気的に接続される。
次に、本実施の形態における配線基板100の効果を説明する。
以上のように、本実施の形態において、銅パターン104の第1のニッケルランド110および第2のニッケルランド112が形成される領域の周囲にスリットを設けることにより、銅に対するニッケルの相対的な表面積を増やすことができ、ガルバニック腐食を防ぐことができる。また、このようなスリットを設けることにより、ソルダーレジスト120が基材102の絶縁材料と接するようになり、ソルダーレジスト120と基材102との密着性を改善することができ、デラミネーションを防ぐこともできる。これにより、ニッケルの溶出を防ぐことができ、配線基板100の端子を他の部材と電気的に接続する際の接続不良を防ぐことができる。
図4に示した構成の配線基板100において、図7に示した例と同様の高温高湿度雰囲気中(121℃、2.02atm、飽和)のPCT試験を行ったところ、第1のニッケルランド110や第2のニッケルランド112においても、ニッケルの溶出は見られなかった。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
以上の実施の形態では、第1の金属が銅、第2の金属がニッケルである場合を例として説明したが、第1の金属と第2の金属とは、第2の金属の方が第1の金属よりもイオン化傾向が高い場合の他の金属の組合せとすることもできる。
以下、参考形態の例を付記する。
1.基材と、
前記基材の一面に形成され、第1の金属により構成された金属パターンと、
前記金属パターン上に当該金属パターンと接触して形成され、前記第1の金属よりもイオン化傾向が高い第2の金属により構成され、前記金属パターンにより電気的に接続された第1のランドおよび第2のランドと、
を有し、
前記金属パターンには、少なくとも平面視で前記第1のランドと重なる領域の周囲に前記基材に達するスリットが形成された配線基板。
2.1.に記載の配線基板において、
前記基材の前記一面上の前記金属パターン上に形成され、前記第1のランドおよび前記第2のランド上でそれぞれ開口した第1の開口部および第2の開口部が形成された絶縁膜をさらに含み、
前記第1のランドおよび前記第2のランドは、それぞれ、前記絶縁膜の前記第1の開口部および前記第2の開口部により規定された領域内に選択的に形成された配線基板。
3.1.または2.に記載の配線基板において、
前記スリットは、前記金属パターンの前記第1のランドと重なる領域の外周に沿って当該外周を縁取るように形成され、前記金属パターンは、当該外周の一部で前記第1のランドと重なる領域と前記スリットの外周に形成された他の領域とを接続する接続部を含む配線基板。
4.1.または2.に記載の配線基板において、
前記基材は、前記第1の金属により構成された配線が形成された配線層を含み、
前記スリットは、前記金属パターンの前記第1のランドと重なる領域の外周に沿って当該外周を縁取るように形成され、
前記金属パターンの前記第1のランドと重なる領域は、前記基材の前記配線層の前記配線を介して前記第2のランドに電気的に接続された配線基板。
5.4.に記載の配線基板において、
前記金属パターンの前記第1のランドと重なる領域は、前記基材の前記配線層の前記配線を介して前記スリットの外周に形成された他の領域と接続された配線基板。
6.1.から5.いずれかに記載の配線基板において、
前記第1の金属が銅である配線基板。
7.1.から6.いずれかに記載の配線基板において、
前記第2の金属がニッケルである配線基板。
8.1.から7.いずれかに記載の配線基板において、
前記金属パターンは、ベタパターンである配線基板。
9.1.から8.いずれかに記載の配線基板において、
前記第1のランドおよび前記第2のランドには、前記金属パターンを介して電源電位またはグランド電位が印加される配線基板。
10.1.から9.いずれかに記載の配線基板において、
前記基材は、絶縁材料と配線パターンとを含み、前記金属パターンの前記スリットは、前記基材の前記絶縁材料上に形成された配線基板。
100 配線基板
102 基材
102a 第1の層
102b 第2の層
104 銅パターン
104a 孤立銅パターン
104b 銅パターン
104c 銅パターン
105 領域
106 スリット
106a スリット
106b スリット
107 開口部
110 第1のニッケルランド
112 第2のニッケルランド
114 第3のニッケルランド
116 第4のニッケルランド
120 ソルダーレジスト
120a 第1の開口部
120b 第2の開口部
130 半田ボール
140 酸化防止層
142 酸化防止層
144 酸化防止層
150 半導体素子
152 ボンディングワイヤ
154 半田ボール
156 モールド樹脂
158 アンダーフィル樹脂
160 半導体装置
162 半導体装置
170 外部基板

Claims (11)

  1. 基材と、
    前記基材の一面に形成され、第1の金属により構成された金属パターンと、
    前記金属パターン上に当該金属パターンと接触して形成され、前記第1の金属よりもイオン化傾向が高い第2の金属により構成され、前記金属パターンにより電気的に接続された第1のランドおよび第2のランドと、
    前記金属パターン上に形成され、前記第2の金属により構成され、前記金属パターンにより前記第1のランドと電気的に接続された第3のランドと、
    を有し、
    前記金属パターンには、少なくとも平面視で前記第1のランドと重なる領域の周囲に前記基材に達するスリットが形成されており、かつ平面視で前記第3のランドと重なる領域の周囲には前記スリットが形成されておらず、
    前記基材の前記一面とは反対側の他面は、半導体素子を搭載するための素子搭載領域を有する配線基板。
  2. 請求項1に記載の配線基板において、
    前記基材の前記一面上の前記金属パターン上に形成され、前記第1のランドおよび前記第2のランド上でそれぞれ開口した第1の開口部および第2の開口部が形成された絶縁膜をさらに含み、
    前記第1のランドおよび前記第2のランドは、それぞれ、前記絶縁膜の前記第1の開口部および前記第2の開口部により規定された領域内に選択的に形成された配線基板。
  3. 請求項1または2に記載の配線基板において、
    前記スリットは、前記金属パターンの前記第1のランドと重なる領域の外周に沿って当該外周を縁取るように形成され、前記金属パターンは、当該外周の一部で前記第1のランドと重なる領域と前記スリットの外周に形成された他の領域とを接続する接続部を含む配線基板。
  4. 請求項1または2に記載の配線基板において、
    前記基材は、前記第1の金属により構成された配線が形成された配線層を含み、
    前記スリットは、前記金属パターンの前記第1のランドと重なる領域の外周に沿って当該外周を縁取るように形成され、
    前記金属パターンの前記第1のランドと重なる領域は、前記基材の前記配線層の前記配線を介して前記第2のランドに電気的に接続された配線基板。
  5. 請求項4に記載の配線基板において、
    前記金属パターンの前記第1のランドと重なる領域は、前記基材の前記配線層の前記配線を介して前記スリットの外周に形成された他の領域と接続された配線基板。
  6. 請求項1から5いずれかに記載の配線基板において、
    前記第1の金属が銅である配線基板。
  7. 請求項1から6いずれかに記載の配線基板において、
    前記第2の金属がニッケルである配線基板。
  8. 請求項1から7いずれかに記載の配線基板において、
    前記金属パターンは、ベタパターンである配線基板。
  9. 請求項1から8いずれかに記載の配線基板において、
    前記第1のランドおよび前記第2のランドには、前記金属パターンを介して電源電位またはグランド電位が印加される配線基板。
  10. 請求項1から9いずれかに記載の配線基板において、
    前記基材は、絶縁材料と配線パターンとを含み、前記金属パターンの前記スリットは、前記基材の前記絶縁材料上に形成された配線基板。
  11. 請求項1から10いずれかに記載の配線基板において、
    前記金属パターンは、前記第1のランド、前記第2のランド、および前記第3のランドのうちの、以下の条件を満たすものと重なる領域の周囲において前記スリットを有する配線基板。
    (条件:ランドの半径をrとし、前記ランドの中心を中心とした半径8.9rの円で囲まれる所定領域の面積をD とし、前記所定領域内の前記金属パターンの表面積をD とし、前記所定領域内の前記ランドの表面積をD として、D がD の1/2以上であり、D のD に対する比率が2.5%以下である)
JP2010225701A 2009-10-07 2010-10-05 配線基板 Expired - Fee Related JP5627097B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010225701A JP5627097B2 (ja) 2009-10-07 2010-10-05 配線基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009233880 2009-10-07
JP2009233880 2009-10-07
JP2010225701A JP5627097B2 (ja) 2009-10-07 2010-10-05 配線基板

Publications (2)

Publication Number Publication Date
JP2011100987A JP2011100987A (ja) 2011-05-19
JP5627097B2 true JP5627097B2 (ja) 2014-11-19

Family

ID=43822315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010225701A Expired - Fee Related JP5627097B2 (ja) 2009-10-07 2010-10-05 配線基板

Country Status (3)

Country Link
US (1) US8273992B2 (ja)
JP (1) JP5627097B2 (ja)
CN (1) CN102036475B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101022912B1 (ko) * 2008-11-28 2011-03-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
KR101296996B1 (ko) * 2011-07-25 2013-08-14 니혼도꾸슈도교 가부시키가이샤 배선기판
DE102017210654B4 (de) * 2017-06-23 2022-06-09 Infineon Technologies Ag Elektronische Vorrichtung, die ein einen Hohlraum umfassendes Umverdrahtungsschicht-Pad umfasst
JP7454345B2 (ja) 2019-08-08 2024-03-22 ローム株式会社 半導体装置及びその製造方法、ならびに電子機器

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57119577U (ja) * 1981-01-17 1982-07-24
JPS6052660U (ja) * 1983-09-14 1985-04-13 アルプス電気株式会社 プリント基板
JPS61264796A (ja) 1985-05-17 1986-11-22 ブラザー工業株式会社 回路基板
JPS6457675U (ja) * 1987-10-02 1989-04-10
JPH01255294A (ja) * 1988-04-04 1989-10-12 Ibiden Co Ltd プリント配線板
JPH024278U (ja) * 1988-06-22 1990-01-11
JPH0275774U (ja) * 1988-11-30 1990-06-11
JPH02120866U (ja) * 1989-03-15 1990-09-28
JPH0359674U (ja) * 1989-10-16 1991-06-12
JP2541063Y2 (ja) * 1991-09-04 1997-07-09 日本電気株式会社 プリント基板のパターン構造
JPH0637431A (ja) * 1992-07-16 1994-02-10 Matsushita Electric Ind Co Ltd 表面実装用基板のランドパターン
USRE43509E1 (en) * 1996-12-19 2012-07-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
WO1999034654A1 (fr) * 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
JP3760731B2 (ja) * 2000-07-11 2006-03-29 ソニーケミカル株式会社 バンプ付き配線回路基板及びその製造方法
JP4361223B2 (ja) * 2001-03-19 2009-11-11 株式会社フジクラ 半導体パッケージ
GB2374984B (en) * 2001-04-25 2004-10-06 Ibm A circuitised substrate for high-frequency applications
JP3856130B2 (ja) * 2002-10-11 2006-12-13 セイコーエプソン株式会社 半導体装置
JP2005158424A (ja) 2003-11-25 2005-06-16 Nissan Motor Co Ltd 燃料電池
JP2005244003A (ja) * 2004-02-27 2005-09-08 Nitto Denko Corp 配線回路基板
JP4351124B2 (ja) 2004-08-24 2009-10-28 日東電工株式会社 配線回路基板
JP2007080969A (ja) * 2005-09-12 2007-03-29 Sony Corp プリント配線板及びプリント配線板の製造方法
JP2007123531A (ja) * 2005-10-27 2007-05-17 Toshiba Corp プリント配線基板及びこれを用いたプリント回路基板
JP5017872B2 (ja) * 2006-02-06 2012-09-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8138426B2 (en) * 2007-11-05 2012-03-20 Panasonic Corporation Mounting structure
US7897880B1 (en) * 2007-12-07 2011-03-01 Force 10 Networks, Inc Inductance-tuned circuit board via crosstalk structures
CN101533818B (zh) * 2008-03-12 2013-01-16 展晶科技(深圳)有限公司 集成电路元件的封装结构及其制造方法

Also Published As

Publication number Publication date
US20110079419A1 (en) 2011-04-07
JP2011100987A (ja) 2011-05-19
CN102036475B (zh) 2014-11-19
CN102036475A (zh) 2011-04-27
US8273992B2 (en) 2012-09-25

Similar Documents

Publication Publication Date Title
TWI426586B (zh) 具有用於將焊墊鍍於晶片下方之導線的球柵陣列封裝
US7790270B2 (en) Wiring board and semiconductor device
US8890337B1 (en) Column and stacking balls package fabrication method and structure
JP5185885B2 (ja) 配線基板および半導体装置
JP5107959B2 (ja) 基板
US7087987B2 (en) Tape circuit substrate and semiconductor chip package using the same
JP2001244293A (ja) 半導体素子及びこれを用いた半導体装置
US7183660B2 (en) Tape circuit substrate and semicondutor chip package using the same
JP5611315B2 (ja) パッケージキャリア
JP5627097B2 (ja) 配線基板
US8138608B2 (en) Integrated circuit package substrate having configurable bond pads
US20100327452A1 (en) Mounting structure and method of manufacturing the same
JP2010232616A (ja) 半導体装置及び配線基板
JP7167933B2 (ja) 電子部品内蔵構造体
TWI479968B (zh) 線路板製作方法、線路板及晶片封裝結構
KR20090039269A (ko) 반도체 패키지용 회로기판, 반도체 패키지 및 이를 갖는반도체 모듈
JP5372235B2 (ja) 半導体装置および半導体装置実装体
TWI520295B (zh) 具金屬柱組及導電孔組之基板及具金屬柱組及導電孔組之封裝結構
JP2947563B2 (ja) 半導体装置
TWM625777U (zh) 記憶模組之改良結構
JP6121830B2 (ja) 配線基板
JP4263211B2 (ja) 半導体装置
JP4564441B2 (ja) 回路基板
KR20100123941A (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
JP2007081431A (ja) 半導体素子とその製造方法及びそれを備えたワイヤボンディング・チップサイズ・パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140929

R150 Certificate of patent or registration of utility model

Ref document number: 5627097

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees