TWI426586B - 具有用於將焊墊鍍於晶片下方之導線的球柵陣列封裝 - Google Patents

具有用於將焊墊鍍於晶片下方之導線的球柵陣列封裝 Download PDF

Info

Publication number
TWI426586B
TWI426586B TW097142143A TW97142143A TWI426586B TW I426586 B TWI426586 B TW I426586B TW 097142143 A TW097142143 A TW 097142143A TW 97142143 A TW97142143 A TW 97142143A TW I426586 B TWI426586 B TW I426586B
Authority
TW
Taiwan
Prior art keywords
substrate
wires
metal
wafer
array
Prior art date
Application number
TW097142143A
Other languages
English (en)
Other versions
TW200943510A (en
Inventor
Kevin Lyne
Peter R Harper
Kenneth R Rhyner
David G Wontor
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of TW200943510A publication Critical patent/TW200943510A/zh
Application granted granted Critical
Publication of TWI426586B publication Critical patent/TWI426586B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

具有用於將焊墊鍍於晶片下方之導線的球柵陣列封裝
本發明係關於半導體裝置及製程，且更特定言之，本發明係關於結合小型與高接觸數的球柵陣列封裝之基板的結構及製程。
在廣受歡迎的電子裝置之球柵陣列(BGA)封裝中，該半導體晶片係裝配在一絕緣基板之內表面上，其具有用於相互連接導線之金屬層。至外部零件之該連接係藉由附接至該基板之外表面上的焊墊的焊球予以提供。
傳統上，晶片係藉由將晶片接觸件連接至導線之接合引線而安裝在基板上。此引線接合總成之一實例可在掌上型無線電話中尋得。然而近來，BGA封裝已經受一轉變為晶片係倒裝晶片安裝在基板上。預期用於倒裝操作之半導體晶片具有由諸如金釘或焊球之金屬凸塊製備的接觸墊，以實現至基板上的凸塊墊之連接。
圖1顯示一具有一單一金屬層之部分BGA封裝之簡化橫截面以繪示一絕緣基板102上的一半導體晶片101之典型的倒裝晶片總成。該晶片具有若干具有由金或銅製成的金屬凸塊103之接觸件；該等凸塊將該等晶片接觸件連接至該基板上的該等接觸墊103a。該等焊墊縮窄至導線104中並連接至通孔105，其等部分地係藉由金屬105a填充；該等通孔之剩餘空間係由提供至外部零件之連接的焊球106之焊料予以填充。每個通孔之該填充金屬105a係由焊區110覆蓋。為了應力消除，晶片101與基板102間的縫隙可藉由一經聚合的聚合物前驅物107予以填充。晶片101及金屬導線104通常係受一封裝化合物108保護，其亦提供機械力至該BGA，尤其係當絕緣基板102係由一薄型膠帶製成之時。
一典型的BGA裝置之少量焊球106提供該晶片之電源及接地連接；此少數焊球具有共通的網狀分配且因此可滿足相對少的導線104。一典型的BGA裝置之大多數焊球106係專門用於該晶片之信號輸入/輸出(I/O)終端；此等焊球具有非共通的網狀分配且因此需要大量個別導線104。
該金屬層102通常係由一薄型銅箔片製成，其係經圖案化以形成該等導線104及用於凸塊焊墊103及焊區110之區域，被選擇成為凸塊焊墊之該等部分必須經製備以接受該等晶片凸塊。該等凸塊焊墊通常係由鎳鍍敷至一厚度便於該凸塊附接，隨之係一諸如金的薄型表面膜之沈積，其在冶金上適用於凸塊附接。此外，該等通孔中的該金屬105a必須被沈積。為了該兩個目的，最經濟的沈積技術係電鍍。此方法需要選路導線，其等將該等凸塊焊墊及該等通孔連接至用於供給鍍敷電流之鍍敷條。
用於附接該等焊球之位點在一典型的BGA封裝中形成一具有水平行及垂直列之規則節距陣列。圖2中繪示一無封裝化合物之一般標明為200的習知的BGA裝置之俯視圖。在圖2中，晶片201係在基板202之中間區域被倒裝在基板202上，其中晶片201之背側向上。在該晶片下方引導以連接至一各自的凸塊的該基板202之導電導線204係沿著該晶片週邊201a被規則地間隔。導線204首先在該等凸塊焊墊之電鍍製程中作為鍍敷導線，且隨後作為用於晶片201上的電路之信號、電源線及接地線。
因為該等焊球之大小及該等焊區之大小為相對大型，所以該等焊區210及該等通孔係沿著基板202之該等週邊區域被排列。在圖2中，該焊區陣列呈現三行及三列。每個焊區210係藉由一導線204連接至晶片201之各自的凸塊，且進一步藉由一向外朝向電鍍條220之導線203而連接至一電源220a)。在圖2之該實例中，該BGA裝置具有一具有216個焊區(延伸至導電通孔及焊球中，見圖1)及216根導線之基板，滿足晶片201之需。
大多數焊區210及導線204提供晶片201之信號I/O；此等焊區及導線具有非共通網狀分配。少量焊區210及導線204提供晶片201之電源終端及接地終端且因此具有共通網狀分配。共通網狀分配之少數電源/接地焊區可被置於晶片201下方。
持續的市場趨勢強烈爭取半導體裝置中提高數目的晶片信號I/O；因此，存在提高數目的該BGA封裝之球之需以滿足非共通網狀分配之漸增需求。同時，其他持續的市場趨勢要求縮小封裝大小並降低封裝成本。
在現在的球柵陣列封裝中，縮小封裝大小之努力已引起降低的中心對中心的焊區節距。因此可被放置在相鄰焊墊間的選路導線之數目極為受限。此限制使得難以將額外焊區添加至該陣列並難以將選路導線自此等額外焊區放置至該鍍敷條。
此問題之一解決方案係將更多金屬層添加至該基板。然而，此等層必須經圖案化成為導線，且該等各個層之該等導線必須與填充金屬的通孔--通孔互相連接。一額外的金屬層可提高基板成本多達30%。
申請者發明一種在一BGA基板上容納數目漸增的I/O而不必添加昂貴的金屬層之替代問題解決方案。本發明之一些實施例要求策略上中斷該基板之邊緣的焊區陣列之週期性以放置導向該基板之內部的額外鍍敷導線，連接放置在該晶片下方的額外焊區。該週期性可藉由減少該二維陣列之對準行及列而被中斷。因此該晶片下方的該等額外焊區成為可用於附接信號(非共通網狀分配)I/O類型的焊球。
由於減少的該陣列之行與列及該基板中心中可連接至該鍍敷條之該等陣列位點，該基板係經圖案化至位於該基板中心的信號通孔上方的焊區中，且信號導線將每個焊區連接至該基板邊緣。
該等導線之部分，以及該晶片下方的該基板之內部分上的該等連接焊區下方之該等通孔係在該鍍敷製程期間被曝露，該製程將可接合及可焊接的金屬塗層同時配置在該等通孔中及在該等導線之該等曝露部分上。接著該等鍍敷導線部分可作為用於將一凸晶片倒裝在該基板上的凸塊位點，且該等鍍敷通孔可用於形成導電通孔並將焊球附接至該基板。
本發明之一技術優點係該總成晶片下方的位點，由於缺乏用於鍍敷製程的至該基板邊緣之選路導線及無添加的金屬層之電連接，因此其等在習知技術中不可用於非共通網狀分配，而目前因鍍敷可達成，因此可用作導電信號通孔。作為一實例，在一具有一單一金屬層之基板的12×12mm BGA封裝中，習知的技術僅提供216個可旋轉位點且因此藉由信號焊球僅提供216個連接。根據本發明之一些實施例，至該晶片下方的位點之81個額外信號選路導線可藉由中斷自該基板邊緣至該基板中心的該位點陣列之週期性而被放置。厚金屬層可被沈積在該等通孔中以形成導電通孔，且被沈積在該等導線窗中以形成凸塊焊墊。此外，在該等焊墊上倒裝裝配該凸半導體晶片之後，該等額外導線可將該信號連接自該晶片提供至附接至該等導電通孔之該等焊球，提高該封裝之信號終端的數目。
作為本發明之另一技術優點，該方法為可升級。舉例而言，該等額外導線之節距可減少為25μm至15μm或10μm甚至更小。這意味著將來的製造節點與產品世代中可保持成本優點。
根據本發明之原理的代表性的實例實施例係參考隨附圖式予以描述。
圖3繪示本發明之一實施例。該圖顯示一球柵陣列(BGA)裝置之一部分300，其包含一裝配在一基板302上的半導體晶片301。該圖強調用於信號之連接(非共通網狀分配)。晶片輸入/輸出(I/O)具有附金屬凸塊303之較佳為金或銅之接觸件；該等凸塊將該等晶片接觸件連接至該基板上的接觸焊墊303a。
基板302係由一薄片狀的絕緣材料製成，較佳地係一聚醯亞胺化合物或一較厚的及較硬的聚合物之膠帶。薄片狀基板302具有一第一表面302a及一第二表面302b。該基板包含一其上附接有該晶片的中心區域312a，其係藉由與該等基板邊緣接壤的週邊區域312b圍繞。基板302在該第一表面302a上具有一金屬箔片；該金屬箔片係經圖案化。該圖案化箔片之部分包含接觸焊墊303a。
基板302進一步具有若干自該第一表面302a延伸至該第二表面302b之通孔305。通孔305係由金屬填充使得其等為導電通孔。附接至該等金屬填充通孔的焊球306提供至外部零件之連接。在該第一基板表面302a上，每個通孔之填充金屬係由一焊區310覆蓋，焊區係自第一表面302a上的金屬箔片被圖案化。圖3顯示一金屬導線304之一部分，其自該信號焊區303a延伸。為了應力消除，晶片301與基板302間的縫隙可藉由一經聚合的聚合物前驅物307予以填充。晶片301與金屬導線304可藉由一封裝化合物308予以保護，其亦對該BGA提供機械力，尤其係當絕緣基板302係由一薄型膠帶製成時。較佳地，封裝308係一模製化合物。
為了更清楚地解釋如圖5中顯示的本發明之實施例，有益的係首先討論如圖4中所繪示的一初步步驟及其仍不足的結果。該初步步驟包含試圖使用該裝配晶片下方的該基板區域以便放置焊區、導電通孔及焊球作為額外信號(非共通網狀分配)I/O。應指出以下解決方案的描述集中在信號通孔及信號導線上，歸因於其等快速提高的數目；利用其等共通網狀分配對電源及接地通孔及導線之處理表示僅具有次級重要性。
圖4之俯視圖繪示一概略標明為400之基板的一部分，其包含該基板邊緣401、該鍍敷條402及焊區/通孔，其等經配置以便試圖滿足該晶片之I/O之需。
圖4進一步包含將該等焊區410及413連接至該鍍敷條402之例示性的金屬導線420。設計規則容許每個導線420具有一在圖4之實例中較佳為介於10μm與20μm寬之間的特定寬度，及一在圖4之實例中較佳為介於15μm與25μm間的特定節距。由基板收縮所強加的限制使相鄰焊區413間僅容許二個導線到達該鍍敷條402。因此此等限制之結果係不存在足夠空間用於所有該等中心陣列焊區410之該等導線連接至該鍍敷條402。在圖4之實例中，不可能連接至該鍍敷條402之一群組焊區410與其等受阻擋導線421一起係藉由一粗實線430圍繞標示。
圖5中顯示提供如何放置該等受阻擋導線之解決方案的本發明之一實施例。圖5之俯視圖繪示一概略標明為500之基板之一部分，其類似於圖4中顯示的該部分；該部分包含基板邊緣501、鍍敷條502及一晶片邊緣之凸出處503。晶片下方的基板區域之範圍(即中心區域)係被標明為512a，且該等週邊基板區域之範圍被標明為512b。該中心區域中的金屬焊區510佔據具有一規則節距的具有水平行及垂直列之二維位點陣列之所選位點。焊區510下方的導電通孔被標明為511且顯示為虛線圓；通孔511係在該晶片下方的區域中的信號通孔。該中心區域中的該等所選位點表示第一組信號焊區/通孔。
如圖5中所顯示，較佳為配置成行及列的區域512a中存在若干未選陣列位點，其等無焊區/通孔且因此被視為自由區。在圖5中，該等自由區被標明為530。該等自由區通常係自區域512a之中心向外導向。
圖5進一步顯示伸展遍佈該等週邊基板區域之該部分512b的信號焊區513。每個焊區513內的該等虛線圓514表明每個通孔513下方的導電通孔。圖5中未顯示但圖8中包含圍繞該中心基板區域之其他週邊基板區域。該等週邊區域中的該等金屬焊區513佔據具有一規則節距的具有垂直列及水平行(圖5中顯示該等列之一部分；圖8中包含該等行)之二維位點陣列之所選位點。該等週邊區域中的該等所選位點表示一第二組信號焊區/通孔。
較佳為配置成行及列的該等週邊區域中存在若干未選陣列位點，其等無焊區/通孔且因此被視為自由區。圖5中顯示被標明為531之該等自由區的一者。該等自由區通常係自該週邊內向導向；較佳地，一自由區531實質上係與一自由區530對齊以實現導線之大致線性的配置。
圖5進一步包含將該等焊區510及513連接至該鍍敷條502之例示性的金屬導線520。特定言之，圖5顯示配置在該自由區531及與之對齊的自由區530中的複數個信號導線521。為了最大化引導穿過該自由區之導線數目，該等導線較佳地係以該等設計規則允許的最小節距而被平行配置。此等設計規則容許每個導線520具有一在圖5之實例中較佳為介於10μm與20μm寬之間的特定寬度，及一在圖5之實例中較佳為介於15μm與25μm間的特定節距。
由於該複數個信號導線521係基本上彼此平行地排列(以介於15μm與25μm間的例示性的節距)，許多的導線可被置於該等自由區531及530中(在圖5之該實例中為九條導線)。因此，該複數個導線521係足夠多以提供圍繞自由區530之對應數目的焊區510至該鍍敷條502之連接。
雖然一相對小數目的陣列位點必須維持未經佔據焊區/通孔以便形成該等自由區，但將較大數目的額外導線放置在該等自由區中比此種犧牲獲益更多且因此提供至該鍍敷條之連接以便將該等金屬鍍敷在該等通孔中及該等導線上，用於在該裝配晶片下方形成額外信號焊區/通孔。作為一實例，圖5中六個陣列位點必須維持未經佔據以便以給定導線寬度及導線節距導引九條導線。顯而易見，若鬆弛所需節距，則可放置更多導線。或者，有時該自由區之大小及形狀可為特定；作為一實例，標明為532之該位點可保持經佔據使得僅五個位點必須成為未經佔據。
在許多BGA封裝基板中，未經佔據的陣列位點之選擇係相對於該裝配晶片對稱，如圖6之該實例中所顯示。利用該等未經佔據的行及列用於將額外的選路導線引導至該鍍敷條，以上引證的該12×12mmBGA封裝可將信號通孔/焊球之數目從220提高至290，或甚至300。藉由利用較窄的導線，一較高數目的導線可被導向在該等自由區中，且因此甚至可實現更高數目的信號通孔/焊球。
圖6之俯視圖中顯示一根據本發明之一實施例的無封裝化合物的BGA封裝。概略被標明為600的該BGA封裝具有一規則節距的具有水平行及垂直列的二維位點陣列。被繪製為透明以顯示下方基板的晶片601係在該基板之中心區域內倒裝在基板602上。該基板602之一些在該晶片之下方引導以連接至一各自的凸塊的導電導線604係沿著該晶片週邊601a被規則間隔；導線604用作用於晶片601上的電路之信號、電源及接地線。
經由該基板之該等導電通孔之一些焊區610係沿著基板602之該等週邊區域被排列。在圖6中，該焊區陣列佔據成行及列的所選位點。每個焊區610係藉由一導線604連接至晶片601之該各自凸塊，且進一步藉由一導線603向外朝向電鍍條620，用於電鍍目的，如藉由電源220a上的電位V所表明。大多數焊區610及導線604提供晶片601之信號I/O;此等焊區及導線無共通網狀分配。少數焊區610及導線604提供晶片601之電源及接地終端且因此具有共通網狀分配。
圖6進一步顯示許多作為複數614配置在自由區中的導線613，其中該等自由區包含為經選擇用於焊區之該等位點。導線613連接至該鍍敷條620且進一步連接至該中心基板區域中的該裝配晶片下方的焊區611；焊區611提供晶片601之信號I/O。焊區611係以一具有行及列之二維陣列被配置且被配置在至焊接體之導電通孔上方。
如之前陳述，將導線連接至該鍍敷條之益處係能將金屬塗層沈積在該等通孔中及該等預期成為凸塊焊墊之導線部分上。圖7以俯視圖描繪通孔702上方的一對金屬焊區701，如虛線圓所描繪。一導線703將每個焊區連接至該鍍敷條。導線寬度704可介於大約10μm與20μm間，且相鄰導線間的中心對中心之間距705可介於15μm與25μm間；工業趨勢係為了兩個範圍皆減小。包含該等導線及該等焊區的基板之表面係藉由一絕緣層(所謂的焊接掩模，在圖7中假設為透明)覆蓋。在該鍍敷操作期間，一金屬塗層係沈積在曝露在該通孔內的該焊區上，其至少部分地利用金屬填充該通孔使其成為一導電通孔。
元件706表示用於該鍍敷操作之該焊接掩模中的一開啟窗(大約300μm長)。由該窗曝露的該導線部分707允許該鍍敷期間一金屬塗層之沈積，使得該曝露導線部分成為適用於將一固定至該晶片被裝配的接觸凸塊(大約10μm至20μm的直徑)附接在該曝露導線部分之一些位點708。
圖8以橫截面圖描繪圖7之該焊墊及導線組態。由諸如聚醯亞胺之絕緣材料以大約50μm至300μm之厚度範圍製成的薄片狀基板801在其表面801a上具有金屬箔片，較佳為在大約6μm至18μm之厚度範圍內的銅，其經圖案化成為焊區803a，其位於通孔802及導線803b上方。導線803b將焊區803a連接至鍍敷條810。一絕緣焊接掩模804屏蔽除了一窗805之外的導線803b。
較佳為電鍍的該鍍敷製程將金屬添加至窗802及805中，較佳為達到該焊接掩模之厚度。在一較佳實施例中，具有大約1μm厚度的鎳塗層被沈積該銅上，且接著具有2至3μm厚的金塗層係被沈積在該鎳上。圖8繪示窗805中的塗層807。該鍍敷製程進一步將一金屬塗層809添加在曝露於該通孔802中的該銅箔片上。在回焊製程中，較佳為包含錫的焊料易在塗層809之金表面上變濕且因此填充通孔809之剩餘部分，因此將其轉變成為一導電通孔。焊料體830提供至外部零件之連接。
圖8顯示具有接觸件821及金屬凸塊822之半導體晶片820。對於該基板上的該總成，凸塊822較佳地係由金或銅製成，其易於附接至塗層807之金表面。因此建立一電路徑用於晶片接觸件821、焊料體830與外部零件間的信號。在圖8中，該電路徑係由箭頭840表示。
本發明之另一實施例係一種用於製造一電子裝置之方法，尤其係一球柵陣列式及包含一在一基板上的半導體晶片之裝置。該半導體晶片具有接觸件及該等接觸間上的金屬凸塊。作為凸塊金屬之較佳選擇係金或銅。舉例而言，該絕緣材料可為一大約50μm至300μm厚的聚醯亞胺膠帶。該基板具有一第一表面及一第二表面、一週邊及一藉由週邊區域圍繞的中心區域。
在下一製程步驟中，通孔係在該基板中藉由諸如雷射鑽孔、機械鑽孔或蝕刻之技術予以開啟，其等將該等通孔自該第一表面延伸至該第二表面。一群組通孔佔據一群組形成規則節距的具有行及列的二維陣列之所選位點。第一複數個所選位點伸展貫穿該中心基板區域，且第二複數個所選位點伸展貫穿該等週邊基板區域。
存在該陣列之未經選擇的位點，較佳地係從該週邊至該中心區域被配置成行及列，其等在該基板之該第一表面上界定許多自由區。雖然對於許多BGA裝置而言較佳的係該週邊基板區域中的該等未經選擇的位點根據對準行及列與該中心基板區域中的未經選擇的位點對準，但此情況並非必要。
在下一步驟中，舉例而言，一金屬箔片係藉由一層積製程被沈積於該第一表面上。該箔片可藉由厚度在大約6μm至18μm範圍內的銅或銅合金製成並覆蓋該等通孔。該金屬箔片係藉由將一光阻圖案放置在該箔片上而被圖案化，當曝露的金屬部分藉由蝕刻移除時保護該箔片部分；其後，該光阻被移除。因此形成的該圖案係金屬焊區與導線之互相連接的網。較佳地，該等導線具有一介於大約10μm與20μm間的寬度，且其中該等導線平行運行，其等保持一離中心對中心的節距為介於15μm與25μm間。該等導線之寬度及該節距為僅舉例而言。按照工業趨勢，其等在未來將毫無疑問地變為更小。
該金屬網係經設計使得該等焊區係位於該通孔上方且藉由該等導線連接至該基板週邊用於連接至該鍍敷條。特定言之，該等導線係經圖案化使得複數個其等係引導在該等自由區。較佳地，若需要將最大量的導線引導在該等自由區中，則該等導線係在該等自由區中大致上平行地運行。
接著，一通常被稱為焊料掩模的絕緣掩模被放置在該基板上。接著在該中心基板區域中的該掩模中開啟窗且其等經定位以曝露與該晶片接觸位點匹配的該等導線之部分。利用一金屬沈積製程，較佳為電鍍技術，可接合及可焊接金屬之塗層被沈積在曝露在該等焊接掩模窗中的該等導線部分上，可接合與可焊接金屬之塗層亦係沈積在曝露在該等通孔內的該金屬箔片上。藉由此沈積步驟，該等曝露的導線部分係被製備成為凸塊焊墊，且該等通孔係被轉變成為導電通孔。在該較佳沈積製程中，首先一大約1μm厚度的鎳塗層被鍍敷在該銅箔片上，且接著一大約2μm至3μm厚的金塗層被鍍敷在該鎳塗層上。
在一任選步驟中，在實施該鎳鍍敷之前，一銅塗層可首先被沈積在該曝露的銅金屬薄片上為10至20μm之較佳厚度範圍內。此銅塗層將一些強度及硬性增加至該等焊區及導線，及該等通孔中。
在下一製程步驟中，該半導體晶片係藉由將該等晶片凸塊附接至該等凸塊焊墊而裝配在該基板上。較佳地，此附接步驟包含金對金的相互擴散。作為該晶片附接之結果，該晶片係定位在該中心基板區域中的該等通孔上的該等焊區上方，其提供將該晶片區域下方的此等通孔用作非共通網狀分配中的信號連接之機會。
在下一步驟中，焊料體係回焊至該第二基板表面上的該等通孔中且用金屬完全填充該等通孔，在該等通孔外部留下大量的焊接材料用於至外部零件之連接。
裝配該晶片之步驟之後，可實施一任選製程步驟以提高該BGA裝置之可靠性。在此步驟中，該裝配晶片與該絕緣體掩模間的任何空間係由一聚合前驅化合物予以填充；此化合物通常被稱為一側填滿材料，因為該前驅物係藉由毛細管力被牽拉至晶片與絕緣體掩模間的該空間中。在該側填滿步驟之後，允許在提高的溫度下聚合該前驅物。
在該側填滿步驟之後，另一任選製程步驟係利用一保護性聚合化合物封裝包含該絕緣體掩模及該裝配晶片之該基板表面。該較佳方法係一利用基於環氧樹脂的填充物增強型化合物之模製技術。此步驟之後係在提高的溫度下聚合(硬化)該化合物。
本發明適用於一倒裝晶片BGA式封裝中的任何類型的半導體晶片、離散或積體電路。該半導體晶片之材料可包括矽、矽鍺、砷化鎵或積體電路製造中使用的任何其他半導體或化合物材料。
本發明適用於在中心區域及週邊區域中具有二維位點陣列之不同節距的BGA基板。此等基板可包含未經選擇的陣列位點，其等在週邊與中心區域間偏移。
本發明適用於具有包含一或更多金屬層且因此多於一個導線層級之基板的BGA裝置。
熟習有關本發明的此項技術者將瞭解許多其他變更及實施例可在主張的本發明之範圍內。
101．．．半導體晶片
102．．．絕緣基板
103．．．金屬凸塊
103a．．．接觸墊
104．．．導線
105．．．通孔
105a．．．金屬
106．．．焊球
107．．．經聚合的聚合物前驅物
108．．．封裝化合物
110．．．焊區
200．．．BGA裝置
201．．．晶片
201a．．．晶片週邊
202．．．基板
203．．．導線
204．．．導電導線
210．．．焊區
220．．．電鍍條
220a．．．電源
300．．．球柵陣列(BGA)裝置之一部分
301．．．半導體晶片
302．．．基板
302a．．．第一表面
302b．．．第二表面
303．．．金屬凸塊
303a．．．接觸焊墊
304．．．金屬導線
305．．．通孔
306．．．焊球
307．．．經聚合的聚合物前驅物
308．．．封裝化合物
310．．．焊區
312a．．．中心區域
312b．．．週邊區域
400．．．基板的一部分
401．．．基板邊緣
402．．．鍍敷條
410．．．焊區
413．．．焊區
420．．．金屬導線
421．．．受阻擋導線
430．．．粗實線
500．．．基板之一部分
501．．．基板邊緣
502．．．鍍敷條
503．．．凸出處
510．．．金屬焊區
511．．．通孔
512a．．．中心區域
512b．．．週邊基板區域
513．．．焊區
514．．．虛線圓
520．．．金屬導線
521．．．信號導線
530．．．自由區
531．．．自由區
532．．．位點
600．．．BGA封裝
601．．．晶片
601a．．．晶片週邊
602．．．基板
603．．．導線
604．．．導電導線
610．．．焊區
611．．．焊區
613．．．導線
614．．．複數
620．．．電鍍條
620a．．．電源
701．．．金屬焊區
702．．．通孔
703．．．導線
704．．．導線寬度
705．．．間距
706．．．元件
707．．．導線部分
708．．．位點
801．．．薄片狀基板
801a．．．表面
802．．．通孔
803a．．．焊區
803b．．．導線
804．．．絕緣焊接掩模
805．．．窗
807．．．塗層
809．．．金屬塗層
810．．．鍍敷條
820．．．半導體晶片
821．．．接觸件
822．．．金屬凸塊
830．．．焊料體
840．．．電路徑
圖1顯示一習知的球柵陣列裝置之一部分的示意性的橫截面，其中一倒裝晶片係安裝在一在週邊基板區域下方具有焊球的單一金屬層基板上。
圖2繪示一習知的球柵陣列裝置之一示意性的俯視圖，其中晶片係倒裝在一在週邊基板區域下方具有焊球之基板上。
圖3顯示一根據本發明之一實施例的球柵陣列裝置之一部分的示意性橫截面，其中晶片係倒裝在一在週邊及中心基板區域下方具有焊球的單一金屬層基板上。
圖4係一球柵陣列封裝之一基板部分的示意性的俯視圖，其繪示將晶片區域下方的高於習知選路可容納的位點導線數目之位點導線連接至該鍍敷條的問題。
圖5係一用於一球柵陣列封裝之基板部分的示意性的俯視圖，其繪示本發明之一實施例--中斷自基板邊緣朝向晶片下方的中心之位點陣列的週期性並將晶片區域下方的所有位點導線連接至鍍敷條。
圖6繪示一球柵陣列裝置之示意性的半透明俯視圖，其中晶片係封裝在一在週邊及中心基板區域下方具有焊球之基板上。
圖7係具有連接導線之二個通孔焊區之示意性的俯視圖。
圖8繪示一通孔及圖7中顯示的連接導線之示意性的橫截面圖，其中一晶片部分倒裝連接至基板。
600．．．BGA封裝
601．．．晶片
601a．．．晶片週邊
602．．．基板
603．．．導線
604．．．導電導線
610．．．焊區
611．．．焊區
613．．．導線
614．．．複數
620．．．電鍍條
620a．．．電源

Claims (13)

  1. 一種用於製造一電子裝置之方法，其包括以下步驟：在一基板之中心開啟m個通孔n次，以在一第一節距處形成n列m行之一第一通孔陣列，其中n及m為不小於3之整數；鄰近該第一陣列且向該基板之邊緣延伸開啟若干通孔，以在該第一節距處形成一第二通孔陣列，該第二通孔陣列包含該第一陣列；在一第一基板表面上形成覆蓋該等通孔之若干金屬焊區；在該第一基板表面上形成自每一金屬焊區延伸之一金屬導線；以及將該第一基板表面上之該複數個導線放置於該第二通孔陣中之至少兩相鄰通孔對之間，其中該至少兩相鄰通孔對之每一者中的該兩通孔彼此相隔多個第一距節。
  2. 如請求項1之方法，其進一步包含在該基板之該等邊緣處開啟若干通孔形成一第三二維通孔陣列，該第三二維通孔陣列包含至少三列平行每一邊緣之通孔。
  3. 如請求項2之方法，其進一步包含形成一細長間隙，該細長間隙中沒有通孔並且與該基板之一邊緣垂直，其中第三陣列中鄰近該間隙之若干通孔彼此相隔多個第二節距。
  4. 如請求項3之方法，其進一步包含將該複數個導線放置橫越該細長間隙。
  5. 如請求項4之方法，其進一步包含將該複數個導線終止於該基板之一邊緣。
  6. 如請求項1之方法，其中該等金屬焊區及該等金屬導線係形成於該基板之一第一表面。
  7. 如請求項2之方法，其進一步包含形成覆蓋該第三通孔陣列之該等通孔的若干金屬焊區。
  8. 如請求項2之方法，其進一步包含形成自覆蓋該第三通孔陣列之該等通孔的該等金屬焊區延伸之若干金屬導線。
  9. 如請求項6之方法，其進一步包含倒裝接合一半導體晶片於該基板之該第一表面上。
  10. 如請求項9之方法，其中該倒裝接合包含在該半導體晶片及該等金屬導線之間形成冶金接合。
  11. 如請求項9之方法，其中該半導體晶片覆蓋該第二通孔陣列。
  12. 如請求項6之方法，其中該基板具有與該第一表面相對且沒有金屬焊區及金屬導線之第二表面。
  13. 如請求項1之方法，其中n等於m。
TW097142143A 2007-11-01 2008-10-31 具有用於將焊墊鍍於晶片下方之導線的球柵陣列封裝 TWI426586B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US98458407P 2007-11-01 2007-11-01
US12/124,305 US8053349B2 (en) 2007-11-01 2008-05-21 BGA package with traces for plating pads under the chip

Publications (2)

Publication Number Publication Date
TW200943510A TW200943510A (en) 2009-10-16
TWI426586B true TWI426586B (zh) 2014-02-11

Family

ID=40587292

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097142143A TWI426586B (zh) 2007-11-01 2008-10-31 具有用於將焊墊鍍於晶片下方之導線的球柵陣列封裝

Country Status (4)

Country Link
US (2) US8053349B2 (zh)
CN (1) CN101911291A (zh)
TW (1) TWI426586B (zh)
WO (1) WO2009058973A2 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI384603B (zh) * 2009-02-17 2013-02-01 Advanced Semiconductor Eng 基板結構及應用其之封裝結構
US8367473B2 (en) * 2009-05-13 2013-02-05 Advanced Semiconductor Engineering, Inc. Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof
TW201041105A (en) * 2009-05-13 2010-11-16 Advanced Semiconductor Eng Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
US20100289132A1 (en) * 2009-05-13 2010-11-18 Shih-Fu Huang Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package
TWI425603B (zh) * 2009-09-08 2014-02-01 Advanced Semiconductor Eng 晶片封裝體
US20110084372A1 (en) * 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8786062B2 (en) 2009-10-14 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8598048B2 (en) * 2011-07-27 2013-12-03 Texas Instruments Incorporated Integrated circuit package including a direct connect pad, a blind via, and a bond pad electrically coupled to the direct connect pad
US9554453B2 (en) * 2013-02-26 2017-01-24 Mediatek Inc. Printed circuit board structure with heat dissipation function
US9034694B1 (en) 2014-02-27 2015-05-19 Freescale Semiconductor, Inc. Embedded die ball grid array package
US9142507B1 (en) * 2014-02-28 2015-09-22 Freescale Semiconductor, Inc. Stress migration mitigation utilizing induced stress effects in metal trace of integrated circuit device
KR102245132B1 (ko) * 2014-05-14 2021-04-28 삼성전자 주식회사 트레이스를 가지는 인쇄회로기판 및 볼 그리드 어레이 패키지
US9455220B2 (en) 2014-05-31 2016-09-27 Freescale Semiconductor, Inc. Apparatus and method for placing stressors on interconnects within an integrated circuit device to manage electromigration failures
US9466569B2 (en) 2014-11-12 2016-10-11 Freescale Semiconductor, Inc. Though-substrate vias (TSVs) and method therefor
TWI600351B (zh) * 2016-03-18 2017-09-21 慧榮科技股份有限公司 印刷電路板以及元件製造方法
US20180308421A1 (en) * 2017-04-21 2018-10-25 Asm Technology Singapore Pte Ltd Display panel fabricated on a routable substrate
EP3621104A1 (en) 2018-09-05 2020-03-11 Infineon Technologies Austria AG Semiconductor package and method of manufacturing a semiconductor package
JP2021177515A (ja) * 2020-05-07 2021-11-11 富士通株式会社 基板ユニット

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5189505A (en) * 1989-11-08 1993-02-23 Hewlett-Packard Company Flexible attachment flip-chip assembly
US6689634B1 (en) * 1999-09-22 2004-02-10 Texas Instruments Incorporated Modeling technique for selectively depopulating electrical contacts from a foot print of a grid array (BGA or LGA) package to increase device reliability
US6779783B2 (en) * 2001-11-27 2004-08-24 Via Technologies, Inc. Method and structure for tape ball grid array package
US6903458B1 (en) * 2002-06-20 2005-06-07 Richard J. Nathan Embedded carrier for an integrated circuit chip

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3967162A (en) 1974-07-24 1976-06-29 Amp Incorporated Interconnection of oppositely disposed circuit devices
US4437141A (en) 1981-09-14 1984-03-13 Texas Instruments Incorporated High terminal count integrated circuit device package
US4495377A (en) 1982-12-30 1985-01-22 International Business Machines Corporation Substrate wiring patterns for connecting to integrated-circuit chips
JPS60238817A (ja) 1984-05-12 1985-11-27 Citizen Watch Co Ltd 液晶表示装置
US5216278A (en) 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
JP2872825B2 (ja) 1991-05-13 1999-03-24 三菱電機株式会社 半導体装置用パッケージ
JPH07501906A (ja) 1992-06-02 1995-02-23 アジレント・テクノロジーズ・インク マルチレベル相互接続技術のためのコンピュータ支援設計方法及び装置
US5729894A (en) 1992-07-21 1998-03-24 Lsi Logic Corporation Method of assembling ball bump grid array semiconductor packages
JPH06104375A (ja) 1992-08-05 1994-04-15 Hitachi Ltd 半導体集積回路装置
US5424492A (en) 1994-01-06 1995-06-13 Dell Usa, L.P. Optimal PCB routing methodology for high I/O density interconnect devices
US5491364A (en) 1994-08-31 1996-02-13 Delco Electronics Corporation Reduced stress terminal pattern for integrated circuit devices and packages
US5627405A (en) 1995-07-17 1997-05-06 National Semiconductor Corporation Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
US5952726A (en) 1996-11-12 1999-09-14 Lsi Logic Corporation Flip chip bump distribution on die
KR100369386B1 (ko) 1996-12-27 2003-04-08 앰코 테크놀로지 코리아 주식회사 볼그리드어레이반도체패키지용인쇄회로기판및이를이용한볼그리드어레이반도체패키지의봉지방법
JP3386977B2 (ja) 1997-06-05 2003-03-17 新光電気工業株式会社 多層回路基板
JPH11191577A (ja) 1997-10-24 1999-07-13 Seiko Epson Corp テープキャリア、半導体アッセンブリ及び半導体装置並びにこれらの製造方法並びに電子機器
JP3466443B2 (ja) 1997-11-19 2003-11-10 新光電気工業株式会社 多層回路基板
US6133134A (en) 1997-12-02 2000-10-17 Intel Corporation Ball grid array integrated circuit package
JP3380151B2 (ja) 1997-12-22 2003-02-24 新光電気工業株式会社 多層回路基板
US6010939A (en) 1998-03-31 2000-01-04 Vlsi Technology, Inc. Methods for making shallow trench capacitive structures
US6194782B1 (en) 1998-06-24 2001-02-27 Nortel Networks Limited Mechanically-stabilized area-array device package
JP3776598B2 (ja) 1998-07-24 2006-05-17 株式会社住友金属エレクトロデバイス 高周波パッケージ
US6313522B1 (en) 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
US6310398B1 (en) 1998-12-03 2001-10-30 Walter M. Katz Routable high-density interfaces for integrated circuit devices
US6071801A (en) 1999-02-19 2000-06-06 Texas Instruments Incorporated Method and apparatus for the attachment of particles to a substrate
US6141245A (en) 1999-04-30 2000-10-31 International Business Machines Corporation Impedance control using fuses
US6150729A (en) 1999-07-01 2000-11-21 Lsi Logic Corporation Routing density enhancement for semiconductor BGA packages and printed wiring boards
JP2001053437A (ja) 1999-08-06 2001-02-23 Shinko Electric Ind Co Ltd 多層回路基板
US6285560B1 (en) 1999-09-20 2001-09-04 Texas Instruments Incorporated Method for increasing device reliability by selectively depopulating solder balls from a foot print of a ball grid array (BGA) package, and device so modified
JP2001135898A (ja) 1999-11-02 2001-05-18 Canon Inc プリント配線板
JP2001203470A (ja) 2000-01-21 2001-07-27 Toshiba Corp 配線基板、半導体パッケージ、および半導体装置
US6664483B2 (en) 2001-05-15 2003-12-16 Intel Corporation Electronic package with high density interconnect and associated methods
CN1164486C (zh) * 2002-04-12 2004-09-01 上海交通大学 操纵碳纳米管选择性取向排布于基底表面的方法
KR20070082410A (ko) 2006-02-16 2007-08-21 삼성전자주식회사 휨을 개선하기 위한 리드 프레임 및 그를 이용한 반도체패키지
SG135066A1 (en) * 2006-02-20 2007-09-28 Micron Technology Inc Semiconductor device assemblies including face-to-face semiconductor dice, systems including such assemblies, and methods for fabricating such assemblies

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5189505A (en) * 1989-11-08 1993-02-23 Hewlett-Packard Company Flexible attachment flip-chip assembly
US6689634B1 (en) * 1999-09-22 2004-02-10 Texas Instruments Incorporated Modeling technique for selectively depopulating electrical contacts from a foot print of a grid array (BGA or LGA) package to increase device reliability
US6779783B2 (en) * 2001-11-27 2004-08-24 Via Technologies, Inc. Method and structure for tape ball grid array package
US6903458B1 (en) * 2002-06-20 2005-06-07 Richard J. Nathan Embedded carrier for an integrated circuit chip

Also Published As

Publication number Publication date
US20090115072A1 (en) 2009-05-07
TW200943510A (en) 2009-10-16
US8053349B2 (en) 2011-11-08
CN101911291A (zh) 2010-12-08
US20120013003A1 (en) 2012-01-19
WO2009058973A3 (en) 2010-07-01
WO2009058973A2 (en) 2009-05-07

Similar Documents

Publication Publication Date Title
TWI426586B (zh) 具有用於將焊墊鍍於晶片下方之導線的球柵陣列封裝
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
JP6027966B2 (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
US8293574B2 (en) Semiconductor device having a plurality of semiconductor constructs
US8120186B2 (en) Integrated circuit and method
US20180012831A1 (en) Semiconductor device
US6472732B1 (en) BGA package and method for fabricating the same
KR100225468B1 (ko) 반도체 집적회로의 전극구조 및 그 패키지 형성방법
US7338837B2 (en) Semiconductor packages for enhanced number of terminals, speed and power performance
US7719104B2 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
US20160043041A1 (en) Semiconductor packages and methods of packaging semiconductor devices
US20030122243A1 (en) Integrated chip package structure using organic substrate and method of manufacturing the same
US7199459B2 (en) Semiconductor package without bonding wires and fabrication method thereof
US20070111398A1 (en) Micro-electronic package structure and method for fabricating the same
US20050205978A1 (en) Semiconductor package and fabrication method thereof
KR20090017447A (ko) 볼 그리드 어레이 패키지를 탑재할 수 있는 인쇄 회로 기판상의 편장형 주변부 솔더 볼 패드
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
US9324681B2 (en) Pin attachment
KR20140064618A (ko) 반도체 장치 및 그 제조방법
US6936922B1 (en) Semiconductor package structure reducing warpage and manufacturing method thereof
US20090065936A1 (en) Substrate, electronic component, electronic configuration and methods of producing the same
KR20220150075A (ko) 반도체 패키지 및 그 제조 방법
JP5627097B2 (ja) 配線基板
JP2010232616A (ja) 半導体装置及び配線基板
US20130068516A1 (en) High io substrates and interposers without vias