TWI600351B - 印刷電路板以及元件製造方法 - Google Patents

印刷電路板以及元件製造方法 Download PDF

Info

Publication number
TWI600351B
TWI600351B TW105108416A TW105108416A TWI600351B TW I600351 B TWI600351 B TW I600351B TW 105108416 A TW105108416 A TW 105108416A TW 105108416 A TW105108416 A TW 105108416A TW I600351 B TWI600351 B TW I600351B
Authority
TW
Taiwan
Prior art keywords
circuit board
printed circuit
exposed
plating
edge
Prior art date
Application number
TW105108416A
Other languages
English (en)
Other versions
TW201735742A (zh
Inventor
黃淑英
陳德威
陳秀園
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Priority to TW105108416A priority Critical patent/TWI600351B/zh
Priority to CN201610268549.8A priority patent/CN107205315B/zh
Priority to US15/435,398 priority patent/US9991196B2/en
Application granted granted Critical
Publication of TWI600351B publication Critical patent/TWI600351B/zh
Publication of TW201735742A publication Critical patent/TW201735742A/zh
Priority to US15/823,243 priority patent/US20180082939A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Description

印刷電路板以及元件製造方法
本發明係關於一種印刷電路板；特別係關於一種使用無電鍍製程之印刷電路板。
積體電路產業主要包括積體電路設計、積體電路製造與晶片封裝測試，其中目前的晶片封裝技術包括焊球陣列封裝(Ball Grid Array，BGA)、晶片尺寸封裝(Chip-Size Package，CSP)、晶圓級封裝(Wafer Level Package，WLP)、三維封裝(Three Dimension Package，3D)和系統封裝(System in a Package，SIP)等項技術。晶片封裝測試會直接影響積體電路本身的電性能、機械性能、熱性能與光性能，對於積體電路的穩定性相當重要，因此晶片封裝與電子產品是密不可分的，已經成為電子工業中的核心技術。
目前的晶粒封裝主要是以印刷電路板(printed circuit board，PCB)作為基板，晶粒可設置於基板上，並且藉由打線製程將晶粒與基板電性連接。其中，多晶粒堆疊封裝(Multi Stacked-Die Packaging)是把多顆晶粒整合在同一封裝模組內，除有效達到功能整合外，更可節省電路板的面積、減少晶粒所佔據的空間，降低整體製造成本。值得注意的是，多晶粒堆疊封裝由於需要的打線次數往往高達上千次。因此，非 電鍍製程製造之印刷電路板在多晶粒堆疊封裝之打線製程中非常容易造成靜電放電(Electrostatic Discharge，ESD)，而破壞晶片及元件。
本案實施例所提供之印刷電路板以及元件製造方法可減少使用非電鍍製程製造之印刷電路板在打線製程時的靜電放電。
在一實施例中，一印刷電路板被劃分為至少一封裝單位。印刷電路板包括至少一電鍍條(plating bar)設置於封裝單位的周圍，並且印刷電路板是由無電鍍製程(Non-plating process)所生產的。每一封裝單位包括至少一接地線、至少一電源線以及複數訊號線。接地線具有一第一接觸墊裸露於印刷電路板表面，並且接地線中之至少一者連接至相鄰之電鍍條。電源線具有一第二接觸墊裸露於印刷電路板表面，並且電源線中之至少一者連接至相鄰之電鍍條。每一訊號線具有一第三接觸墊裸露於印刷電路板表面。在一實施例中，每一封裝單位之訊號線中之至少一者未連接至任何至少一電鍍條。在另一實施例中，每一封裝單位之訊號線皆未連接至任何至少一電鍍條。又一實施例中，每一封裝單位之至少一電源線皆連接至相鄰之至少一電鍍條，並且至少一電鍍條皆連接至地。
在另一實施例中，一種印刷電路板具有複數邊緣。印刷電路板包括至少一接地線、至少一電源線以及複數訊號線。接地線具有一第一接觸墊裸露於印刷電路板之一表面。電源線具有一第二接觸墊裸露於印刷電路板之表面。每一訊號 線具有一第三接觸墊裸露於印刷電路板之表面。印刷電路板是由無電鍍製程(Non-plating process)所生產的，至少一接地線中之至少一者的末端延伸至邊緣中之至少一第一邊緣並且裸露於第一邊緣與表面垂直的面上，並且至少一電源線中之至少一者的末端延伸至邊緣中之至少一第一邊緣並且裸露於第一邊緣與表面垂直的面上。在一實施例中，訊號線中之至少一者未裸露於任何邊緣與表面垂直的面上，或者訊號線皆未裸露於任何邊緣與表面垂直的面上。在另一實施例中，電源線的末端皆延伸至邊緣中之第一邊緣並且裸露於第一邊緣與表面垂直的面上，及/或接地線的末端皆延伸至邊緣中之第一邊緣並且裸露於第一邊緣與表面垂直的面上。
又另一實施例中，一種元件製造方法包括使用一無電鍍製程製造一印刷電路板，其中印刷電路板，被劃分為複數封裝單位，並且製造印刷電路板之無電鍍製程製造包括：藉由至少一地墊片(ground pad)，執行一第一次電鍍，以在印刷電路板之每一封裝單位的表面形成至少一接地線以及至少一電源線；以及執行複數第二次電鍍，以在印刷電路板之每一封裝單位的表面形成複數第一訊號線。
其中，在第一次電鍍中，至少一接地線以及至少一電源線係藉由一電鍍條耦接在一起，以在第一次電鍍中同時進行電鍍。在第一次電鍍更包括形成至少一第二訊號線。另外，在第一次電鍍中，至少一接地線、至少一電源線以及至少一第二訊號線係藉由一電鍍條耦接在一起，以在第一次電鍍中同時進行電鍍。
另一實施例中，製造方法更包括一封裝製程以產生複數元件，其中封裝製程更包括：執行複數次打線以將至少一晶粒(die)焊接至印刷電路板中之每一封裝單位；將具有晶粒之印刷電路板進行封膠(Molding)；以及裁切封膠後之印刷電路板，以將封裝單位分割並且分割耦接在一起之至少一接地線以及至少一電源線。
100‧‧‧印刷電路板
120‧‧‧地墊片
140‧‧‧封裝單位
150‧‧‧電鍍條
GL0~GL1‧‧‧接地線
VCC0~VCC2‧‧‧電源線
IO0~IO4‧‧‧訊號線
CP0~CP9‧‧‧接觸墊
S1、S2‧‧‧邊緣
S400~S402、S500~S502、S600~S604‧‧‧步驟
第1圖為根據實施例所建構之一種印刷電路板的示意圖。
第2圖為根據本實施例所建構之一種印刷電路板之一封裝單位之部分的示意圖。
第3圖為根據本實施例所建構之切割後之一種印刷電路板之一部分的示意圖。
第4圖係本發明之一種實施例之元件製造方法的流程圖。
第5圖係本發明之一種實施例之無電鍍製程的流程圖。
第6圖係本發明之另一種實施例之封裝製程的流程圖。
以下將詳細討論本發明各種實施例之裝置及使用方法。然而值得注意的是，本發明所提供之許多可行的發明概念可實施在各種特定範圍中。這些特定實施例僅用於舉例說明本發明之裝置及使用方法，但非用於限定本發明之範圍。
第1圖為根據實施例所建構之一種印刷電路板的示意圖。印刷電路板100被劃分為複數封裝單位140，其中每一封裝單位140用以乘載複數個晶粒(die)，並且每一封裝單位140 用以被封裝成一元件，例如處理器、感測器等等。詳細而言，印刷電路板100在經由封裝之打線(wire bonding)製程以及封膠(molding)製程後，印刷電路板100被沿著第1圖所示之虛線切割，切割後之印刷電路板以及乘載物為一個已形成元件之封裝單位140。每一封裝單位140包括至少一接地線、至少一電源線以及複數訊號線，其中每一接地線、電源線以及訊號線皆具有一接觸墊裸露於印刷電路板100表面。
如第1圖所示，印刷電路板100包括至少一電鍍條(plating bar)150以及至少一地墊片(ground pad)120，其中電鍍條150設置於封裝單位140的周圍，並且地墊片120與電鍍條150彼此耦接。值得注意的是，印刷電路板100是由無電鍍製程(Non-plating process)所生產的。另外，第1圖所示之電鍍條150的設置方式僅為本發明之一種實施例，在其他實施例中，電鍍條150亦可以其他方式設置於線路容易連接的地方，本發明不限於此。另外，封裝單位140以及地墊片120的數量亦可由電路設計者決定，本發明不限於此。
在習知的無電鍍製程中，在印刷電路板100上僅有接地線會連接至電鍍條150，除了接地線以外之其餘線路皆不會連接至電鍍條150。因此，印刷電路板100需要分多次電鍍以形成印刷電路板100之線路，並且印刷電路板100沒有連接到電鍍條150之線路無法釋放在打線過程中所產生之靜電。在本發明之一實施例中，為了解決上述問題，印刷電路板100上之電源線也被連接至電鍍條150，如第2圖所示。
第2圖為根據本實施例所建構之一種印刷電路板 之一封裝單位之部分的示意圖。在本實施例中，印刷電路板100之每一封裝單位140具有接地線GL0~GL1、電源線VCC0~VCC2以及訊號線IO0~IO4。值得注意的是，在本實施例中，每一封裝單位140具有兩條接地線、三條電源線以及五條訊號線，其中各線路的數量僅為清楚說明而舉的例子，但本發明不限於此。在其他實施例中，設計者可依晶粒的規格增加或者減少各線路的數量，其中接地線為耦接至地的線路、電源線是用以乘載較大幅度之電壓以供給晶粒或者其他元件操作的線路、訊號線是用以傳輸訊號的線路。接地線GL0~GL1分別具有接觸墊CP0~CP1裸露於印刷電路板100表面，並且接地線GL0~GL1皆連接至相鄰之電鍍條150，其中當印刷電路板100為多層板時，除了裸露於印刷電路板100表面之接觸墊CP0~CP1，接地線GL0~GL1之其他部分可形成於印刷電路板100之其他層，例如第2層、第3層等等。電源線VCC0~VCC2分別具有接觸墊CP2~CP4裸露於印刷電路板100表面，並且電源線VCC0~VCC2皆連接至相鄰之電鍍條150，其中當印刷電路板100為多層板時，除了裸露於印刷電路板100表面之接觸墊CP2~CP4，電源線VCC0~VCC2之其他部分可形成於印刷電路板100之其他層，例如第2層、第3層等等。訊號線IO0~IO4分別具有接觸墊CP5~CP9裸露於印刷電路板100表面，但不連接至任何一電鍍條150，其中當印刷電路板100為多層板時，除了裸露於印刷電路板100表面之接觸墊CP5~CP9，訊號線IO0~IO4之其他部分可形成於印刷電路板100之其他層，例如第2層、第3層等等。
值得注意的是，在其他實施例中，印刷電路板100 之每一封裝單位140中之接地線以及電源線可不全部連接至電鍍條150，並且訊號線可不用全部皆不連接至電鍍條150。換言之，在一實施例中，每一封裝單位140之接地線中僅要至少一者連接至相鄰之電鍍條150、每一封裝單位140之電源線中僅要至少一者連接至相鄰之電鍍條150並且每一封裝單位140之訊號線中僅要至少一者不連接至相鄰之電鍍條150即可。
如上所述，印刷電路板100係由無電鍍製程所製造的。詳細而言，無電鍍製程係藉由地墊片120，對通過電鍍條彼此耦接之接地線以及電源線進行一次電鍍，以形成該等接地線以及電源線。另外，在無電鍍製程需分別執行複數次電鍍以形成未彼此耦接之其他線路，例如訊號線或者未連接至電路條之接地線及電源線。在完成印刷電路板製造後，印刷電路板100進行封裝，其中封裝製程藉由打線製程將至少一晶粒焊接至印刷電路板100之線路上、藉由封膠製程將完成打線之晶粒包覆固定於印刷電路板100上並且藉由切割製程將封膠後之印刷電路板100沿著第1~2圖所示之虛線(定位線)裁切以形成獨立之元件。如第2圖所示，沿著虛線切割後之印刷電路板100會分別具有邊緣S1以及S2。詳細而言，如第1圖所示，由於本實施例之元件是四邊形，故沿著虛線裁切成封裝單位140後之印刷電路板100會具有四個邊緣，但本發明不限於此。在其他實施例中，當封裝單位140為五邊形時，裁切後之印刷電路板100則會具有五個邊緣，依此類推。
第3圖為根據本實施例所建構之切割後之一種印刷電路板之一部分的示意圖。如第3圖所示，沿著第二圖所示 之虛線切割後的印刷電路板100具有邊緣S1以及邊緣S2。值得注意的是，切割後的印刷電路板100會將連接於電鍍條150之線路斷開，以回復原電路設計之電性連接關係。換言之，原本彼此藉由電鍍條150耦接在一起之接地線GL0~GL1以及電源線VCC0~VCC2會與電鍍線150分離。如第3圖所示，藉由切割製程與電鍍條150分離之接地線GL0~GL1的末端會延伸至邊緣S1並且裸露於邊緣S1與表面垂直的面上、由切割製程與電鍍條150分離之電源線VCC0~VCC2的末端也會延伸至邊緣S1並且裸露於邊緣S1與表面垂直的面上，如第3圖之部分150所示。換言之，只是要在切割製程前連接至電鍍條150之線路，皆會延伸至切割後之印刷電路板100之邊緣並且裸露於該邊緣與表面垂直的面上。
第4圖係本發明之一種實施例之元件製造方法的流程圖。元件製造方法開始於步驟S400。在步驟S400中，一無電鍍製程被使用以製造一印刷電路板100，其中該印刷電路板100，被定位線(第1~2圖所示之虛線)劃分為複數封裝單位140。接著，在步驟S402中，一封裝製程被使用以在印刷電路板100上乘載至少一晶粒並且沿著定位線切割印刷電路板100以產生複數元件。流程結束於步驟S402。
第5圖係本發明之一種實施例之無電鍍製程的流程圖。第5圖所示之方法適用於第4圖之步驟S400。流程開始於步驟S500。
在步驟S500中，一第一次電鍍被執行，以藉由至少一地墊片120在印刷電路板100之每一封裝單位140的表面形 成至少一接地線以及至少一電源線，其中在第一次電鍍所形成之接地線以及電源線係藉由一電鍍條150耦接在一起，以在第一次電鍍中同時進行電鍍。在一實施例中，每一封裝單位140中之所有電源線以及接地線接連接至電鍍條150，並且在第一次電鍍中形成，但本發明不限於此。在另一實施例中，印刷電路板100之每一封裝單位140中之接地線以及電源線可不全部連接至電鍍條150，並且訊號線可不用全部皆不連接至電鍍條150。在又另一實施例中，封裝單位140中之至少一訊號線亦可連接至電鍍條150並且在第一次電鍍中形成。
接著，在步驟S502中，複數第二次電鍍被執行，以在印刷電路板之每一封裝單位140的表面上形成其餘之線路。詳細而言，在步驟S500中之第一次電鍍所形成之線路皆是連接至電鍍條之線路。而步驟S502則是將未連接至電鍍條150並且與連接至電鍍條150之線路不具有電性關係之其餘獨立的線路一一進行電鍍。在本發明之一實施例中，複數第二次電鍍所形成之線路僅有訊號線。然而，在其他實施例中，亦可具有接地線以及電源線。值得注意的是，本案選擇接地線以及電源線連接至電鍍條的原因在於接地線以及電源線耦接到的訊號線比較多，因此藉由接地線以及電源線耦接至電鍍條150之訊號線可在打線製程中經由接地線以及電源線將靜電放電至地(電鍍條150連接至地墊片120)。相反地，訊號線通常與其他線路的耦接關係較少，故不適合連接至電鍍條150。再者，訊號線的數量較多，若所有訊號線都連接至電鍍條150則需要消耗較大的佈局空間，並且電路的雜訊會增加。流程結束於步驟 S502。
第6圖係本發明之另一種實施例之封裝製程的流程圖。第6圖所示之方法適用於第4圖之步驟S402。流程開始於步驟S600。在步驟S600中，複數次打線被執行以將至少一晶粒(die)分別焊接至印刷電路板100中之每一封裝單位140。接著，在步驟S602中，一封膠製程被執行，以將具有晶粒之印刷電路板100進行封膠(Molding)。接著，在步驟S604中，一切割製程被執行，以裁切封膠後之印刷電路板100，其中印刷電路板100被依照封裝單位140分割，並且藉由電鍍條150耦接在一起之至少一接地線以及至少一電源線亦自電鍍條150上分離。流程結束於步驟S604。
本案實施例所提供之印刷電路板以及元件製造方法可減少使用非電鍍製程製造之印刷電路板在打線製程時的靜電放電。
本發明之方法，或特定型態或其部份，可以以程式碼的型態存在。程式碼可儲存於實體媒體，如軟碟、光碟片、硬碟、或是任何其他機器可讀取(如電腦可讀取)儲存媒體，亦或不限於外在形式之電腦程式產品，其中，當程式碼被機器，如電腦載入且執行時，此機器變成用以參與本發明之裝置。程式碼也可透過一些傳送媒體，如電線或電纜、光纖、或是任何傳輸型態進行傳送，其中，當程式碼被機器，如電腦接收、載入且執行時，此機器變成用以參與本發明之裝置。當在一般用途處理單元實作時，程式碼結合處理單元提供一操作類似於應用特定邏輯電路之獨特裝置。
惟以上所述者，僅為本發明之各項實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。另外本發明的任一實施例或申請專利範圍不須達成本發明所揭露之全部目的或優點或特點。此外，摘要部分和標題僅是用來輔助專利文件搜尋之用，並非用來限制本發明之權利範圍。
140‧‧‧封裝單位
150‧‧‧電鍍條
GL0~GL1‧‧‧接地線
VCC0~VCC2‧‧‧電源線
IO0~IO4‧‧‧訊號線
CP0~CP9‧‧‧接觸墊
S1、S2‧‧‧邊緣

Claims (14)

  1. 一種印刷電路板，被劃分為至少一封裝單位，包括：至少一電鍍條(plating bar)，設置於該封裝單位的周圍，其中該印刷電路板是由無電鍍製程(Non-plating process)所生產的，並且每一該封裝單位包括：至少一接地線，其中該接地線具有一第一接觸墊裸露於該印刷電路板表面，並且該至少一接地線中之至少一者連接至相鄰之該電鍍條；至少一電源線，其中該電源線具有一第二接觸墊裸露於該印刷電路板表面，並且該至少一電源線中之至少一者連接至相鄰之該電鍍條，其中該電鍍條耦接至一地墊片，並且該地墊片係用以在該無電鍍製程中對通過該電鍍條彼此耦接之該接地線以及該電源線進行電鍍；以及複數訊號線，其中每一該等訊號線具有一第三接觸墊裸露於該印刷電路板表面。
  2. 如申請專利範圍第1項所述之印刷電路板，其中每一該封裝單位之該等訊號線中之至少一者未連接至任何該至少一電鍍條。
  3. 如申請專利範圍第1項所述之印刷電路板，其中每一該封裝單位之該等訊號線皆未連接至任何該至少一電鍍條。
  4. 如申請專利範圍第1項所述之印刷電路板，其中每一該封裝單位之該至少一電源線皆連接至相鄰之該至少一電鍍條。
  5. 一種印刷電路板，具有複數邊緣，包括： 複數接地線，其中該等接地線具有一第一接觸墊裸露於該印刷電路板之一表面；複數電源線，其中該等電源線具有一第二接觸墊裸露於該印刷電路板之該表面；以及複數訊號線，其中每一該等訊號線具有一第三接觸墊裸露於該印刷電路板之該表面，其中該印刷電路板是由無電鍍製程(Non-plating process)所生產的，該等接地線中之至少一者的末端延伸至該等邊緣中之至少一第一邊緣並且裸露於該第一邊緣與該表面垂直的面上，並且該等電源線中之至少一者的末端延伸至該等邊緣中之至少一第一邊緣並且裸露於該第一邊緣與該表面垂直的面上。
  6. 如申請專利範圍第5項所述之印刷電路板，其該等訊號線中之至少一者未裸露於任何該等邊緣與該表面垂直的面上。
  7. 如申請專利範圍第5項所述之印刷電路板，其中該等訊號線皆未裸露於任何該等邊緣與該表面垂直的面上。
  8. 如申請專利範圍第5項所述之印刷電路板，其中該等電源線的末端皆延伸至該等邊緣中之該第一邊緣並且裸露於該第一邊緣與該表面垂直的面上。
  9. 如申請專利範圍第8項所述之印刷電路板，其中該等電源線的末端皆延伸至該等邊緣中之該第一邊緣並且裸露於該第一邊緣與該表面垂直的面上。
  10. 一種元件製造方法，包括： 使用一無電鍍製程製造一印刷電路板，其中該印刷電路板，被劃分為複數封裝單位，並且製造該印刷電路板之該無電鍍製程製造包括：藉由至少一地墊片(ground pad)，執行一第一次電鍍，以在該印刷電路板之每一該等封裝單位的表面形成至少一接地線以及至少一電源線，其中該地墊片耦接至至少一電鍍條，該地墊片通過該電鍍條耦接至所形成之該電源線以及該接地線；以及執行複數第二次電鍍，以在該印刷電路板之每一該等封裝單位的表面形成複數第一訊號線。
  11. 如申請專利範圍第10項所述之元件製造方法，其中在該第一次電鍍中，該至少一接地線以及該至少一電源線係藉由該電鍍條耦接在一起，以在該第一次電鍍中同時進行電鍍。
  12. 如申請專利範圍第10項所述之元件製造方法，其中在該第一次電鍍更包括形成至少一第二訊號線。
  13. 如申請專利範圍第10項所述之元件製造方法，其中在該第一次電鍍中，該至少一接地線、該至少一電源線以及該至少一第二訊號線係藉由該電鍍條耦接在一起，以在該第一次電鍍中同時進行電鍍。
  14. 如申請專利範圍第10項所述之元件製造方法，更包括一封裝製程以產生複數元件，其中該封裝製程更包括：執行複數次打線以將至少一晶粒(die)焊接至該印刷電路板中之每一該等封裝單位；將具有該等晶粒之該印刷電路板進行封膠(Molding)；以及 裁切封膠後之該印刷電路板，以將該等封裝單位分割並且分割耦接在一起之該至少一接地線以及該至少一電源線。
TW105108416A 2016-03-18 2016-03-18 印刷電路板以及元件製造方法 TWI600351B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW105108416A TWI600351B (zh) 2016-03-18 2016-03-18 印刷電路板以及元件製造方法
CN201610268549.8A CN107205315B (zh) 2016-03-18 2016-04-27 印刷电路板以及组件制造方法
US15/435,398 US9991196B2 (en) 2016-03-18 2017-02-17 Printed circuit board and method of fabricating an element
US15/823,243 US20180082939A1 (en) 2016-03-18 2017-11-27 Printed circuit board and method of fabricating an element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105108416A TWI600351B (zh) 2016-03-18 2016-03-18 印刷電路板以及元件製造方法

Publications (2)

Publication Number Publication Date
TWI600351B true TWI600351B (zh) 2017-09-21
TW201735742A TW201735742A (zh) 2017-10-01

Family

ID=59847876

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105108416A TWI600351B (zh) 2016-03-18 2016-03-18 印刷電路板以及元件製造方法

Country Status (3)

Country Link
US (2) US9991196B2 (zh)
CN (1) CN107205315B (zh)
TW (1) TWI600351B (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7161175B2 (en) * 1997-09-30 2007-01-09 Jeng-Jye Shau Inter-dice signal transfer methods for integrated circuits
JP2005005409A (ja) * 2003-06-11 2005-01-06 Matsushita Electric Ind Co Ltd 半導体装置
US7186645B2 (en) * 2003-10-13 2007-03-06 Intel Corporation Selective plating of package terminals
JP4158772B2 (ja) * 2005-01-25 2008-10-01 日本電気株式会社 接栓端子付きプリント基板及びその製造方法
TWI294168B (en) 2006-04-18 2008-03-01 Siliconware Precision Industries Co Ltd Semiconductor package and substrate with array arrangement thereof and method for fabricating the same
US8492906B2 (en) * 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
TWI341580B (en) 2007-06-05 2011-05-01 Siliconware Precision Industries Co Ltd Metohod for fabricating semiconductor device installed with passive components
US8053349B2 (en) * 2007-11-01 2011-11-08 Texas Instruments Incorporated BGA package with traces for plating pads under the chip
WO2010114687A1 (en) * 2009-03-30 2010-10-07 Megica Corporation Integrated circuit chip using top post-passivation technology and bottom structure technology
CN101937886B (zh) * 2009-06-30 2012-06-27 国碁电子(中山)有限公司 薄型芯片封装结构及方法

Also Published As

Publication number Publication date
CN107205315B (zh) 2020-04-28
CN107205315A (zh) 2017-09-26
US9991196B2 (en) 2018-06-05
US20170271253A1 (en) 2017-09-21
TW201735742A (zh) 2017-10-01
US20180082939A1 (en) 2018-03-22

Similar Documents

Publication Publication Date Title
CN103325703B (zh) 在封装件形成期间探测芯片
JP6572495B2 (ja) 高密度有機ブリッジデバイスおよび方法
US7215018B2 (en) Stacked die BGA or LGA component assembly
JP5486878B2 (ja) 半導体基板および半導体プレート
JP5016811B2 (ja) 半導体装置
CN103117279A (zh) 形成芯片在晶圆的总成的方法
JP2009099922A (ja) 積層半導体パッケージ及びこれの製造方法
US20120146216A1 (en) Semiconductor package and fabrication method thereof
JP2009070965A (ja) 半導体装置
KR20160055100A (ko) 수직 기둥들을 갖는 오버랩핑 적층형 다이 패키지
JP2005354070A (ja) ソルダー接合信頼度を高めることができる印刷回路基板及びそれを利用した半導体パッケージモジュール
JP2008182224A (ja) スタック・パッケージ及びスタック・パッケージの製造方法
JP2013211407A (ja) 半導体モジュール
JP2009141228A (ja) 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール
US20220384376A1 (en) Package structure of semiconductor device with improved bonding between the substrates
TW201803035A (zh) 半導體封裝基板及其製造方法
KR20110056205A (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
TWI600351B (zh) 印刷電路板以及元件製造方法
CN104701196A (zh) 半导体封装件的制法
JP4388926B2 (ja) 半導体装置のパッケージ構造
JP3842272B2 (ja) インターポーザー、半導体チップマウントサブ基板および半導体パッケージ
US9826632B2 (en) Substrate structure and the process manufacturing the same
JP4303772B2 (ja) 半導体パッケージ
TW201343019A (zh) 系統級封裝組件、印刷電路板組件及其製作方法
TWI538098B (zh) 半導體結構及其製造方法