JP2009141228A - 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール - Google Patents

Abstract

【課題】積層型半導体モジュールにおいて接続端子を含めた検査を容易にし、高い信頼性を実現できるようにする。
【解決手段】ダイシング後に個片部となる領域内に、第１の接続用端子１と、第２の接続用端子２と、第２の接続用端子２と電気接続される外部電極用端子３とを備え、ダイシング後に個片部となる領域外に、第２の接続用端子２と電気接続させる検査用端子８を備える。
【選択図】図１

Description

本発明は、複数の半導体装置を積層するときに最下層に配置する積層用半導体装置とそれに用いる配線用基板および積層用半導体装置を用いた積層型半導体モジュールに関する。

近年、携帯電話やデジタルカメラ等の各種電子機器の小型化、高機能化に伴って、電子部品、特に複数個の半導体チップを積層して一体化してなる積層型半導体モジュールが開発されており、半導体チップの薄片化技術の進展に伴い、半導体チップを積層して高機能化する要求がより強くなってきている。

例えば特許文献１には、第１半導体チップを搭載した第１半導体パッケージと、第２半導体チップを搭載した第２半導体パッケージとを積層した積層型半導体モジュールの構成が示されている。

このような積層型半導体モジュールにおいては、積層後に検査を行って不良と判定された場合に、積層型半導体モジュール全体を不良として廃棄するか、あるいは第１半導体パッケージと第２半導体パッケージとの実装箇所を一旦はずして後に再度実装を行う等の工程を必要とし、製造工程の歩留まりが悪い。

このため、半導体装置を積層する前にその信頼性を保障するための検査が必要であり、この検査が可能な半導体装置が要求されている。
例えば、特許文献２に示す構成では、複数のチップを積層して実装する積層型モジュールにおいて、各チップが第１の主面に実装用端子と品質を検査するための検査用端子とを備え、かつ第２の主面上に他のチップの実装用端子と接続する実装用パッドと、第１の主面の検査用端子と電気的に導通する検査用パッドとを備えている。

これにより、基板に実装済みの第１のチップの検査用パッドと、積層する第２のチップの検査用端子とを接合し、基板から第１のチップの検査用端子に検査用信号を入力し、第１のチップの検査用パッドを通して第２のチップの検査用端子に検査用信号を入力して検査を行うことができる。

そして、検査結果が良好であった場合には、検査済みの第２のチップを第１のチップ上で平面移動させ、第２のチップの実装用端子を第１のチップの実装用パッドに接続して実装を行う。

さらに、特許文献３には、電気的特性を容易に検査できる構成が示されている。この構成では、半導体チップよりも大きい外形をなして配線パターンを形成した基板の一方の面に半導体チップを搭載し、半導体チップを基板の第１および第２の端子と電気的に接続している。第１の端子は半導体チップを搭載した領域外において基板の一方の面上に露出し、第２の端子は半導体チップを搭載した領域内で半導体チップと対向する面とは反対側の面が基板の貫通穴において露出している。

この半導体装置においては、第１の端子を他の部材との電気的接続に使用し、第２の端子を電気特性の検査に使用することができる。
また、特許文献４には、グリッドアレータイプの半導体パッケージが示してある。この半導体パッケージは、本体の裏面側に信号ピンをグリッドアレーで配置し、信号ピンと回路基板の回路パターンとを接合して表面実装する半導体装置であり、本体の表面に信号ピンと電気的に接続したコンタクトパッドを備えている。

この構成により、表面実装した際の信号ピンと回路基板の回路パターンとの接合の導通検査、および作製完了後の半導体パッケージの電気試験が容易にできる。
さらに、特許文献５には、半導体ウエーハの検査において、チップ個片部内の接続端子の電極パッドとは別に検査用パッドをチップ個片領域外に設ける構成も示している。これにより、半導体チップにおける検査用パッドの占有面積を低減し、半導体チップ及びそれを用いた半導体装置の小型化を実現している。
特開２００４−３６３１２６号公報 特開２００４−２８１６３３号公報 特開２００２−８３８９７号公報 特開平９−２２３７２５号公報 特開２００３−１２４２７４号公報（特許第３５５９５５４号）

上記した第１の例では、積層する構成およびその構造については記載されているが、積層する際にそれぞれの半導体装置を検査する方法については特に示されていない。
一方、第２の例では、積層するチップのそれぞれに実装用端子と検査用端子とを設けてあり、これらを搭載する基板には検査用接合部と他の基板と接続するための実装用端子とを設けている。しかし、この積層型半導体モジュールは、チップを基板に直接搭載する構成であり、チップを基板に実装してなるパッケージ同士を積層する構成ではない。

また、第３の例では、第２の端子を用いることで検査を行うことができるが、積層するための接続端子を含めた検査を行うことはできない。
さらに、第４の例では、信号ピンとコンタクトパッドとを用いることで導通検査を行うことができる。

しかし、このような構成を積層型半導体モジュールに適用する場合に、コンタクトパッドを積層用の接続端子として用いると、コンタクトパッドに接触するプローブにより傷が生じるために接続不良が発生しやすいだけでなく、半導体装置の個片毎に検査を実施する必要があるため、検査装置が高価になるという課題がある。

最後に、第５の例では、コンタクトパッドとは別途に個片部外の領域に検査用パッドを設けているので検査ダメージは回避できるが、チップ及び回路内部の配線構成に言及したものではない。特に積層型半導体装置においては配線用基板の３次元的な配線構成が品質上重要となるが、その点において特に示されていない。

本発明は、このような課題を解決するためになされたものであり、積層型半導体モジュールに用いる積層用半導体装置の接続端子の検査を容易にし、かつ積層型半導体モジュールの信頼性を向上させるとともに安価な製造工程を実現するための配線用基板と、それらを用いた積層用半導体装置及び積層型半導体モジュールを提供することを目的とする。

上記した課題を解決するために、本発明の配線用基板は、相反する表裏の一方の主面に第１の接続用端子と、前記第１の接続用端子と電気的に接続させた第２の接続用端子とを有し、他方の主面に前記第２の接続用端子と電気的に接続させた外部電極用端子を有し、ダイシング後に個片部をなす各領域内に前記第１の接続用端子と前記第２の接続用端子と前記外部電極用端子のそれぞれを備え、前記個片部をなす領域の外側領域に前記第２の接続端子と電気的に接続させた検査用端子を備えることを特徴とする。

これにより、検査用端子及び外部電極用端子に検査プローブを接触させて検査を行えば、積層用半導体装置として用いる際に、外部電極用端子から第２の接続端子に至る配線経路が保証できる。なおかつ検査用端子は第２の接続端子とは別にあり、ダイシング後は不要となる個片部の領域外にあるので、検査時に第２の接続端子を傷つけないで済む。

また、前記検査用端子は複数の第２の接続用端子と接続することを特徴とする。
これにより、１つの検査用端子をプローブ検査することで複数の外部電極用端子及び第２の接続用端子に対して導通検査を行えるので、配線用基板の個片化前に行うプローブ検査を検査を効率化でき、コストを低減できる。

また、前記第１の接続用端子と前記外部電極用端子との間の配線経路の中間において前記第２の接続用端子が接続して、前記配線経路で前記第１の接続用端子と前記第２の接続用端子と前記外部電極用端子が直列に接続する構成を有し、前記第１の接続用端子と前記第２の接続用端子と前記外部電極用端子が配線経路で直列に接続する構成以外の配線経路において前記検査用配線が接続することを特徴とする。

これにより、前記第１の接続用端子と前記第２の接続用端子と前記外部電極用端子が配線経路で直列に接続する構成において、第１の接続端子から第２の接続端子までの間、さらに外部電極端子までの間の導通が事前に保証されるので、半導体チップ搭載後に行う通常の個片検査においては、前記第１の接続用端子と前記第２の接続用端子と前記外部電極用端子を直列に接続する構成以外の検査用端子及び外部電極用端子に検査プローブを接触させて検査を行えばよい。よって、検査用配線の数が減らせるので、基板配線密度の上昇を抑えることができ、また、検査用端子（パッド）の数も減らせるため、検査コストの低減も可能となる。

本発明の配線用基板は、相反する表裏の一方の主面に第１の接続用端子と、前記第１の接続用端子と接続させない第２の接続用端子とを有し、他方の主面に前記第２の接続用端子と電気的に接続させた外部電極用端子を有し、ダイシング後に個片部をなす各領域内に前記第１の接続用端子と前記第２の接続用端子と前記外部電極用端子のそれぞれを備え、前記個片部をなす領域の外側領域に前記第２の接続端子と電気的に接続させた検査用端子を備えることを特徴とする。

これにより、検査用端子及び外部電極用端子に検査プローブを接触させて検査を行えば、積層用半導体装置として用いる際に、外部電極用端子から第２の接続端子に至る配線経路を保証でき、なおかつ検査において第２の接続端子を傷つけないで済む。

また、前記第２の接続端子と前記検査用端子とを接続する検査用配線が、ダイシング後に個片部をなす各領域内で基板内層に存在していることを特徴とする。
これにより、製造工程及びその他扱い等において外部の部材との接触によって検査用配線に生じる損傷を回避できるので、検査前に検査用配線自体が損傷していることで歩留低下となることが低減できる。

また、前記検査用配線は、ダイシング後に個片部をなす各領域の外側領域において、他の少なくとも１つの個片部の検査用配線と導通していることを特徴とする。
これにより、検査用配線を各個片部から引き出し、検査用端子を各個片部ごとでなく、集約して設けることができる。その共通の検査用端子と各個片部の外部接続端子との間の導通検査を行うことにより、検査コストが著しく低減できる。

また、前記検査用配線は、電解めっき線の所定部を選択的に使用してなることを特徴とする。
これにより、電解めっきを利用している基板に対しては、検査用配線を特に設けずとも、めっきリード線を選択的に活用すればよいので、配線用基板のコスト上昇を抑制することができる。

本発明の積層用半導体装置は、上述した何れかの構成の配線用基板に半導体チップを搭載し、前記半導体チップと前記第１の接続端子とを電気的に接続させたことを特徴とする。

これにより、外部電極用端子から第２の接続用端子までの配線経路を保証し、かつ第２の接続用端子の表面に検査痕やダメージがない品質の高い積層用半導体装置を提供することができる。

本発明の積層型半導体モジュールは、上述した積層用半導体装置の上部に第２の半導体装置を積層し、前記第２の半導体装置と前記第２の接続用端子とを電気的に接続させたことを特徴とする。

これにより、外部電極用端子から第２の接続用端子までの配線経路を保証し、かつ第２の接続用端子の表面に検査痕やダメージがないままに第２の半導体装置が積層されているので、接続品質の高い積層型半導体モジュールを提供することができる。

本発明によれば、配線用基板とそれを用いた積層用半導体装置において、積層時に使用する配線経路が積層前に既に半導体装置として電気的に保証されている。また、積層に用いる接続用端子に直接検査痕やダメージが生じない。また、検査を効率よく実施でき、検査コストが低減できる。従って、積層型半導体モジュールの作製においても、信頼性の向上と歩留まりの改善、コスト低減を図ることができ、高機能化が要求される電子機器を容易に実現できるという大きな効果を奏する。

以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下に説明する各実施の形態においては同一の構成要素に同じ符号を付しており、その説明を省略する場合がある。また、各図面において示す各構成要素のそれぞれの厚みや長さ等は、図面の作成上の都合により実際の形状とは異なっている。さらに、半導体チップの接続用電極、基板の接続端子や配線パターン、ビア等については省略または図示しやすい個数や形状としている。
（第１の実施の形態）
図１は第１の実施の形態にかかる実施例１における配線用基板の構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ部分の断面拡大図である。

図１において、１は第１の接続用端子（図１（ａ）においては省略している）、２は第２の接続用端子、３は外部電極用端子、４は基板配線、５は上下配線を垂直方向へつなぐビア、６はソルダーレジストで、配線表面を一部被覆している。また７は検査用配線、８が検査用端子（パッド）、９は個片化のためのダイシングライン、１０は配線用基板を示している。

図１（ａ）、（ｂ）において、配線用基板１０はその相反する表裏の主面の一部をソルダーレジスト６で被覆してあり、配線用基板１０の一方の主面において第１の接続用端子１と第２の接続用端子２と検査用端子８が露出し、配線用基板１０の他方の主面において外部電極用端子３が露出している。

また、第２の接続用端子２と外部電極用端子３とがビア５を介して電気的に接続し、第２の接続用端子２と検査用端子８が検査用配線７で電気的に接続しており、検査用端子８は個片ダイシングライン９の外側領域に存在している。

第１の接続用端子１は半導体チップ（図示省略）の搭載後に半導体チップ電極と接続するためのものであり、第２の接続用端子２は別の半導体装置の外部電極用端子と接続するためのものである。

ダイシングライン９にて切断後は、図１（ｂ）に示すように、Ｂ−Ｂ部分は個片部に該当し、Ｃ−Ｃ部分は不要な部分となって個片分割後には残存しない。この個片部となる領域において、外部電極用端子３と第２の接続用端子２はビア５を介して電気的に接続し、図中ａ部の側に位置する第２の接続用端子２は基板配線４を介して第１の接続用端子１と電気的に接続しており、図中ｂ部の側に位置する第２の接続用端子２は第１の接続用端子１とは電気的に接続しておらず、検査用配線７を介してダイシングライン９の外側の領域にある検査用端子８と電気的に接続している。個片後に検査用配線７の一部は個片部に残存し、場合によっては検査用配線７の切断面が個片部の側面に露出するが、検査用端子８自体は個片後には存在しないように各々が配置されている。

図２は実施例１におけるダイシング後の個片部を示しており、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ矢視断面図を示している。
図２において、点線部２１は半導体チップ（図示省略）を搭載するエリアを示している。実際の個片分割は半導体チップ搭載後に行われるが、ここでは個片部の配線用基板部のみを拡大して示している。図２（ａ）、（ｂ）に示すように、検査用配線７が第２の接続用端子２から外周部に向かって延伸しており、側面に検査用配線７の切断面が露出する場合がある。尚、図２（ｂ）においては図の簡略化のため、基板表層部からはソルダーレジスト６を省略している。

上記した実施例１の構成により、配線基板１０に半導体チップを搭載して状態で、検査用端子８及び外部電極用端子３に検査プローブを接触させて検査を行えば、外部電極端子３から第２の接続端子２に至る配線経路が保証できる。

本実施例の検査用配線７を設けない場合に、図１中のａ部側において通常従来から実施される外部電極端子３と第１の接続端子１との間の導通検査では、例えば、図１（ｂ）において符号２２で示す配線部分が保証できず、外部電極端子３から第２の接続端子２に至る配線経路を全長にわたって完全に保証できなかった。

また、図１中のｂ部側においても第２の接続端子２と外部電極用端子３を直接プローブで検査しない限りは、外部電極端子３から第２の接続端子２に至る配線経路２３が完全に保証できなかった。

さらに本実施例においては、第２の接続端子２を直接プローブで検査せずに、ダイシング後は不要となる個片領域外に設けた検査用端子８にプローブを接触させて検査するため、第２の接続端子２を傷つけないで済む。

次に、図３は第１の実施の形態にかかる実施例２における配線用基板の構成を示す図であり、（ａ）はその平面図、（ｂ）は（ａ）のＡ−Ａ矢視断面図を示している。尚、図３（ｂ）においても図の簡略化のため、基板表層部からはソルダーレジスト６を省略している。

図３において、接続用端子１と外部電極用端子３との間の配線経路の途中に接続用端子２が接続し、この配線経路で第１の接続用端子１と第２の接続用端子２と外部電極用端子３が直列に接続する構成を備えており、この構成以外の配線経路に検査用配線７が先ほどの実施例１と同様に接続している。

これにより、図３（ｂ）に示すように、第１の接続用端子１と第２の接続用端子２と外部電極用端子３が直列に接続する構成においては、半導体チップ搭載後の通常の個片検査で、第１の接続端子１から第２の接続端子２、さらにそこから外部接続端子３までの導通が保証される。

よって、第１の接続用端子１と第２の接続用端子２と外部電極用端子３が直列に接続する構成に該当しない配線経路だけを、基板個片化前の状態で検査用端子８及び外部電極用端子３に検査プローブを接触させて検査を行えばよい。これにより検査用配線の数が減らせるので、基板配線密度の上昇を抑えることができ、また、検査用端子（パッド）の数も減らせるため、検査コストの低減も可能となる。

次に、図４は第１の実施の形態にかかる実施例３における配線用基板の構成を示す図であり、（ａ）は配線用基板の断面図、（ｂ）は（ａ）のＤ−Ｄ領域に相当し配線用基板の個片化後の断面図を示している。尚、図４（ｂ）において、表層のソルダーレジストは簡略化のために図から省略している。

図４において、検査用配線７は、ダイシング後の個片部の内層に存在している。また、検査用配線７は第２の接続用端子２から直接にビア５を介して内層（層数は問わない）の配線に接続されている。このビア５は、第２の接続用端子２と外部電極用端子３を直接つなぐビア５とは別途設けられたものである。

これにより、配線用基板を用いる半導体装置の製造工程及びその他扱い等において、検査用配線７が外部の部材との接触により損傷することを回避でき、検査前に検査用配線自体が損傷して歩留低下の要因となることを低減できる。

次に、図５は第１の実施の形態にかかる実施例４における配線用基板の構成を示す平面図である。
この実施例４の構成において、図１に示した実施例１の構成と相違する点は、配線用基板１０のダイシング後に個片部となる領域よりも外側領域において、複数の個片部、ここでは二つの個片部の検査用配線７が導通し、各個片部から引き出した検査用配線７が共通の検査用端子１８に接続することにある。

この共通の検査用端子１８が検査用配線７を通して各個片部の対応する外部接続端子３と導通することで、各個片部に検査用端子８を設ける必要がなく、個片化前に共通の検査用端子１８において複数の個片部を集約して検査することにより、検査コストが著しく低減できる。

上述した検査用配線７には電解めっき線を選択しても良い。通常電解めっきを用いる場合には全個片部の配線にめっきリード線が付随している。このめっきリード線を利用し、検査用配線として必要部分を選択して検査用端子に接続し、上述した実施例１乃至４にて説明した通りに検査を行う。この構成を実施例５として図６に示す。

図６において、配線用基板１０は、任意の数、ここでは９個ずつの個片部を集約するものであり、各個片部からの電気めっき線２７を適正にまとめて、ダイシング後に個片部となる領域外に配置した１つの検査用端子２８に短絡させている。この検査用端子２８と各個片部の外部電極用端子３との間の導通検査を行う。

これにより、電解めっきを利用している基板に対しては、検査用配線を特に設けなくとも、それを選択的に活用すればよいので、配線用基板のコスト上昇を抑制することができる。
（第２の実施の形態）
次に、上記のような構成からなる配線用基板１０を用いて、積層用半導体装置を作製する手順について図７を用いて説明する。図７（ａ）は、導体チップ１１を搭載した配線用基板１０を示す平面図、図７（ｂ）は導体チップ１１を搭載した配線用基板１０の個片部を示す拡大図である。

最初に、配線用基板１０の一方の面上に形成した第１の接続端子１に、第１の半導体チップ１１の主面を対向させる。そして、第１の接続端子１と第１の半導体チップ１１の突起電極１２とを位置合わせし、例えば導電性接着剤１３により接続する。

さらに、空間部にアンダーフィル樹脂１４を注入して接着、封止することで、接続が完了する。なお、導電性接着剤１３やアンダーフィル樹脂１４の硬化のために加熱することが望ましい。

ここでは一例として半導体チップの接続方法を紹介したが、接続方法は特に種類を問わない。例えば突起電極１２をアンダーフィル樹脂１４の代わりに非導電性樹脂フィルムの硬化収縮で接続をさせる方法でも構わない。さらにはフリップチップ工法でなくとも、汎用のワイヤーボンディング工法やその他工法でも構わないことは言うまでもない。

次に、配線用基板１０の他方の面全体に格子状に配置された外部電極用端子３の上に、はんだ、金、銅あるいはニッケル等からなるボール形状や多角柱形状の突起電極２４を、例えば、はんだ（図示せず）により接合する。

この半導体チップ１１を搭載し、外部電極用端子３に突起電極２４を形成した配線用基板１０において、検査用端子８と外部電極用端子３との間の導通検査を行う。
この後に、ダイシングライン９で切断すれば、図７（ｂ）に示す積層用半導体装置２０が得られる。

この積層用半導体装置２０は、検査用端子８を通じた導通検査により、外部電極端子３から第２の接続用端子２までの配線経路が積層前に事前に電気的に保証された品質の高い積層用半導体装置として提供することができる。

導通検査においては、第２の接続端子２の表面をプローブで接触させることもないので、第２の接続端子２の表面に傷が生じることもない。この結果、別の第２の半導体装置を実装する場合にも、接続不良の発生や接続信頼性が低下することがない。

また、本実施の形態にかかる積層用半導体装置２０は、後述するように第２の接続端子２を介してさらに第２の半導体装置を積層実装する積層型半導体モジュールとしての使用に好適であるが、単体として使用することもできる。

図８は、本発明の積層型半導体モジュール３０の構成を示す断面図である。上述した図７の積層用半導体装置２０の上に、第２の接続用端子２を介して、別の第２の半導体装置２５を搭載している。

この積層型半導体モジュール３０が有する配線用基板は、図１に示した配線用基板１０と、基板配線の主たる基本的構成が同じである。
積層用半導体装置２０は、まず事前の導通検査において、外部電極端子３から第２の接続用端子２までの配線経路が電気的に保証されている。その上に、第２の接続端子２の表面はプローブで接触させていないので、第２の接続端子２の表面に傷がない。この結果、接続不良の発生の少ない、接続信頼性が高い積層型半導体モジュール３０として提供することができる。

本発明の配線用基板とそれらを用いた積層用半導体装置及び積層型半導体モジュールは、積層前の機能検査時点において、積層するための接続端子の導通検査を安価に効率よく行え、また接続品質も高いことから、積層後の不良発生を抑制し、製造歩留まりの向上とコスト低減とあわせて実現することができ、小型、高機能の半導体モジュールが要求される携帯電話やデジタルカメラ等の電子機器分野に有用である。

本発明の第１の実施の形態にかかる実施例１の配線用基板を示し、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ矢視断面図 実施例１の配線用基板の個片部を示し、（ａ）は平面図、（ｂ）は断面図 実施例２の配線用基板の個片部を示し、（ａ）は平面図、（ｂ）は断面図 実施例３の配線用基板の構成を示し、（ａ）は配線用基板の平面図、（ｂ）は個片部の断面図 実施例４の配線用基板を示す平面図 実施例４の配線用基板を示す平面図 本発明の第２の実施の形態にかかる積層用半導体装置を示し、（ａ）は配線用基板の平面図、（ｂ）は個片部の断面図 本発明の第２の実施の形態にかかる積層型半導体モジュールを示す断面図

符号の説明

１ 第１の接続用端子
２ 第２の接続用端子
３ 外部電極用端子
４ 基板配線
５ ビア
６ ソルダーレジスト
７ 検査用配線
８、１８、２８ 検査用端子（パッド）
９ ダイシングライン
１０ 配線用基板
１１ 半導体チップ
１２ 半導体チップ１１の突起電極
１３ 導電性接着剤
１４ アンダーフィル樹脂
２０ 積層用半導体装置
２２ 配線経路
２３ 配線経路
２４ 突起電極
２５ 第２の半導体装置
２７ 電気めっき線
３０ 積層型半導体モジュール

Claims (9)

1. 相反する表裏の一方の主面に第１の接続用端子と、前記第１の接続用端子と電気的に接続させた第２の接続用端子とを有し、他方の主面に前記第２の接続用端子と電気的に接続させた外部電極用端子を有し、ダイシング後に個片部をなす各領域内に前記第１の接続用端子と前記第２の接続用端子と前記外部電極用端子のそれぞれを備え、前記個片部をなす領域の外側領域に前記第２の接続用端子と電気的に接続させた検査用端子を備えることを特徴とする配線用基板。
2. 前記検査用端子は複数の第２の接続用端子と接続することを特徴とする請求項１に記載の配線用基板。
3. 前記第１の接続用端子と前記外部電極用端子との間の配線経路の中間において前記第２の接続用端子が接続して、前記配線経路で前記第１の接続用端子と前記第２の接続用端子と前記外部電極用端子が直列に接続する構成を有し、前記第１の接続用端子と前記第２の接続用端子と前記外部電極用端子が配線経路で直列に接続する構成以外の配線経路において前記検査用配線が接続することを特徴とする請求項１または請求項２に記載の配線用基板。
4. 相反する表裏の一方の主面に第１の接続用端子と、前記第１の接続用端子と接続させない第２の接続用端子とを有し、他方の主面に前記第２の接続用端子と電気的に接続させた外部電極用端子を有し、ダイシング後に個片部をなす各領域内に前記第１の接続用端子と前記第２の接続用端子と前記外部電極用端子のそれぞれを備え、前記個片部をなす領域の外側領域に前記第２の接続用端子と電気的に接続させた検査用端子を備えることを特徴とする配線用基板。
5. 前記第２の接続用端子と前記検査用端子とを接続する検査用配線が、ダイシング後に個片部をなす各領域内で基板内層に存在していることを特徴とする請求項１から４の何れか１項に記載の配線用基板。
6. 前記検査用配線は、ダイシング後に個片部をなす各領域の外側領域において、他の少なくとも１つの個片部の検査用配線と導通していることを特徴とする請求項１から５の何れか１項に記載の配線用基板。
7. 前記検査用配線は、電解めっき線の所定部を選択的に使用してなることを特徴とする請求項１から６の何れか１項に記載の配線用基板。
8. 請求項１から７のいずれか１項に記載の配線用基板に半導体チップを搭載し、前記半導体チップと前記第１の接続用端子とを電気的に接続させたことを特徴とする積層用半導体装置。
9. 請求項８に記載の積層用半導体装置の上部に第２の半導体装置を積層し、前記第２の半導体装置と前記第２の接続用端子とを電気的に接続させたことを特徴とする積層型半導体モジュール。

Images