JP2010093109A - 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法 - Google Patents

半導体装置、半導体装置の製造方法および半導体モジュールの製造方法 Download PDF

Info

Publication number
JP2010093109A
JP2010093109A JP2008262682A JP2008262682A JP2010093109A JP 2010093109 A JP2010093109 A JP 2010093109A JP 2008262682 A JP2008262682 A JP 2008262682A JP 2008262682 A JP2008262682 A JP 2008262682A JP 2010093109 A JP2010093109 A JP 2010093109A
Authority
JP
Japan
Prior art keywords
group
solder
wiring board
solder ball
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008262682A
Other languages
English (en)
Other versions
JP2010093109A5 (ja
Inventor
Yoshinari Hayashi
義成 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2008262682A priority Critical patent/JP2010093109A/ja
Priority to US12/549,718 priority patent/US8076787B2/en
Priority to CN200910178994.5A priority patent/CN101719486B/zh
Publication of JP2010093109A publication Critical patent/JP2010093109A/ja
Priority to US13/289,593 priority patent/US8405231B2/en
Publication of JP2010093109A5 publication Critical patent/JP2010093109A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

【課題】半導体装置の実装信頼性を向上させる。
【解決手段】配線基板３の上面上に半導体チップが搭載され、配線基板３の下面３ｂに形成された複数のランド上に複数の半田ボール６がそれぞれ配置されている。複数のランドは、配線基板３の下面３ｂの周縁部に沿って、かつ複数列に亘ってランド１６ａが配列された第１ランド群５６と、配線基板３の下面３ｂにおいて第１ランド群５６よりも内側にランド１６ｂが配列された第２ランド群５７とを有し、第１ランド群５６は、第１ピッチでランド１６ａが配列され、第２ランド群５７は、第１ピッチよりも大きい第２ピッチでランド１６ｂが配列されている。
【選択図】図５９

Description

本発明は、半導体装置、半導体装置の製造方法および半導体モジュールの製造方法に関し、特に、配線基板上に半導体チップを搭載し、配線基板の下面に半田ボールを配列した半導体装置およびその製造方法と、それを用いた半導体モジュールの製造方法に適用して有効な技術に関する。
半導体装置のパッケージ構造には、配線基板を用いたＢＧＡ（Ball Grid Array）型や、リードフレームを用いたＱＦＰ（Quad Flat Package）型の半導体装置など、多くの品種がある。この中でも、ＢＧＡ型の半導体装置（以降、ＢＧＡと呼ぶ）は、このパッケージ構造の内部に搭載された半導体チップと、このＢＧＡの周辺機器（ＢＧＡ外部の外部機器）との電気的な接続を行うための外部端子を、ＢＧＡを構成する配線基板の下面（裏面、実装面）において複数列に亘って行列配置することができる。このため、ＢＧＡは、ＱＦＰ型の半導体装置に比べ、半導体装置の外形寸法の大型化を抑制しながら、半導体装置の高機能化に伴い増加する外部端子の多端子化に対応することができる。
ＢＧＡ型の半導体装置は、例えば、特開２００６−２３７３８５号公報（特許文献１）の図７に示すように、配線基板（多層配線の樹脂基板、実装基板）の基板バンプ電極（外部接続端子）を、外周部のバンプ電極群と中央部のバンプ電極群に分離して配置されたものがある。
また、例えば、特開２００５−２１７２６４号公報（特許文献２）の図２に示すように、半導体キャリア基板（配線基板）上に搭載された半導体素子（半導体チップ）の複数のバンプ（外部端子）を、半導体素子の周縁部側と中央部側に分けて配置し、さらに中央部側のバンプのピッチが周縁部側のバンプのピッチよりも大きくなるように、複数のバンプを半導体素子の主面に配置することが知られている。
特開２００６−２３７３８５号公報 特開２００５−２１７２６４号公報
しかしながら、本願発明者が前記特許文献１の図７に示すような半田バンプの配置構成のＢＧＡについて検討した結果、以下の問題点を発見した。
まず、ＢＧＡを実装基板（マザーボード）に実装する場合、熱処理を施すことでＢＧＡの外部端子として設けられたバンプ電極（半田バンプ）を溶融し、実装基板の基板側端子と電気的に接続している（半田リフローとも呼ぶ）。このとき、配線基板（多層配線の樹脂基板、インターポーザ）上に搭載される半導体チップの熱膨張係数と配線基板の熱膨張係数、又は実装基板の熱膨張係数と、半導体チップや封止体を構成する樹脂を含むＢＧＡの熱膨張係数は、互いに相違する。そのため、この実装時の熱により、半導体パッケージ（ＢＧＡ）に反りが発生しやすい。このとき、ＢＧＡにおいて配線基板の上面（主面）上に形成された封止体を構成する樹脂が、配線基板の熱膨張係数よりも低いものを使用した場合、熱処理工程（半田リフロー工程）においてＢＧＡが高温環境下に置かれると、配線基板の下面の中央部側が四隅側よりも下方（凸）になる反りが発生する。これにより、ＢＧＡを構成する配線基板の下面の周辺部に近い半田バンプに比べて、配線基板の下面の中央部に近い半田バンプは、反ったＢＧＡの配線基板と実装基板によって押しつぶされながら溶融状態となる。溶融状態の半田バンプが押しつぶされると、図６６に示すように、つぶれた分の半田が周囲に広がり、隣の半田バンプにまで到達し、半田リフロー後に固化した隣接する半田バンプ（半田ボール）２０６同士が接触（ショート）する恐れがある。ここで、図６６は、実装基板２３１上に実装されたＢＧＡ２０１の半田バンプ２０６同士の接触を説明するための説明図であり、実装基板２３１上に実装されたＢＧＡ２０１が反った状態が模式的に示されている。ショートが生じたＢＧＡおよびそれを実装した実装基板は不良として選別して除去する必要があるため、このような半田バンプの潰れ不良またはショート不良は、ＢＧＡの実装歩留まりを低下させてしまう。
このため、ＢＧＡを構成する配線基板の下面に設ける半田バンプを、前記特許文献１に示すように、単に２つの半田バンプ群に分けて配列させただけでは、半田バンプの配置位置が配線基板の下面（実装面）の中央部に近づくことになる。そのため、ＢＧＡの実装時において、熱処理工程によりＢＧＡが反った場合、配線基板の下面の中央部に近い半田バンプが押しつぶされてショート不良が生じやすくなり、ＢＧＡの信頼性（又は、実装基板上に実装後の実装信頼性）が低下する。
尚、前記特許文献２の特徴は、半導体キャリア基板の配線電極部と、この半導体キャリア基板上に搭載された半導体素子のバンプとのギャップを、バンプの寸法によって補正するものであり、半導体キャリア基板（配線基板）の下面（実装面）に形成された複数の外部端子（ランド）の詳細な配列については、記載が無い。
そこで、本発明の目的は、半導体装置の信頼性を向上させることができる技術を提供することにある。
本発明の他の目的は、半導体装置の実装歩留まりを向上させることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
代表的な実施の形態による半導体装置は、第１面、前記第１面に形成された複数のボンディングリード、前記第１面とは反対側の第２面、及び前記第２面に形成された複数のランドを有する配線基板と、第３面、前記第３面に形成された複数の電極パッド、及び前記第３面とは反対側の第４面を有し、前記配線基板の前記第１面上に搭載された半導体チップと、前記半導体チップの前記複数の電極パッドと前記配線基板の前記複数のボンディングリードとをそれぞれ電気的に接続する複数の導電性部材と、前記配線基板の前記複数のランドのそれぞれに配置された複数の外部端子とを含む。ここで、前記複数のランドは、前記配線基板の前記第２面の周縁部に沿って、かつ複数列に亘って前記ランドが配列された第１ランド群と、前記配線基板の前記第２面において前記第１ランド群よりも内側に前記ランドが配列された第２ランド群とを有している。そして、前記第１ランド群は、第１ピッチで前記ランドが配列され、前記第２ランド群は、前記第１ピッチよりも大きい第２ピッチで前記ランドが配列されている。
また、代表的な実施の形態による半導体モジュールの製造方法は、（ａ）第１面、前記第１面に形成された複数のボンディングリード、前記第１面とは反対側の第２面、及び前記第２面に形成された複数のランドを有する配線基板と、第３面、前記第３面に形成された複数の電極パッド、及び前記第３面とは反対側の第４面を有し、前記配線基板の前記第１面上に搭載された半導体チップと、前記半導体チップの前記複数の電極パッドと前記配線基板の前記複数のボンディングリードとをそれぞれ電気的に接続する複数の導電性部材と、前記配線基板の前記複数のランドのそれぞれに配置された複数の外部端子とを有する半導体装置を準備する工程、（ｂ）表面、及び前記表面に形成された複数の接続端子を有する実装基板を準備する工程、（ｃ）前記第２面が前記表面と対向するように、前記実装基板の前記表面上に前記半導体装置を配置する工程、（ｄ）前記（ｃ）工程後、熱処理を行い、前記半導体装置の前記複数の外部端子を前記実装基板の前記複数の接続端子にそれぞれ電気的に接続する工程、を含む。ここで、前記（ａ）工程で準備された前記半導体装置では、前記複数のランドは、前記配線基板の前記第２面の周縁部に沿って、かつ複数列に亘って前記ランドが配列された第１ランド群と、前記配線基板の前記第２面において前記第１ランド群よりも内側に前記ランドが配列された第２ランド群とを有している。そして、前記第１ランド群は、第１ピッチで前記ランドが配列され、前記第２ランド群は、前記第１ピッチよりも大きい第２ピッチで前記ランドが配列されている。
また、代表的な実施の形態による半導体装置は、第１面、前記第１面に形成された複数のボンディングリード、前記第１面とは反対側の第２面、及び前記第２面に形成された複数のランドを有する配線基板と、第３面、前記第３面に形成された複数の電極パッド、及び前記第３面とは反対側の第４面を有し、前記配線基板の前記第１面上に搭載された半導体チップと、前記半導体チップの前記複数の電極パッドと前記配線基板の前記複数のボンディングリードとをそれぞれ電気的に接続する複数の導電性部材と、前記配線基板の前記複数のランドのそれぞれに配置された複数の外部端子とを含む。ここで、前記複数の外部端子は、前記配線基板の前記第２面の周縁部に沿って、かつ複数列に亘って前記外部端子が配列された第１外部端子群と、前記配線基板の前記第２面において前記第１外部端子群よりも内側に前記外部端子が配列された第２外部端子群とを有している。そして、前記第１外部端子群は、第１ピッチで前記外部端子が配列され、前記第２外部端子群は、前記第１ピッチよりも大きい第２ピッチで前記外部端子が配列されている。
さらに、代表的な実施の形態による半導体装置の製造方法は、（ａ）第１面、前記第１面に形成された複数のボンディングリード、前記第１面とは反対側の第２面、及び前記第２面に形成された複数のランドを有する配線基板を準備する工程、（ｂ）第３面、前記第３面に形成された複数の電極パッド、及び前記第３面とは反対側の第４面を有する半導体チップを、前記配線基板の前記第１面上に搭載する工程、（ｃ）前記半導体チップの前記複数の電極パッドと前記配線基板の前記複数のボンディングリードとを、複数の導電性部材を介してそれぞれ電気的に接続する工程、（ｄ）前記配線基板の前記複数のランドに、複数の外部端子をそれぞれに配置する工程、を含む。ここで、前記複数の外部端子は、前記配線基板の前記第２面の周縁部に沿って、かつ複数列に亘って前記外部端子が配列された第１外部端子群と、前記配線基板の前記第２面において前記第１外部端子群よりも内側に前記外部端子が配列された第２外部端子群とを有している。そして、前記第１外部端子群は、第１ピッチで前記外部端子が配列され、前記第２外部端子群は、前記第１ピッチよりも大きい第２ピッチで前記外部端子が配列されている。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
代表的な実施の形態によれば、半導体装置の信頼性を向上させることができる。
また、半導体装置の実装歩留まりを向上させることができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
（実施の形態１）
本実施の形態の半導体装置を図面を参照して説明する。
図１は、本発明の一実施の形態である半導体装置１の上面図（平面図）であり、図２は半導体装置１の下面図（底面図、裏面図、平面図）、図３は半導体装置１の側面図、図４は半導体装置１の断面図（側面断面図）である。図１および図２のＡ１−Ａ１線の断面が図４にほぼ対応する。図５は、半導体装置１に使用されている半導体チップ２の概念的な平面図（上面図）である。図６は、半導体チップ２と外部ＬＳＩとの接続関係を示す回路ブロック図である。図７は、封止樹脂５を透視したときの半導体装置１の概念的な平面透視図（上面図）である。
図１〜図４および図７に示される本実施の形態の半導体装置１は、ＢＧＡ（Ball Grid Array package）型の半導体パッケージである。
本実施の形態の半導体装置１は、図２および図４に示すように、上面（第１面、表面、主面、チップ支持面）３ａ、この上面３ａに形成された複数のボンディングリード１４、この上面とは反対側の下面（第２面、裏面、上面３ａとは反対側の主面）３ｂ、及びこの第２面３ｂに形成された複数のランド１６を有する配線基板３を含んでいる。そして、この配線基板３の複数のランド１６は、配線基板３の下面３ｂの周縁部に沿って、かつ複数列に亘ってランド１６が配列された第１ランド群５６（第１半田ボール群５１に対応するランド群）と、この配線基板３の下面３ｂにおいて第１ランド群５６よりも内側（第１ランド群５６よりも配線基板３の下面３ｂの中央部側）にランド１６が配列された第２ランド群５７（第２半田ボール群５２に対応するランド群）とを有している。この第１ランド群５６は、第１ピッチ（第１の間隔、後述のピッチＰ１に対応）でランド１６が配列され、この第２ランド群５７は、第１ピッチよりも大きい第２ピッチ（第２の間隔、後述のピッチＰ２に対応）でランド１６が配列されている。
また、本実施の形態の半導体装置１は、図４に示すように、半導体チップ２と、半導体チップ２を支持または搭載する配線基板３と、半導体チップ２の表面の複数の電極（電極パッド）２ａとこれに対応する配線基板３の複数のボンディングリード１４とを電気的に接続する複数の導電性部材４と、半導体チップ２および導電性部材４を含む配線基板３の上面３ａを覆う封止樹脂５と、配線基板３の下面３ｂに設けられた複数の半田ボール６とを有している。尚、本実施の形態１における導電性部材４は、例えば金から成るボンディングワイヤ（ワイヤ）であるため、以下では、ボンディングワイヤ（導電性部材）４として説明する。
本実施の形態の半導体装置１の詳細な構成については、以下に説明する。
＜半導体チップについて＞
まず、半導体チップ２の構成について説明する。
半導体チップ２は、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）の主面における各デバイス形成領域に、種々の半導体集積回路（半導体素子）ＳＣ１などを形成した後、必要に応じて半導体基板の裏面研削を行ってから、ダイシングなどにより半導体基板を各半導体チップ２に分離したものである。半導体チップ２は、互いに対向する表面（第３面、半導体素子形成側の主面）および裏面（第４面、半導体素子形成側の主面とは逆側の主面）を有し、その表面が上方を向くように（裏面が配線基板３の上面３ａと対向するように）、配線基板３の上面（表面、主面、チップ支持面）３ａ上に配置（搭載）され、半導体チップ２の裏面が配線基板３の上面３ａに接着材（ダイボンド材、接合材、接着剤）８を介して接着され固定されている。ここで、半導体チップ２の厚さ方向と交差する平面形状は、図５に示されるように、矩形状から成り、本実施の形態では、正方形である。また、半導体チップ２の熱膨張係数（熱膨張率）は、例えば３×１０−６／Ｋ（または／℃）である。また、半導体チップ２のサイズ（外形寸法）は、例えば、□７〜９ｍｍ（一辺が７〜９ｍｍの正方形）である。
接着材８は、例えば絶縁性または導電性のペースト材などを用いることができる。半導体チップ２の表面には、図５に示すように、複数の電極（電極パッド、ボンディングパッド）２ａが半導体チップ２の表面（主面）の周縁部に沿って形成されており、電極２ａは、半導体チップ２内部または表層部分に形成された半導体素子または半導体集積回路ＳＣ１と、配線（図示しない）を介して電気的に接続されている。半導体チップ２は、配線基板３の上面３ａ上に配置されて、少なくとも一部が封止樹脂５で樹脂封止されている。
ここで、半導体チップ２の主面に形成された半導体集積回路ＳＣ１と複数の電極２ａとの接続関係を、図５および図６を参照して説明する。
半導体集積回路（回路素子）ＳＣ１は、外部ＬＳＩから供給された信号（入出力）データを変換するデータ信号用回路、この回路が動作する時にタイミングを取る（同期を取る）ための周期的な信号（クロック信号、クロックパルス）が供給されるクロック用回路、アドレス信号が供給されるアドレス用回路、コマンド信号が供給されるコマンド用回路、これらの回路を動作させるための電源電位が供給される電源電位用回路、及び基準電位が供給される基準電位用回路を有している。外部ＬＳＩは、半導体装置１の外部に位置するＬＳＩであり、図６では、符号ＬＳＩ１，ＬＳＩ２で示されている。半導体チップ２は例えばマイコンチップである。
そして、複数の電極（電極パッド）２ａは、電極２ａＳＧＮ１，２ａＳＧＮ２，２ａＳＧＮ３，２ａＳＧＮ４，２ａＶＤＤ，２ａＧＮＤを有している。ここで、電極（第１電極）２ａＳＧＮ１は、データ信号用回路と電気的に接続され、外部ＬＳＩから供給された信号（入出力）データを受け取るための外部インタフェース用パッド（電極）である。また、電極（第２電極）２ａＳＧＮ２は、クロック用回路と電気的に接続され、外部機器から供給されたクロック信号を受け取るための外部インタフェース用パッド（電極）である。また、電極（第３電極）２ａＳＧＮ３は、アドレス用回路と電気的に接続され、アドレス信号を受け取るための外部インタフェース用パッド（電極）である。また、電極（第４電極）２ａＳＧＮ４は、コマンド用回路と電気的に接続され、コマンド信号を受け取るための外部インタフェース用パッド（電極）である。また、電極（第５電極）２ａＶＤＤは、電源電位用回路と電気的に接続され、電源電位を受け取るための電源電位用パッド（電極）である。また、電極（第６電極）２ａＧＮＤは、基準電位用回路と電気的に接続され、基準電位を受け取るための基準電位用パッド（電極）である。
すなわち、半導体チップ２は、複数種類の信号用の電極（信号用電極パッド）２ａＳＧＮ１，２ａＳＧＮ２，２ａＳＧＮ３，２ａＳＧＮ４と、電源電位用の電極（電源電位用電極パッド）２ａＶＤＤ及び基準電位用の電極（基準電位用電極パッド）２ａＧＮＤとを有している。電源電位用の電極２ａＶＤＤ及び基準電位用の電極２ａＧＮＤのそれぞれの数は、詳細に図示しないが、複数設けられている。これにより、回路を動作させるために必要な多くの電源電位を受け取ることができ、さらには多くの基準電位を半導体チップ２の半導体集積回路ＳＣ１内に取り込むことができるため、半導体集積回路ＳＣ１を安定して動作させることができる。
＜配線基板について＞
次に、配線基板３の構成について説明する。
実装基板（マザーボード、後述する配線基板３１に対応）と半導体チップ２とのインターポーザとなる配線基板（パッケージ用配線基板、パッケージ基板）３は、絶縁性の樹脂を含浸させた基材層（絶縁基板、コア材）１１と、基材層１１の上面（第１面）および下面（第２面）に形成された導体層（導体パターン、導体膜パターン、配線層）とを有している。また、図７に示されるように、厚さ方向と交差する平面形状は、矩形状から成り、本実施の形態では、正方形である。また、配線基板３のサイズ（外形寸法）は、例えば、□１２〜ｍｍ（一辺が１２ｍｍ程度の正方形）である。
配線基板３として、１つの絶縁層（基材層１１）の上面および下面に導体層が形成された基板を用いても、あるいは複数の絶縁層（基材層）と複数の導体層（配線層）とが積層された多層基板（多層配線基板）を用いてもよい。また、配線基板３として、可撓性を有したフィルムまたはテープ型の配線基板（テープ基板）を用いることもできる。また、配線基板３の基材層１１として、例えば、ガラス繊維に樹脂を含浸させた樹脂材料（例えばガラスエポキシ樹脂）、または有機高分子材料などを用いることができる。尚、本実施の形態１で使用する配線基板３の熱膨張係数（熱膨張率）は、シリコンから成る半導体チップ２の熱膨張係数（熱膨張率）よりも大きく、例えば１１×１０−６〜１３×１０−６／Ｋである。
基材層１１の上面および下面の導体層はパターン化されており、例えばめっき法で形成された銅薄膜などの導電性材料により形成することができる。基材層１１の上面の導体層により、ボンディングワイヤ４を接続するためのボンディングリード（電極、ボンディングパッド、パッド電極）１４やそれに接続された配線１５が配線基板３の上面３ａに複数形成されている。尚、図示しないが、ボンディングリード１４は、配線１５の一部であり、配線１５の幅よりも広い幅を有している。一方、基材層１１の下面の導体層により、半田ボール６を接続するための導電性のランド（電極、パッド、端子）１６が配線基板３の下面（裏面、上面３ａとは反対側の主面）３ｂに複数形成されている。また、必要に応じて、ソルダレジスト層ＳＲ１，ＳＲ２（図４では図示しないが、後述する図８および図９に示してある）を配線基板３の上面３ａおよび下面３ｂ上にそれぞれ形成することもできる（この場合、配線基板３の上面３ａにソルダレジスト層ＳＲ１が、配線基板３の下面３ｂにソルダレジスト層ＳＲ２が形成されることになる）。
本実施の形態では、図８に示すように、ボンディングリード１４やランド１６の一面が、このソルダレジスト層ＳＲ１，ＳＲ２（の開口部ＳＲ１ａ，ＳＲ２ａ）から露出され、他の導体層（配線１５など）はソルダレジスト層ＳＲ１，ＳＲ２で覆われる。ここで、図８は、図４の点線で囲まれた領域Ｒ１を拡大した断面図（部分拡大断面図）である。ランド１６およびそれを露出する開口部ＳＲ２ａの平面形状は、好ましくは円形状である。
尚、図８の構造の代わりに、図９に示されるように、ランド１６は、一面だけでなく、側面も露出される構成であってもよい。ここで、図９は、図８と同様、図４の点線で囲まれた領域Ｒ１を拡大した断面図（部分拡大断面図）であるが、図９は、ランド１６を露出させるためのソルダレジスト層ＳＲ２の開口部ＳＲ２ａの寸法（直径）を、ランド１６の寸法（直径）よりも大きくした場合に対応する。図９のように、ランド１６の側面も露出される構成とした場合、半田ボール６の一部が、ランド１６の側面にも濡れ広がるため、図９に示すランド１６に形成された半田ボール６の径（直径）は、図８に示すランド１６に形成された半田ボール６の径（直径）よりも大きくなる。
また、ソルダレジスト層ＳＲ１から露出した複数のボンディングリード１４は、図７に模式的に示されるように、配線基板３の上面３ａ上に搭載された半導体チップ２の周囲、言い換えると半導体チップ２の各辺に沿って、形成（配置）されている。
配線基板３の上面３ａのボンディングリード１４と下面３ｂのランド１６とは、図４に示されるように、配線１５、及び配線基板３（の基材層１１）の上面３ａから下面３ｂに向かって貫通するビア（スルーホール）の内部に形成されたビア配線（導体）１８を介して、電気的に接続されている。従って、半導体チップ２の回路素子ＳＣ１と電気的に接続された複数の電極２ａは、導電性部材である複数のボンディングワイヤ（導電性部材）４を介して配線基板３の複数のボンディングリード１４とそれぞれ電気的に接続され、更に配線基板３の配線１５やスルーホール内の導体（ビア配線１８）などを介して配線基板３の下面３ｂの複数のランド１６とそれぞれ電気的に接続されている。
複数のランド１６は、配線基板３の下面３ｂにアレイ状に配置されている。詳細に説明すると、図２に示すように、配線基板３の下面３ｂの周縁部（各辺）に沿って、かつ複数列に亘ってランド１６が配列された第１ランド群５６と、配線基板３の下面３ｂにおいて第１ランド群５６よりも内側（第１ランド群５６よりも配線基板３の下面（第２面）３ｂの中央部側）にランド１６が配列された第２ランド群５７とを有している。
ここで、図２において、符号Ｘ，Ｙ，Ｚを付した点線は仮想線であるが、符号Ｘを付した点線で囲まれた領域は、第１ランド群５６（又は第１半田ボール群５１）の配置領域に対応し、符号Ｙを付した点線で囲まれた領域は、第２ランド群５７（又は第２半田ボール群５２）の配置領域に対応し、符号Ｚを付した点線で囲まれた領域は、テスト用の端子（ランド）１７の配置領域に対応する。
すなわち、第１ランド群５６は、図２において、点線Ｘで囲まれた領域内に位置するランド１６により構成されている。このため、ランド１６のうち、第１ランド群５６に属するランド１６を、符号１６ａを付してランド１６ａと称するものとし、図２でも符号１６ａで示してある。また、第２ランド群５７は、図２において、点線Ｙで囲まれた領域内に位置するランド１６により構成されている。このため、ランド１６のうち、第２ランド群５７に属するランド１６を、符号１６ｂを付してランド１６ｂと称するものとし、図２でも符号１６ｂで示してある。
このとき、第２ランド群５７（に属するランド１６ｂ）は、図４に示されるように、配線基板３の上面３ａに搭載された半導体チップ２と、ほぼ平面的に重なる領域内にある。また、この第１ランド群５６では、ランド１６（ここではランド１６ａ）が第１ピッチ（第１の間隔、後述のピッチＰ１に対応）で配列され、この第２ランド群５７では、ランド１６（ここではランド１６ｂ）が第１ピッチよりも大きい第２ピッチ（第２の間隔、後述のピッチＰ２に対応）で配列されている。
そして、各ランド１６には、外部端子である半田ボール（ボール電極、半田バンプ、バンプ電極、突起電極）６が接続（配置）されている。このため、配線基板３の下面３ｂ、すなわち半導体装置１の下面（主面）に、半田バンプとして複数の半田ボール６がアレイ状に配置されている。半田ボール６が配置された半導体装置１の下面（すなわち配線基板３の下面３ｂ）が半導体装置１の実装面（実装基板に実装する側の主面）となる。半田ボール６は、半田材料からなり、半導体装置１のバンプ電極（突起電極、半田バンプ）として機能し、半導体装置１の外部端子として機能することができる。半田ボール６は半田バンプとみなすことができる。半導体チップ２の複数の電極２ａは、複数のボンディングワイヤ４を介して配線基板３の複数のボンディングリード１４に電気的に接続され、更に配線基板３の配線１５やスルーホール内の導体（ビア配線１８）などを介して配線基板３の複数のランド１６および複数のランド１６に接続された複数の半田ボール６に電気的に接続されている。また、半導体チップ２の電極２ａと電気的に接続していない半田ボール６は、放熱用に用いることもできる。
また、配線基板３の下面３ｂの中央部付近（第２ランド群５７よりも配線基板３の下面３ｂの中央部側）には、テスト用の複数の端子（ランド）１７が配置されている。尚、テスト用の端子（ランド）１７は、図２において、点線Ｚで囲まれた領域内に位置するものである。各端子１７は、半田ボール６が接続されていないランド１６により形成されている。従って、配線基板３の下面３ｂに複数のランド１６が形成されているが、半田ボール６が接続されたランド１６（すなわちランド１６ａ，１６ｂ）と、半田ボール６が接続されずにテスト用の端子１７となるランド１６とがある。
半田ボール６を接続したランド１６と同様、テスト用の端子１７も、配線基板３の導体層（スルーホール内の導体、配線１５およびボンディングリード１４など）とボンディングワイヤ４とを介して半導体チップ２の電極２ａに電気的に接続されており、端子１７にテスト用のプローブなどを当てることにより、半導体装置１をテスト（検査）することができる。端子１７を用いた半導体装置１のテスト（検査）は、半導体装置１の製造後、半導体装置１の実装前（例えば後述の配線基板３１への実装前）に行われる。端子１７は、半導体装置１のテスト（検査）のために使用する端子であるため、半導体装置１の実装後（例えば後述の配線基板３１への実装後）には使用しない端子である。このため、半導体装置１の端子１７は、半導体装置１の実装用の配線基板の端子（例えば後述の配線基板３１の基板側端子３２）に電気的に接続する必要が無いため、端子１７には半田ボール６を接続していない。テスト用の端子１７は、不要であれば、その形成を省略することもできる。
封止樹脂（封止樹脂部、封止部、封止体）５は、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止樹脂５を形成することもできる。封止樹脂５は、配線基板３の上面３ａ上に半導体チップ２およびボンディングワイヤ４を覆うように形成されており、封止樹脂５により、半導体チップ２およびボンディングワイヤ４が封止され、保護される。尚、本実施の形態１で使用する封止樹脂５の熱膨張係数は、配線基板３の熱膨張係数よりも低いが、シリコンから成る半導体チップ２の熱膨張係数よりも大きい。このような封止樹脂５を配線基板３の上面３ａ上に形成することで、熱処理工程により半導体チップ２の熱膨張係数と配線基板３の熱膨張係数の差が原因で生じる膨張・収縮応力を、ある程度、緩和することができる。
このように、図１〜図４および図７に示される本実施の形態の半導体装置１は、半導体チップ２が配線基板３に搭載され、配線基板３に外部端子として半田ボール６が接合された半導体装置（半導体パッケージ）である。半導体装置１は、例えば、チップサイズもしくは半導体チップ２より僅かに大きい程度の小形の半導体パッケージであるＣＳＰ（Chip Size Package）形態の半導体装置である。半導体装置１（配線基板３）の平面形状は、例えば、一辺が１２ｍｍ程度の正方形状などとすることができる。また、半導体装置１は、半田ボール６がアレイ状に配置されており、ＢＧＡパッケージ形態の半導体装置として機能することができる。
＜半導体装置の製造方法について＞
次に、本実施の形態の半導体装置１の製造方法を、図面を参照して説明する。図１０は、本実施の形態の半導体装置１の製造工程を示す工程フロー図である。図１１〜図１５および図２２は、本実施の形態の半導体装置１の製造工程中の断面図であり、上記図４（上記図２のＡ１−Ａ１線の断面）に対応する断面が示されている。図１６〜図２１は、ステップＳ５の半田ボール６の接続工程の説明図（説明用の断面図）であり、上記図２のＢ１−Ｂ１線に対応する断面が示されている。
なお、本実施の形態では、複数の配線基板３がアレイ状に繋がって形成された多数個取りの配線基板（配線基板母体）２１を用いて個々の半導体装置１を製造する場合について説明する。
まず、図１１に示されるように、配線基板（インターポーザ）２１を準備する（ステップＳ１）。この配線基板２１は、上記配線基板３の母体であり、配線基板２１を後述する切断工程で切断し、各半導体装置領域（基板領域、単位基板領域）２２に分離したものが半導体装置１の配線基板３に対応する。配線基板２１は、そこから１つの半導体装置１が形成される領域である半導体装置領域２２がマトリクス状に複数配列した構成を有している。従って、配線基板２１の上面２１ａの各半導体装置領域２２には、上記ボンディングリード１４や配線１５が形成され、配線基板２１の下面２１ｂの各半導体装置領域２２には、上記ランド１６および上記テスト用の端子１７が形成されている。
次に、図１２に示されるように、配線基板２１の上面２１ａの各半導体装置領域２２上に、半導体チップ２を接着材８を介して接合（ダイボンディング、チップマウント）する（ステップＳ２）。接着材８は、例えば絶縁性の接着材であるが、銀ペーストなどの導電性の接着材を用いることもできる。例えば、配線基板２１の上面２１ａの各半導体装置領域２２のほぼ中央部に接着材８を塗布してチップ固定用の接着層を形成し、接着材８上に半導体チップ２を載置し、加熱などを行って、配線基板２１の上面２１ａと半導体チップ２の裏面とを接着材８を介して接合することができる。
次に、図１３に示されるように、ワイヤボンディング工程を行って、半導体チップ２の各電極２ａと、これに対応する配線基板２１に形成されたボンディングリード１４とをボンディングワイヤ４を介して電気的に接続する（ステップＳ３）。すなわち、配線基板２１の上面２１ａの各半導体装置領域２２上の複数のボンディングリード１４とその半導体装置領域２２上に接合（搭載）された半導体チップ２の複数の電極２ａとを複数のボンディングワイヤ４を介してそれぞれ電気的に接続する。
ワイヤボンディング工程の後、図１４に示されるように、モールド工程（例えばトランスファモールド工程）による樹脂封止を行って封止樹脂５ａ（封止部）を形成し、半導体チップ２およびボンディングワイヤ４を封止樹脂５ａによって封止（樹脂封止）する（ステップＳ４）。このモールド工程では、配線基板２１の上面２１ａの複数の半導体装置領域２２を封止樹脂５ａで一括して封止する一括封止を行う。すなわち、配線基板２１の上面２１ａの複数の半導体装置領域２２上に半導体チップ２およびボンディングワイヤ４を覆うように封止樹脂５ａを形成する。このため、封止樹脂５ａは、配線基板２１の上面２１ａの複数の半導体装置領域２２を覆うように形成される。封止樹脂５ａは、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止樹脂５ａを形成することができる。例えば、配線基板２１上に配置した金型のキャビティ内に封止樹脂材料を注入し、この封止樹脂材料を加熱により硬化して封止樹脂５ａを形成することができる。
次に、図１５に示されるように、配線基板２１の下面２１ｂのランド１６に半田ボール６を接続（接合）する（ステップＳ５）。
ステップＳ５の半田ボール６接続工程の一例について、図１６〜図２１を参照して説明する。
封止樹脂５ａを形成した配線基板２１を、図１６に示されるように、配線基板２１の下面２１ｂが上方を向くように配置する。また、別途、図１７に示されるような、半田ボール吸着用のマスク２４を準備しておく。マスク２４は、例えば、平板形状の部材に複数の孔部（貫通孔）２４ａを設けた構造を有している。また、マスク２４における複数の孔部２４ａの配列（配置位置）は、配線基板２１の下面２１ｂにおけるランド１６の配列（配置位置）に対応しており、配線基板２１の下面２１ｂ（配線基板３の下面３ｂ）に配置すべき半田ボール６の配列に対応している。
それから、図１８に示されるように、マスク２４の各孔部２４ａに半田ボール６を吸着する。孔部２４ａの直径を半田ボール６の直径よりも小さくしておき、孔部２４ａから外気を吸い込みながら、マスク２４を半田ボール６に近づけることで、マスク２４の各孔部２４ａに半田ボール６を吸着することができる。
次に、図１９に示されるように、マスク２４の各孔部２４ａに吸着した半田ボール６をフラックス２５に浸け、各半田ボール６にフラックス２５を付着させる。
次に、図２０に示されるように、マスク２４の各孔部２４ａに吸着した半田ボール６を、配線基板２１の下面２１ｂのランド１６上に配置し、孔部２４ａからの吸い込みを停止してから、半田ボール６からマスク２４を引き離す。これにより、配線基板２１の下面２１ｂの複数のランド１６上に複数の半田ボール６が配置されてフラックス２５で仮固定される。その後、熱処理として半田リフロー処理（リフロー処理、熱処理）を行って半田を溶融、再固化することで、図２１に示されるように、半田ボール６と配線基板２１の下面２１ｂのランド１６とを接合して電気的に接続することができる。その後、必要に応じて洗浄工程を行い、半田ボール６の表面に付着したフラックス２５などを取り除くこともできる。なお、マスク２４において、テスト用の端子１７に対応する位置には孔部２４ａを設けていないので、上記図１５に示されるように、テスト用の端子１７上には半田ボール６が接続されず、テスト用の端子１７以外のランド１６上に半田ボール６が接続される。
このようにして、ステップＳ５おいて、半導体装置１の外部端子としての半田ボール６が配線基板２１の下面２１ｂに接合される。配線基板２１の下面２１ｂに接合された半田ボール６は、半田バンプ（バンプ電極）とみなすことができる。なお、本実施の形態では、半導体装置１の外部端子として半田ボール６をランド１６に接合する場合について説明したが、これに限定されるものではなく、例えば半田ボール６の代わりに印刷法などによりランド１６上に半田を供給して半導体装置１の外部端子としての半田バンプ（バンプ電極）をランド１６上に形成することもできる（後述の実施の形態４に対応）。また、半導体装置１の外部端子（ここでは半田ボール６）の材質には、鉛含有半田や鉛を含有しない鉛フリー半田のいずれを用いることもできるが、環境汚染問題対策に着目した場合、鉛（Ｐｂ）を含有しない鉛フリー半田を用いることがより好ましい。なお、鉛フリー半田の材料としては、錫（Ｓｎ）のみ、又は錫（Ｓｎ）系の合金層として、錫（Ｓｎ）−ビスマス（Ｂｉ），錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）などが好ましい。合金層の場合、錫のみで構成された半田ボールに比べ、ウィスカの問題を抑制することができる。
次に、必要に応じてマーキングを行って、封止樹脂５ａの表面に製品番号などのマークを付す（ステップＳ６）。例えば、レーザによりマーキングを行うレーザマークを行うことができるが、インクによりマーキングを行うインクマークを行うこともできる。また、ステップＳ５の半田ボール６の接続工程とステップＳ６のマーキング工程の順番を入れ換え、ステップＳ６のマーキング工程を行った後に、ステップＳ５の半田ボール６の接続工程を行うこともできる。不要であれば、ステップＳ６のマーキング工程を省略することもできる。
次に、図２２に示されるように、配線基板２１およびその上に形成された封止樹脂５ａを各半導体装置領域２２に切断（ダイシング）して分離（分割）する（ステップＳ７）。このように、切断・個片化を行って、上記図１〜図４および図７に示されるような半導体装置１を製造することができる。各半導体装置領域２２に切断され分離（分割）された配線基板２１が配線基板３に対応し、各半導体装置領域２２に切断され分離（分割）された封止樹脂５ａが封止樹脂５に対応する。
半導体装置１の製造後、配線基板３の下面３ｂのテスト用の端子１７にテスタなどを接触させて、半導体装置１の試験（テスト）を行うことができる。テスト用の端子１７を用いて、半導体装置１の良・不良などを判別する選別試験などを行うことができる。良品として選別された半導体装置１は、実装基板などに実装して使用される。このため、テスト用の端子１７を用いた試験は、次に説明する半導体装置１の実装工程の前に行われる。
＜半導体モジュールの製造方法＞
次に、本実施の形態の半導体装置１を実装基板（マザーボード）に実装し、半導体モジュールを製造する方法について、図面を参照して説明する。図２３は、半導体モジュールの製造工程の一部（半導体装置１の実装工程）を示す工程フロー図である。図２４は、半導体装置１を実装するための実装基板である配線基板３１の断面図（要部断面図）であり、図２５は、配線基板３１の平面図（要部平面図）であり、図２６は、図２５の部分拡大平面図であり、図２７は配線基板３１の部分拡大断面図である。なお、図２５のＡ２−Ａ２線の断面図が図２４にほぼ対応し、図２５の二点鎖線で囲まれた領域２７の拡大図が図２６にほぼ対応し、図２６のＣ１−Ｃ１線の断面が図２７にほぼ対応する。また、理解を簡単にするために、図２６では、配線基板３１の半田レジスト層３６を透視し、基板側端子３２および引出し配線３５のパターンを示してある。また、配線基板３１上に半導体装置１を実装した際に、図２５のＡ２−Ａ２線と、上記図１および図２のＡ１−Ａ１線とは、平面的に一致する。また、配線基板３１上に半導体装置１を実装した際に、半導体装置１が平面的に重なる領域（半導体装置１搭載領域）２８を点線で図２５に示してある。図２８〜図３０は、本実施の形態の半導体モジュールの製造工程（半導体装置の実装工程）中の断面図（要部断面図）であり、上記図２４に対応する断面、すなわち上記図４にも対応する断面が示されている。図３１は、図３０の部分拡大断面図であり、図３０および図３１には、半導体装置１を配線基板３１に実装した状態が示されている。また、図３２および図３３は、製造された半導体モジュールＭＪ１の一例を模式的に示す平面図および断面図であり、図３２のＤ１−Ｄ１線の断面が図３３にほぼ相当する。
まず、上記ステップＳ１〜Ｓ７のようにして半導体装置１を準備し（ステップＳ１１）、また、半導体装置１を実装するための実装基板である配線基板３１を準備する（ステップＳ１２）。ステップＳ１２の配線基板３１の準備（製造）は、ステップＳ１１の半導体装置１の準備（製造）の前に行っても、後に行っても、あるいは同時に行ってもよい。配線基板３１の熱膨張係数（熱膨張率）は、例えば１４×１０−６〜１６×１０−６／Ｋである。
図２４〜図２７に示されるように、配線基板（実装基板、マザーボード）３１は、半導体装置１を実装する実装面である上面（表面、主面）３１ａに、半導体装置１の複数の外部端子（ここでは半田ボール６）をそれぞれ接続するための複数の基板側端子（接続端子、電極、パッド電極、導電性ランド）３２を有している。なお、図２４では、配線基板３１の断面構造を簡略化して示しているが、詳細には、配線基板３１は、図２７に示されるような断面構造を有している。
配線基板３１は、好ましくは、複数の絶縁体層（誘電体層、絶縁性の基材層）３３と複数の配線層（導体層、導体パターン層）３４とを積層して一体化した多層配線基板（多層基板）である。図２７では、３つの絶縁体層３３が積層されて配線基板３１が形成されているが、積層される絶縁体層３３の数はこれに限定されるものではなく種々変更可能である。
また、図２７では、配線基板３１の上面３１ａ上と絶縁体層３３間とに配線層３４が形成されているが、必要であれば、配線基板３１の下面（裏面）３１ｂ上にも配線層３４を形成することができる。配線基板３１の絶縁体層３３を形成する材料としては、例えば、アルミナ（酸化アルミニウム、Ａｌ２Ｏ３）などのようなセラミック材料や、樹脂材料（例えばガラスエポキシ樹脂）などを用いることができる。
配線基板３１の最上層の配線層３４によって、配線基板３１の上面３１ａに、導電体からなる複数の基板側端子３２と、各基板側端子３２に接続された引出し配線３５とが形成されている。基板側端子３２は、半導体装置１の外部端子である半田ボール６（バンプ電極）を接続するための端子であり、配線基板３１の上面３１ａ上に半導体装置１を搭載した際に、半田ボール６に対向する（平面的に重なる）位置に基板側端子３２が配置されている。このため、配線基板３１の上面３１ａの半導体装置１搭載予定領域に複数の基板側端子３２が形成されており、複数の基板側端子３２の配列は、半導体装置１の下面（すなわち配線基板３の下面３ｂ）における半田ボール６の配列に対応する。すなわち、配線基板３１の複数の基板側端子３２は、半導体装置１の外部端子である半田ボール６（バンプ電極）の配列に対応した配列（半田ボール６の配列と同じ配列）を有している。また、配線基板３１の上面３１ａの半導体装置１搭載予定領域以外の領域に、必要に応じて他の端子（基板側端子３２以外の端子）を形成することもでき、そこに半導体装置１以外の電子部品など搭載することもできる。
基板側端子３２と、それに接続された引出し配線３５とは、同層の配線層３４（配線基板３１の最上層の配線層３４）によって一体的に形成されている。すなわち、基板側端子３２は、図２６に示すように、引出し配線３５の一部であり、引出し配線３５の幅よりも広い幅を有している。引出し配線３５は、基板側端子３２を配線基板３１の他の端子などに接続するための配線として機能することができる。更に、半田レジスト層３６が、各基板側端子３２を露出し、他の領域を覆うように、配線基板３１の上面３１ａに形成されており、引出し配線３５は半田レジスト層３６で覆われている。また、配線基板３１を構成する各配線層３４は、必要に応じて絶縁体層３３に形成されたビアホール（スルーホール、孔）３７内の導体または導体膜３８を通じて電気的に接続されている。
次に、図２８に示されるように、配線基板３１の複数の基板側端子３２上に半田ペースト（半田、クリーム半田）４１を供給（印刷、付与、塗布、配置）する（ステップＳ１３）。この際、例えば、半田印刷用のマスク（図示せず）を用いた印刷法により、配線基板３１の複数の基板側端子３２上に半田ペースト４１を供給することができる。
次に、図２９に示されるように、配線基板３１上に半導体装置１を搭載（配置）する（ステップＳ１４）。
ステップＳ１４の配線基板３１への半導体装置１の搭載工程では、図２９に示されるように、半導体装置１の半田ボール６を形成している側の主面（すなわち配線基板３の下面３ｂ側）が、配線基板３１の基板側端子３２を形成している側の主面（すなわち配線基板３１の上面３１ａ）に対向するように、配線基板３１の上面３１ａ上に半導体装置１を配置する。この際、配線基板３１の複数の基板側端子３２と半導体装置１の複数の半田ボール６とが、ステップＳ１３で基板側端子３２上に供給した半田（半田ペースト４１）を介して対向するように、配線基板３１の上面３１ａ上に半導体装置１を位置合わせして搭載（配置）する。このため、半導体装置１の各半田ボール６は、配線基板３１の各基板側端子３２上に設けられた半田ペースト４１を介して、配線基板３１の各基板側端子３２と対向し、この際、半田ボール６は、半田ペースト４１及び基板側端子３２と平面的にほぼ重なることになる。配線基板３１の基板側端子３２上の半田ペースト４１の粘着性により、半導体装置１の半田ボール６を配線基板３１の基板側端子３２に仮固定することができる。
半導体装置１を配線基板３１に搭載（配置）した後、熱処理として半田リフロー処理（リフロー処理、熱処理）を行う（ステップＳ１５）。図３０および図３１は、ステップＳ１５の半田リフロー工程後の状態が示されている。
例えば、上記のように半導体装置１が搭載された配線基板３１（図２９の構造体）を図示しないリフロー炉などに通し、このリフロー炉内で加熱された半田（半田ペースト４１および半田ボール６）が溶融して、配線基板３１の基板側端子３２と半導体装置１の半田ボール６とを接合する。この半田リフロー処理により、半導体装置１の半田ボール６は、その半田ボール６を接続すべき基板側端子３２上に供給されていた半田ペースト４１と一体化して、半導体装置１の実装後の半田ボール４６となり、図３０および図３１に示されるように、半導体装置１の各半田ボール４６が配線基板３１の各基板側端子３２に接合されて電気的に接続される。すなわち、半導体装置１の複数の外部端子（ここでは半田ボール６）が配線基板３１の複数の基板側端子３２にそれぞれ接続されるのである。
このようにして、半導体装置１が配線基板３１に実装（半田実装）され、配線基板３１上に半導体装置１を実装（搭載）した半導体装置または半導体モジュール（図３０および図３１の構造体）が製造される。これにより、半導体装置１が配線基板３１に固定されるとともに、半導体装置１の外部端子としての複数の半田ボール４６（半田ボール６）が配線基板３１の複数の基板側端子３２にそれぞれ電気的に接続される。従って、半導体チップ２の複数の電極２ａが、複数のボンディングワイヤ４と、配線基板３の複数のボンディングリード１４、配線１５、スルーホール（図示せず）内の導体およびランド１６と、複数の半田ボール４６とを介して配線基板３１の複数の基板側端子３２に電気的に接続される。
また、配線基板３１上への半導体装置１の実装工程の後、実装工程の前、または同じ実装工程で、他の電子部品などを配線基板３１上に実装（搭載）することもでき、本実施の形態では、図３２および図３３に示すように、電子部品（外部機器）として、例えばコンデンサＣＰ１や抵抗ＲＳ１が、配線基板３１の上面３１ａ上に、半導体装置１の周囲に実装（搭載）される。これにより、半導体モジュールＭＪ１を構成（製造）している。
また、ステップＳ１３で配線基板３１の複数の基板側端子３２上に半田ペースト４１を供給してから、ステップＳ１４（半導体装置１の搭載工程）およびステップＳ１５（半田リフロー工程）を行えば、半導体装置１の半田ボール６を配線基板３１の基板側端子３２に接合しやすくなるのでより好ましいが、ステップＳ１３（半田ペースト４１供給工程）を省略することもできる。ステップＳ１３（半田ペースト４１供給工程）を省略した場合には、ステップＳ１４で配線基板３１上に半導体装置１を搭載した際には、半導体装置１の各半田ボール６と配線基板３１の各基板側端子３２とが、これらの間に半田ペースト４１を介在することなく互いに対向することになる。そして、ステップＳ１５の半田リフロー処理を行って半田ボール６を加熱して溶融することで、配線基板３１の基板側端子３２と半導体装置１の半田ボール６とを接合することができる。この半田リフロー処理で溶融して再固化した半田ボール６が、半導体装置１の実装後の上記半田ボール４６となる。
＜ランド及び半田ボールの配列について＞
次に、本実施の形態の半導体装置１の下面、すなわち配線基板３の下面３ｂにおける、複数の半田ボール６（又はランド１６）の配列の仕方について、詳細に説明する。
本実施の形態の半導体装置１は、配線基板３の下面３ｂにおいて、上記図２のように配列した複数の半田ボール６（および複数のランド１６）を有している。
配線基板３の下面３ｂの各ランド１６（テスト用の端子１７は除く）にそれぞれ半田ボール６が配置されているため、配線基板３の下面３ｂにおけるランド１６（テスト用の端子１７は除く）の配列と、配線基板３の下面３ｂにおける半田ボール６の配列とは同じである。従って、図２において、半田ボール６と同じ平面位置にランド１６が配置されている。すなわち、図２において、半田ボール６ａと同じ平面位置にランド１６ａが配置され、かつ半田ボール６ｂと同じ平面位置にランド１６ｂが配置されている。
図２から分かるように、本実施の形態の半導体装置１では、配線基板３の下面３ｂにおいて、複数の半田ボール６（外部端子）を複数の半田ボール群（外部端子群、半田バンプ群）、ここでは２つの半田ボール群（外部端子群、半田バンプ群）である第１半田ボール群５１および第２半田ボール群５２に分けて配列している。具体的には、半導体装置１の下面（配線基板３の下面３ｂ）に設けた複数の半田ボール６を、配線基板３の下面３ｂの外周部側で半田ボール６を複数列（ここでは２列）で周回させて配列させた第１半田ボール群（第１外部端子群、第１半田バンプ群）５１と、第１半田ボール群５１よりも内側で半田ボール６を複数列（ここでは２列）で周回させて配列させた第２半田ボール群（第２外部端子群、第２半田バンプ群）５２とで構成している。
半田ボール６のうち、第１半田ボール群（第１外部端子群、第１半田バンプ群）５１に属する半田ボール６を、符号６ａを付して半田ボール６ａと称し、第２半田ボール群（第２外部端子群、第２半田バンプ群）５２に属する半田ボール６を、符号６ｂを付して半田ボール６ｂと称するものとする。
ここで、第１半田ボール群５１は、第１ランド群５６を構成する複数のランド１６ａ上それぞれに配置された複数の半田ボール６ａにより構成され、第２半田ボール群５２は、第２ランド群５７を構成する複数のランド１６ｂ上にそれぞれ配置された複数の半田ボール６ｂにより構成されている。すなわち、第１ランド群５６の各ランド１６ａ上に、第１半田ボール群５１の各半田ボール６ａが配置され、第２ランド群５７の各ランド１６ｂ上に、第２半田ボール群５２の各半田ボール６ｂが配置されている。配線基板３の下面３ｂにおいて、第１ランド群５６のランド１６ａの配列の仕方と、第１半田ボール群５１の半田ボール６ａの配置の仕方とは同じであり、第２ランド群５７のランド１６ｂの配列の仕方と、第２半田ボール群５２の半田ボール６ｂの配列の仕方とは同じである。また、配線基板３の下面３ｂにおいて、第１ランド群５６と第２ランド群５７の位置関係は、第１半田ボール群５１と第２半田ボール群５２の位置関係と同じである。
上述したように、配線基板３の下面３ｂの複数のランド１６は、配線基板３の下面３ｂの周縁部に沿って、かつ複数列に亘ってランド１６（すなわちランド１６ａ）が配列した第１ランド群５６と、配線基板３の下面３ｂにおいて第１ランド群５６よりも内側にランド１６（すなわちランド１６ｂ）が配列した第２ランド群５７とを有している。このため、配線基板３の下面３ｂの複数の半田ボール６（すなわち外部端子）は、配線基板３の下面３ｂの周縁部に沿って、かつ複数列に亘って半田ボール６（すなわち半田ボール６ａ）が配列した第１半田ボール群５１と、配線基板３の下面３ｂにおいて第１半田ボール群５１よりも内側に半田ボール６（すなわち半田ボール６ｂ）が配列した第２半田ボール群５２とを有している。すなわち、第１半田ボール群５１の半田ボール６ａは、上記したように配線基板３の下面３ｂの周縁部（各辺）に沿って、複数列に亘って配置された第１ランド群５６のランド１６ａ上にそれぞれ設けられている。また、第２半田ボール群５２の半田ボール６ｂは、配線基板３の下面３ｂにおいて第１ランド群５６よりも内側に配置された第２ランド群５７のランド１６ｂ上にそれぞれ設けられている。
また、上述したように、第１ランド群５６は、第１ピッチ（第１の間隔、後述のピッチＰ１に対応）でランド１６（すなわちランド１６ａ）が配列し、第２ランド群５７は、第１ピッチよりも大きい第２ピッチ（第２の間隔、後述のピッチＰ２に対応）でランド１６（すなわちランド１６ｂ）が配列している。このため、第１半田ボール群５１は、第１ピッチ（第１の間隔、後述のピッチＰ１に対応）で半田ボール６（すなわち半田ボール６ａ）が配列し、第２半田ボール群５２は、第１ピッチよりも大きい第２ピッチ（第２の間隔、後述のピッチＰ２に対応）で半田ボール６（すなわち半田ボール６ｂ）が配列している。
上述したように、各半田ボール６は、配線基板３の導体層やボンディングワイヤを介して、半導体チップ２の電極２ａに電気的に接続されており、半導体チップ２の電極２ａには、信号用の電極２ａＳＧＮ１，２ａＳＧＮ２，２ａＳＧＮ３，２ａＳＧＮ４、電源電位用の電極２ａＶＤＤおよび基準電位用の電極２ａＧＮＤがある。本実施の形態では、上述したように、外部機器（外部ＬＳＩ）との電気的な接続を考慮し、第１半田ボール群５１に信号用の電極２ａＳＧＮ１，２ａＳＧＮ２，２ａＳＧＮ３，２ａＳＧＮ４を、優先的に接続している。一方、第２半田ボール群５２には、第１半田ボール群５１に配置しきれなかった信号用の電極２ａＳＧＮ１，２ａＳＧＮ２，２ａＳＧＮ３，２ａＳＧＮ４、電源電位用の電極２ａＶＤＤ、及び基準電位用の電極２ａＧＮＤが、電気的に接続されている。尚、上述したように、本実施の形態では、テスト用の端子１７を配線基板３の下面３ｂにおける中央部に集約して配置している。すなわち、組み立て（製造）が完了した半導体装置１の特性を検査するために必要なテスト用の端子１７を、積極的に配線基板３の下面３ｂの中央部に配置しているため、信号用の電極２ａＳＧＮ１，２ａＳＧＮ２，２ａＳＧＮ３，２ａＳＧＮ４と電気的に接続される半田ボール６を、配線基板３の下面３ｂにおける周縁部側に配置することができる。
図３４〜図３７は、半導体装置１の説明図である。このうち、図３４は、配線基板３の下面３ｂにおいて、第１半田ボール群（第１外部端子群、第１半田バンプ群）５１に属する半田ボール６（すなわち半田ボール６ａ）のみを図示し、第２半田ボール群（第２外部端子群、第２半田バンプ群）５２に属する半田ボール６（すなわち半田ボール６ｂ）およびテスト用の端子１７の図示を省略した平面図に対応する。図３５は、配線基板３の下面３ｂにおいて、第２半田ボール群（第２外部端子群、第２半田バンプ群）５２に属する半田ボール６（すなわち半田ボール６ｂ）のみを図示し、第１半田ボール群（第１外部端子群、第１半田バンプ群）５１に属する半田ボール６（すなわち半田ボール６ａ）およびテスト用の端子１７の図示を省略した平面図に対応する。図３６は、配線基板３の下面３ｂにおいて、テスト用の端子１７のみを図示し、半田ボール６の図示を省略した平面図に対応する。図２と図３４〜図３６を比較することで、図２に示される全半田ボール６が、それぞれ第１半田ボール群５１および第２半田ボール群５２のいずれに属するものであるか、容易に理解することができる。図３７は、配線基板３の下面３ｂの部分拡大図であり、図２の点線で囲まれた領域２７ａを拡大して半田ボール６（の配列）のみを図示したものが図３７にほぼ対応する。なお、上述したように、配線基板３の下面３ｂにおけるランド１６（テスト用の端子１７は除く）の配列と、配線基板３の下面３ｂにおける半田ボール６の配列とは同じであるため、図３４において、半田ボール６ａと同じ平面位置にランド１６ａが配置され、図３５において、半田ボール６ｂと同じ平面位置にランド１６ｂが配置されている。また、図３７において、符号１６ａ，１６ｂは付していないが、半田ボール６ａと同じ平面位置にランド１６ａが配置され、半田ボール６ｂと同じ平面位置にランド１６ｂが配置されている。
図２、図３４〜図３６から分かるように、第１半田ボール群５１に属する半田ボール６ａは、配線基板３の下面３ｂの外周に沿って複数列（ここでは２列）で規則的に配列しており、矩形状の配線基板３の各辺３ｃに略平行に周回して配列している。また、第２半田ボール群５２に属する半田ボール６ｂは、第１半田ボール群５１よりも中央部（配線基板３の下面３ｂの中央部）側で複数列（ここでは２列）で規則的に配列しており、矩形状の配線基板３の各辺３ｃに略平行に周回して配列している。
第１半田ボール群５１（第１ランド群５６）と第２半田ボール群５２（第２ランド群５７）との間は、所定の間隔Ｇ１（図２に図示）が空けられている。この第１半田ボール群５１と第２半田ボール群５２との間の間隔（距離）Ｇ１は、第１半田ボール群５１における列の間隔（列間の距離、列のピッチ）Ｇ２（図３４に図示）および第２半田ボール群５２における列の間隔（列間の距離、列のピッチ）Ｇ３（図３５に図示）よりも大きい（すなわちＧ１＞Ｇ２かつＧ１＞Ｇ３）。なお、第１ランド群５６と第２ランド群５７との間の間隔（距離）は、第１半田ボール群５１と第２半田ボール群５２との間の間隔（距離）Ｇ１と同じである。また、第１ランド群５６における列の間隔（列間の距離、列のピッチ）は、第１半田ボール群５１における列の間隔（列間の距離、列のピッチ）Ｇ２と同じであり、第２ランド群５７における列の間隔（列間の距離、列のピッチ）は、第２半田ボール群５２における列の間隔（列間の距離、列のピッチ）Ｇ３と同じである。従って、第１ランド群５６と第２ランド群５７との間の間隔（距離）Ｇ１は、第１ランド群５６における列の間隔（列間の距離、列のピッチ）Ｇ２および第２ランド群５７における列の間隔（列間の距離、列のピッチ）Ｇ３よりも大きいということもできる。
このような間隔で、第１半田ボール群５１（第１ランド群５６）と第２半田ボール群５２（第２ランド群５７）を配列することで、半導体装置１を実装基板３１に搭載した際、第１半田ボール群５１と第２半田ボール群５２との間の領域を、図３８に示すように、引出し配線３５を配置する領域として使用できる。ここで、図３８は、図３３の半導体モジュールＭＪ１の要部断面図（部分拡大断面図）であり、図３８における符号４０は、実装基板３１における外部機器用（例えば抵抗ＲＳ１や上記コンデンサＣＰ１接続用）の基板側端子４０である。すなわち、図３９に示すような実装基板１３１の各基板側端子１３２間に複数の引出し配線１３５を配置した構成をとらなくともよい。ここで、図３９は、ＢＧＡパッケージ（後述する比較例の半導体装置１０１に対応）実装用の実装基板１３１の要部平面図であり、実装基板１３１におけるＢＧＡパッケージ接続用の基板側端子１３２と外部機器接続用の基板側端子１４０との間を接続する引出し配線１３５のレイアウトが示されている。
また、本実施の形態では、第１半田ボール群５１（又は第１ランド群５６）よりも第２半田ボール群５２（又は第２ランド群５７）の方が、隣接する半田ボール（半田バンプ）６間の距離が大きくなるようにしている。すなわち、第１半田ボール群５１（又は第１ランド群５６）において隣接する半田ボール（半田バンプ）６ａ間の距離（最隣接距離、最近接距離）Ｌ１よりも、第２半田ボール群５２（又は第２ランド群５７）において隣接する半田ボール（半田バンプ）６ｂ間の距離（最隣接距離、最近接距離）Ｌ２の方が大きくなるようにしている（Ｌ２＞Ｌ１）。
ここで、隣接する半田ボール６とは、ある半田ボール６と、その半田ボール６の最も近くに位置する他の半田ボール６との間の関係を指す。従って、第１半田ボール群５１（又は第１ランド群５６）において隣接する半田ボール６ａ間の距離Ｌ１とは、第１半田ボール群５１（又は第１ランド群５６）における各半田ボール６ａから、その半田ボール６ａに最も近い位置にある他の半田ボール６ａまでの距離に対応する。同様に、第２半田ボール群５２（又は第２ランド群５７）において隣接する半田ボール６ｂ間の距離Ｌ２とは、第２半田ボール群５２（又は第２ランド群５７）における各半田ボール６ｂから、その半田ボール６ｂに最も近い位置にある他の半田ボール６ｂまでの距離に対応する。
なお、配線基板３の下面３ｂに配置された半田ボール６間の距離を言うときは、配線基板３の下面３ｂに平行な平面で見た半田ボール６の中心から他の半田ボール６の中心までの距離を指すものとする。半田ボール６は配線基板３のランド１６上に形成されるので、配線基板３の下面３ｂに配置された半田ボール６間の距離は、その半田ボール６が接続されたランド１６の中心間の距離にも相当する。
＜本実施の形態による効果について＞
上述のように、配線基板３１への半導体装置１の実装時の半田リフロー工程において、第１半田ボール群５１の半田ボール６ａに比べて中央部（配線基板３の下面３ｂの中央部）側に位置する第２半田ボール群５２の半田ボール６ｂは、半導体装置１の反りによって押しつぶされやすい。特に、この反り（配線基板３の下面３ｂの中央部が、実装基板（上記配線基板３１に対応）側に突出する反り）は、半導体チップ２の熱膨張係数が配線基板３の熱膨張係数よりも低く、さらに、半導体チップ２のサイズ（外形寸法）が配線基板３のサイズ（外形寸法）とほぼ同じ大きさの場合に発生しやすい。
しかしながら、本実施の形態では、隣接する半田ボール６ｂ間の距離Ｌ２を、隣接する半田ボール６ａ間の距離Ｌ１よりも大きく（Ｌ２＞Ｌ１）している。このため、半田ボール６のうち、信号用の電極２ａＳＧＮ１，２ａＳＧＮ２，２ａＳＧＮ３，２ａＳＧＮ４と電気的に接続されて信号の供給経路とされる半田ボール６が、第１半田ボール群５１に配置しきれずに、第２半田ボール群５２に配置されたとしても、第２半田ボール群５２において隣接する半田ボール６ｂ間の距離Ｌ２を、第１半田ボール群５１において隣接する半田ボール６ａ間の距離Ｌ１よりも大きく（Ｌ２＞Ｌ１）している。
そのため、配線基板３１への半導体装置１の実装時の半田リフロー工程で、たとえ第２半田ボール群５２の半田ボール６ｂが押しつぶされたとしても、押しつぶされた半田ボール６ｂと、それに最も近接する他の半田ボール６ｂとの間の距離（すなわち距離Ｌ２）が大きいことから、半田ボール６ｂ同士が接触するのを防止することができる。従って、たとえ実装基板（配線基板３１）上の引出し配線３５の引き回しを容易にするために複数の半田ボール群（又はランド群）に分けたとしても、半導体装置１を配線基板３１に実装した際に、半田ボール６（４６）同士がショートするのを防止でき、半導体装置１の実装歩留まりを向上させることができる。また、半導体装置１の信頼性（実装信頼性）を向上させることができる。
一方、配線基板３１への半導体装置１の実装時の半田リフロー工程において、第２半田ボール群５２の半田ボール６ｂに比べて外周部（配線基板３の下面３ｂの外周部）側に位置する第１半田ボール群５１の半田ボール６ａは、半導体装置１が反っても押しつぶされにくい。このため、第１半田ボール群５１では隣接する半田ボール６ａ間の距離Ｌ１を小さく（距離Ｌ２よりも小さく）して、第１半田ボール群５１における半田ボール６ａの配列密度を高めることができる。従って、半導体装置１の多端子化や小型化（小面積化）を図ることができる。
更に、本実施の形態では、半導体装置１の実装時の半田ボール６間のショート不良を防止するために、第２半田ボール群５２における隣接する半田ボール６ｂ間の距離Ｌ２を、第１半田ボール群５１における隣接する半田ボール６ａの距離Ｌ１よりも大きくするだけでなく、配線基板３の下面３ｂにおいて半田ボール６を効率的に配置するために、第１および第２半田ボール群５１，５２の半田ボール６の配列を以下のように工夫している。
図３７に示すように、第１半田ボール群（第１外部端子群）５１および第２半田ボール群（第２外部端子群）５２では、それぞれ半田ボール６が複数列（ここでは２列）で規則的に（等ピッチまたは等間隔で）配列している。これにより、半田ボール６の配置効率を高めることができる。
このため、第１半田ボール群５１において隣接する半田ボール６ａ間の距離Ｌ１は、第１半田ボール群５１の複数の半田ボール６ａのそれぞれに対してほぼ同じ値になる。すなわち、第１半田ボール群５１のいずれの半田ボール６ａを選択しても、選択された半田ボール６ａから、それに最も近い他の半田ボール６ａまでの距離が同じになる。これにより、半田ボール６ａの配列効率（配置密度）を高めることができる。
また、第２半田ボール群５２において隣接する半田ボール６ｂ間の距離Ｌ２は、第２半田ボール群５２の複数の半田ボール６ｂのそれぞれに対してほぼ同じ値になる。すなわち、第２半田ボール群５２のいずれの半田ボール６ｂを選択しても、選択された半田ボール６ｂから、それに最も近い他の半田ボール６ｂまでの距離が同じになる。これにより、隣接する半田ボール６ｂ間の距離Ｌ２をできるだけ大きくしながら、半田ボール６ｂの配列効率（配置密度）を高めることができる。
更に、第１半田ボール群５１では、配線基板３の下面３ｂにおいて、半田ボール６ａが複数列（ここでは列６１ａと列６１ｂの２列）で配線基板３の下面３ｂの各辺３ｃに沿って周回するように規則的に（等ピッチまたは等間隔で）配列しているが、隣り合う列同士の配列（半田ボール６ａの配列）を一致させている。具体的には、図３７に示される列６１ａと列６１ｂの間で、半田ボール６ａの配列が一致している。
すなわち、第１半田ボール群５１では、隣り合う列に属する半田ボール６ａ同士が、列の進行方向と直交する方向に見て重なっている（一致している）。第１半田ボール群５１は、複数の列６１ａ，６１ｂが配線基板３の下面３ｂの辺３ｃに平行に進行して周回しているので、列の進行方向は、辺３ｃに平行である。具体的には、図３７に示される列６１ａに属する半田ボール６ａと列６１ｂに属する半田ボール６ａとが、列の進行方向（図３７では方向６５）に直交する方向（図３７では方向６６）に見て重なっている（一致している）。
ここで、第１半田ボール群５１における半田ボール６ａの配列と、第１ランド群５６におけるランド１６ａの配列とは同じであるため、第１ランド群５６では、ランド１６ａが複数列（ここでは列６１ａ，６１ｂの２列）に亘って配列され、隣り合う列同士の配列（ランド１６ａの配列）が一致しているということもできる。すなわち、第１ランド群５６では、隣り合う列に属するランド１６ａ同士が、列の進行方向と直交する方向に見て重なっている（一致している）のである。
第１半田ボール群５１では、隣り合う列同士の配列が一致しているので、第１半田ボール群５１に属する列同士で、半田ボール６ａのピッチＰ１は同じである。具体的には、列６１ａにおける半田ボール６ａのピッチＰ１と列６１ｂにおける半田ボール６ａのピッチＰ１とは同じである。また、第１半田ボール群５１では、半田ボール６ａがアレイ状に配列しているとみなすこともできる。
また、第１半田ボール群５１では、半田ボール６ａの配置効率を高めるために、列の間隔（列間の距離）Ｇ２と、各列における半田ボール６ａのピッチ（配列ピッチ、間隔）Ｐ１とが、好ましくはほぼ同じである（すなわちＰ１＝Ｇ２）。なお、第１半田ボール群５１における列の間隔（列間の距離）Ｇ２と、各列における半田ボール６ａのピッチＰ１とは、図３４および図３７に図示されているが、図３４および図３７からも分かるように、半田ボール６ａ（あるいは半田ボール６ａが接続されたランド１６ａ）の中心から半田ボール６ａ（あるいは半田ボール６ａが接続されたランド１６ａ）の中心までの距離で示すものとする。
隣り合う列６１ａ，６１ｂ同士の配列（半田ボール６の配列）が一致している第１半田ボール群５１においては、隣接する半田ボール６ａ間の距離Ｌ１は、各列の半田ボール６ａのピッチＰ１または列の間隔（列間の距離）Ｇ２（ピッチＰ１と間隔Ｇ２の小さい方、両者が等しい場合は両方）に一致する（Ｌ１＝ｍｉｎ（Ｐ１，Ｇ２））。ここで、ＡとＢの小さい方をｍｉｎ（Ａ，Ｂ）と表し、これは以下でも同様である。Ｌ１＝ｍｉｎ（Ｐ１，Ｇ２）となるのは、第１半田ボール群５１においては、ある半田ボール６ａ（ここではこれを図３７の半田ボール６ａ１として説明する）に対して最も近くに位置する他の半田ボール６ａは、半田ボール６ａ１と同じ列でかつ列の進行方向に隣接する半田ボール６ａ２，６ａ３か、あるいは、隣の列でかつ列の進行方向と直交する方向（図３７では方向６６）に隣接する半田ボール６ａ４となるためである。第１半田ボール群５１において、ピッチＰ１と間隔Ｇ２が同じである場合は、Ｌ１＝Ｐ１＝Ｇ２となり、半田ボール６ａの配置効率を考慮すると、これが最も好ましい。
一方、第２半田ボール群５２では、配線基板３の下面３ｂにおいて、半田ボール６ｂが複数列（ここでは列６２ａと列６２ｂの２列）で配線基板３の下面３ｂの各辺３ｃに沿って半田ボール群５１よりも内側を周回するように規則的に（等ピッチまたは等間隔で）配列しているが、隣り合う列同士の配列（半田ボール６ｂの配列）がずれている。
すなわち、第２半田ボール群５２では、隣り合う列に属する半田ボール６同士が、列の進行方向と直交する方向に見て重なっていない（一致していない、ずれている）。第２半田ボール群５２は、複数の列６２ａ，６２ｂが配線基板３の下面３ｂの辺３ｃに平行に進行して周回しているので、列の進行方向は、辺３ｃに平行である。具体的には、図３７に示される列６２ａに属する半田ボール６ｂと列６２ｂに属する半田ボール６ｂとが、列の進行方向（図３７では方向６５）に直交する方向（図３７では方向６６）に見て重なっていない（一致していない、ずれている）。
換言すれば、第２半田ボール群５２では、列の進行方向（図３７では方向６５）と直交する方向（図３７では方向６６）に見て、各列（ここでは列６２ａと列６２ｂの一方）に属する半田ボール６ｂの間に、その列の隣りの列（ここでは列６２ａと列６２ｂの他方）に属する半田ボール６ｂが位置しているのである。具体的には、列６２ａの半田ボール６ｂの間に、その列６２ａの隣の列６２ｂの半田ボール６ｂが位置し、列６２ｂの半田ボール６ｂの間に、その列６２ｂの隣の列６２ａの半田ボール６ｂが位置している。このため、第２半田ボール群５２では、半田ボール６ｂが所謂、千鳥配列しているとみなすこともできる。
ここで、第２半田ボール群５２における半田ボール６ｂの配列と、第２ランド群５７におけるランド１６ｂの配列とは同じであるため、第２ランド群５７では、ランド１６ｂが複数列（ここでは列６２ａ，６２ｂの２列）に亘って配列され、隣り合う列同士の配列（ランド１６ｂの配列）がずれているということもできる。すなわち、第２ランド群５７では、隣り合う列に属するランド１６ｂ同士が、列の進行方向と直交する方向に見て重なっていない（一致していない、ずれている）のである。換言すれば、第２ランド群５７では、列の進行方向と直交する方向に見て、各列に属するランド１６ｂの間に、その列の隣の列に属するランド１６ｂが位置しているのである。
また、半田ボール６ｂの配置効率を考慮すると、第２半田ボール群５２に属する列同士で、半田ボール６ｂのピッチ（配列ピッチ、間隔）Ｐ２が同じである（すなわち列６２ａにおける半田ボール６ｂのピッチＰ２と列６２ｂにおける半田ボール６ｂのピッチＰ２とが同じである）ことが好ましい。
また、本実施の形態では、第２半田ボール群５２の各列（ここでは列６２ａ，６２ｂ）における半田ボール６ｂのピッチＰ２は、第１半田ボール群５１の各列（ここでは列６１ａ，６１ｂ）における半田ボール６ａのピッチＰ１よりも大きくする（すなわちＰ２＞Ｐ１）。このようにするのは、本実施の形態とは異なり、半田ボール６ａのピッチＰ１よりも半田ボール６ｂのピッチＰ２を小さくした場合には、隣接する半田ボール６ａ間の距離Ｌ１よりも隣接する半田ボール６ｂ間の距離Ｌ２の方が小さくなってしまうためである。
なお、第２半田ボール群５２の各列における半田ボール６ｂのピッチＰ２とは、図３５および図３７に図示されているが、図３５および図３７からも分かるように、同じ列（ここでは列６２ａまたは列６２ｂ）に属する半田ボール６ｂ（あるいは半田ボール６ｂが接続されたランド１６ｂ）の中心から半田ボール６ｂ（あるいは半田ボール６ｂが接続されたランド１６ｂ）の中心までの距離で示すものとする。
隣り合う列（ここでは列６２ａと列６２ｂ）同士の配列がずれている第２半田ボール群５２においては、ある半田ボール６ｂ（ここではこれを図３７の半田ボール６ｂ１として説明する）に対して最も近い位置にある他の半田ボール６ｂは、半田ボール６ｂ１の隣の列６２ｂに属し、かつ列の進行方向（図３７では方向６５）から見て斜め方向に隣接する半田ボール６ｂ２または半田ボール６ｂ３である。このため、第２半田ボール群５２における隣接する半田ボール６ｂ間の距離Ｌ２は、半田ボール６ｂ１，６ｂ２間の距離と半田ボール６ｂ１，６ｂ３間の距離との小さい方（両者が同じ場合は両方）と同じになる。
このため、第２半田ボール群５２においては、隣接する半田ボール６ｂ間の距離Ｌ２は、第２半田ボール群５２における列の間隔（列間の距離）Ｇ３よりも大きくなる（Ｌ２＞Ｇ３）。これは、第２半田ボール群５２においては、隣り合う列同士の配列がずれているため、半田ボール６ｂの隣接方向（最も近くに隣接する方向）は、列の進行方向（図３７では方向６５）でも列の進行方向に直交する方向（図３７では方向６６）でもなく、両方向の間の斜め方向となるからである。
また、第２半田ボール群５２において、隣り合う列同士の配列のずらし方は、１／２ピッチ（すなわちＰ２／２）だけずらすことが好ましい。これにより、列６２ａの半田ボール６ｂの間の真ん中に、隣の列６２ｂの半田ボール６ｂが位置することになり、例えば半田ボール６ｂ１，６ｂ２間の距離と半田ボール６ｂ１，６ｂ３間の距離とが同じになる。このため、半田ボール６ｂの数を変えずに、第２半田ボール群５２における隣接する半田ボール６ｂ間の距離Ｌ２を最大化することができる。
本実施の形態では、第１半田ボール群５１および第２半田ボール群５２のうち、第１半田ボール群５１は、隣り合う列同士の配列を一致させ、第２半田ボール群５２は、隣り合う列同士の配列をずらしている。これにより、第１半田ボール群５１の半田ボール６ａの配置密度を高めることができるとともに、第２半田ボール群５２においては、隣接する半田ボール６ｂ間の距離Ｌ２を大きくすることができる。
第１半田ボール群５１だけでなく、第２半田ボール群５２においても、隣り合う列同士の配列をずらさずに一致させた場合であっても、第２半田ボール群５２における隣接する半田ボール６ｂ間の距離Ｌ２を、第１半田ボール群５１における隣接する半田ボール６ａ間の距離Ｌ１よりも大きくすることは可能である。これは、第２半田ボール群５２の各列の半田ボール６ｂのピッチＰ２を、第１半田ボール群５１の各列の半田ボール６ａのピッチＰ１よりも大きく（Ｐ２＞Ｐ１）し、かつ、第２半田ボール群５２の列の間隔Ｇ３を、第１半田ボール群５１の列の間隔Ｇ２よりも大きく（Ｇ３＞Ｇ２）すれば実現できる。
但し、本実施の形態のように、第２半田ボール群５２においては、隣り合う列同士の配列を一致させずにずらした方が、より好ましい。その理由は、以下の通りである。
すなわち、第２半田ボール群５２の列の間隔Ｇ３を大きくするほど、第２半田ボール群５２の半田ボール６ｂの位置が、配線基板３の下面３ｂの中央部に近づくことになる。上述のように、配線基板３１への半導体装置１の実装時の半田リフロー工程で、配線基板３の下面３ｂの中央部に近くなるほど、半導体装置１の反りによって半田ボール６ｂが押しつぶされやすくなる。このため、第２半田ボール群５２の列の間隔Ｇ３を大きくしすぎると、半田ボール６ｂの位置が配線基板３の下面３ｂの中央部に近づくことから、かえって半田ボール６ｂのつぶれを助長してしまう可能性がある。また、配線基板３の下面３ｂにおける半田ボール６の配置効率を高めて、半導体装置１の多端子化や小型化（小面積化）を図る上では、第２半田ボール群５２の列の間隔Ｇ３は大きくしないほうが好ましい。
このため、本実施の形態のように、第２半田ボール群５２において、隣り合う列同士の配列を一致させずにずらすことで、列の間隔Ｇ３を大きくしなくとも、隣接する半田ボール６ｂ間の距離Ｌ２を大きくすることができる。これにより、隣接する半田ボール６ｂ間の距離Ｌ２を大きくしたことにより、半導体装置１を配線基板３１に実装した際の半田ボール６（４６）同士のショート不良を防止できるだけでなく、半田ボール６ｂの位置をできるだけ配線基板３の下面３ｂの中央部から遠くすることができるので、半導体装置１実装時の半田ボール６ｂのつぶれ自体を抑制することができる。従って、半導体装置１の実装歩留まりを向上させることができる。また、半導体装置１の信頼性（実装信頼性）を向上させることができる。また、配線基板３の下面３ｂにおける半田ボール６の配置効率を高めることができるので、半導体装置１の多端子化や小型化（小面積化）を図ることができる。
間隔Ｇ３を大きくしたときの上記問題を考慮すると、第２半田ボール群５２の列の間隔Ｇ３は、好ましくは、第２半田ボール群５２の各列の半田ボール６ｂのピッチＰ２よりも小さく（すなわちＧ３＜Ｐ２）、より好ましくは、第１半田ボール群５１の列の間隔Ｇ２とほぼ同じかそれ以下である（すなわちＧ３≦Ｇ２）。
なお、第２半田ボール群５２における列の間隔（列間の距離）Ｇ３は、図３５および図３７に図示されているが、図３５および図３７からも分かるように、列の中心から隣の列の中心までの距離で示すものとする。列の中心は、その列に属する半田ボール６の中心同士またはそれが接続されたランド１６の中心同士を結ぶ直線から得られる。第２半田ボール群５２における列の間隔（列間の距離）Ｇ３は、第２半田ボール群５２における列のピッチとみなすこともでき、同様に、第１半田ボール群５１における列の間隔（列間の距離）Ｇ２は、第１半田ボール群５１における列のピッチとみなすこともできる。
また、比較例の半導体装置１０１として、図４０および図４１に示すように、半導体装置１０１の配線基板１０３の下面において、周縁部に位置する半田ボール１０６の配列の数が多いと、実装基板１３１の基板側端子１３２の配列の列数が多くなることから、上記図３９に示すように、実装基板１３１において引出し配線１３５を引き回しにくくなる。ここで、図４０は、比較例の半導体装置１０１の下面図であり、図４１は、比較例の半導体装置１０１を実装するための実装基板１３１の上面図であり、それぞれ本実施の形態の上記図２および上記図２５に相当するものである。なお、実装基板１３１上に比較例の半導体装置１０１を実装した際に、半導体装置１０１が平面的に重なる領域１２８を点線で図４１に示してある。
それに対して、本実施の形態では、上述のように、配線基板３の下面３ｂにおいて、複数の半田ボール６を複数の半田ボール群、ここでは２つの半田ボール群である第１半田ボール群５１および第２半田ボール群５２に分けて配列している。そして、複数の半田ボール群（ここでは第１半田ボール群５１と第２半田ボール群５２）の間隔を、各半田ボール群（ここでは第１半田ボール群５１と第２半田ボール群５２）における列の間隔（ここでは第１半田ボール群５１における列の間隔Ｇ２および第２半田ボール群５２における列の間隔Ｇ３）よりも大きくしている。
半導体装置１を実装するための配線基板（実装基板、マザーボード）３１の上面３１ａには、半導体装置１における半田ボール６の配列と同じ配列を有する基板側端子３２が設けられている。このため、図２５および図２６に示されるように、配線基板３１の基板側端子３２は、第１半田ボール群（第１外部端子群、第１半田バンプ群）５１の半田ボール６ａに接続される基板側端子３２ａからなる基板側端子群（第１基板側端子群）５１ｅと、第２半田ボール群（第２外部端子群、第２半田バンプ群）５２の半田ボール６ｂに接続される基板側端子３２ｂからなる基板側端子群（第２基板側端子群）５２ｅとで構成されることになる。従って、配線基板３１の上面３１ａにおいて、基板側端子群５１ｅ（基板側端子３２ａの群）と基板側端子群５２ｅ（基板側端子３２ｂの群）との間の領域を、基板側端子３２につながる引出し配線３５の引き回しなどに使用できる。このため、本実施の形態の半導体装置１の半田ボール６の配列の仕方を適用すれば、上記図４０および図４１の比較例の場合に比べて、半導体装置１実装用の配線基板３１の基板側端子３２につながる引出し配線３５を配線基板３１上に形成しやすくなる。これにより、配線基板３１を構成する多層配線基板の層数を減らすことができるので、配線基板３１の製造コストを低減することができる。
なお、第１半田ボール群５１と第２半田ボール群５２との間の間隔Ｇ１は、図２、図４および図３７に図示されているが、図２、図４および図３７からも分かるように、第１半田ボール群５１の最内周側の列６１ｂと第２半田ボール群５２の最外周側の列６２ａとの間の距離で示すものとする。すなわち、第１半田ボール群５１の最内周側の列６１ｂの中心から第２半田ボール群５２の最外周側の列６２ａの中心までの距離が、第１半田ボール群５１と第２半田ボール群５２との間の間隔Ｇ１に対応する。
また、本実施の形態では、隣接する半田ボール６間の距離を制御することで、半導体装置の実装時に半田ボール６が押しつぶされたときに半田ボール同士が接触するのを防止している。このため、配線基板２１に予め設けておくランド１６の配列と、上記マスク２４の孔部２４ａの配列とを調節しておけば、半導体装置１の下面（配線基板３の下面３ｂ）における半田ボール６の配列を調整でき、それによって、隣接する半田ボール６間の距離を制御することができる。従って、本実施の形態では、好ましくは、半導体装置１下面（配線基板３の下面３ｂ）に設けた複数の半田ボール６の大きさ（寸法、直径）を同じにする。半田ボール６同士の大きさを同じにすることで、例えば上記図１６〜図２１を参照して説明したような手法を用いて配線基板２１に半田ボール６を容易に形成することができる。従って、半導体装置の製造工程を簡略化でき、また、半導体装置の製造コストを低減できる。これは、以下の実施の形態２〜６，８についても同様である。
また、本実施の形態は、上記のように、半導体装置１の反りに起因して半田ボール６がつぶれることによって生じる問題を解決することができる。このため、半導体装置１が反りやすい場合に適用すれば、効果が大きい。配線基板３の熱膨張係数が、半導体チップ２の熱膨張係数よりも大きい場合には、半導体装置１の反りが発生しやすいので、本実施の形態を適用する効果が極めて大きい。また、配線基板３が樹脂基板（例えばガラスエポキシ樹脂基板またはテープ基板）である場合には、半導体装置１の反りが発生しやすいので、本実施の形態を適用する効果が極めて大きい。これは、以下の実施の形態２〜８についても同様である。
また、本実施の形態では、配線基板３の下面３ｂ（配線基板２１の下面２１ｂ）のランド１６に半田ボール６を接続している。このため、配線基板３の下面３ｂ（配線基板２１の下面２１ｂ）におけるランド１６の配列の仕方は、上述したような半田ボール６の配列の仕方と同じである。従って、本実施の形態における上述した半田ボール６の配列の説明は、ランド１６の配列の説明にも適用でき、「半田ボール６」を「ランド１６」に、「半田ボール６ａ」を「ランド１６ａ」に、「半田ボール６ｂ」を「ランド１６ｂ」に、「第１半田ボール群５１」を「第１ランド群５６」に、「第２半田ボール群５２」を「第２ランド群５７」に、それぞれ読み替えればよい。これは、以下の実施の形態２〜８についても同様である。例えば、後述の実施の形態２〜８では、配線基板３の下面３ｂ（配線基板２１の下面２１ｂ）におけるランド１６の配列の仕方は、後述する実施の形態２〜８で説明するような半田ボール６の配列の仕方とそれぞれ同じである。また、上記マスク２４における孔部２４ａの配列は、配線基板２１の下面２１ｂにおけるランド１６の配列と同じであるので、上記マスク２４における孔部２４ａの配列の仕方は、半田ボール６の配列の仕方と同じである。
また、本実施の形態では、ステップＳ５において、複数の孔部２４ａが形成されたマスク２４を使用し、さらに半田ボール６をこのマスク２４の孔部２４ａを介して真空吸着して、配線基板２１のランド１６に接続したが、この手法（ボール供給法）の有用性について以下に説明する。
近年では、半導体装置の小型化の要求に対応するために、配線基板２１の外形寸法だけでなく、配線基板２１の下面２１ｂに形成されるランド１６の径も小さくなる傾向にある。これらのランド１６上に半田ボール６を形成する方法としては、本実施の形態で説明した方法（すなわちボール供給法）以外に、印刷法がある。印刷法は、同じく孔部が形成されたマスクを介して半田材をランド１６上に供給し、ランド１６上に供給された半田材に熱を加えることで、半田ボール６を形成するものである。しかしながら、半導体装置の小型化に伴い、ランド１６の径も更に小さくなるため、マスクに形成される孔の径も更に小さくなる。これにより、印刷法でマスクの孔内に供給された半田材が、ランド側に転写され難くなってしまうことが、本願発明者の検討により明らかとなった。そこで、半導体装置の小型化が更に進んだ場合は、予めボール状に形成された半田ボール６をマスク２４の孔部２４ａを介して真空吸着により保持し、各ランド１６に供給して接続する、所謂、ボール供給法を採用することが好ましい。
ＢＧＡを実装基板に実装する際に、ＢＧＡを構成する配線基板の下面の中央部に近い半田ボールが押しつぶされて半田ボール同士が接触してしまう可能性があるが、これを防止するために、大きさが異なる複数種類の半田ボールを用い、ＢＧＡパッケージを構成する配線基板の下面において、外側に大きな半田ボールを配置し、半田ボールが押しつぶされやすい内側に小さな半田ボール配置することが考えられる。しかしながら、ボール供給法を１回で行う場合、予め形成された半田ボールを真空吸着保持してから、ランド上に供給するため、大きさの異なる複数の半田ボールを使用したくても、所望の位置に所望の寸法の半田ボールを選択的に供給することが困難である。すなわち、ボール供給法の場合、ＢＧＡパッケージを構成する配線基板の下面において、外側のランド上に大きな半田ボールを配置し、内側のランド上に小さな半田ボール配置することは困難である。
それに対して、本実施の形態では、上述したように、配線基板３の下面３ｂにおいて、内側に位置するランド（ここでは第２半田ボール群５２の半田ボール６ｂを接続するためのランド１６）間の距離を、外側に位置するランド（ここでは第１半田ボール群５１の半田ボール６ａを接続するためのランド１６）間の距離よりも大きくしているため、同じ大きさの半田ボール６を用いても、半田ボール６同士の接触を抑制できる。このため、半導体装置の小型化に有利なボール供給法の適用が可能である。
＜変形例＞
尚、本実施の形態では、図２に配線基板３の下面３ｂに形成された第２ランド群５７が、第１ランド群５６の第１ピッチよりも大きい第２ピッチでランド１６が配列することについて説明したが、これに限定されるものではない。
例えば、半導体チップ２の電極パッド（電極２ａ）と電気的に接続されないランド（ダミーランドＤＬ）であれば、図４２のように、第２ランド群５７のランド１６ｂが配置されていない部分にもランド（ダミーランドＤＬ）が配置されていても良い。ここで、図４２は、半導体装置１の変形例を示す下面図であり、上記図２に対応するものである。図４２では、図面を見やすくするために、ダミーランドＤＬを黒丸で示してある。図４２に示されるダミーランドＤＬは、半導体チップ２の電極２ａと電気的に接続されないランド１６であり、ダミーランドＤＬ以外のランド１６（ランド１６ａ，１６ｂ）は、半導体チップ２の電極２ａと電気的に接続されている。
これにより、配線基板３の下面３ｂの中央部側に配置される第２ランド群５７のランド（ランド１６ｂとダミーランドＤＬを足したもの）を、周縁部側に位置する第１ランド群５６のランド１６ａのピッチ（第１ピッチ）と同じピッチで配列しても、ショート不良の問題を抑制できる。
尚、ダミーランドＤＬ上には、半田ボール６を配置しないことが好ましい。この理由は、ダミーランドＤＬ上に配置された半田ボール６と、このダミーランドＤＬに隣接するランド１６ｂ上に配置された半田ボール６とが接触しても、電気的な不良は起きない。しかしながら、このダミーランドＤＬ上に配置された半田ボール６を介して、このダミーランドＤＬの両側に配置され、互いに異なる信号（又は電位）の供給経路となる半田ボール６同士がショートする恐れがあるためである。
（実施の形態２）
本実施の形態２の半導体装置を図面を参照して説明する。
図４３は、本実施の形態２の半導体装置１の断面図（側面断面図）であり、上記図４に対応するものである。
上記図１〜図４の半導体装置１は、配線基板３の下面３ｂの中央付近に、テスト用の複数の端子１７を配置していたが、本実施の形態および以下の実施の形態３〜８はこれに限定されるものではない。
例えば、半導体装置の高機能化に伴い、信号の供給経路となる半田ボール６の数が更に増加し、第１半田ボール群５１及び第２半田ボール群５２の全ての半田ボール６ａ，６ｂを信号の供給経路となる半田ボール６が専有した場合、図４３に示されるように、電源電位用又は基準電位用の半田ボール６である半田ボール６ｆ（又は半田ボール６ｆ接続用のランド１６ｆ）を配線基板３の下面３ｂの中央付近に配置してもよい。ここで、上記信号の供給経路となる半田ボール６は、配線基板３の導体層やボンディングワイヤ４を介して半導体チップ２の信号用の電極２ａＳＧＮ１，２ａＳＧＮ２，２ａＳＧＮ３，２ａＳＧＮ４に電気的に接続された半田ボール６である。また、配線基板３の下面３ｂの中央付近は、上記図１〜図４の半導体装置１においてテスト用の端子１７が配置されていた位置である。また、配線基板３の下面３ｂの中央付近に配置した上記半田ボール６ｆは、配線基板３の導体層（例えば図４３の導体層１９およびビア配線１８ａなど）や、導電性部材であるボンディングワイヤ４を介して電源電位用の電極２ａＶＤＤまたは基準電位用の電極２ａＧＮＤと電気的に接続されている。
配線基板３の下面３ｂの中央付近は、半導体装置を実装基板（上記配線基板３１に相当するもの）に実装し、リフロー処理を行うと、実装基板と配線基板３の下面３ｂとの距離が最も近くなるため、配線基板３の下面３ｂの中央付近に半田ボール６が配置されていると、その中央付近の半田ボール６同士がショートしやすい。しかしながら、電源電位用の半田ボール６ｆ同士がショートしたり、あるいは基準電位用の半田ボール６ｆ同士がショートしたとしても、回路動作上、特に問題がない。
このため、図４３の半導体装置１のように、信号の供給経路となる半田ボール６（ここでは信号用の電極２ａＳＧＮ１，２ａＳＧＮ２，２ａＳＧＮ３，２ａＳＧＮ４に電気的に接続された半田ボール６）は、配線基板３の下面３ｂの中央付近以外に配置し（ここでは第１及び第２半田ボール群５１，５２として配置し）、配線基板３の下面３ｂの中央付近には電源電位用又は基準電位用の半田ボール６、すなわち半田ボール６ｆを配置する。これにより、半田ボール６の数が更に増加したとしても、半田ボール同士のショートによる問題を生じることなく、多数の半田ボール６を配線基板３の下面３ｂに効率的に配置でき、半導体装置の高機能化（多ピン化）に対応することができる。このことは、以下の実施の形態３〜８においても同様である。
（実施の形態３）
本実施の形態３の半導体装置を図面を参照して説明する。
図４４は、本実施の形態の半導体装置１ａの下面図（底面図、裏面図、平面図）であり、上記実施の形態１の図２に対応するものである。図４５〜図４８は半導体装置１ａの説明図である。このうち、図４５は、半導体装置１ａの配線基板３の下面３ｂにおいて、半田ボール群５１ａに属する半田ボール６（すなわち半田ボール６ｃ）のみを図示し、半田ボール群５１ｂ，５２ａに属する半田ボール６の図示を省略した平面図に対応する。図４６は、半導体装置１ａの配線基板３の下面３ｂにおいて、半田ボール群５１ｂに属する半田ボール６（すなわち半田ボール６ｄ）のみを図示し、半田ボール群５１ａ，５２ａに属する半田ボール６の図示を省略した平面図に対応する。図４７は、半導体装置１ａの配線基板３の下面３ｂにおいて、半田ボール群５２ａに属する半田ボール６（すなわち半田ボール６ｅ）のみを図示し、半田ボール群５１ａ，５１ｂに属する半田ボール６の図示を省略した平面図に対応する。図４４〜図４７を比較することで、図４４に示される全半田ボール６が、それぞれ半田ボール群５１ａ，５１ｂ，５２ａのいずれに属するものであるか、容易に理解することができる。図４８は、半導体装置１ａの配線基板３の下面３ｂの部分拡大図であり、図４４の点線で囲まれた領域２７ｂを拡大して半田ボール６（の配列）のみを図示したものが図４８にほぼ対応する。なお、上記実施の形態１でも説明したように、本実施の形態においても、配線基板３の下面３ｂにおけるランド１６の配列と、配線基板３の下面３ｂにおける半田ボール６の配列とは同じであるため、図４４において、半田ボール６と同じ平面位置にランド１６が配置されている。すなわち、図４４および図４５において、半田ボール６ｃと同じ平面位置にランド１６ｃが配置され、図４４および図４６において、半田ボール６ｄと同じ平面位置にランド１６ｄが配置され、図４４および図４７において、半田ボール６ｅと同じ平面位置にランド１６ｅが配置されている。また、図４８において、符号１６ｃ，１６ｄ，１６ｅは付していないが、半田ボール６ｃと同じ平面位置にランド１６ｃが配置され、半田ボール６ｄと同じ平面位置にランド１６ｄが配置され、半田ボール６ｅと同じ平面位置にランド１６ｅが配置されている。
本実施の形態の半導体装置１ａは、配線基板３の下面３ｂに上記テスト用の端子１７を設けていないことと、配線基板３の下面３ｂにおける半田ボール６（又はランド１６）の配列の仕方が異なる以外は、上記実施の形態１の半導体装置１とほぼ同様の構成を有している。このため、本実施の形態では、半導体装置１ａの配線基板３の下面３ｂにおける半田ボール６の配列の仕方について説明し、半導体装置１ａの他の構成は、その説明を省略する。また、必要であれば、本実施の形態においても、配線基板３の下面３ｂの中央部に上記テスト用の端子１７に対応するものを設けることもできる。
上記実施の形態１および本実施の形態では、配線基板３の下面３ｂに設ける複数の半田ボール６（外部端子）を、複数の半田ボール群（外部端子群、半田バンプ群）に分けて配列しているが、上記実施の形態１では２つの半田ボール群（５１，５２）に分けて配列しているのに対して、本実施の形態では、３つの半田ボール群（外部端子群、半田バンプ群）５１ａ，５１ｂ，５２ａに分けて配列している。また、上記実施の形態１と同様、本実施の形態においても、配線基板３の下面３ｂの各ランド１６にそれぞれ半田ボール６が配置されているため、配線基板３の下面３ｂにおける半田ボール６の配列と、配線基板３の下面３ｂにおけるランド１６の配列とは同じである。従って、配線基板３の下面３ｂに設ける複数のランド１６は、半田ボール群５１ａ，５１ｂ，５２ａと同様、３つのランド群５６ａ，５６ｂ，５７ａに分けて配列されている。
具体的には、半導体装置１ａの下面に設けた複数の半田ボール６を、配線基板３の下面３ｂの外周部側で半田ボール６を複数列で周回させて配列させた半田ボール群５１ａと、半田ボール群５１ａよりも中央部側（内側）で半田ボール６を複数列で周回させて配列させた半田ボール群５１ｂと、半田ボール群５１ｂよりも中央部側（内側）で半田ボール６を複数列で周回させて配列させた半田ボール群５２ａとで構成している。従って、半導体装置１ａの下面に設けた複数のランド１６を、配線基板３の下面３ｂの外周部側でランド１６を複数列で周回させて配列させたランド群５６ａと、ランド群５６ａよりも中央部側（内側）でランド１６を複数列で周回させて配列させたランド群５６ｂと、ランド群５６ｂよりも中央部側（内側）でランド１６を複数列で周回させて配列させたランド５７ａとで構成しているということもできる。半田ボール群５１ａ，５１ｂ，５２ａ（ランド群５６ａ，５６ｂ，５７ａ）のうち、配線基板３の下面３ｂにおいて、最も内側（中央部側）に位置するのが半田ボール群５２ａ（ランド群５７ａ）であり、最も外側（外周側）に位置するのが半田ボール群５１ａ（ランド群５６ａ）であり、半田ボール群５１ａと半田ボール群５２ａとの間に位置するのが半田ボール群５１ｂ（ランド群５６ｂ）である。
半導体装置１ａの配線基板３の下面３ｂに設けられた複数の半田ボール６のうち、半田ボール群５１ａに属する半田ボール６を、符号６ｃを付して半田ボール６ｃと称し、半田ボール群５１ｂに属する半田ボール６を、符号６ｄを付して半田ボール６ｄと称し、半田ボール群５２ａに属する半田ボール６を、符号６ｅを付して半田ボール６ｅと称するものとする。また、半導体装置１ａの配線基板３の下面３ｂに設けられた複数のランド１６のうち、ランド群５６ａに属するランド１６を、符号１６ｃを付してランド１６ｃと称し、ランド群５６ｂに属するランド１６を、符号１６ｄを付してランド１６ｄと称し、ランド群５７ａに属するランド１６を、符号１６ｅを付してランド１６ｅと称するものとする。
ここで、半田ボール群５１ａは、ランド群５６ａを構成する複数のランド１６ｃ上それぞれに配置された複数の半田ボール６ｃにより構成され、半田ボール群５１ｂは、ランド群５６ｂを構成する複数のランド１６ｄ上にそれぞれ配置された複数の半田ボール６ｄにより構成され、半田ボール群５２ａは、ランド群５７ａを構成する複数のランド１６ｅ上にそれぞれ配置された複数の半田ボール６ｅにより構成されている。すなわち、ランド群５６ａの各ランド１６ｃ上に、半田ボール群５１ａの各半田ボール６ｃが配置され、ランド群５６ｂの各ランド１６ｄ上に、半田ボール群５１ｂの各半田ボール６ｄが配置され、ランド群５７ａの各ランド１６ｅ上に、半田ボール群５２ａの各半田ボール６ｅが配置されている。配線基板３の下面３ｂにおいて、ランド群５６ａのランド１６ｃの配列の仕方と、半田ボール群５１ａの半田ボール６ｃの配置の仕方とは同じであり、ランド群５６ｂのランド１６ｄの配列の仕方と、半田ボール群５１ｂの半田ボール６ｄの配列の仕方とは同じであり、ランド群５７ａのランド１６ｅの配列の仕方と、半田ボール群５２ａの半田ボール６ｅの配置の仕方とは同じである。また、配線基板３の下面３ｂにおいて、ランド群５６ａとランド群５６ｂとランド群５７ａの位置関係は、半田ボール群５１ａと半田ボール群５１ｂと半田ボール群５２ａの位置関係と同じである。
本実施の形態においては、半田ボール群５１ａ，５１ｂ（ランド群５６ａ，５６ｂ）における半田ボール６（ランド１６）の配列の仕方は、列数が異なる以外は上記実施の形態１の第１半田ボール群５１（第１ランド群５６）における半田ボール６（ランド１６）の配列の仕方とほぼ同じである。また、半田ボール群５２ａ（ランド群５７ａ）における半田ボール６（ランド１６）の配列の仕方は、列数が異なる以外は上記実施の形態１の第２半田ボール群５２（第２ランド群５７）における半田ボール６（ランド１６）の配列の仕方とほぼ同じである。
すなわち、本実施の形態においては、配線基板３の下面３ｂの複数のランド１６は、配線基板３の下面３ｂの周縁部に沿って、かつ複数列に亘ってランド１６ｃが配列したランド群５６ａと、配線基板３の下面３ｂにおいてランド群５６ａよりも内側にランド１６ｄが配列したランド群５６ｂと、配線基板３の下面３ｂにおいてランド群５６ｂよりも内側にランド１６ｅが配列したランド群５７ａとを有している。同様に、配線基板３の下面３ｂの複数の半田ボール６（外部端子）は、配線基板３の下面３ｂの周縁部に沿って、かつ複数列に亘って半田ボール６ｃが配列した半田ボール群５１ａと、配線基板３の下面３ｂにおいて半田ボール群５１ａよりも内側に半田ボール６ｄが配列した半田ボール群５１ｂと、配線基板３の下面３ｂにおいて半田ボール群５１ｂよりも内側に半田ボール６ｅが配列した半田ボール群５２ａとを有している。換言すれば、半田ボール群５１ａの半田ボール６ｃは、配線基板３の下面３ｂの周縁部（各辺）に沿って、複数列に亘って配置されたランド群５６ａのランド１６ｃ上にそれぞれ設けられている。また、半田ボール群５１ｂの半田ボール６ｄは、配線基板３の下面３ｂにおいてランド群５６ａよりも内側に配置されたランド群５６ｂのランド１６ｄ上にそれぞれ設けられている。また、半田ボール群５２ａの半田ボール６ｅは、配線基板３の下面３ｂにおいてランド群５６ｂよりも内側に配置されたランド群５７ａのランド１６ｅ上にそれぞれ設けられている。
また、ランド群５６ａ，５６ｂは、第１ピッチ（第１の間隔、後述のピッチＰ３，Ｐ４に対応）でランド１６（すなわちランド１６ｃ，１６ｄ）が配列し、ランド群５７ａは、第１ピッチよりも大きい第２ピッチ（第２の間隔、後述のピッチＰ５に対応）でランド１６（すなわちランド１６ｅ）が配列している。同様に、半田ボール群５１ａ，５１ｂは、第１ピッチ（第１の間隔、後述のピッチＰ３，Ｐ４に対応）で半田ボール６（すなわち半田ボール６ｃ，６ｄ）が配列し、半田ボール群５２ａは、第１ピッチよりも大きい第２ピッチ（第２の間隔、後述のピッチＰ５に対応）で半田ボール６（すなわち半田ボール６ｅ）が配列している。
なお、上記実施の形態１と同様、本実施の形態においても、配線基板３の下面３ｂのランド１６に半田ボール６を接続しているため、配線基板３の下面３ｂにおけるランド１６の配列の仕方は、以下に詳細に説明する配線基板３の下面３ｂにおける半田ボール６の配列の仕方と同じである。従って、本実施の形態で述べる半田ボール６の配列の説明は、ランド１６の配列の説明にも適用できる。この場合、「半田ボール６」を「ランド１６」に、「半田ボール６ｃ」を「ランド１６ｃ」に、「半田ボール６ｄ」を「ランド１６ｄ」に、「半田ボール６ｅ」を「ランド１６ｅ」に、「半田ボール群５１ａ」を「ランド群５６ａ」に、「半田ボール群５１ｂ」を「ランド群５６ｂ」に、「半田ボール群５２ａ」を「ランド群５７ａ」にそれぞれ読み替えればよい。
半田ボール群５１ａに属する半田ボール６ｃは、配線基板３の下面３ｂの外周に沿って複数列（ここでは３列）で規則的に配列しており、矩形状の配線基板３の各辺３ｃに略平行に周回して配列している。また、半田ボール群５１ｂに属する半田ボール６ｄは、半田ボール群５１ａよりも中央部（配線基板３の下面３ｂの中央部）側で複数列（ここでは３列）で規則的に配列しており、矩形状の配線基板３の各辺３ｃに略平行に周回して配列している。また、半田ボール群５２ａに属する半田ボール６ｅは、半田ボール群５１ｂよりも中央部（配線基板３の下面３ｂの中央部）側で複数列（ここでは３列）で規則的に配列しており、矩形状の配線基板３の各辺３ｃに略平行に周回して配列している。
半田ボール群５１ａ，５１ｂ，５２ａ間は所定の間隔（半田ボール群５１ａ，５１ｂ，５２ａにおける列の間隔よりも大きい間隔）が空けられている。半田ボール群５１ａと半田ボール群５１ｂとの間の間隔（距離）Ｇ１１および半田ボール群５１ｂと半田ボール群５２ａとの間の間隔（距離）Ｇ１２は、半田ボール群５１ａにおける列の間隔（列間の距離、列のピッチ）Ｇ１３、半田ボール群５１ｂにおける列の間隔（列間の距離、列のピッチ）Ｇ１４および半田ボール群５２ａにおける列の間隔（列間の距離、列のピッチ）Ｇ１５よりも大きい。すなわち、Ｇ１１，Ｇ１２＞Ｇ１３，Ｇ１４，Ｇ１５が成り立つ。
ここで、半田ボール群５１ａ，５１ｂ，５２ａ間の間隔Ｇ１１，Ｇ１２は、上記実施形態１の第１および第２半田ボール群５１，５２間の間隔Ｇ１に相当するものである。このため、半田ボール群５１ａと半田ボール群５１ｂとの間の間隔Ｇ１１は、半田ボール群５１ａの最内周側の列６７ｃと半田ボール群５１ｂの最外周側の列６８ａとの間の距離で示すものとする。また、半田ボール群５１ｂと半田ボール群５２ａとの間の間隔Ｇ１２は、半田ボール群５１ｂの最内周側の列６８ｃと半田ボール群５２ａの最外周側の列６９ａとの間の距離で示すものとする。
また、半田ボール群５１ａ，５１ｂにおける列の間隔Ｇ１３，Ｇ１４は、上記実施の形態１の第１半田ボール群５１における列の間隔Ｇ２に相当するものであり、同様に規定される。また、半田ボール群５２ａにおける列の間隔Ｇ１５は、上記実施の形態１の第２半田ボール群５２における列の間隔Ｇ３に相当するものであり、同様に規定される。
半田ボール群５１ａにおける半田ボール６ｃの配列は、列数が１列多いこと以外は、上記実施の形態１の第１半田ボール群５１における半田ボール６ａの配列と同じである。このため、半田ボール群５１ａでは、配線基板３の下面３ｂにおいて、半田ボール６ｃが複数列（ここでは列６７ａ，６７ｂ，６７ｃの３列）で配線基板３の下面３ｂの各辺３ｃに沿って周回するように規則的に（等ピッチまたは等間隔で）配列しているが、隣り合う列６７ａ，６７ｂ，６７ｃ同士の配列（半田ボール６ｃの配列）が一致している。
すなわち、半田ボール群５１ａでは、隣り合う列に属する半田ボール６ｃ同士が、列の進行方向と直交する方向に見て重なっている（一致している）。半田ボール群５１ａは、複数の列６７ａ，６７ｂ，６７ｃが配線基板３の下面３ｂの辺３ｃに平行に進行して周回しているので、列の進行方向は、辺３ｃに平行である。具体的には、図４８に示される列６７ａに属する半田ボール６ｃと列６７ｂに属する半田ボール６ｃと列６７ｃに属する半田ボール６ｃとが、列の進行方向（図４８では方向６５）に直交する方向（図４８では方向６６）に見て重なっている（一致している）。
ここで、半田ボール群５１ａにおける半田ボール６ｃの配列と、ランド群５６ａにおけるランド１６ｃの配列とは同じであるため、ランド群５６ａでは、ランド１６ｃが複数列（ここでは列６７ａ，６７ｂ，６７ｃの３列）に亘って配列され、隣り合う列同士の配列（ランド１６ｃの配列）が一致しているということもできる。すなわち、ランド群５６ａでは、隣り合う列に属するランド１６ｃ同士が、列の進行方向と直交する方向に見て重なっている（一致している）のである。
半田ボール群５１ｂにおける半田ボール６ｄの配列の仕方は、半田ボール群５１ａにおける半田ボール６ｃの配列の仕方と同様である。すなわち、半田ボール群５１ｂでは、配線基板３の下面３ｂにおいて、半田ボール６ｄが複数列（ここでは列６８ａ，６８ｂ，６８ｃの３列）で配線基板３の下面３ｂの各辺３ｃに沿って半田ボール群５１ａよりも内側を周回するように規則的に（等ピッチまたは等間隔で）配列しているが、隣り合う列６８ａ，６８ｂ，６８ｃ同士の配列（半田ボール６ｄの配列）が一致している。
このため、半田ボール群５１ｂでは、隣り合う列に属する半田ボール６ｄ同士が、列の進行方向と直交する方向に見て重なっている（一致している）。半田ボール群５１ｂは、複数の列６８ａ，６８ｂ，６８ｃが配線基板３の下面３ｂの辺３ｃに平行に進行して周回しているので、列の進行方向は、辺３ｃに平行である。具体的には、図４８に示される列６８ａに属する半田ボール６ｄと列６８ｂに属する半田ボール６ｄと列６８ｃに属する半田ボール６ｄとが、列の進行方向（図４８では方向６５）に直交する方向（図４８では方向６６）に見て重なっている（一致している）。
ここで、半田ボール群５１ｂにおける半田ボール６ｄの配列と、ランド群５６ｂにおけるランド１６ｄの配列とは同じであるため、ランド群５６ｂでは、ランド１６ｄが複数列（ここでは列６８ａ，６８ｂ，６８ｃの３列）に亘って配列され、隣り合う列同士の配列（ランド１６ｄの配列）が一致しているということもできる。すなわち、ランド群５６ｂでは、隣り合う列に属するランド１６ｄ同士が、列の進行方向と直交する方向に見て重なっている（一致している）のである。
半田ボール群５１ａでは、隣り合う列６７ａ，６７ｂ，６７ｃ同士の配列が一致しているので、列６７ａにおける半田ボール６ｃのピッチＰ３と列６７ｂにおける半田ボール６ｃのピッチＰ３と列６７ｃにおける半田ボール６ｃのピッチＰ３とは同じである。同様に、半田ボール群５１ｂでは、隣り合う列６８ａ，６８ｂ，６８ｃ同士の配列が一致しているので、列６８ａにおける半田ボール６ｄのピッチＰ４と列６８ｂにおける半田ボール６ｄのピッチＰ４と列６８ｃにおける半田ボール６ｄのピッチＰ４とは同じである。半田ボール群５１ａ，５１ｂでは、半田ボール６がアレイ状に配列しているとみなすこともできる。
なお、半田ボール群５１ａの各列における半田ボール６ｃのピッチＰ３とは、図４８からも分かるように、同じ列（ここでは列６７ａまたは列６７ｂまたは列６７ｃ）に属する半田ボール６ｃ（あるいは半田ボール６ｃが接続されたランド１６ｃ）の中心から半田ボール６ｃ（あるいは半田ボール６ｃが接続されたランド１６ｃ）の中心までの距離で示すものとする。また、半田ボール群５１ｂの各列における半田ボール６ｄのピッチＰ４とは、図４８からも分かるように、同じ列（ここでは列６８ａまたは列６８ｂまたは列６８ｃ）に属する半田ボール６ｄ（あるいは半田ボール６ｄが接続されたランド１６ｄ）の中心から半田ボール６ｄ（あるいは半田ボール６ｄが接続されたランド１６ｄ）の中心までの距離で示すものとする。
また、半田ボール群５１ａにおいて、半田ボール６ｃの配置効率を高めるために、列の間隔（列間の距離）Ｇ１３は、いずれの列６７ａ，６７ｂ，６７ｃについても同じであることが好ましい。すなわち、列６７ａと列６７ｂの間隔（列間の距離）Ｇ１３と、列６７ｂと列６７ｃの間隔（列間の距離）Ｇ１３とは、好ましくは同じである。同様に、半田ボール群５１ｂにおいて、半田ボール６ｄの配置効率を高めるために、列の間隔（列間の距離）Ｇ１４は、いずれの列６８ａ，６８ｂ，６８ｃについても同じであることが好ましい。すなわち、列６８ａと列６８ｂの間隔（列間の距離）Ｇ１４と、列６８ｂと列６８ｃの間隔（列間の距離）Ｇ１４とは、好ましくは同じである。また、半田ボール群５１ａにおいて、半田ボール６ｃの配置効率を高めるために、列の間隔（列間の距離）Ｇ１３と、各列における半田ボール６ｃのピッチ（配列ピッチ、間隔）Ｐ３とが、好ましくはほぼ同じである（すなわちＰ３＝Ｇ１３）。同様に、半田ボール群５１ｂにおいて、半田ボール６ｄの配置効率を高めるために、列の間隔（列間の距離）Ｇ１４と、各列における半田ボール６ｄのピッチ（配列ピッチ、間隔）Ｐ４とが、好ましくはほぼ同じである（すなわちＰ４＝Ｇ１４）。また、半田ボール群５１ａ，５１ｂにおける半田ボール６の配置効率を高めるために、半田ボール群５１ａの配列ピッチＰ３と半田ボール群５１ｂの配列ピッチＰ４とは、好ましくはほぼ同じ（すなわちＰ３＝Ｐ４）であり、また、半田ボール群５１ａの列の間隔Ｇ１３と半田ボール群５１ｂの列の間隔Ｇ１４とは、好ましくはほぼ同じ（すなわちＧ１３＝Ｇ１４）である。
隣り合う列６７ａ，６７ｂ，６７ｃ同士の配列が一致している半田ボール群５１ａにおいては、隣接する半田ボール６ｃ間の距離Ｌ３は、各列の半田ボール６ｃのピッチＰ３または列の間隔Ｇ１３（ピッチＰ３と間隔Ｇ１３の小さい方、両者が等しい場合は両方）に一致する（すなわちＬ３＝ｍｉｎ（Ｐ３，Ｇ１３））。同様に、隣り合う列６８ａ，６８ｂ，６８ｃ同士の配列が一致している半田ボール群５１ｂにおいては、隣接する半田ボール６ｄ間の距離Ｌ４は、各列の半田ボール６ｄのピッチＰ４または列の間隔Ｇ１４（ピッチＰ４と間隔Ｇ１４の小さい方、両者が等しい場合は両方）に一致する（すなわちＬ４＝ｍｉｎ（Ｐ４，Ｇ１４））。これは、上記第１半田ボール群５１と同様に、半田ボール群５１ａ，５１ｂにおいては、ある半田ボール６に対して最も近くに位置する他の半田ボール６は、その半田ボール６と同じ列でかつ列の進行方向（図４８では方向６５）に隣接する他の半田ボール６か、あるいは、隣の列でかつ列の進行方向に直交する方向（図４８では方向６６）に隣接する他の半田ボール６となるためである。
また、上記のように、Ｐ３＝Ｐ４とし、かつＧ１３＝Ｇ１４とした場合には、半田ボール群５１ａにおける隣接する半田ボール６ｃ間の距離Ｌ３と半田ボール群５１ｂにおける隣接する半田ボール６ｄ間の距離Ｌ４とは同じになる（すなわちＬ３＝Ｌ４）。また、半田ボール群５１ａ，５１ｂにおいて、Ｐ３＝Ｐ４＝Ｇ１３＝Ｇ１４とした場合には、Ｌ３＝Ｌ４＝Ｐ３＝Ｐ４＝Ｇ１３＝Ｇ１４となり、半田ボール６ｃ，６ｄの配置効率を考慮すると、これが最も好ましい。
一方、半田ボール群５２ａにおける半田ボール６ｅの配列は、列数が１列多いこと以外は、上記実施の形態１の第２半田ボール群５２における半田ボール６ｂの配列と同じである。このため、半田ボール群５２ａでは、配線基板３の下面３ｂにおいて、半田ボール６ｅが複数列（ここでは列６９ａ，６９ｂ，６９ｃの３列）で配線基板３の下面３ｂの各辺３ｃに沿って半田ボール群５１ｂよりも内側を周回するように規則的に（等ピッチまたは等間隔で）配列しているが、隣り合う列６９ａ，６９ｂ，６９ｃ同士の配列（半田ボール６ｅの配列）がずれている。
すなわち、半田ボール群５２ａでは、隣り合う列に属する半田ボール６ｅ同士が、列の進行方向と直交する方向に見て重なっていない（一致していない、ずれている）。半田ボール群５２ａは、複数の列６９ａ，６９ｂ，６９ｃが配線基板３の下面３ｂの辺３ｃに平行に進行して周回しているので、列の進行方向は、辺３ｃに平行である。具体的には、図４８に示される列６９ａに属する半田ボール６ｅと列６９ｂに属する半田ボール６ｅとが、列の進行方向（図４８では方向６５）に直交する方向（図４８では方向６６）に見て重なっていない（一致していない、ずれている）。同様に、図４８に示される列６９ｂに属する半田ボール６ｅと列６９ｃに属する半田ボール６ｅとが、列の進行方向（図４８では方向６５）に直交する方向（図４８では方向６６）に見て重なっていない（一致していない、ずれている）。換言すれば、半田ボール群５２ａでは、列６９ａの半田ボール６ｅの間に、その列６９ａの隣の列６９ｂの半田ボール６ｅが位置し、列６９ｂの半田ボール６ｅの間に、その列６９ｂの隣の列６９ｃの半田ボール６ｅが位置しているのである。このため、半田ボール群５２ａでは、半田ボール６ｅが所謂、千鳥配列しているとみなすこともできる。
ここで、半田ボール群５２ａにおける半田ボール６ｅの配列と、ランド群５７ａにおけるランド１６ｅの配列とは同じであるため、ランド群５７ａでは、ランド１６ｅが複数列（ここでは列６９ａ，６９ｂ，６９ｃの３列）に亘って配列され、隣り合う列同士の配列（ランド１６ｅの配列）がずれているということもできる。すなわち、ランド群５７ａでは、隣り合う列に属するランド１６ｅ同士が、列の進行方向と直交する方向に見て重なっていない（一致していない、ずれている）のである。換言すれば、ランド群５７ａでは、列の進行方向と直交する方向に見て、各列に属するランド１６ｅの間に、その列の隣りの列に属するランド１６ｅが位置しているのである。
また、半田ボール６ｅの配置効率を考慮すると、半田ボール群５２ａに属する列６９ａ，６９ｂ，６９ｃ同士で、半田ボール６ｅのピッチ（配列ピッチ、間隔）Ｐ５が同じである、すなわち、列６９ａにおける半田ボール６ｅのピッチＰ５と列６９ｂにおける半田ボール６ｅのピッチＰ５と列６９ｃにおける半田ボール６ｅのピッチＰ５とが同じであることが好ましい。また、半田ボール群５２ａにおいて、半田ボール６ｅの配置効率を高めるために、列の間隔（列間の距離）Ｇ１５は、いずれの列６９ａ，６９ｂ，６９ｃについても同じであることが好ましい。すなわち、列６９ａと列６９ｂの間隔（列間の距離）Ｇ１５と、列６９ｂと列６９ｃの間隔（列間の距離）Ｇ１５とは、好ましくは同じである。また、半田ボール群５２ａにおいて、半田ボール６ｅの配置効率を高めるために、列６９ａにおける半田ボール６ｅのピッチＰ５と列６９ｂにおける半田ボール６ｅのピッチＰ５と列６９ｃにおける半田ボール６ｅのピッチＰ５とは、好ましくは同じである。
なお、半田ボール群５２ａの各列における半田ボール６ｅのピッチＰ５とは、図４８からも分かるように、同じ列（ここでは列６９ａまたは列６９ｂまたは列６９ｃ）に属する半田ボール６ｅ（あるいは半田ボール６ｅが接続されたランド１６ｅ）の中心から半田ボール６ｅ（あるいは半田ボール６ｅが接続されたランド１６ｅ）の中心までの距離で示すものとする。
また、半田ボール群５２ａの各列６９ａ，６９ｂ，６９ｃにおける半田ボール６ｅのピッチＰ５は、半田ボール群５１ａの各列６７ａ，６７ｂ，６７ｃにおける半田ボール６ｃのピッチＰ３および半田ボール群５１ｂの各列６８ａ，６８ｂ，６８ｃにおける半田ボール６ｄのピッチＰ４よりも大きくする（すなわちＰ５＞Ｐ３，Ｐ４）。このようにするのは、本実施の形態とは異なり、半田ボール６ｅのピッチＰ５を半田ボール６ｃ，６ｄのピッチＰ３，Ｐ４よりも小さくした場合には、隣接する半田ボール６ｃ間の距離Ｌ３または隣接する半田ボール６ｄ間の距離Ｌ４よりも、隣接する半田ボール６ｅ間の距離Ｌ５の方が小さくなってしまうためである。
隣り合う列６９ａ，６９ｂ，６９ｃ同士の配列がずれている半田ボール群５２ａにおいては、ある半田ボール６ｅ（ここではこれを図４８の半田ボール６ｅ１として説明する）に対して最も近い位置にある他の半田ボール６ｅは、半田ボール６ｅ１の隣の列６９ａ，６９ｃに属し、かつ列の進行方向（図４８では方向６５）から見て斜め方向に隣接する半田ボール６ｅ２，６ｅ３，６ｅ４，６ｅ５のいずれかである。このため、半田ボール群５２ａにおける隣接する半田ボール６ｅ間の距離Ｌ５は、半田ボール６ｅ１と半田ボール６ｅ２，６ｅ３，６ｅ４，６ｅ５のいずれかとの間の距離のうち、最も小さいものと同じになる。
このため、半田ボール群５２ａにおいては、隣接する半田ボール６ｅ間の距離Ｌ５は、半田ボール群５２ａにおける列の間隔（列間の距離）Ｇ１５よりも大きくなる（Ｌ５＞Ｇ１５）。これは、半田ボール群５２ａにおいては、隣り合う列同士の配列がずれているため、半田ボール６ｅの隣接方向（最も近くに隣接する方向）は、列の進行方向６５でも列の進行方向に直交する方向６６でもなく、両方向の間の斜め方向となるからである。
なお、半田ボール群５２ａにおいて、隣り合う列同士の配列のずらし方は、１／２ピッチ（すなわちＰ５／２）ずらすことが好ましい。これにより、列６９ａの半田ボール６ｅの間の真ん中に、隣の列６９ｂの半田ボール６ｅが位置し、かつ列６９ｂの半田ボール６ｅの間の真ん中に、隣の列６９ｃの半田ボール６ｅが位置することになる。これにより、半田ボール群５２ａにおける隣接する半田ボール６ｅ間の距離Ｌ５を最大化することができる。これは、例えば、半田ボール６ｅ１に対して半田ボール６ｅ２，６ｅ３，６ｅ４，６ｅ５が等距離になるためである。なお、半田ボール群５２ａにおいて、隣り合う列同士で半田ボール６ｅの配列を１／２ピッチ（すなわちＰ５／２）ずつずらした場合には、隣り合う列６９ａと列６９ｂとでは半田ボール６ｅの配列がずれ、かつ隣り合う列６９ｂと列６９ｃとでは半田ボール６ｅの配列がずれるが、隣り合っていない列６９ａと列６９ｃとでは半田ボール６ｅの配列が一致する。
本実施の形態では、半導体装置１ａの配線基板３の下面３ｂに複数の半田ボール６を設け、この複数の半田ボール６を複数の半田ボール群５１ａ，５１ｂ，５２ａで構成しているが、複数の半田ボール群５１ａ，５１ｂ，５２ａのうち、配線基板３の下面３ｂにおいて最も中央部側に位置する半田ボール群５２ａは、半田ボール群５２ａ以外の半田ボール群５１ａ，５１ｂよりも、隣接する半田ボール６間の距離が大きくなるようにしている。すなわち、複数の半田ボール群５１ａ，５１ｂ，５２ａのうち、最も中央部側（配線基板３の下面３ｂの中央部側）に位置する半田ボール群５２ａにおける隣接する半田ボール６間の距離Ｌ５を、それ以外の半田ボール群５１ａ，５１ｂにおける隣接する半田ボール６間の距離Ｌ３，Ｌ４よりも大きくなるようにしている（すなわちＬ５＞Ｌ３，Ｌ４）。
上記実施の形態１で説明したように、半導体装置１ａの実装時の半田リフロー工程では、配線基板３の下面３ｂの中央部に近い半田ボール６ほど、半導体装置１ａの反りによって押しつぶされやすい。このため、半田ボール群５１ａ，５１ｂ，５２ａのうち、半導体装置１ａの実装時の半田リフロー工程で押しつぶされやすいのは、半田ボール群５２ａの半田ボール６ｅである。
それに対して、本実施の形態では、半田ボール群５２ａにおける隣接する半田ボール６ｅ間の距離Ｌ５を、半田ボール群５１ａ，５１ｂにおける隣接する半田ボール６間の距離Ｌ３，Ｌ４よりも大きく（Ｌ５＞Ｌ３，Ｌ４）することで、半導体装置１ａの実装時にたとえ半田ボール６ｅが押しつぶされたとしても、半田ボール６ｅ同士が接触するのを防止することができる。これは、押しつぶされた半田ボール６ｅと、それに最も近接する他の半田ボール６ｅとの間の距離（すなわち距離Ｌ５）が大きいためである。従って、半導体装置１ａを配線基板３１に実装した際に、半田ボール６（４６）同士がショートするのを防止でき、半導体装置１ａの実装歩留まりを向上させることができる。また、半導体装置１ａの信頼性（実装信頼性）を向上させることができる。
一方、半田ボール群５１ａ，５１ｂ，５２ａのうち、半田ボール群５２ａ以外の半田ボール群５１ａ，５１ｂは、半田ボール群５２ａに比べて、配線基板３の下面３ｂの中央部から離れているため、半導体装置１ａの実装時の半田リフロー工程で押しつぶされにくい。このため、半田ボール群５２ａ以外の半田ボール群５１ａ，５１ｂでは、隣接する半田ボール６間の距離Ｌ３，Ｌ４を小さく（距離Ｌ５よりも小さく）して、半田ボール群５１ａ，５１ｂにおける半田ボール６の配列密度を高めることができる。従って、半導体装置１ａの多端子化や小型化（小面積化）を図ることができる。
更に、本実施の形態では、半導体装置１ａの下面（配線基板３の下面３ｂ）に設けた半田ボール６を複数の半田ボール群５１ａ，５１ｂ，５２ａで構成し、そのうち半田ボール群５２ａは隣り合う列同士の配列をずらし、半田ボール群５２ａ以外の半田ボール群５１ａ，５１ｂは、隣り合う列同士の配列を一致させている。これにより、半田ボール群５１ａ，５１ｂの半田ボール６の配置密度を高めることができるとともに、半田ボール群５２ａにおいては、上記実施の形態１の第２半田ボール群５２と同様、列の間隔Ｇ１５を大きくしなくとも、隣接する半田ボール６ｅ間の距離Ｌ５を大きくすることができる。このため、隣接する半田ボール６ｅ間の距離Ｌ５を大きくしたことにより、半導体装置１ａを配線基板３１に実装した際の半田ボール６（４６）同士のショート不良を防止できるだけでなく、半田ボール６ｅの位置をできるだけ配線基板３の下面３ｂの中央部から遠くすることができるので、半導体装置１ａ実装時の半田ボール６ｅのつぶれ自体を抑制することができる。従って、半導体装置１ａの実装歩留まりを向上させることができ、半導体装置１ａの信頼性（実装信頼性）を向上させることができる。また、配線基板３の下面３ｂにおける半田ボール６の配置効率を高めることができるので、半導体装置１の多端子化や小型化（小面積化）を図ることができる。上記実施の形態１と同様、半田ボール群５２ａの列の間隔Ｇ１５は、好ましくは、半田ボール群５２ａの各列の半田ボール６ｅのピッチＰ５よりも小さく（すなわちＧ１５＜Ｐ５）、より好ましくは、半田ボール群５１ａ，５１ｂの列の間隔Ｇ１３，Ｇ１４とほぼ同じかそれ以下である（すなわちＧ１５≦Ｇ１３，Ｇ１４）。
また、本実施の形態では、半導体装置１ａの下面（配線基板３の下面３ｂ）に設けた半田ボール６を、複数の半田ボール群５１ａ，５１ｂ，５２ａに分けているので、上記実施の形態１と同様の理由により、半導体装置１ａ実装用の配線基板３１の基板側端子３２につながる引出し配線３５を配線基板３１上に形成しやすくなる。これにより、配線基板３１を構成する多層配線基板の層数を減らすことができるので、配線基板３１の製造コストを低減することができる。なお、配線基板３１に半導体装置１ａを実装する場合は、配線基板３１の基板側端子３２は、半導体装置１ａの下面（配線基板３の下面３ｂ）における半田ボール６の配列に対応した配列を有したものになる。
（実施の形態４）
本実施の形態の半導体装置を図面を参照して説明する。
図４９は、本実施の形態の半導体装置１ｂの断面図（側面断面図）であり、図５０は、半導体装置１ｂの下面図（底面図、裏面図、平面図）である。図５０のＡ３−Ａ３線の断面が図４９にほぼ対応する。なお、図４９は、上記実施の形態１の図４に対応するものであり、図５０は、上記実施の形態１の図２に対応するものである。
図４９および図５０に示される半導体装置１ｂは、配線基板３と、配線基板３の上面３ａ上に搭載された複数の半導体チップ７１，７２，７３と、各半導体チップ７２，７３の表面の複数の電極７２ａ，７３ａとこれに対応する配線基板３の複数のボンディングリード１４とを電気的に接続する複数のボンディングワイヤ４と、半導体チップ７１，７２，７３およびボンディングワイヤ４を含む配線基板３の上面３ａを覆う封止樹脂５を有している。半導体装置１ｂの下面に相当する配線基板３の下面３ｂには、外部端子（外部接続用端子）として複数の半田ボール６が設けられている。
各半導体チップ７１，７２，７３は、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）の主面に種々の半導体素子または半導体集積回路を形成した後、必要に応じて半導体基板の裏面研削を行ってから、ダイシングなどにより半導体基板を各半導体チップに分離して製造したものである。例えば、半導体チップ７１は、ＤＲＡＭのような揮発性メモリが形成されたメモリチップであり、半導体チップ７２は、不揮発性メモリが形成されたメモリチップ（フラッシュメモリチップ）であり、半導体チップ７３は、半導体チップ７１，７２（のメモリ）を制御するための制御回路が形成された制御用チップ（マイコン）である。このため、半導体装置１ｂは、機能が異なる集積回路がそれぞれ形成された複数の半導体チップ７１，７２，７３を配線基板３に搭載して１つのシステムを構成したＳＩＰ（System In Package）型の半導体装置とみなすことができる。
なお、半導体チップ７１，７２，７３において、電極７１ａ，７２ａ，７３ａが形成された側の主面を半導体チップ７１，７２，７３の表面と呼び、電極７１ａ，７２ａ，７３ａが形成された側の主面（すなわち表面）とは反対側の主面を半導体チップ７１，７２，７３の裏面と呼ぶものとする。電極７１ａは、半導体チップ７１内部または表層部分に形成された半導体素子または半導体集積回路に電気的に接続され、電極７２ａは、半導体チップ７２内部または表層部分に形成された半導体素子または半導体集積回路に電気的に接続され、電極７３ａは、半導体チップ７３内部または表層部分に形成された半導体素子または半導体集積回路に電気的に接続されている。
半導体チップ７１は、配線基板３の上面３ａ上にフェースダウンボンディング（フリップチップ接続）されている。すなわち、半導体チップ７１の表面が配線基板３の上面３ａに対向するように半導体チップ７１が配線基板３の上面３ａ上に搭載され、半導体チップ７１の表面に形成されたバンプ電極である電極７１ａが配線基板３の上面３ａのボンディングリード１４に接合されて電気的に接続されている。配線基板３の上面３ａと半導体チップ７１との間には、アンダーフィル樹脂７４が充填されている。
半導体チップ７２は、半導体チップ７１の裏面上に接着材（接合材、接着材層）７５を介して搭載（配置）され、半導体チップ７２の裏面が半導体チップ７１の裏面に接着材７５によって接着され固定されている。接着材７５は、例えばダイアタッチフィルムのようなフィルム型の接着材などを用いることができる。
半導体チップ７３は、半導体チップ７２の表面上に接着材（接合材、接着材層）７６を介して搭載（配置）され、半導体チップ７３の裏面が半導体チップ７２の表面に接着材７６によって接着され固定されている。接着材７６は、例えばダイアタッチフィルムのようなフィルム型の接着材などを用いることができる。
従って、配線基板３の上面３ａ上に、半導体チップ７１、半導体チップ７２および半導体チップ７３が下から順に積み重ねられている。半導体チップ７２，７３の各電極７２ａ，７３ａは、ボンディングワイヤ４を介して配線基板３の上面３ａのボンディングリード１４に電気的に接続されている。
配線基板３の構成は、上記実施の形態１とほぼ同様である。配線基板３の下面３ｂには、複数のランド１６が形成されており、各ランド１６に半田ボール６が接続されている。また、配線基板３の下面３ｂにおいて、半田ボール６を接続していないランドにより、テスト用の端子１７を設けることもできる。半導体チップ７１，７２，７３の各電極７１ａ，７２ａ，７３ａは、ボンディングワイヤ４や配線基板３の導体層などを介して、配線基板３の下面３ｂのランド１６およびランド１６に接続された半田ボール６に電気的に接続されている。
封止樹脂５は、配線基板３の上面３ａ上に半導体チップ７１，７２，７３およびボンディングワイヤ４を覆うように形成され、封止樹脂５により、半導体チップ７１，７２，７３およびボンディングワイヤ４が封止され、保護される。
本実施の形態の半導体装置１ｂの下面（配線基板３の下面３ｂ）におけるランド１６および半田ボール６の配列の仕方は、上記実施の形態１の半導体装置１と同様であるので、ここではその説明は省略する。また、本実施の形態の半導体装置１ｂの下面（配線基板３の下面３ｂ）におけるランド１６および半田ボール６の配列の仕方を、上記実施の形態３の半導体装置１ａと同様にすることもできる。
本実施の形態においても、ランド１６および半田ボール６の配列の仕方を上記実施の形態１〜３と同様とすることで、上記実施の形態１〜３とほぼ同様の効果を得ることができる。
また、本実施の形態では、配線基板３の上面３ａ上に複数の半導体チップ７１，７２，７３を積み重ねて配置し、封止樹脂５で封止している。複数の半導体チップを積み重ねた場合、積み重ねていない場合に比べて、封止樹脂５の厚みが厚くなる。封止樹脂５の厚みが厚いほど、半導体装置の実装時の半田リフロー工程で、半導体装置が反りやすく、半田ボール６が押しつぶされやすくなる。上記実施の形態１〜３で説明したように、ランド１６および半田ボール６の配列の仕方を工夫することで、半導体装置の実装時の半田リフロー工程で半導体装置が反って半田ボール６が押しつぶされたときの問題を解決することができるため、封止樹脂５の厚みが厚い場合に上記実施の形態１〜３のランド１６および半田ボール６の配列の仕方を適用すれば、効果が大きい。従って、本実施の形態のように、複数の半導体チップを積み重ねた半導体装置１ｂに上記実施の形態１〜３のランド１６および半田ボール６の配列の仕方を適用すれば、その効果は極めて大きい。
（実施の形態５）
本実施の形態では、上記実施の形態１の半導体装置１の他の製造方法について、図面を参照して説明する。本実施の形態では、印刷法によって、上記半田ボール６を形成する。
図５１、図５５〜図５８は、本実施の形態の半導体装置１の製造工程中の断面図であり、上記図４に対応する断面が示されている。図５２は、図５１と同じ半導体装置１の製造工程中の平面図である。図５２のＡ４−Ａ４線の断面が図５１にほぼ対応するが、このＡ４−Ａ４線は、上記図２のＡ１−Ａ１に対応する位置である。図５３は、本実施の形態の半導体装置１の製造工程で用いる印刷用のマスク８１の断面図（側面断面図）であり、図５４は、印刷用のマスク８１の平面図である。図５４のＡ５−Ａ５線の断面が図５３にほぼ対応するが、このＡ５−Ａ５線は、上記図５２のＡ４−Ａ４に対応する位置である。なお、理解を簡単にするために、図５２には、配線基板２１における1つの半導体装置領域２２の範囲を点線で示し、図５４には、半田印刷のために配線基板２１にマスク８１を重ねた際に、図５２の半導体装置領域２２に重なる領域２２ａを点線で示してある。
本実施の形態の半導体装置の製造工程は、上記図１４（ステップＳ４）までの工程は上記実施の形態１と同様であるので、ここではその説明を省略し、上記図１４（ステップＳ４）に続く工程について説明する。
すなわち、上記実施の形態１と同様にしてステップＳ１〜Ｓ４を行って、上記図１４に対応する図５１および図５２の構造が得られる。
本実施の形態では、上記実施の形態で説明した半田ボール６を、印刷法を用いて形成するが、形成する半田ボール６の配列の仕方は、上記実施の形態１で説明した通りである。配線基板２１の下面２１ｂのランド１６上に半田ボール６を形成するので、配線基板２１の下面２１ｂ（配線基板３の下面３ｂ）におけるランド１６の配列の仕方は、上述したような半田ボール６の配列の仕方と同じである。
上記実施の形態１でも説明したように、配線基板２１の下面２１ｂ（配線基板３の下面３ｂ）に設けられた複数のランド１６のうち、上記半田ボール６ａを形成すべきランド１６を、符号１６ａを付してランド１６ａと称し、上記半田ボール６ｂを形成すべきランド１６を、符号１６ｂを付してランド１６ｂと称するものとする。上述したように、半田ボール６を第１半田ボール群５１および第２半田ボール群５２に分けているので、配線基板２１の下面２１ｂ（配線基板３の下面３ｂ）のランド１６は、上記第１半田ボール群５１に対応する第１ランド群５６と、上記第２半田ボール群５２に対応する第２ランド群５７とで構成されている。第１ランド群５６は複数のランド１６ａで構成され、第２ランド群５７は複数のランド１６ｂで構成されている。第１ランド群５６におけるランド１６ａの配列の仕方は、上記第１半田ボール群５１における半田ボール６ａの配列の仕方と同じであり、第２ランド群５７におけるランド１６ｂの配列の仕方は、上記第２半田ボール群５２における半田ボール６ｂの配列の仕方と同じであり、第１ランド群５６と第２ランド群５７の位置関係は、上記第１半田ボール群５１と第２半田ボール群５２の位置関係と同じであるので、ここではその説明は省略する。
図５３および図５４には、本実施の形態で用いられる半田印刷用のマスク（メタルマスク、半田印刷マスク）８１が示されている。マスク８１は、例えば金属板などからなるメタルマスクを用いることができる。マスク８１は、形成すべき半田バンプ（後述の半田バンプ８４であり、上記実施の形態１の半田ボール６に対応するもの）の配列に対応する配列を有する複数の開口部８２を備えており、この開口部８２は、配線基板２１のランド１６を露出してランド１６上に半田ペースト８３を供給するための開口部である。このため、図５２と図５４とを比較すると分かるように、マスク８１における開口部８２の配列は、配線基板２１の下面２１ｂ（配線基板３の下面３ｂ）におけるランド１６の配列に対応している。すなわち、マスク８１における開口部８２の配列は、半導体装置１の下面（配線基板３の下面３ｂ）における半田ボール６の配列にも対応している。マスク８１の開口部８２の形状は、例えば配線基板２１におけるランド１６の形状とほぼ同様（例えば円形状）のものとすることができ、また、マスク８１の開口部８２の寸法は、配線基板２１におけるランド１６の寸法と同程度かそれより小さいものとすることができる。これにより、配線基板２１のランド１６以外の領域に後述する半田ペースト８３が印刷されてしまうのを防止することができる。
マスク８１に設けられた複数の開口部８２のうち、ランド１６ａ上に半田ペースト８３を供給すべき開口部８２（すなわち上記半田ボール６ａを形成すべき開口部８２）を、符号８２ａを付して開口部８２ａと称し、ランド１６ｂ上に半田ペースト８３を供給すべき開口部８２（すなわち上記半田ボール６ｂを形成すべき開口部８２）を、符号８２ｂを付して開口部８２ｂと称するものとする。
上述したように、半田ボール６を第１半田ボール群５１と第２半田ボール群５２に分けているので、配線基板２１のランド１６は、第１ランド群５６と第２ランド群５７とで構成され、マスク８１の開口部８２は、第１ランド群５６に対応する（すなわち第１半田ボール群５１にも対応する）第１開口部群５８と、第２ランド群５７に対応する（すなわち第２半田ボール群５２にも対応する）第２開口部群５９とで構成されている。第１開口部群５８は複数の開口部８２ａで構成され、第２開口部群５９は複数の開口部８２ｂで構成されている。第１開口部群５８における開口部８２ａの配列の仕方は、上記第１半田ボール群５１における半田ボール６ａの配列の仕方と同じであり、第２開口部群５９における開口部８２ｂの配列の仕方は、上記第２半田ボール群５２における半田ボール６ｂの配列の仕方と同じであり、第１開口部群５８と第２開口部群５９の位置関係は、上記第１半田ボール群５１と第２半田ボール群５２の位置関係と同じであるので、ここではその説明は省略する。
次に、図５５に示されるように、配線基板２１の下面２１ｂ上にマスク８１を配置する（被せる）。この際、封止樹脂５ａを形成した配線基板２１を、配線基板２１の下面２１ｂが上方を向くように配置し、配線基板２１の下面２１ｂ上にマスク８１を位置合わせして配置する。これにより、マスク８１の各開口部８２下に配線基板２１のランド１６を位置させ、各開口部８２からランド１６を露出させる。なお、マスク８１の開口部８２ａからはランド１６ａが露出され、マスク８１の開口部８２ｂからはランド１６ｂが露出される。
次に、マスク８１上に所定量の半田ペースト（半田、クリーム半田）８３を塗布し、これをスキージ（図示せず）の移動などにより引き伸ばすことで、図５６に示されるように、半田ペースト８３をマスク８１の開口部８２を介して配線基板２１の下面２１ｂ上に一括的に、かつ、ランド１６上に選択的に供給（塗布または印刷）する。
次に、図５７に示されるように、配線基板２１上からマスク８１を取り去る。このように、マスク８１を用いた印刷法によって、配線基板２１の下面２１ｂの複数のランド１６上に半田（半田ペースト８３）を供給する。半田ペースト８３は、フラックスなどを含有することもできる。
次に、熱処理として半田リフロー処理（リフロー処理、熱処理）を行う。図５８は、半田リフロー工程後の状態が示されている。
例えば、上記のようにランド１６上に半田ペースト８３が供給された配線基板２１を図示しないリフロー炉などに通し、これによって半田ペースト８３を加熱して溶融する。半田ペースト８３は、半田リフロー処理によって溶融・再固化して半田バンプ８４（半田ボール６）となる。半田バンプ８４は、上記実施の形態１の半田ボール６に対応するものである。印刷法で形成した半田バンプ８４は、上記図１６〜図２１を参照して説明した手法により配線基板２１に設けた半田ボール６とは、外形形状が若干異なる可能性があるが、それ以外は上記実施の形態１の半田ボール６と同じである。このため、配線基板２１（配線基板３）における半田バンプ８４の配列の仕方は、上記実施の形態１で説明した半田ボール６の配列の仕方と同じである。なお、マスク８１の開口部８２ａを介してランド１６ａ上に供給された半田ペースト８３がリフローされて、ランド１６ａ上に形成されかつ上記半田ボール６ａに対応する半田バンプ８４となる。また、マスク８１の開口部８２ｂを介してランド１６ｂ上に供給された半田ペースト８３がリフローされて、ランド１６ｂ上に形成されかつ上記半田ボール６ｂに対応する半田バンプ８４となる。
その後の工程は、上記実施の形態１と同様である。すなわち、上記実施の形態１と同様にして、ステップＳ６のマーキング工程およびステップＳ７の切断工程が行われ、更に必要に応じてテスト用の端子１７を用いた試験が行われる。製造された半導体装置の構成は、半田ボール６を、印刷法で形成した半田バンプ８４により形成したこと以外は、上記実施の形態１で説明した半導体装置１と同様であるので、ここではその説明を省略する。
また、上記実施の形態３の半導体装置１ａにおいて、半田ボール６を本実施の形態のように印刷法で形成する場合には、本実施の形態で用いたマスク８１の開口部８２の配列の仕方を、上記実施の形態３で説明した半導体装置１ａにおける半田ボール６の配列の仕方と同じものにすればよい。
本実施の形態では、配線基板２１の下面２１ｂ（配線基板３の下面３ｂ）に形成すべき半田バンプ８４の配列（すなわち上記実施の形態１，３の半田ボール６の配列）に対応する配列を有する複数の開口部８２を備えたマスク８１を用いた印刷法によって、配線基板２１の下面２１ｂ上に半田（半田ペースト８３）を供給し、これを半田リフロー処理することで配線基板２１の下面２１ｂに複数の半田バンプ８４を形成している。このため、図５４では、マスク８１の開口部８２の配列の仕方を、上記実施の形態１で説明した半導体装置１における半田ボール６の配列の仕方と同じにしている。
従って、マスク８１の複数の開口部８２は、マスク８１における半導体装置領域２２に重なる領域２２ａの周縁部に沿って、かつ複数列に亘って開口部８２（すなわち開口部８２ａ）が配列した第１開口部群５８と、マスク８１における半導体装置領域２２に重なる領域２２ａにおいて第１開口部群５８よりも内側に開口部８２（すなわち開口部８２ｂ）が配列した第２開口部群５９とを有している。そして、第１開口部群５８は、第１ピッチ（第１の間隔、上記ピッチＰ１に対応）で開口部８２（すなわち開口部８２ａ）が配列し、第２開口部群５９は、第１ピッチよりも大きい第２ピッチ（第２の間隔、上記ピッチＰ２に対応）で開口部８２（すなわち開口部８２ｂ）が配列している。
具体的には、マスク８１の複数の開口部８２は、開口部８２が複数列で周回するように配列した第１開口部群５８と、第１開口部群５８よりも中央部側（内側）で開口部８２が複数列で周回するように配列した第２開口部群５９とを有している。上記実施の形態１で説明したように、第１半田ボール群５１では、隣り合う列同士の配列が一致し、第２半田ボール群５２では、隣り合う列同士の配列がずれているので、マスク８１においても同様に、第１開口部群５８では、隣り合う列同士の配列が一致し、第２開口部群５９では、隣り合う列同士の配列がずれている。また、上記実施の形態１で説明したように、第１半田ボール群５１よりも第２半田ボール群５２の方が、隣接する半田ボール６間の距離が大きいので、マスク８１においても同様に、第１開口部群５８よりも第２開口部群５９の方が、隣接する開口部８２間の距離が大きい。また、上記実施の形態１で説明したように、第１半田ボール群５１と第２半田ボール群５２との間隔Ｇ１は、第１半田ボール群５１における列の間隔Ｇ２および第２半田ボール群５２における列の間隔Ｇ３よりも大きいので、マスク８１においても同様に、第１開口部群５８と第２開口部群５９との間隔は、第１開口部群５８における列の間隔および第２開口部群５９における列の間隔よりも大きい。ここで、隣接する開口部８２間の距離がどのようなものであるかは、上記実施の形態１で説明した隣接する半田ボール６間の距離と同様に規定することができる。また、第１開口部群５８と第２開口部群５９との間隔がどのようなものであるかは、上記実施の形態１で説明した第１半田ボール群５１と第２半田ボール群５２との間隔Ｇ１と同様に規定することができる。また、第１開口部群５８における列の間隔および第２開口部群５９における列の間隔がどのようなものであるかは、上記実施の形態１で説明した第１半田ボール群５１における列の間隔Ｇ２および第２半田ボール群５２における列の間隔Ｇ３と同様に規定することができる。
また、本実施の形態では、上記実施の形態１〜３で半田ボール６の配列について説明したように、隣接する半田バンプ８４（半田ボール６）間の距離を制御することで、半導体装置の実装時に半田バンプ８４（半田ボール６）同士が接触するのを防止することができる。このため、配線基板２１に予め設けておくランド１６の配列と、マスク８１の開口部８２の配列とを調節しておけば、半導体装置１の下面（配線基板３の下面３ｂ）における半田バンプ８４（半田ボール６）の配列を調整でき、それによって、隣接する半田バンプ８４（半田ボール６）間の距離を制御することができる。従って、本実施の形態では、好ましくは、半導体装置１下面（配線基板３の下面３ｂ）に設けた複数の半田バンプ８４の大きさ（寸法、直径）を同じにする。すなわち、マスク８１を用いた印刷法で配線基板２１のランド１６上に供給する半田ペースト８３の量を、各ランド１６に対して同じにする。これにより、マスク８１の構成を単純化することができ、例えば、第１開口部群５８と第２開口部群５９とでマスク８１の厚みを同じにすることができる。このため、マスク８１を用いた半田印刷が容易になり、半田バンプ８４を的確に形成することができる。
（実施の形態６）
本実施の形態の半導体装置を、図面を参照して説明する。
図５９は、本実施の形態６の半導体装置１ｃの下面図（底面図、裏面図、平面図）である。図６０は、半導体装置１ｃの断面図（側面断面図）であり、図５９のＥ１−Ｅ１線に沿った断面にほぼ対応する。なお、図５９および図６０は、上記実施の形態１の図２および図４にそれぞれ対応するものである。
本実施の形態６の半導体装置１ｃは、前述した実施の形態１の半導体装置１の構成とほぼ同じであるが、相違点は、上記実施の形態１の半導体装置１では、第２半田ボール群５２（第２ランド群５７）の半田ボール６ｂ（ランド１６ｂ）が複数列（例えば２列）で配列していたのに対して、本実施の形態の半導体装置１ｃでは、第２半田ボール群５２（第２ランド群５７）の半田ボール６ｂ（ランド１６ｂ）が１列で配列していることである。
すなわち、本実施の形態では、配線基板３の下面３ｂに形成された複数の半田ボール群（又はランド群）のうち、第１半田ボール群５１（又は第１ランド群５６）では、上記実施の形態１と同様に、配線基板３の下面３ｂの周縁部（各辺）に沿って、かつ複数列（本実施の形態では例えば２列）に亘って半田ボール６（ランド１６）が配列している。それに対して、本実施の形態では、配線基板３の下面３ｂにおいて、第１半田ボール群よりも中央部側に位置する第２半田ボール群５２（又は第２ランド群５７）では、配線基板３の下面３ｂの各辺に沿って1列で半田ボール６（ランド１６）が配列している。
このように、上記実施の形態１に比べて、本実施の形態では、第２半田ボール群５２の半田ボール６の列数が少ない。このため、本実施の形態の半導体装置１ｃの外部端子（ここでは半田ボール６）の数は、前述した実施の形態１の半導体装置１の外部端子（ここでは半田ボール６）の数よりも少なくなる。そして、配線基板３の下面３ｂにおいて、第２半田ボール群５２（又は第２ランド群５７）よりもさらに内側の領域には、前述の実施の形態１のようなテスト用の端子（ランド）１７が設けられていない。
これ以外の構成は、上記実施の形態１と同様であるので、ここではその説明は省略する。なお、上記実施の形態１と同様、本実施の形態においても、第１半田ボール群５１（第１ランド群５６）では、第１ピッチ（第１の間隔、上記ピッチＰ１に対応）で半田ボール６ａ（ランド１６ａ）が配列し、第２半田ボール群５２（第２ランド群５７）では、第１ピッチよりも大きい第２ピッチ（第２の間隔、上記ピッチＰ２に対応）で半田ボール６ｂ（ランド１６ｂ）が配列しているのは、言うまでもない。
このような本実施の形態の半導体装置１ｃであっても、配線基板３の下面３ｂにおいて中央部側に位置する第２半田ボール群５２（又は第２ランド群５７）では、外周側の半田ボール群５１（又は第１ランド群５６）に比べて、半田ボール６（又はランド１６）のピッチが大きくなるようにしている。このため、実装基板（上記配線基板３１）上に搭載された半導体装置１ｃに反りが生じ、実装基板（上記配線基板３１）の上面（上記上面３１ａ）と配線基板３の下面３ｂにおける中央部付近との距離が小さくなったとしても、第２半田ボール群５２において隣り合う半田ボール６（ここでは半田ボール６ｂ）同士がショートする問題を抑制できる。
（実施の形態７）
本実施の形態の半導体装置を、図面を参照して説明する。
図６１は、本実施の形態７の半導体装置の断面図（側面断面図）であり、上記図６０に対応するものである。図６１の断面位置は、配線基板において、前述の実施の形態６の上記図５９のＥ１−Ｅ１線に沿った位置に対応している。
上記実施の形態１〜６では、配線基板３の下面３ｂに設けた複数の外部端子（半田ボール６）を同じ大きさにしており、外部端子（半田ボール６）は、ボール供給法又は印刷法を用いて、配線基板３の各ランド１６上に形成する場合について説明した。それに対して、本実施の形態７は、配線基板３の下面３ａの位置に応じて半田ボール（半田バンプ）６の大きさを変えるものである。すなわち、本実施の形態では、配線基板３の下面３ｂの中央部側の半田ボール（半田バンプ）６を周辺部側の半田ボール（半田バンプ）６よりも小さくしている。半田ボール（半田バンプ）６の大小は、半田ボール（半田バンプ）６の半田量の大小でも規定することができる。
図６１に示される半導体装置１ｄでは、半田ボール群５２に属する半田ボール６ｂ（の寸法または直径）を、半田ボール群５１に属する半田ボール６ａ（の寸法または直径）よりも小さくしている。半導体装置１ｄの他の構成は、上記実施の形態６の半導体装置１ｃと同様であるので、ここではその説明は省略する。
また、上記実施の形態６の半導体装置１ｃにおいて、半田ボール群５２の半田ボール６ｂを、半田ボール群５１の半田ボール６ａよりも小さくした場合が、図６１の半導体装置１ｄに対応するが、本実施の形態７を、上記実施の形態６だけでなく、上記実施の形態１〜５および後述の実施の形態８の半導体装置にも適用することができる。例えば、上記実施の形態１に本実施の形態を適用する場合は、上記実施の形態１の半導体装置１において、第２半田ボール群５２に属する半田ボール６ｂ（の寸法または直径）を、第１半田ボール群５１に属する半田ボール６ａ（の寸法または直径）よりも小さくすればよい。また、上記実施の形態３に本実施の形態を適用する場合は、上記実施の形態３の半導体装置１ａにおいて、半田ボール群５２ａに属する半田ボール６ｅ（の寸法または直径）を、半田ボール群５１ａ，５１ｂに属する半田ボール６ｃ，６ｄ（の寸法または直径）よりも小さくすればよい。
図６２および図６２は、本実施の形態における半田バンプ（半田ボール６）形成工程の説明図であり、この工程は、上記ステップＳ５に対応する工程である。
本実施の形態のように、配線基板３の下面３ａの位置に応じて半田ボール（半田バンプ）６の大きさを変える場合には、上記実施の形態１で説明したような、１つのマスクでかつ１回の吸着により半田ボールを保持するボール供給法を用いようとすると、大きさが異なる複数の半田ボールを所望の孔部にそれぞれ吸着して、配線基板２１のランド１６に転写することは困難である。
そこで、本実施の形態では、まず、図６２に示すように、第１マスクＭＫ１を準備する。この第１マスクＭＫ１には、配線基板２１の上記半導体装置領域２２の周縁部側に位置する第１ランド群５６（の各ランド１６ａ）に対応する第１孔部２４ｂが設けられている。すなわち、第１マスクＭＫ１を配線基板２１に位置合わせして重ねた場合、配線基板２１の各ランド１６ａと、第１マスクＭＫ１の各第１孔部２４ｂとは、同じ平面位置となる。第１孔部２４ｂの直径は、後述する第１半田ボール６ｇの直径よりも小さい。また、第２ランド群５７（の各ランド１６ｂ）に対応する孔部は、第１マスクＭＫ１には設けられていない。
それから、この第１マスクＭＫ１を用いて、第１ランド群５６のランド１６ａのそれぞれに第１半田ボール６ｇを供給する。すなわち、第１マスクＭＫ１の各第１孔部２４ｂに第１半田ボール６ｇを吸着し、この第１半田ボール６ｇを配線基板２１の第1ランド群５６の各ランド１６ａに供給する。
それから、図６３に示すように、第２マスクＭＫ２を用いて、第２ランド群５７のランド１６ｂのそれぞれに、第１半田ボール６ｇよりも小さいサイズの第２半田ボール６ｈを供給する。すなわち、第２マスクＭＫ２の各第２孔部２４ｃに第２半田ボール６ｈを吸着し、この第２半田ボール６ｈを配線基板２１の第２ランド群５７の各ランド１６ｂに供給する。第２半田ボール６ｈの直径（寸法）は、第１半田ボール６ｇの直径（寸法）よりも小さい。
ここで、第２マスクＭＫ２には、配線基板２１の上記半導体装置領域２２の中央部側に位置する第２ランド群５７（の各ランド１６ｂ）に対応する第２孔部２４ｃが設けられている。すなわち、第２マスクＭＫ２を配線基板２１に位置合わせして重ねた場合、配線基板２１の各ランド１６ｂと、第２マスクＭＫ２の各第２孔部２４ｃとは、同じ平面位置となる。第２孔部２４ｃの直径は、第２半田ボール６ｈの直径よりも小さい。また、第１ランド群５６（の各ランド１６ａ）に対応する孔部は、第２マスクＭＫ２には設けられていない。尚、第２孔部２４ｃの大きさ（直径）は、第１孔部２４ｂの大きさ（直径）と同じ大きさでも良いが、第１孔部２４ｂ（の直径）よりも第２孔部２４ｃ（の直径）を小さくすることで、第１半田ボール６ｇのサイズよりも小さい第２半田ボール６ｈの供給精度を向上することができる。
その後、熱処理として半田リフロー処理を行って第１半田ボール６ｇおよび第２半田ボール６ｈを溶融、再固化することで、図６１に示されるように、半田ボール６と配線基板２１の下面２１ｂのランド１６とを接合して電気的に接続することができる。第１半田ボール６ｇが、第１ランド群５６のランド１６ａに接合された半田ボール６ａとなり、第２半田ボール６ｈが、第２ランド群５７のランド１６ｂに接合された半田ボール６ｂとなるため、第２ランド群５７のランド１６ｂに接合された半田ボール６ｂは、第１ランド群５６のランド１６ａに接合された半田ボール６ａよりも、小さくなる。
また、第２マスクＭＫ２による第２半田ボール６ｈの供給前に、半田リフロー処理を行なって第１半田ボール６ｇを第１ランド群５６のランド１６ａに接合してから、第２マスクＭＫ２によって第２半田ボール６ｈを第２ランド群５７のランド１６ｂ上に供給し、その後、再度半田リフロー処理を行って、第２半田ボール６ｈを第２ランド群５７のランド１６ｂに接合することもできる。また、第１マスクＭＫ１による第１ランド群５６のランド１６ａ上への第１半田ボール６ｇの供給と、第２マスクＭＫ２による第２ランド群５７のランド１６ｂ上への第２半田ボール６ｈの供給の順番を、入れ替えることもできる。
前述の実施の形態１〜６で説明したように、配線基板３の下面３ｂに形成された複数のランド１６を、複数のランド群に分離し、配線基板３の中央部側に位置するランド群（上記第２ランド群５７またはランド群５７ａ）におけるランド１６のピッチ（第２ピッチ）を、配線基板３の外周部側に位置するランド群（上記第１ランド群５６またはランド群５６ａ，５６ｂ）におけるランド１６のピッチ（第１ピッチ）よりも大きくする。これにより、実装基板（上記配線基板３１）上に実装された半導体装置に反りが生じたとしても、隣り合う半田ボール６同士のショートは抑制できる。
しかしながら、環境汚染問題を考慮して、半田ボール６の材料に鉛フリー半田を使用した場合、半導体装置を実装基板上に実装した後のリフロー処理（熱処理）工程において加える温度がより高温となり、更に半導体装置の反りが大きくなる恐れがある。
又は、半導体装置の薄型化に伴い、使用する配線基板３の厚さが更に薄くなると、リフロー処理工程において加える温度が高くならなくても、半導体装置の反りが大きくなる恐れがある。
そこで、本実施の形態のように、複数のランド１６を複数のランド群（第１ランド群５６および第２ランド群５７）に分離するだけでなく、更に第２ランド群５７の各ランド１６ｂに配置する半田ボール６ｂのサイズを、第１ランド群５６の各ランド１６ａに配置する半田ボール６ａのサイズよりも小さくすることで、隣接する半田バンプ（半田ボール６）同士が接触するのを、より確実に防止することができる。
（実施の形態８）
本実施の形態の半導体装置を、図面を参照して説明する。
図６４は、本実施の形態８の半導体装置１ｅの断面図（側面断面図）であり、上記図６０に対応するものである。図６４の断面位置は、配線基板において、前述の実施の形態６の上記図５９のＥ１−Ｅ１線に沿った位置に対応している。
前述の実施形態１では、半導体チップ２の表面（主面、第３面）が配線基板３の上面３ａと対向するように、半導体チップ２を配線基板３の上面３ａ上に搭載し、導電性部材として、複数のボンディングワイヤ４を介して、半導体チップ２の電極２ａと配線基板３のボンディングリード１４とを電気的に接続した場合について説明した。それに対して、本実施の形態８は、半導体チップ２を配線基板３上にフリップチップ実装したものである。すなわち、本実施の形態では、図６４に示すように、半導体チップ２の表面が配線基板３の上面３ａと対向するように、複数のバンプ電極（導電性部材）ＢＰ１を介して半導体チップ２を配線基板３上に搭載している。半導体チップ２の各電極２ａは、それぞれバンプ電極ＢＰ１を介して配線基板３のボンディングリード１４と接合されて電気的に接続されている。
本実施の形態の半導体装置１ｅでは、更に、図６４に示すように、半導体チップ２の表面と配線基板３の上面３ａとの間に樹脂（アンダーフィル樹脂）５ｂを充填している。これにより、バンプ電極ＢＰ１と配線基板３の上面３ａに形成されたボンディングリード１４との接合部を保護している。尚、複数のバンプ電極ＢＰ１は、半導体チップ２を配線基板３上に搭載する前に、半導体チップ２の表面に形成された複数の電極（電極パッド）２ａ上に接続（固定）されている。
なお、上記実施の形態１〜７では、半導体チップ２の複数の電極（電極パッド）２ａと配線基板３の複数のボンディングリード１４とをそれぞれ電気的に接続する複数の導電性部材は、複数のボンディングワイヤ４であった。それに対して、本実施の形態では、半導体チップ２の複数の電極（電極パッド）２ａと配線基板３の複数のボンディングリード１４とをそれぞれ電気的に接続する複数の導電性部材は、複数のバンプ電極ＢＰ１である。
半導体装置１ｅの他の構成は、上記実施の形態６の半導体装置１ｃと同様であるので、ここではその説明は省略する。また、上記実施の形態６の半導体装置１ｃにおいて、半導体チップ２をフリップチップ実装した場合が、図６４の半導体装置１ｅに対応するが、本実施の形態８を、上記実施の形態６だけでなく、上記実施の形態１〜５，７の半導体装置にも適用することができ、上記実施の形態１〜５，７の半導体装置において、本実施の形態と同様に、半導体チップ２をフリップチップ実装することができる。
このように、半導体チップ２を配線基板３上にフリップチップ実装することで、半導体チップ２の裏面を樹脂（封止樹脂、封止体）から露出することができるため、半導体チップ２の放熱性を向上することができる。
ここで、上述したように、半導体装置の反りを抑制するためには、半導体チップ２の熱膨張係数と配線基板３の熱膨張係数の間の熱膨張係数を有する封止樹脂で、半導体チップ２及び配線基板３の上面３ａ上を封止することが好ましい。しかしながら、本実施の形態８の半導体装置の場合、前述の実施の形態１〜７よりも封止樹脂（上記実施の形態１〜７では封止樹脂５に対応し、本実施の形態では樹脂５ｂに対応）の体積が少なくなるため、半導体装置に反りが発生しやすくなる。
しかしながら、本実施の形態でも、前述の実施形態１〜７と同様に、複数のランド１６（又は半田ボール６）を複数のランド群（又は半田ボール群）に分離して配置し、配線基板３の下面３ｂにおいて中央部側に位置する第２ランド群５７（又は第２半田ボール群５２）では、外周側の第１ランド群５６（又は第１半田ボール群５１）に比べて、ランド１６（又は半田ボール６）のピッチが大きくなるようにしている。このため、前述の実施の形態１〜７における半導体装置よりも反りが発生しやすくなったとしても、隣り合う半田ボール６同士のショートを抑制することができる。
また、本実施の形態８の半導体装置の構成において、前述の実施の形態７のように、第２ランド群５７のランド１６ｂに配置する半田ボール６ｂのサイズを、第１ランド群５６のランド１６ａに配置する半田ボール６ａのサイズよりも小さくすることで、より一層、隣り合う半田ボール６同士のショートを抑制することができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、配線基板３内に形成された配線（配線層）及び導体（ビア配線１８）を介して、配線基板３の上面３ａに形成されたボンディングリード１４と、配線基板３の下面３ｂに形成されたランド１６とを、電気的に接続する構成について説明したが、これに限定されるものではない。
すなわち、図６５に示すように、半導体チップ２の主面（表面）が配線基板３の上面３ａと対向するように、接着材８を介して半導体チップ２を配線基板３上に搭載し、更に、配線基板３に形成された貫通孔（スリット）９にワイヤ４ａを通して、半導体チップ２の電極２ａと、配線基板３の下面３ｂに形成されかつランド１６と一体に形成されたボンディングリード１４ａとを、ワイヤ４ａを介して電気的に接続する構成であっても良い。ここで、図６５は、本願発明の変形例の半導体装置を示す断面図（側面断面図）である。
ここで、それぞれの貫通孔（スリット）９の一部は、平面的に半導体チップ２の外側に位置しており、貫通孔（スリット）９の内部に位置するワイヤ４ａ（上記ボンディングワイヤ４に対応するもの）は、この貫通孔９の一部を介して、配線基板３の上面３ａ側から下面３ｂ側に向かって供給された封止樹脂（封止樹脂部、封止部、封止体）５により、封止されている。また、配線基板３の上面３ａ側に形成された封止樹脂５と、配線基板３の貫通孔（スリット）９内に位置する封止樹脂５と、配線基板３の下面３ｂ側に形成された封止樹脂５は、一体に形成されている。また、配線基板３の上面３ａ側の封止樹脂５は、図６６に示すように、半導体チップ２の側面及び配線基板３の上面３ａと接触するように形成されている。
このような構成に対しても、配線基板３の下面３ｂに配置される複数のランド（又は、複数の外部端子、ここでは半田ボール６）を、前記実施の形態１〜８で説明した配列で配置することで、半導体装置（半導体パッケージ）に反りが生じたとしても、半導体装置の信頼性を確保することができる。
本発明は、半導体パッケージ形態の半導体装置、半導体装置の製造方法および半導体モジュールの製造方法に適用して好適なものである。
本発明の実施の形態１の半導体装置の上面図である。 本発明の実施の形態１の半導体装置の下面図である。 本発明の実施の形態１の半導体装置の側面図である。 本発明の実施の形態１の半導体装置の断面図である。 本発明の実施の形態１の半導体装置に使用されている半導体チップの平面図である。 図５の半導体チップと外部ＬＳＩとの接続関係を示す回路ブロック図である。 本発明の実施の形態１の半導体装置の平面透視図である。 図４の部分拡大断面図である。 図４の部分拡大断面図である。 本発明の実施の形態１の半導体装置の製造工程を示す工程フロー図である。 本発明の実施の形態１の半導体装置の製造工程中の断面図である。 図１１に続く半導体装置の製造工程中の断面図である。 図１２に続く半導体装置の製造工程中の断面図である。 図１３に続く半導体装置の製造工程中の断面図である。 図１４に続く半導体装置の製造工程中の断面図である。 半田ボールの接続工程の説明図である。 半田ボールの接続工程の説明図である。 図１７に続く半田ボールの接続工程の説明図である。 図１８に続く半田ボールの接続工程の説明図である。 図１９に続く半田ボールの接続工程の説明図である。 図２０に続く半田ボールの接続工程の説明図である。 図１５に続く半導体装置の製造工程中の断面図である。 本発明の実施の形態１の半導体モジュールの製造工程の一部を示す工程フロー図である。 本発明の実施の形態１の半導体装置を実装するための配線基板の断面図である。 図２４の配線基板の平面図である。 図２５の配線基板の部分拡大平面図である。 図２４の配線基板の部分拡大断面図である。 本発明の実施の形態１の半導体モジュールの製造工程中の断面図である。 図２８に続く半導体モジュールの製造工程中の断面図である。 図２９に続く半導体モジュールの製造工程中の断面図である。 図３０の部分拡大断面図である。 本発明の実施の形態１で製造された半導体モジュールの一例を示す平面図である。 本発明の実施の形態１で製造された半導体モジュールの一例を示す断面図である。 本発明の実施の形態１の半導体装置の説明図である。 本発明の実施の形態１の半導体装置の説明図である。 本発明の実施の形態１の半導体装置の説明図である。 本発明の実施の形態１の半導体装置の説明図である。 図３３の半導体モジュールの要部断面図である。 ＢＧＡパッケージ実装用の実装基板の要部平面図である。 比較例の半導体装置の下面図である。 比較例の半導体装置を実装するための実装基板の上面図である。 本発明の実施の形態１の半導体装置の変形例を示す下面図である。 本発明の実施の形態２の半導体装置の断面図である。 本発明の実施の形態３の半導体装置の下面図である。 本発明の実施の形態３の半導体装置の説明図である。 本発明の実施の形態３の半導体装置の説明図である。 本発明の実施の形態３の半導体装置の説明図である。 本発明の実施の形態３の半導体装置の説明図である。 本発明の実施の形態４の半導体装置の断面図である。 本発明の実施の形態４の半導体装置の下面図である。 本発明の実施の形態５の半導体装置の製造工程中の断面図である。 図５１と同じ半導体装置の製造工程中の平面図である。 本発明の実施の形態５の半導体装置の製造工程で用いられる印刷用のマスクの断面図である。 図５３のマスクの平面図である。 図５１に続く半導体装置の製造工程中の断面図である。 図５５に続く半導体装置の製造工程中の断面図である。 図５６に続く半導体装置の製造工程中の断面図である。 図５７に続く半導体装置の製造工程中の断面図である。 本発明の実施の形態６の半導体装置の下面図である。 本発明の実施の形態６の半導体装置の断面図である。 本発明の実施の形態７の半導体装置の断面図である。 本発明の実施の形態７の半田バンプ形成工程の説明図である。 本発明の実施の形態７の半田バンプ形成工程の説明図である。 本発明の実施の形態８の半導体装置の断面図である。 本発明の変形例の半導体装置の断面図である。 実装基板上に実装されたＢＧＡの半田バンプ同士の接触を説明するための説明図である。
符号の説明
１，１ａ，１ｂ 半導体装置
２ 半導体チップ
２ａ，２ａＳＧＮ１，２ａＳＧＮ２，２ａＳＧＮ３，２ａＳＧＮ４，２ａＶＤＤ，２ａＧＮＤ 電極（電極パッド、ボンディングパッド）
３ 配線基板（インターポーザ）
３ａ 上面（第１面、表面、主面、チップ支持面）
３ｂ 下面（第２面、裏面、上面３ａとは反対側の主面）
４ 導電性部材（ボンディングワイヤ）
５，５ａ 封止樹脂（封止樹脂部、封止部、封止体）
６，６ａ，６ａ１，６ａ２，６ａ３，６ａ４，６ｂ，６ｂ１，６ｂ２，６ｂ３，６ｃ，６ｄ，６ｅ，６ｅ１，６ｅ２，６ｅ３，６ｅ４，６ｅ５ 外部端子（半田ボール、ボール電極、半田バンプ、バンプ電極、突起電極）
８ 接着材
９ 貫通孔（スリット）
１１ 基材層
１４ ボンディングリード（電極、ボンディングパッド、パッド電極）
１５ 配線
１６，１６ａ，１６ｂ ランド（電極、パッド、端子）
１７ 端子（ランド）
１８，１８ａ ビア配線
１９ 導体層
２１ 配線基板
２１ａ 上面
２１ｂ 下面
２２ 半導体装置領域
２２ａ 領域
２４ マスク
２４ａ 孔部
２５ フラックス
２７，２７ａ，２７ｂ，２８ 領域
３１ 配線基板（実装基板、マザーボード）
３１ａ 上面（表面）
３１ｂ 下面
３２，３２ａ，３２ｂ 基板側端子
３３ 絶縁体層
３４ 配線層
３５ 引出し配線
３６ 半田レジスト層
３７ ビアホール
３８ 導体膜
４０ 基板側端子
４１ 半田ペースト
４６ 半田ボール
５１ 第１半田ボール群
５１ａ，５１ｂ 半田ボール群
５１ｅ 第１基板側端子群
５２ 第２半田ボール群
５２ａ 半田ボール群
５２ｅ 第２基板側端子群
５６ 第１ランド群
５６ａ，５６ｂ ランド群
５７ 第２ランド群
５７ａ ランド群
５８ 第１開口部群
５９ 第２開口部群
６１ａ，６１ｂ，６２ａ，６２ｂ,６７ａ、６７ｂ、６７ｃ、６８ａ，６８ｂ，６８ｃ，６９ａ，６９ｂ，６９ｃ 列
７１，７２，７３ 半導体チップ
７１ａ，７２ａ，７３ａ 電極
７４ アンダーフィル樹脂
７５，７６ 接着材
８１ マスク
８２，８２ａ，８２ｂ 開口部
８３ 半田ペースト
８４ 半田バンプ
１０１ 半導体装置
１０３ 配線基板
１０６ 半田ボール
１２８ 領域
１３１ 実装基板
１３２ 基板側端子
１３５ 引出し配線
１４０ 基板側端子
２０１ ＢＧＡ
２０６ 半田バンプ
２３１ 実装基板
ＢＰ１ バンプ電極
ＣＰ１ コンデンサ
Ｇ１，Ｇ２，Ｇ３，Ｇ１１，Ｇ１２，Ｇ１３，Ｇ１４，Ｇ１５ 間隔
Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５ 距離（隣接する半田ボール間の距離）
ＬＳＩ１，ＬＳＩ２ 外部ＬＳＩ
ＭＪ１ 半導体モジュール
Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５ ピッチ
Ｒ１ 領域
ＲＳ１ 抵抗
ＳＣ１ 半導体集積回路
ＳＲ１，ＳＲ２ ソルダレジスト層
ＳＲ１ａ，ＳＲ２ａ 開口部
Ｘ 第１ランド群（又は第１半田バンプ群）の配置領域
Ｙ 第２ランド群（又は第２半田バンプ群）の配置領域
Ｚ テスト用のランドの配置領域

Claims (20)

  1. 第１面、前記第１面に形成された複数のボンディングリード、前記第１面とは反対側の第２面、及び前記第２面に形成された複数のランドを有する配線基板と、
    第３面、前記第３面に形成された複数の電極パッド、及び前記第３面とは反対側の第４面を有し、前記配線基板の前記第１面上に搭載された半導体チップと、
    前記半導体チップの前記複数の電極パッドと前記配線基板の前記複数のボンディングリードとをそれぞれ電気的に接続する複数の導電性部材と、
    前記配線基板の前記複数のランドのそれぞれに配置された複数の外部端子と、
    を含み、
    前記複数のランドは、前記配線基板の前記第２面の周縁部に沿って、かつ複数列に亘って前記ランドが配列された第１ランド群と、前記配線基板の前記第２面において前記第１ランド群よりも内側に前記ランドが配列された第２ランド群とを有し、
    前記第１ランド群は、第１ピッチで前記ランドが配列され、
    前記第２ランド群は、前記第１ピッチよりも大きい第２ピッチで前記ランドが配列されていることを特徴とする半導体装置。
  2. 請求項１において、
    前記第１ランド群と前記第２ランド群との距離は、前記第１ランド群における列の間隔よりも大きいことを特徴とする半導体装置。
  3. 請求項２において、
    前記配線基板の熱膨張係数は、前記半導体チップの熱膨張係数よりも大きいことを特徴とする半導体装置。
  4. 請求項３において、
    前記半導体チップには、回路素子が形成されており、
    前記複数の電極パッドは、前記回路素子と電気的に接続された複数の信号用電極パッドを有し、
    前記第１ランド群及び前記第２ランド群のそれぞれは、前記複数の信号用電極パッドと電気的に接続されていることを特徴とする半導体装置。
  5. 請求項４において、
    前記第２ランド群は、複数列に亘って前記ランドが配列されており、
    前記第１ランド群では、隣り合う列同士の配列が一致し、
    前記第２ランド群では、隣り合う列同士の配列がずれていることを特徴とする半導体装置。
  6. 請求項５において、
    前記第１ランド群では、隣り合う列に属する前記ランド同士が、列の進行方向と直交する方向に見て重なっており、
    前記第２ランド群では、列の進行方向と直交する方向に見て、各列に属する前記ランドの間に、その列の隣の列に属する前記ランドが位置していることを特徴とする半導体装置。
  7. （ａ）第１面、前記第１面に形成された複数のボンディングリード、前記第１面とは反対側の第２面、及び前記第２面に形成された複数のランドを有する配線基板と、第３面、前記第３面に形成された複数の電極パッド、及び前記第３面とは反対側の第４面を有し、前記配線基板の前記第１面上に搭載された半導体チップと、前記半導体チップの前記複数の電極パッドと前記配線基板の前記複数のボンディングリードとをそれぞれ電気的に接続する複数の導電性部材と、前記配線基板の前記複数のランドのそれぞれに配置された複数の外部端子とを有する半導体装置を準備する工程、
    （ｂ）表面、及び前記表面に形成された複数の接続端子を有する実装基板を準備する工程、
    （ｃ）前記第２面が前記表面と対向するように、前記実装基板の前記表面上に前記半導体装置を配置する工程、
    （ｄ）前記（ｃ）工程後、熱処理を行い、前記半導体装置の前記複数の外部端子を前記実装基板の前記複数の接続端子にそれぞれ電気的に接続する工程、
    を含み、
    前記（ａ）工程で準備された前記半導体装置では、
    前記複数のランドは、前記配線基板の前記第２面の周縁部に沿って、かつ複数列に亘って前記ランドが配列された第１ランド群と、前記配線基板の前記第２面において前記第１ランド群よりも内側に前記ランドが配列された第２ランド群とを有し、
    前記第１ランド群は、第１ピッチで前記ランドが配列され、
    前記第２ランド群は、前記第１ピッチよりも大きい第２ピッチで前記ランドが配列されていることを特徴とする半導体モジュールの製造方法。
  8. 請求項７において、
    前記（ｂ）工程で準備された前記実装基板の前記表面の前記複数の接続端子は、前記半導体装置の前記複数の外部端子の配列に対応した配列を有していることを特徴とする半導体モジュールの製造方法。
  9. 請求項８において、
    前記第１ランド群と前記第２ランド群との距離は、前記第１ランド群における列の間隔よりも大きいことを特徴とする半導体モジュールの製造方法。
  10. 請求項９において、
    前記配線基板の熱膨張係数は、前記半導体チップの熱膨張係数よりも大きいことを特徴とする半導体モジュールの製造方法。
  11. 請求項１０において、
    前記半導体チップには、回路素子が形成されており、
    前記複数の電極パッドは、前記回路素子と電気的に接続された複数の信号用電極パッドを有し、
    前記第１ランド群及び前記第２ランド群のそれぞれは、前記複数の信号用電極パッドと電気的に接続されていることを特徴とする半導体モジュールの製造方法。
  12. 請求項１１において、
    前記（ａ）工程で準備された前記半導体装置では、
    前記第２ランド群は、複数列に亘って前記ランドが配列されており、
    前記第１ランド群は、隣り合う列同士の配列が一致し、
    前記第２ランド群は、隣り合う列同士の配列がずれていることを特徴とする半導体モジュールの製造方法。
  13. 請求項１２において、
    前記（ａ）工程で準備された前記半導体装置では、
    前記第１ランド群では、隣り合う列に属する前記ランド同士が、列の進行方向と直交する方向に見て重なっており、
    前記第２ランド群では、列の進行方向と直交する方向に見て、各列に属する前記ランドの間に、その列の隣の列に属する前記ランドが位置していることを特徴とする半導体モジュールの製造方法。
  14. 第１面、前記第１面に形成された複数のボンディングリード、前記第１面とは反対側の第２面、及び前記第２面に形成された複数のランドを有する配線基板と、
    第３面、前記第３面に形成された複数の電極パッド、及び前記第３面とは反対側の第４面を有し、前記配線基板の前記第１面上に搭載された半導体チップと、
    前記半導体チップの前記複数の電極パッドと前記配線基板の前記複数のボンディングリードとをそれぞれ電気的に接続する複数の導電性部材と、
    前記配線基板の前記複数のランドのそれぞれに配置された複数の外部端子と、
    を含み、
    前記複数の外部端子は、前記配線基板の前記第２面の周縁部に沿って、かつ複数列に亘って前記外部端子が配列された第１外部端子群と、前記配線基板の前記第２面において前記第１外部端子群よりも内側に前記外部端子が配列された第２外部端子群とを有し、
    前記第１外部端子群は、第１ピッチで前記外部端子が配列され、
    前記第２外部端子群は、前記第１ピッチよりも大きい第２ピッチで前記外部端子が配列されていることを特徴とする半導体装置。
  15. 請求項１４において、
    前記第１外部端子群と前記第２外部端子群との距離は、前記第１外部端子群における列の間隔よりも大きいことを特徴とする半導体装置。
  16. 請求項１５において、
    前記配線基板の熱膨張係数は、前記半導体チップの熱膨張係数よりも大きいことを特徴とする半導体装置。
  17. 請求項１６において、
    前記半導体チップには、回路素子が形成されており、
    前記複数の電極パッドは、前記回路素子と電気的に接続された複数の信号用電極パッドを有し、
    前記第１外部端子群及び前記第２外部端子群のそれぞれは、前記複数の信号用電極パッドと電気的に接続されていることを特徴とする半導体装置。
  18. 請求項１７において、
    前記第２外部端子群は、複数列に亘って前記外部端子が配列されており、
    前記第１外部端子群では、隣り合う列同士の配列が一致し、
    前記第２外部端子群では、隣り合う列同士の配列がずれていることを特徴とする半導体装置。
  19. 請求項１８において、
    前記第１外部端子群では、隣り合う列に属する前記外部端子同士が、列の進行方向と直交する方向に見て重なっており、
    前記第２外部端子群では、列の進行方向と直交する方向に見て、各列に属する前記外部端子の間に、その列の隣の列に属する前記外部端子が位置していることを特徴とする半導体装置。
  20. 以下の工程を含むことを特徴とする半導体装置の製造方法：
    （ａ）第１面、前記第１面に形成された複数のボンディングリード、前記第１面とは反対側の第２面、及び前記第２面に形成された複数のランドを有する配線基板を準備する工程；
    （ｂ）第３面、前記第３面に形成された複数の電極パッド、及び前記第３面とは反対側の第４面を有する半導体チップを、前記配線基板の前記第１面上に搭載する工程；
    （ｃ）前記半導体チップの前記複数の電極パッドと前記配線基板の前記複数のボンディングリードとを、複数の導電性部材を介してそれぞれ電気的に接続する工程；
    （ｄ）前記配線基板の前記複数のランドに、複数の外部端子をそれぞれに配置する工程；
    ここで、
    前記複数の外部端子は、前記配線基板の前記第２面の周縁部に沿って、かつ複数列に亘って前記外部端子が配列された第１外部端子群と、前記配線基板の前記第２面において前記第１外部端子群よりも内側に前記外部端子が配列された第２外部端子群とを有し、
    前記第１外部端子群は、第１ピッチで前記外部端子が配列され、
    前記第２外部端子群は、前記第１ピッチよりも大きい第２ピッチで前記外部端子が配列されている。
JP2008262682A 2008-10-09 2008-10-09 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法 Pending JP2010093109A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008262682A JP2010093109A (ja) 2008-10-09 2008-10-09 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法
US12/549,718 US8076787B2 (en) 2008-10-09 2009-08-28 Semiconductor device, manufacturing method thereof, and manufacturing method of semiconductor module
CN200910178994.5A CN101719486B (zh) 2008-10-09 2009-10-09 半导体器件及其制造方法和半导体模块制造方法
US13/289,593 US8405231B2 (en) 2008-10-09 2011-11-04 Semiconductor device, manufacturing method thereof, and manufacturing method of semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008262682A JP2010093109A (ja) 2008-10-09 2008-10-09 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2010093109A true JP2010093109A (ja) 2010-04-22
JP2010093109A5 JP2010093109A5 (ja) 2011-11-17

Family

ID=42098123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008262682A Pending JP2010093109A (ja) 2008-10-09 2008-10-09 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法

Country Status (3)

Country Link
US (2) US8076787B2 (ja)
JP (1) JP2010093109A (ja)
CN (1) CN101719486B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249552A (ja) * 2010-05-27 2011-12-08 Nippon Seiki Co Ltd 制御回路
JP2012028519A (ja) * 2010-07-22 2012-02-09 Denso Corp 半導体パッケージ
WO2014045678A1 (ja) * 2012-09-19 2014-03-27 Jx日鉱日石金属株式会社 表面処理めっき材およびその製造方法、並びに電子部品
JP2015041647A (ja) * 2013-08-20 2015-03-02 船井電機株式会社 半導体パッケージ
KR101942738B1 (ko) * 2017-10-19 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
US10304767B2 (en) 2017-04-26 2019-05-28 Renesas Electronics Corporation Semiconductor device

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123602A (ja) * 2008-11-17 2010-06-03 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2010238995A (ja) * 2009-03-31 2010-10-21 Sanyo Electric Co Ltd 半導体モジュールおよびこれを搭載したカメラモジュール
EP2337068A1 (en) * 2009-12-18 2011-06-22 Nxp B.V. Pre-soldered leadless package
KR101744756B1 (ko) * 2010-06-08 2017-06-09 삼성전자 주식회사 반도체 패키지
US8716873B2 (en) 2010-07-01 2014-05-06 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US20120032327A1 (en) * 2010-08-09 2012-02-09 Fujitsu Limited Systems and methods for reinforcing chip packages
US8759689B2 (en) * 2011-01-04 2014-06-24 Alcatel Lucent Land pattern for 0201 components on a 0.8 mm pitch array
TWI445155B (zh) * 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US8502363B2 (en) 2011-07-06 2013-08-06 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with solder joint enhancement element and related methods
CN107256851B (zh) * 2011-07-18 2020-04-24 日月光半导体制造股份有限公司 半导体封装结构
JP2013030712A (ja) * 2011-07-29 2013-02-07 Toshiba Corp 半導体モジュールおよび半導体モジュールの製造方法
US20130044448A1 (en) * 2011-08-18 2013-02-21 Biotronik Se & Co. Kg Method for Mounting a Component to an Electric Circuit Board, Electric Circuit Board and Electric Circuit Board Arrangement
US8405207B1 (en) 2011-10-03 2013-03-26 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8513813B2 (en) 2011-10-03 2013-08-20 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8659140B2 (en) * 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8791579B2 (en) 2011-11-17 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Adjusting sizes of connectors of package components
US9263412B2 (en) 2012-03-09 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and packaged semiconductor devices
US20130234317A1 (en) 2012-03-09 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods and Packaged Semiconductor Devices
TWI451826B (zh) * 2012-05-28 2014-09-01 Zhen Ding Technology Co Ltd 多層電路板及其製作方法
JP5647652B2 (ja) * 2012-08-27 2015-01-07 ヤマハ発動機株式会社 半導体部品用実装装置
TWI480989B (zh) * 2012-10-02 2015-04-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9385098B2 (en) * 2012-11-21 2016-07-05 Nvidia Corporation Variable-size solder bump structures for integrated circuit packaging
JP6193665B2 (ja) * 2013-07-26 2017-09-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101483874B1 (ko) * 2013-07-29 2015-01-16 삼성전기주식회사 인쇄회로기판
JP2015176966A (ja) * 2014-03-14 2015-10-05 株式会社東芝 電子機器
JP2016122802A (ja) * 2014-12-25 2016-07-07 ルネサスエレクトロニクス株式会社 半導体装置
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
JP6449760B2 (ja) * 2015-12-18 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置
TWI567911B (zh) * 2015-12-31 2017-01-21 力成科技股份有限公司 具改良佈線結構之球柵陣列封裝結構及其基板
CN105789065B (zh) * 2016-04-08 2019-02-12 Oppo广东移动通信有限公司 一种芯片封装结构、终端设备及方法
US20180005972A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Interface structures for packaged circuitry and method of providing same
US9966341B1 (en) 2016-10-31 2018-05-08 Infineon Technologies Americas Corp. Input/output pins for chip-embedded substrate
KR102639101B1 (ko) * 2017-02-24 2024-02-22 에스케이하이닉스 주식회사 전자기간섭 차폐 구조를 갖는 반도체 패키지
KR102329799B1 (ko) 2017-08-11 2021-11-22 삼성전자주식회사 반도체 패키지
US10622326B2 (en) * 2017-08-18 2020-04-14 Industrial Technology Research Institute Chip package structure
US10854566B2 (en) * 2017-09-25 2020-12-01 Ultra Display Technology Corp. Pre-conductive array disposed on target circuit substrate and conductive structure array thereof
EP3651192A4 (en) * 2017-09-29 2020-12-02 Aisin AW Co., Ltd. PRINTED CIRCUIT BOARD, PROCESS FOR MANUFACTURING PRINTED CIRCUIT BOARD AND SEMICONDUCTOR DEVICE
US10818624B2 (en) * 2017-10-24 2020-10-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
CN108364930B (zh) * 2018-05-04 2024-01-26 扬州扬杰电子科技股份有限公司 一种vdmos功率器件芯片焊接层空洞补偿结构
JP7238481B2 (ja) * 2019-03-05 2023-03-14 株式会社アイシン 半導体モジュール及び半導体装置
CN112638034B (zh) * 2019-09-24 2022-05-27 启碁科技股份有限公司 电子装置及其主机板以及封装系统模块
CN112701099A (zh) * 2019-10-22 2021-04-23 中兴通讯股份有限公司 一种封装结构及封装方法
JP2021177515A (ja) * 2020-05-07 2021-11-11 富士通株式会社 基板ユニット
US11721643B2 (en) 2021-06-17 2023-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298264A (ja) * 1995-04-27 1996-11-12 Hitachi Ltd 電子回路装置
JP2001176928A (ja) * 1999-12-20 2001-06-29 Nec Corp 半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437141A (en) * 1981-09-14 1984-03-13 Texas Instruments Incorporated High terminal count integrated circuit device package
JP3585291B2 (ja) * 1995-06-29 2004-11-04 オリンパス株式会社 自動焦点調節装置
TW353223B (en) * 1995-10-10 1999-02-21 Acc Microelectronics Corp Semiconductor board providing high signal pin utilization
US5801440A (en) * 1995-10-10 1998-09-01 Acc Microelectronics Corporation Chip package board having utility rings
US5691568A (en) * 1996-05-31 1997-11-25 Lsi Logic Corporation Wire bondable package design with maxium electrical performance and minimum number of layers
US5874776A (en) * 1997-04-21 1999-02-23 International Business Machines Corporation Thermal stress relieving substrate
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
US6064113A (en) * 1998-01-13 2000-05-16 Lsi Logic Corporation Semiconductor device package including a substrate having bonding fingers within an electrically conductive ring surrounding a die area and a combined power and ground plane to stabilize signal path impedances
JP3846611B2 (ja) * 1998-09-25 2006-11-15 ソニー株式会社 実装用半導体部品、実装構造及び実装方法
JP3437107B2 (ja) * 1999-01-27 2003-08-18 シャープ株式会社 樹脂封止型半導体装置
US6198635B1 (en) * 1999-05-18 2001-03-06 Vsli Technology, Inc. Interconnect layout pattern for integrated circuit packages and the like
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4353662B2 (ja) * 2001-08-22 2009-10-28 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体集積回路とその設計方法
CN1689154A (zh) * 2002-01-31 2005-10-26 汤姆森特许公司 倒装芯片管芯键合焊盘、管芯键合焊盘布局及布线优化
JP3780996B2 (ja) * 2002-10-11 2006-05-31 セイコーエプソン株式会社 回路基板、バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、電気光学装置、並びに電子機器
US6897555B1 (en) * 2003-07-23 2005-05-24 Lsi Logic Corporation Integrated circuit package and method for a PBGA package having a multiplicity of staggered power ring segments for power connection to integrated circuit die
JP2005217264A (ja) 2004-01-30 2005-08-11 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法および製造装置
JP4674850B2 (ja) 2005-02-25 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置
JP2006344824A (ja) * 2005-06-09 2006-12-21 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP4906047B2 (ja) * 2005-11-28 2012-03-28 ルネサスエレクトロニクス株式会社 半導体装置
US7525185B2 (en) * 2007-03-19 2009-04-28 Advanced Chip Engineering Technology, Inc. Semiconductor device package having multi-chips with side-by-side configuration and method of the same
US7884481B2 (en) * 2007-08-02 2011-02-08 Mediatek Inc. Semiconductor chip package and method for designing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298264A (ja) * 1995-04-27 1996-11-12 Hitachi Ltd 電子回路装置
JP2001176928A (ja) * 1999-12-20 2001-06-29 Nec Corp 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249552A (ja) * 2010-05-27 2011-12-08 Nippon Seiki Co Ltd 制御回路
JP2012028519A (ja) * 2010-07-22 2012-02-09 Denso Corp 半導体パッケージ
WO2014045678A1 (ja) * 2012-09-19 2014-03-27 Jx日鉱日石金属株式会社 表面処理めっき材およびその製造方法、並びに電子部品
JP2014077190A (ja) * 2012-09-19 2014-05-01 Jx Nippon Mining & Metals Corp 表面処理めっき材およびその製造方法、並びに電子部品
CN104619883A (zh) * 2012-09-19 2015-05-13 Jx日矿日石金属株式会社 表面处理镀敷材料及其制造方法、以及电子零件
JP2015041647A (ja) * 2013-08-20 2015-03-02 船井電機株式会社 半導体パッケージ
US10304767B2 (en) 2017-04-26 2019-05-28 Renesas Electronics Corporation Semiconductor device
KR101942738B1 (ko) * 2017-10-19 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지

Also Published As

Publication number Publication date
US8076787B2 (en) 2011-12-13
US8405231B2 (en) 2013-03-26
CN101719486B (zh) 2014-04-16
US20100090333A1 (en) 2010-04-15
US20120043656A1 (en) 2012-02-23
CN101719486A (zh) 2010-06-02

Similar Documents

Publication Publication Date Title
JP2010093109A (ja) 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法
JP5420505B2 (ja) 半導体装置の製造方法
US8445322B2 (en) Method of fabricating semiconductor package
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
JP5352146B2 (ja) 半導体装置
US20070120243A1 (en) Assembly jig and manufacturing method of multilayer semiconductor device
JP2004327856A (ja) 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法
US7973404B2 (en) Relay board provided in semiconductor device, semiconductor device, and manufacturing method of semiconductor device
TWI627689B (zh) 半導體裝置
JP2009141228A (ja) 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール
KR20180077046A (ko) 반도체 장치
US6953709B2 (en) Semiconductor device and its manufacturing method
JP4494249B2 (ja) 半導体装置
KR20070051165A (ko) 프리 솔더 범프를 갖는 반도체 패키지와, 그를 이용한 적층패키지 및 그의 제조 방법
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
JP3569386B2 (ja) 半導体集積回路装置の製造方法およびそれにより得られるモジュール基板ならびに電子機器
JP2009283835A (ja) 半導体装置及びその製造方法
US10304767B2 (en) Semiconductor device
WO2006106564A1 (ja) 半導体装置の実装方法および半導体装置
JP2005183868A (ja) 半導体装置およびその実装構造
JP4159631B2 (ja) 半導体パッケージの製造方法
JP5171720B2 (ja) 半導体装置
JPH0758244A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP2005217069A (ja) 半導体装置
JP2001223325A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110930

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130827