CN107256851B - 半导体封装结构 - Google Patents

半导体封装结构 Download PDF

Info

Publication number
CN107256851B
CN107256851B CN201710367947.XA CN201710367947A CN107256851B CN 107256851 B CN107256851 B CN 107256851B CN 201710367947 A CN201710367947 A CN 201710367947A CN 107256851 B CN107256851 B CN 107256851B
Authority
CN
China
Prior art keywords
pin
reinforcement
bonding
pins
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710367947.XA
Other languages
English (en)
Other versions
CN107256851A (zh
Inventor
江柏兴
胡平正
蔡裕方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201710367947.XA priority Critical patent/CN107256851B/zh
Publication of CN107256851A publication Critical patent/CN107256851A/zh
Application granted granted Critical
Publication of CN107256851B publication Critical patent/CN107256851B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开一种半导体封装结构，包括载体、芯片、多条焊线及封装胶体。载体包括芯片座、多个接合引脚及加强引脚。接合引脚与加强引脚环绕芯片座配置。每一接合引脚具有第一内表面与第一外表面。加强引脚具有第二内表面与第二外表面。加强引脚的第二外表面的表面积大于每一接合引脚的第一外表面的表面积。焊线配置于芯片与接合引脚的第一内表面之间及芯片与加强引脚的第二内表面之间。封装胶体包覆芯片、焊线、接合引脚的第一内表面与加强引脚的第二内表面，并暴露出接合引脚的第一外表面与加强引脚的第二外表面。

Description

半导体封装结构
本申请是日月光半导体制造股份有限公司于2011年7月18日申请的名称为“半导体封装结构”、申请号为201110199759.3的发明专利申请的分案申请。
技术领域
本发明涉及一种半导体元件，且特别是涉及一种四方扁平封装结构。
背景技术
半导体封装技术包括有许多封装形态，其中属于四方扁平封装系列的四方扁平无引脚封装具有较短的信号传递路径及相对较快的信号传递速度，因此四方扁平无引脚封装适用于高频传输(例如射频频带)的芯片封装，且为低脚位(low pin count)封装型态的主流之一。
在四方扁平无引脚封装结构的制作方法中，先将多个芯片配置于引线框架(leadframe)上。接着，通过多条焊线使这些芯片电性连接至引线框架。之后，通过封装胶体来包覆部分引线框架、这些焊线以及这些芯片。然后，通过切割(punching)或锯切(sawing)单体化上述结构而得到多个四方扁平无引脚封装结构。
一般来说，在四方扁平无引脚封装结构焊接至印刷电路板上之后，会进行焊球剪应力测试，来确保四方扁平无引脚封装结构与印刷电路板之间的接合强度。然而，在进行焊球剪应力测试的过程中，焊球易在与四方扁平无引脚封装结构的接合之处、与印刷电路板的接合之处或者于焊球本身发生断裂的情形，进而影响四方扁平无引脚封装结构与印刷电路板之间的电性可靠度。
发明内容
本发明提供一种半导体封装结构，具有优选的焊接可靠度。
本发明提出一种半导体封装结构，其包括载体、芯片、多条焊线以及封装胶体。载体包括芯片座、多个接合引脚以及加强引脚。这些接合引脚环绕芯片座配置，其中每一接合引脚具有彼此相对的第一内表面与第一外表面。加强引脚环绕芯片座配置，其中加强引脚具有彼此相对的第二内表面与第二外表面。加强引脚的第二外表面的表面积大于每一接合引脚的第一外表面的表面积。芯片配置于载体的芯片座上。这些焊线配置于芯片与这些接合引脚的这些第一内表面之间以及芯片与加强引脚的第二内表面之间。封装胶体包覆芯片、这些焊线、这些接合引脚的这些第一内表面与加强引脚的第二内表面，并暴露出这些接合引脚的这些第一外表面与加强引脚的第二外表面。
基于上述，由于本发明的半导体封装结构具有加强引脚，且加强引脚的外表面的表面积大于每一接合引脚的外表面的表面积。也就是说，相对于这些接合引脚而言，加强引脚可具有较大的接合面积。因此，在后续半导体封装结构的应用中，半导体封装结构的这些接合引脚与加强引脚透过多个焊球与电路板电性连接时，加强引脚与这些焊球之间可具有较大的接合面积，可有效提升接合强度与电性可靠度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A为本发明的实施例的一种半导体封装结构的仰视示意图。
图1B为沿图1A的线I-I的剖面示意图。
图1C为沿图1A的线II-II的剖面示意图。
图1D为图1A的半导体封装结构透过多个焊球焊接至电路板的局部剖面示意图。
图2为本发明的另一实施例的一种半导体封装结构的仰视示意图。
图3为本发明的另一实施例的一种半导体封装结构的仰视示意图。
图4为本发明的另一实施例的一种半导体封装结构的仰视示意图。
图5为本发明的另一实施例的一种半导体封装结构的仰视示意图。
图6为本发明的另一实施例的一种半导体封装结构的仰视示意图。
附图标记说明
10：电路板
100a、100b、100c、100d、100e、100f：半导体封装结构
200a、200b、200c、200d、200e、200f：载体
210：芯片座
220：接合引脚
222：第一内表面
224：第一外表面
230a、230b、236c、236d、236e、236f：加强引脚
232a：第二内表面
234a：第二外表面
236b、236c、236d、236e、236f：第一加强引脚部
237b、237c、237d、237e、237f：第一底表面
237b’、237c’、237d’、237e’、237f’：第一顶表面
238d、238f：第二加强引脚部
239d、239f：第二底表面
239d’、239f’：第二顶表面
300：芯片
400：焊线
500：封装胶体
600：焊球
C：角落
具体实施方式
图1A为本发明的实施例的一种半导体封装结构的仰视示意图。图1B为沿图1A的线I-I的剖面示意图。图1C为沿图1A的线II-II的剖面示意图。请同时参考图1A、图1B与图1C，在本实施例中，半导体封装结构100a包括载体200a、芯片300、多条焊线400以及封装胶体500。载体200a包括芯片座210、多个接合引脚220以及加强引脚230a。
详细来说，这些接合引脚220环绕芯片座210配置，其中每一接合引脚220具有彼此相对的第一内表面222与第一外表面224。加强引脚230a环绕芯片座210配置，其中加强引脚230a具有彼此相对的第二内表面232a与第二外表面234a。特别是，在本实施例中，加强引脚230a的第二外表面234a的表面积大于每一接合引脚220的第一外表面224的表面积。于此，加强引脚230a的第二内表面232a的形状与第二外表面234a的形状皆例如是环状，且第二内表面232a的表面积小于第二外表面234a的表面积。
芯片300配置于载体200a的芯片座210上。这些焊线400配置于芯片300与这些接合引脚220的这些第一内表面222之间以及芯片300与加强引脚230a的第二内表面232a之间。封装胶体500包覆芯片300、这些焊线400、这些接合引脚220的这些第一内表面222与加强引脚230a的第二内表面234a，并暴露出这些接合引脚222的这些第一外表面224与加强引脚230a的第二外表面234a。
由于本实施例的半导体封装结构100a具有加强引脚230a，且加强引脚230a的第二外表面234a的表面积大于每一接合引脚220的第一外表面224的表面积。也就是说，相对于这些接合引脚220而言，加强引脚230a可具有较大的接合面积。因此，在后续半导体封装结构100a的应用中，请参考图1D，半导体封装结构100a可还包括多个配置于这些接合引脚220的这些第一外表面224上与加强引脚230a的第二外表面234a上焊球600，其中这些接合引脚220与加强引脚230a可透过这些焊球600而将半导体封装结构100a焊接至电路板10。此时，由于加强引脚230a相对于这些接合引脚220而言具有较大的接合面积，因此加强引脚230a与这些焊球600之间可具有较大接合面积，可有效提升半导体封装结构100a与电路板10之间的电性可靠度与接合强度。
在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图2为本发明的另一实施例的一种半导体封装结构的仰视示意图。请参考图2，本实施例的半导体封装结构100b与图1的半导体封装结构100a相似，二者主要差异之处在于：图2的半导体封装结构100b的加强引脚230b具有多个第一加强引脚部236b，且这些第一加强引脚部236b位于载体200b的四个角落C，并以芯片座210的位置为中心呈对称配置。特别是，在本实施例中，每一第一加强引脚部236b具有彼此相对的第一底表面237b以及第一顶表面237b’，其中这些第一底表面237b的形状与这些第一顶表面237b’的形状实质上为三角形，且这些第一加强引脚部236b的这些第一底表面237b的边缘与封装胶体500的侧缘实质上切齐。
图3为本发明的另一实施例的一种半导体封装结构的仰视示意图。请参考图3，本实施例的半导体封装结构100c与图1的半导体封装结构100a相似，二者主要差异之处在于：图3的半导体封装结构100c的加强引脚230c具有多个第一加强引脚部236c，且这些第一加强引脚部236c位于载体200c的四个角落C，并以芯片座210的位置为中心呈对称配置。特别是，在本实施例中，每一第一加强引脚部236c具有彼此相对的第一底表面237c以及第一顶表面237c’，其中这些第一底表面237c的形状与这些第一顶表面237c’的形状实质上为圆形。
图4为本发明的另一实施例的一种半导体封装结构的仰视示意图。请参考图4，本实施例的半导体封装结构100d与图1的半导体封装结构100a相似，二者主要差异之处在于：图4的半导体封装结构100d的加强引脚230d具有多个第一加强引脚部236d与多个第二加强引脚部238d，其中这些第一加强引脚部236d位于载体200d的四个角落C，并以芯片座210的位置为中心呈对称配置，而这些第二加强引脚部238d连接芯片座210的周围，且呈对称配置并延伸至载体200d的边缘。特别是，在本实施例中，每一第一加强引脚部236d具有彼此相对的第一底表面237d以及第一顶表面237d’，其中这些第一底表面237d的形状与这些第一顶表面237d’的形状实质上为圆形，而每一第二加强引脚部238d具有彼此相对的第二底表面239d以及第二顶表面239d’，其中这些第二底表面239d的形状与这些第二顶表面239d’的形状实质上为矩形，且每一第二加强引脚部238d的第二底表面239d的表面积大于每一接合引脚220的第一外表面224的表面积。
图5为本发明的另一实施例的一种半导体封装结构的仰视示意图。请参考图5，本实施例的半导体封装结构100e与图1的半导体封装结构100a相似，二者主要差异之处在于：图5的半导体封装结构100e的加强引脚230e具有多个第一加强引脚部236e，且这些第一加强引脚部236e连接至芯片座210的周围并延伸至载体200e的边缘。特别是，每一第一加强引脚部236e具有彼此相对的第一底表面237e以及第一顶表面237e’，其中这些第一底表面237e的形状与这些第一顶表面237e’的形状实质上为矩形。
图6为本发明的另一实施例的一种半导体封装结构的仰视示意图。请参考图6，本实施例的半导体封装结构100f与图1的半导体封装结构100a相似，二者主要差异之处在于：图6的半导体封装结构100f的加强引脚230f具有多个第一加强引脚部236f与多个第二加强部238f，其中这些第一加强引脚部236f位于载体200f的四个角落C，并以芯片座210的位置为中心呈对称配置，而这些第二加强引脚部238f以芯片座210的位置为中心呈对称配置于载体200f的周围。特别是，在本实施例中，每一第一加强引脚部236f具有彼此相对的第一底表面237f以及第一顶表面237f’，其中这些第一底表面237f的形状与这些第一顶表面237f’的形状实质上为矩形，且这些第一加强引脚部236f的这些第一底表面237f的边缘与封装胶体500的侧缘实质上切齐。每一第二加强引脚部238f具有彼此相对的第二底表面239f以及第二顶表面239f’，其中这些第二底表面239f的形状与这些第二顶表面239f’的形状实质上为矩形，且每一第二加强引脚部238f的第二底表面239f的表面积大于每一接合引脚220的第一外表面224的表面积，且这些第二加强引脚部238f的这些第二底表面239f的边缘与封装胶体500的侧缘实质上切齐。
此外，在其他未绘示的实施例中，加强引脚230a、230b、236c、236d、236e、236f亦可为其他型态，只要加强引脚230a、230b、236c、236d、236e、236f的第二外表面234a(或第一底表面237b、237c、237d、237e、237f、第二底表面239d、239f)的表面积大于每一接合引脚220的第一外表面224的表面积，仍属于本发明可采用的技术方案，不脱离本发明所欲保护的范围。简言的，本领域的技术人员当可参照前述实施例的说明，依据实际需求而设计或选用前述加强引脚230a、230b、236c、236d、236e、236f的形态，以达到所需的技术效果。
综上所述，由于本发明的半导体封装结构具有加强引脚，且加强引脚之外表面的表面积大于每一接合引脚的外表面的表面积。也就是说，相对于这些接合引脚而言，加强引脚可具有较大的接合面积。因此，在后续半导体封装结构的应用中，半导体封装结构的这些接合引脚与加强引脚透过这些焊球与电路板电性连接时，加强引脚与这些焊球之间可具有较大接合面积，可有效提升半导体封装结构与电路板之间的电性可靠度与接合强度。
虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定为准。

Claims (20)

1.一种半导体封装结构，包括：
载体，包括：
芯片座；
多个接合引脚，环绕该芯片座配置，各接合引脚具有彼此相对的第一内表面与第一外表面；以及
加强引脚，环绕该芯片座及环绕该多个接合引脚配置，该加强引脚具有彼此相对的第二内表面与第二外表面，该加强引脚的该第二内表面的表面积小于该第二外表面的表面积；以及
芯片，配置于该载体的该芯片座上，该芯片电性连接于该多个接合引脚的多个第一内表面与该加强引脚的该第二内表面，
其中该加强引脚具有多个第一加强引脚部，且该多个第一加强引脚部位于该载体的四个角落并以该芯片座的位置为中心呈对称配置。
2.如权利要求1所述的半导体封装结构，该加强引脚的该第二外表面的表面积大于各接合引脚的该第一外表面的表面积。
3.如权利要求1所述的半导体封装结构，该加强引脚还包括多个第二加强引脚部，连接至该芯片座的周围，并延伸至该载体的边缘，且各第二加强引脚部的第二外表面的形状为矩形。
4.如权利要求1所述的半导体封装结构，该加强引脚还包括多个第二加强引脚部，以该芯片座的位置为中心呈对称配置于载体的周围，且各第二加强引脚部的第二外表面的形状为矩形。
5.如权利要求4所述的半导体封装结构，各第二加强引脚部的该第二外表面的表面积大于各接合引脚的该第一外表面的表面积，且该多个第二加强引脚部的多个第二外表面的边缘与封装胶体的侧缘切齐。
6.如权利要求1所述的半导体封装结构，各第一加强引脚部的第一底表面的形状为三角形，且该多个第一加强引脚部的多个第一底表面的边缘与封装胶体的侧缘切齐。
7.如权利要求1所述的半导体封装结构，各第一加强引脚部的第一底表面的形状为圆形。
8.如权利要求1所述的半导体封装结构，各第一加强引脚部的第一底表面的形状为矩形，且该多个第一加强引脚部的多个第一底表面的边缘与封装胶体的侧缘切齐。
9.如权利要求1所述的半导体封装结构，还包括：
封装胶体，包覆该芯片、该多个接合引脚的多个第一内表面与该加强引脚的该第二内表面，并暴露出该多个接合引脚的多个第一外表面与该加强引脚的该第二外表面。
10.一种半导体封装结构，包括：
载体，包括：
芯片座；
多个接合引脚，环绕该芯片座配置，各接合引脚具有彼此相对的第一内表面与第一外表面；以及
加强引脚，环绕该芯片座及环绕该多个接合引脚配置，该加强引脚具有彼此相对的第二内表面与第二外表面，该加强引脚的该第二内表面的表面积小于该第二外表面的表面积；以及
芯片，配置于该载体的该芯片座上，该芯片电性连接于该多个接合引脚的多个第一内表面与该加强引脚的该第二内表面；
其中该加强引脚还包括多个第一加强引脚部，且该多个第一加强引脚部连接至该芯片座的周围，并延伸至该载体的边缘。
11.如权利要求10所述的半导体封装结构，其中该加强引脚的该第二外表面的表面积大于各接合引脚的该第一外表面的表面积。
12.如权利要求10所述的半导体封装结构，其中各第一加强引脚部的第二外表面的形状为矩形。
13.如权利要求10所述的半导体封装结构，其中各第一加强引脚部的该第二外表面的表面积大于各接合引脚的该第一外表面的表面积，且该多个第一加强引脚部的多个第二外表面的边缘与封装胶体的侧缘切齐。
14.如权利要求10所述的半导体封装结构，还包括：
封装胶体，包覆该芯片、该多个接合引脚的该多个第一内表面与该加强引脚的该第二内表面，并暴露出该多个接合引脚的多个第一外表面与该加强引脚的该第二外表面。
15.一种半导体封装结构，包括：
载体，包括：
芯片座；
多个接合引脚，环绕该芯片座配置，各接合引脚具有彼此相对的第一内表面与第一外表面；以及
一个加强引脚，环绕该芯片座及环绕该多个接合引脚配置，该加强引脚具有彼此相对的第二内表面与第二外表面，该加强引脚的该第二内表面的表面积小于该第二外表面的表面积；以及
芯片，配置于该载体的该芯片座上，该芯片电性连接于该多个接合引脚的多个第一内表面与该加强引脚的该第二内表面，
其中各该加强引脚的该第二外表面的形状为环状。
16.如权利要求15所述的半导体封装结构，其中该加强引脚的该第二外表面的表面积大于各接合引脚的该第一外表面的表面积。
17.如权利要求15所述的半导体封装结构，其中该加强引脚还包括多个第一加强引脚部，且该多个第一加强引脚部连接至该芯片座的周围，并延伸至该载体的边缘。
18.如权利要求17所述的半导体封装结构，其中各第一加强引脚部的该第二外表面的表面积大于各接合引脚的该第一外表面的表面积，且该多个第一加强引脚部的多个第二外表面的边缘与封装胶体的侧缘切齐。
19.如权利要求15所述的半导体封装结构，还包括：
封装胶体，包覆该芯片、该多个接合引脚的该多个第一内表面与该加强引脚的该第二内表面，并暴露出该多个接合引脚的多个第一外表面与该加强引脚的该第二外表面。
20.一种半导体封装结构，包括：
载体，包括：
芯片座；
多个接合引脚，环绕该芯片座配置，各接合引脚具有彼此相对的第一内表面与第一外表面；以及
加强引脚，环绕该芯片座及环绕该多个接合引脚配置，该加强引脚具有彼此相对的第二内表面与第二外表面；以及
芯片，配置于该载体的该芯片座上，该芯片电性连接于该多个接合引脚的多个第一内表面与该芯片与该加强引脚的该第二内表面，
其中该加强引脚的该第二内表面相对于该第二外表面为内缩。
CN201710367947.XA 2011-07-18 2011-07-18 半导体封装结构 Active CN107256851B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710367947.XA CN107256851B (zh) 2011-07-18 2011-07-18 半导体封装结构

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710367947.XA CN107256851B (zh) 2011-07-18 2011-07-18 半导体封装结构
CN201110199759.3A CN102263079B (zh) 2011-07-18 2011-07-18 半导体封装结构

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201110199759.3A Division CN102263079B (zh) 2011-07-18 2011-07-18 半导体封装结构

Publications (2)

Publication Number Publication Date
CN107256851A CN107256851A (zh) 2017-10-17
CN107256851B true CN107256851B (zh) 2020-04-24

Family

ID=45009655

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201110199759.3A Active CN102263079B (zh) 2011-07-18 2011-07-18 半导体封装结构
CN201710367947.XA Active CN107256851B (zh) 2011-07-18 2011-07-18 半导体封装结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201110199759.3A Active CN102263079B (zh) 2011-07-18 2011-07-18 半导体封装结构

Country Status (1)

Country Link
CN (2) CN102263079B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104299955B (zh) * 2014-07-25 2017-06-27 华为技术有限公司 一种方形扁平无引脚封装

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101147255A (zh) * 2005-02-23 2008-03-19 Nxp股份有限公司 具有附加接触焊盘的集成电路器件封装、引线框和电子装置
CN101211886A (zh) * 2006-12-28 2008-07-02 日月光半导体制造股份有限公司 无外引脚导线架的封装结构
CN101540310A (zh) * 2008-03-14 2009-09-23 日月光半导体制造股份有限公司 半导体封装及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
JP2003031728A (ja) * 2001-07-13 2003-01-31 Alps Electric Co Ltd Ｉｃチップおよびその取付構造
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP4525277B2 (ja) * 2004-09-30 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
JP5499437B2 (ja) * 2008-01-10 2014-05-21 株式会社デンソー モールドパッケージ
JP2010093109A (ja) * 2008-10-09 2010-04-22 Renesas Technology Corp 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法
CN101740407A (zh) * 2008-11-25 2010-06-16 三星电子株式会社 四方扁平无外引脚封装结构的封装工艺
JP2010267728A (ja) * 2009-05-13 2010-11-25 Renesas Electronics Corp 半導体パッケージ、リードフレーム、及び半導体パッケージの製造方法
CN101694837B (zh) * 2009-10-17 2012-09-26 天水华天科技股份有限公司 一种双排引脚的四面扁平无引脚封装件及其生产方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101147255A (zh) * 2005-02-23 2008-03-19 Nxp股份有限公司 具有附加接触焊盘的集成电路器件封装、引线框和电子装置
CN101211886A (zh) * 2006-12-28 2008-07-02 日月光半导体制造股份有限公司 无外引脚导线架的封装结构
CN101540310A (zh) * 2008-03-14 2009-09-23 日月光半导体制造股份有限公司 半导体封装及其制作方法

Also Published As

Publication number Publication date
CN107256851A (zh) 2017-10-17
CN102263079B (zh) 2017-06-09
CN102263079A (zh) 2011-11-30

Similar Documents

Publication Publication Date Title
JP7228063B2 (ja) 半導体装置
CN107845619B (zh) 堆叠式管芯半导体封装体
US20030006055A1 (en) Semiconductor package for fixed surface mounting
US7989933B1 (en) Increased I/O leadframe and semiconductor device including same
US8575742B1 (en) Semiconductor device with increased I/O leadframe including power bars
US7488623B2 (en) Integrated circuit chip packaging assembly
US8698294B2 (en) Integrated circuit package system including wide flange leadframe
JP5562874B2 (ja) 半導体装置の製造方法
US20080036051A1 (en) Quad flat package
JP2006318996A (ja) リードフレームおよび樹脂封止型半導体装置
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
US7671452B1 (en) Microarray package with plated contact pedestals
KR20110020548A (ko) 반도체 패키지 및 그의 제조방법
CN103367288B (zh) 电子装置及其制造方法
TWI431728B (zh) 具強化式基座之半導體封裝構造
JP2011040573A (ja) 半導体装置の製造方法
CN107256851B (zh) 半导体封装结构
JP5865220B2 (ja) 半導体装置
US10290593B2 (en) Method of assembling QFP type semiconductor device
TWI382503B (zh) 四方扁平無引腳封裝
KR20070078593A (ko) 면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그제조 방법
JP4477976B2 (ja) 半導体装置の製造方法
KR100349362B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
JP2010177692A (ja) 半導体装置の製造方法
JP4892418B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant