JP5562874B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5562874B2
JP5562874B2 JP2011003560A JP2011003560A JP5562874B2 JP 5562874 B2 JP5562874 B2 JP 5562874B2 JP 2011003560 A JP2011003560 A JP 2011003560A JP 2011003560 A JP2011003560 A JP 2011003560A JP 5562874 B2 JP5562874 B2 JP 5562874B2
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
cavity
resin
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011003560A
Other languages
English (en)
Other versions
JP2012146799A (ja
Inventor
真喜雄 岡田
英敏 倉谷
敏雄 田邊
由典 藤崎
幸太郎 有田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011003560A priority Critical patent/JP5562874B2/ja
Priority to CN201510900984.3A priority patent/CN105374695A/zh
Priority to CN201110442435.8A priority patent/CN102593015B/zh
Priority to KR1020120003495A priority patent/KR101833068B1/ko
Priority to US13/348,722 priority patent/US8349661B2/en
Priority to TW101101294A priority patent/TWI520234B/zh
Priority to TW104142853A priority patent/TWI567836B/zh
Publication of JP2012146799A publication Critical patent/JP2012146799A/ja
Priority to US13/726,326 priority patent/US8597989B2/en
Application granted granted Critical
Publication of JP5562874B2 publication Critical patent/JP5562874B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Description

本発明は、半導体装置の製造技術に関し、特に、樹脂モールディングに適用して有効な技術に関する。
回路基板上に実装された電子部品を熱可塑性樹脂からなる封止層により覆った構造と、前記熱可塑性樹脂による前記封止層の形成方法が、例えば、特許文献１に開示されている。
特開平１０−２７０６０２号公報
近年では、半導体装置において原価低減のために金線（導電性ワイヤ）の細線化が図られている。樹脂封止型の半導体装置の組み立てのモールド（樹脂封止）工程では、金線の細線化に伴って、樹脂封止の際にワイヤ流れが発生し易い。
このワイヤ流れを抑制するために、樹脂封止に使用するモールドレジン（封止用樹脂）には、溶融時の粘度が低い高流動タイプが採用されている。ところが、高流動タイプのモールドレジンは、粘度が低い（柔らかい）ので、樹脂成形金型のエアベントにおけるレジンバリ（レジン吹き出し）が大きく形成され易い。レジンバリが大きく形成された場合、半導体装置の外観不良に至ったり、実装基板に半導体装置を実装する際、レジンバリが実装基板の基板ランド（フットパターン）上に落下し、半導体装置と実装基板との導通不良（実装不良）を招いたりする場合がある。
そこでレジンバリの大きさを極力小さく抑えるために、エアベントの開口の大きさを小さくしている。
しかしながら、エアベントの開口の大きさを小さくすると、レジンバリの発生は抑制できるが、その反面、エアが抜け難くなる。
その結果、キャビティのエアベント近傍の隅部にボイドが発生し易くなると共に、金型内にボイドが残留すると、封止体の表面にボイドが形成されて半導体装置の外観不良に至る。これにより、半導体装置の歩留が低下するといった課題が発生する。
特にこのボイドの残留は、モールドレジンの注入ゲートから最も離れた位置のエアベント付近において発生し易い。
図２９及び図３０は、本発明者が比較検討を行った半導体装置の樹脂モールディング用の比較例の樹脂成形金型の構造を示すものである。さらに、図３１〜図３４は、本発明者が比較検討を行った半導体装置の樹脂封止時の比較例のレジン流れの状態を示すものである。
図２９及び図３０に示すように前記樹脂成形金型は、一対の上金型３０と下金型３１とを有しており、上金型３０には、樹脂流路となるランナ３７と、ランナ３７と注入ゲート３２を介して連通するキャビティ３３と、キャビティ３３に連通する複数のエアベント３５とが形成されている。なお、エアベント３５の開口は、図２９の部分拡大断面図に示すように、レジンバリの発生を最小限に抑制するために、例えば、高さＨ＝３０μｍ程度に形成されている。
前記樹脂成形金型を用いて樹脂封止を行った場合、図３１及び図３２に示すように、注入ゲート３２を介して射出圧Ｐによってキャビティ３３内に注入されたモールドレジン３４は、注入ゲート３２と対向し、かつ注入ゲート３２から最も離れた位置のエアベント３５に向かってボイド３６を含みながら進行する。
その後、図３３及び図３４に示すように、レジン流れＱに沿って大半のボイド３６はエアベント３５に抜けるが、エアベント３５の開口が小さい場合（エアベント高さが３０μｍ程度の場合）、一部のボイド３６が抜けきれず、図３１のキャビティ３３の隅部３３ａに残留してしまう。
その結果、樹脂封止を完了した半導体装置の封止体の角部にボイドが形成されて外観不良となり、半導体装置の歩留の低下を引き起こしてしまう。
なお、前記特許文献１（特開平１０−２７０６０２号公報）では、金型内にボイドが滞留する課題については言及していない。さらに、金型のキャビティの角部の内周面の断面の大きさ（半径等）についても開示されていない。また、前記特許文献１には、金型のキャビティの角部は全て曲面に加工されていることが記載されており、角部において曲面の断面の半径を大きくすると、エアベントを形成する面の面積が小さくなってしまい、エアベントの開口も必然的に小さくなってしまう。さらに、半導体装置が小型化されていくと、エアベントを設けること自体が困難になってしまう。
本発明は、上記課題に鑑みてなされたものであり、その目的は、金型内でのボイドの発生を抑制して半導体装置の歩留を向上させることができる技術を提供することにある。
また、本発明の他の目的は、半導体装置の品質の向上を図ることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
代表的な実施の形態による半導体装置の製造方法は、上面と、エアベントレジンが形成され、前記上面と連なる第１側面と、を備えた封止体を有する半導体装置の製造方法であり、（ａ）一対を成す第１金型と第２金型の少なくとも何れか一方に前記封止体の形に対応したキャビティが形成され、かつ前記キャビティに連通する注入ゲート及びエアベントを備えた樹脂成形金型を準備する工程と、（ｂ）半導体チップが搭載された板状部材を前記第１金型と前記第２金型の間に配置し、前記半導体チップを前記キャビティで覆った状態で前記第１金型と前記第２金型をクランプする工程と、（ｃ）前記注入ゲートから前記キャビティ内に封止用樹脂を注入して前記板状部材上に前記封止体を形成する工程と、を有し、前記樹脂成形金型の前記キャビティは、前記注入ゲートから最も離れた位置の前記エアベントに対応した前記第１側面と前記上面とから成る前記封止体の稜部を形成する隅部を備え、前記キャビティの前記隅部の内周面の断面の半径は、前記封止体の他の稜部を形成する前記キャビティの他の隅部の内周面の断面の半径より大きい。
また、代表的な他の実施の形態による半導体装置の製造方法は、上面と、エアベントレジンが形成され、前記上面と連なる第１側面と、前記上面と前記第１側面とに連なる第２側面と、を備えた封止体を有する半導体装置の製造方法であり、（ａ）一対を成す第１金型と第２金型の少なくとも何れか一方に前記封止体の形に対応したキャビティが形成され、かつ前記キャビティに連通する注入ゲート及びエアベントを備えた樹脂成形金型を準備する工程と、（ｂ）半導体チップが搭載された板状部材を前記第１金型と前記第２金型の間に配置し、前記半導体チップを前記キャビティで覆った状態で前記第１金型と前記第２金型をクランプする工程と、（ｃ）前記注入ゲートから前記キャビティ内に封止用樹脂を注入して前記板状部材上に前記封止体を形成する工程と、を有し、前記樹脂成形金型の前記キャビティは、前記注入ゲートから最も離れた位置の前記エアベントに対応した前記第１側面と前記第２側面とから成る前記封止体の第１稜部を形成する第１隅部と、前記第１側面と前記上面とから成る前記封止体の第２稜部を形成する第２隅部とを備え、前記第２隅部の内周面の断面の半径は、前記第１隅部の内周面の断面の半径より大きい。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
半導体装置の外観不良の発生を抑制して半導体装置の歩留の向上を図ることができる。
また、半導体装置の品質の向上を図ることができる。
本発明の実施の形態１の半導体装置の構造の一例を示す平面図である。 図１に示す半導体装置の構造の一例を示す裏面図である。 図１のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図１のＲＢ部の構造の一例を拡大して示す部分拡大断面図である。 図１のＲＡ部の構造の一例を拡大して示す部分拡大断面図である。 図１のＲＣ部の構造の一例を拡大して示す部分拡大断面図である。 図１の半導体装置の組み立て手順の一例を示すプロセスフロー図である。 図７の組み立て手順におけるダイボンドまでを示す平面図である。 図７の組み立て手順におけるワイヤボンド〜モールドまでを示す平面図である。 図７の組み立て手順におけるマーク〜個片カットまでを示す平面図である。 図７の組み立て手順のモールド工程で用いられる樹脂成形金型の構造の一例を示す部分断面図及び部分拡大断面図である。 図１１の樹脂成形金型の上金型におけるランナ及びキャビティの構造の一例を透過して示す平面図である。 図１１の樹脂成形金型の下金型の構造の一例を示す平面図である。 図１２のｒＢ部の構造の一例を拡大して示す部分拡大断面図である。 図１２のｒＡ部の構造の一例を拡大して示す部分拡大断面図である。 図１２のｒＣ部の構造の一例を拡大して示す部分拡大断面図である。 図７の組み立て手順のモールド工程におけるレジン流れ状態の一例を示す部分断面図である。 図１７のレジン流れ状態を示す部分平面図である。 図７の組み立て手順のモールド工程におけるレジン充填完了状態の一例を示す部分断面図である。 図１９のレジン充填完了状態を示す部分平面図である。 本発明の実施の形態１の変形例の半導体装置の構造を示す断面図である。 本発明の実施の形態２の半導体装置の構造の一例を示す平面図である。 図２２に示す半導体装置の構造の一例を示す裏面図である。 図２２のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図２２の半導体装置の組み立て手順の一例を示すプロセスフロー図である。 本発明の実施の形態２の変形例の半導体装置の構造を示す平面図である。 図２６に示す半導体装置の構造の一例を示す裏面図である。 図２６のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 比較例の樹脂成形金型の構造を示す断面図及び部分拡大断面図である。 図２９の樹脂成形金型の上金型におけるランナ及びキャビティの構造を透過して示す平面図である。 比較例のモールドにおけるレジン流れ状態を示す部分断面図である。 図３１のレジン流れ状態を示す部分平面図である。 図３１のモールドにおけるレジン充填完了状態を示す部分断面図である。 図３３のレジン充填完了状態を示す部分平面図である。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等について、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１は本発明の実施の形態１の半導体装置の構造の一例を示す平面図、図２は図１に示す半導体装置の構造の一例を示す裏面図、図３は図１のＡ−Ａ線に沿って切断した構造の一例を示す断面図、図４は図１のＲＢ部の構造の一例を拡大して示す部分拡大断面図、図５は図１のＲＡ部の構造の一例を拡大して示す部分拡大断面図、図６は図１のＲＣ部の構造の一例を拡大して示す部分拡大断面図である。
図１〜図３に示す本実施の形態１の半導体装置は、配線基板２の上面２ａ上に搭載された半導体チップ１が封止体４によって樹脂封止され、かつ半導体チップ１が配線基板２とワイヤ（導電性ワイヤ）７を介して電気的に接続されて成る基板タイプの半導体パッケージである。さらに、別の表現をすると、前記半導体装置は、半導体チップ１が配線基板２上に搭載されているとともに配線基板２とワイヤ接続されており、さらに半導体チップ１と複数のワイヤ７が樹脂製の封止体４によって封止されている。
なお、本実施の形態１では、基板タイプの半導体装置の一例として、配線基板２の下面２ｂに複数の外部端子である半田ボール５が図２に示すように格子状（グリッド状）に設けられたＢＧＡ９を取り上げて説明する。
ＢＧＡ９に搭載された半導体チップ１は、内部に半導体集積回路が組み込まれており、さらに図３に示すように、樹脂ペースト材等のダイボンド材６によって配線基板２の上面２ａに固着されている。さらに、半導体チップ１の主面１ａには複数の電極パッド１ｃが形成されており、これら電極パッド１ｃと配線基板２のリードであるボンディングリード２ｃ（図８参照）とがワイヤ７によって電気的に接続されている。
したがって、半導体チップ１の電極パッド１ｃからＢＧＡ９の外部端子である半田ボール５までが、ワイヤ７、ボンディングリード２ｃ、配線基板２の配線部等を介して電気的に接続されている。
ここで、半導体チップ１は、例えば、シリコンによって形成され、さらにワイヤ７は、例えば、金線や銅線である。ワイヤ７は、その線径が、例えば、φ２０μｍ以下のものを使用している。また、封止体４を形成するレジンである封止用樹脂３（図１７参照）は、例えば、熱硬化性のエポキシ樹脂である。外部端子は、例えば、半田材を用いた半田ボール５である。
なお、ＢＧＡ９は、その組み立てのモールド工程（封止工程）でトランスファモールドによって樹脂成形されて組み立てられた半導体パッケージである。
したがって、封止体４は、前記モールド工程で使用される図１１に示す樹脂成形金型１３のキャビティ１４ａに対応した形状となっている。すなわち、封止体４の上面４ａやこの上面４ａと繋がる各側面、さらに上面４ａと各側面とからなる各稜部の形状は、キャビティ１４ａの各箇所（各隅部や各内周面）の形状に対応した形状となっている。
したがって、封止体４には、樹脂成形金型１３の注入ゲート１４ｄやエアベント１４ｈに封止用樹脂３が残留することにより形成された図３に示すゲートレジン４ｉやエアベントレジン４ｊが存在する。
また、図１に示すようにゲートレジン４ｉに対向する角部４ｈに配置された第１側面４ｂと上面４ａとから成る第２稜部４ｆ（ＲＢ部）は、図４に示すようにその断面は、半径Ｒ２の曲面となっている。さらに、図１に示すように第１側面４ｂとこの第１側面４ｂに繋がる第２側面４ｃとから成る第１稜部４ｅ（ＲＡ部）は、図５に示すようにその断面は、半径Ｒ１の曲面となっている。また、図１に示すように第２側面４ｃと上面４ａとから成る第３稜部４ｇ（ＲＣ部）は、図６に示すようにその断面は、半径Ｒ３の曲面となっており、これら第１稜部４ｅ、第２稜部４ｆ及び第３稜部４ｇ等の形状もキャビティ１４ａの各隅部の形状に対応したものとなっている。
なお、図４及び図６に示す各稜部（第２稜部４ｆ、第３稜部４ｇ）の断面は、ＢＧＡ９の高さ方向に沿った方向に封止体４を切断したものであり、図５に示す第１稜部４ｅの断面は、ＢＧＡ９の高さ方向に交差する方向に沿った方向に封止体４を切断したものである。
本実施の形態１のＢＧＡ９では、第２稜部４ｆの断面の半径Ｒ２は、第１稜部４ｅの断面の半径Ｒ１より大きく、半径Ｒ２＞半径Ｒ１の関係となっている。さらに、第３稜部４ｇの断面の半径Ｒ３も、第１稜部４ｅの断面の半径Ｒ１より大きく、半径Ｒ３＞半径Ｒ１の関係となっている。なお、第２稜部４ｆの断面の半径Ｒ２と第３稜部４ｇの断面の半径Ｒ３は同じ大きさであり、半径Ｒ２＝半径Ｒ３の関係となっている。
また、図１に示す封止体４において図１１に示す樹脂成形金型１３の注入ゲート１４ｄ上に対応した位置には、第３側面４ｄが形成され、ゲートレジン４ｉはこの第３側面４ｄから突出して形成されている。なお、第３側面４ｄと対向して配置された第１側面４ｂは、ゲートレジン４ｉから最も離れた位置の角部４ｈに形成された側面である。
すなわち、封止体４は、第１側面４ｂと繋がる第２側面４ｃ、及び上面４ａに繋がり、かつ第１側面４ｂに対向する第３側面４ｄを備えており、この第３側面４ｄは、樹脂成形金型１３の前記注入ゲート１４ｄ上に形成される側面である。
また、図１に示す封止体４の平面視において、封止体４の４つの角部４ｈのうち、対向する第１側面４ｂと第３側面４ｄ以外の２つの角部４ｈには、お互いに対向する第４側面４ｋが形成されている。
なお、第１側面４ｂと２つの第４側面４ｋには、それぞれエアベントレジン４ｊが各側面から突出して形成されている。
さらに、封止体４の平面視において、角部４ｈと角部４ｈの間に配置される４つの側面は、全て第２側面４ｃとなっている。すなわち、第１側面４ｂと第４側面４ｋの間（２箇所）や、第３側面４ｄと第４側面４ｋの間（２箇所）の側面は、全て第２側面４ｃである。
なお、第２側面４ｃと上面４ａとから成る４つの稜部のうち、第３稜部４ｇ（ＲＣ部）以外の稜部（ＲＥ部、ＲＧ部、ＲＩ部）についてもそれぞれの断面の形状は、図６に示す第３稜部４ｇの半径Ｒ３の断面形状と同じであり、それぞれの断面の曲面は半径Ｒ３で形成されている。
また、４つの角部４ｈの上面４ａに対する稜部についても、第２稜部４ｆ（ＲＢ部）以外の稜部（ＲＤ部、ＲＦ部、ＲＨ部）のそれぞれの断面の形状は、図４に示す第２稜部４ｆの半径Ｒ２の断面形状と同じであり、それぞれの断面の曲面は半径Ｒ２で形成されている。
さらに、４つの角部４ｈの側面に対する稜部についても、第１稜部４ｅ（ＲＡ部）以外の稜部（ＲＫ部、ＲＬ部、ＲＭ部、ＲＮ部、ＲＰ部、ＲＱ部、ＲＪ部）のそれぞれの断面の形状は、図５に示す第１稜部４ｅの半径Ｒ１の断面形状と同じであり、それぞれの断面の曲面は半径Ｒ１で形成されている。
以上のように、封止体４において上面４ａに係わる８つの稜部（ＲＢ部、ＲＤ部、ＲＦ部、ＲＨ部、ＲＣ部、ＲＥ部、ＲＧ部、ＲＩ部）の形状は、それらの断面が、図４の半径Ｒ２の形状（もしくは図６の半径Ｒ３の形状も同じ）となっており、また、側面に係わる８つの稜部（ＲＡ部、ＲＫ部、ＲＬ部、ＲＭ部、ＲＮ部、ＲＰ部、ＲＱ部、ＲＪ部）の形状は、それらの断面が、図５の半径Ｒ１の形状となっている。さらに、半径Ｒ２＝半径Ｒ３＞半径Ｒ１の関係となっている。
次に、本実施の形態１のＢＧＡ（半導体装置）９の製造方法について説明する。
図７は図１の半導体装置の組み立て手順の一例を示すプロセスフロー図、図８は図７の組み立て手順におけるダイボンドまでを示す平面図、図９は図７の組み立て手順におけるワイヤボンド〜モールドまでを示す平面図、図１０は図７の組み立て手順におけるマーク〜個片カットまでを示す平面図である。
まず、図７及び図８のステップＳ１に示すダイシングを行う。ここでは、図８に示すように半導体ウエハ８のダイシングライン８ａに沿って切断を行い良品の半導体チップ１を選別・取得する。
その後、図７及び図８のステップＳ２に示すダイボンドを行う。
まず、図８に示すようなデバイス領域１０ｃを複数有する板状部材である多数個取り基板１０を準備し、さらに、多数個取り基板１０の上面１０ａの複数のデバイス領域１０ｃに、それぞれの主面１ａに複数の電極パッド１ｃが形成された半導体チップ１を搭載する。その際、例えば、樹脂ペースト材等の図３に示すダイボンド材６を介して半導体チップ１を多数個取り基板１０に固着する。
その後、図７及び図９のステップＳ３に示すワイヤボンドを行う。ここでは、半導体チップ１の複数の電極パッド１ｃと多数個取り基板１０の複数のボンディングリード２ｃとを導電性ワイヤであるワイヤ７によって電気的に接続する。その際、ワイヤ（導電性ワイヤ）７の一例として、金線を用いる。前記金線は、その線径が、例えば、φ２０μｍ以下の細線である。
ワイヤボンド終了後、図７及び図９のステップＳ４に示すモールドを行う。本実施の形態１の前記モールドでは、トランスファモールド法による樹脂封止の場合を説明する。すなわち、ワイヤボンディングによって半導体チップ１の電極パッド１ｃとデバイス領域１０ｃのボンディングリード２ｃとを電気的に接続した多数個取り基板１０に対して、トランスファモールド法によって樹脂封止を行う。
ここで、本実施の形態１のモールド工程で用いる樹脂成形金型の構造について説明する。
図１１は図７の組み立て手順のモールド工程で用いられる樹脂成形金型の構造の一例を示す部分断面図及び部分拡大断面図、図１２は図１１の樹脂成形金型の上金型におけるランナ及びキャビティの構造の一例を透過して示す平面図、図１３は図１１の樹脂成形金型の下金型の構造の一例を示す平面図である。また、図１４は図１２のｒＢ部の構造の一例を拡大して示す部分拡大断面図、図１５は図１２のｒＡ部の構造の一例を拡大して示す部分拡大断面図、図１６は図１２のｒＣ部の構造の一例を拡大して示す部分拡大断面図である。さらに、図１７は図７の組み立て手順のモールド工程におけるレジン流れ状態の一例を示す部分断面図、図１８は図１７のレジン流れ状態を示す部分平面図、図１９は図７の組み立て手順のモールド工程におけるレジン充填完了状態の一例を示す部分断面図、図２０は図１９のレジン充填完了状態を示す部分平面図である。
図１１に示す樹脂成形金型１３は、一対を成す第１金型である上金型１４と、第２金型である下金型１５とを備えており、樹脂充填時には、上金型１４の合わせ面１４ｃと下金型１５の合わせ面１５ｂとを合わせてクランプし、その後、樹脂をキャビティ１４ａに供給して充填を行う。
まず、上金型１４には、図１に示すＢＧＡ９の封止体４を形成するキャビティ１４ａが形成され、さらに、キャビティ１４ａに連通する注入ゲート１４ｄや同じくキャビティ１４ａに連通するエアベント１４ｈが形成されている。また、樹脂の流路となるカル１４ｋやランナ１４ｍも設けられており、カル１４ｋ、ランナ１４ｍ、注入ゲート１４ｄ、キャビティ１４ａ、エアベント１４ｈは全て連通している。ここで、図１１に示すエアベント１４ｈは、注入ゲート１４ｄと対向して配置されたエア抜きであるが、図１２に示すようにキャビティ１４ａの平面視においてその他の２箇所のコーナにもそれぞれキャビティ１４ａに連通してエアベント１４ｉ、エアベント１４ｊが形成されている。
なお、図１２は図１１に示す上金型１４を上方から眺めて透過してランナ１４ｍ、注入ゲート１４ｄ、キャビティ１４ａ及びエアベント１４ｈ，１４ｉ，１４ｊの形状を示したものである。
一方、下金型１５には、図１１及び図１３に示すように、基板配置用の凹状の基板搭載部１５ａやポット１５ｃが形成され、このポット１５ｃ内には、樹脂を押し出すプランジャヘッド１５ｄやプランジャロッド１５ｅが配置されている。
次に、上金型１４のキャビティ１４ａの詳細形状について説明する。
上金型１４では、キャビティ１４ａの各隅部の内周面１４ｂの断面の半径の大きさ（内周面１４ｂ（曲面の曲率半径の大きさ））に特徴を有している。
すなわち、図１２において、上金型１４の注入ゲート１４ｄから最も離れた位置のエアベント１４ｈに対応する位置の図１に示す封止体４の第１稜部４ｅ（第１側面４ｂと第２側面４ｃから成る）を形成するキャビティ１４ａの第１隅部１４ｅ（ｒＡ）は、図１５に示すようにその内周面１４ｂの断面が半径ｒ１の大きさに形成されている。また、図１に示す封止体４の第２稜部４ｆ（第１側面４ｂと上面４ａから成る）を形成する図１２のキャビティ１４ａの第２隅部１４ｆ（ｒＢ）は、図１４に示すようにその内周面１４ｂの断面が半径ｒ２の大きさに形成されている。その際、キャビティ１４ａの第２隅部１４ｆの断面の半径ｒ２は、第１隅部１４ｅの断面の半径ｒ１より大きく形成されている（ｒ２＞ｒ１）。
さらに、図１に示す封止体４の第３稜部４ｇ（第２側面４ｃと上面４ａから成る）を形成する図１２のキャビティ１４ａの第３隅部１４ｇ（ｒＣ）は、図１６に示すようにその内周面１４ｂの断面が半径ｒ３の大きさに形成されている。その際、キャビティ１４ａの第３隅部１４ｇの断面の半径ｒ３は、第２稜部４ｆと同様に第１隅部１４ｅの断面の半径ｒ１より大きく形成されている（ｒ３＞ｒ１）。
なお、第２隅部１４ｆの断面の半径ｒ２と、第３隅部１４ｇの断面の半径ｒ３は同じ大きさ、すなわちｒ２＝ｒ３となっている。
つまり、図１２に示すキャビティ１４ａにおいて、図１に示す封止体４の各側面と上面４ａとからなる各稜部を形成するキャビティ１４ａの各隅部（ｒＢ部、ｒＣ部、ｒＤ部、ｒＥ部、ｒＦ部、ｒＧ部、ｒＨ部及びｒＩ部）の内周面１４ｂの断面は、全て図１４に示す半径ｒ２（図１６の半径ｒ３でもよい）の大きさで形成されている。
また、図１２のキャビティ１４ａにおいて、図１の封止体４の各側面同士からなる各稜部を形成するキャビティ１４ａの各隅部（ｒＡ部、ｒＪ部、ｒＫ部、ｒＬ部、ｒＭ部、ｒＮ部、ｒＰ部及びｒＱ部）の内周面１４ｂの断面は、全て図１５に示す半径ｒ１の大きさで形成されており、ｒ１＜ｒ２である。
ここで、キャビティ１４ａにおいて、図１の封止体４の各側面同士からなる各稜部（隣り合った側面が交差する各稜部）を形成するキャビティ１４ａの各隅部（ｒＡ部、ｒＪ部、ｒＫ部、ｒＬ部、ｒＭ部、ｒＮ部、ｒＰ部及びｒＱ部）の内周面１４ｂの断面の半径ｒ１を、半径ｒ２より小さくするのは、エアベント１４ｈ，１４ｉ，１４ｊを確保するためである。すなわち、封止体４の角部４ｈに配置された側面同士からなる稜部を形成するキャビティ１４ａの隅部の内周面１４ｂの断面の半径ｒを大きくすると、封止体４の角部４ｈの側面（例えば、第１側面４ｂ）の面積は非常に小さいため、側面自体が曲面になってしまいキャビティ１４ａのコーナ部に各エアベントが形成できなくなる。
したがって、半径ｒ１＜半径ｒ２にすることで、キャビティ１４ａの注入ゲート１４ｄが配置されたコーナ部以外の各コーナ部において、エアベント１４ｈ，１４ｉ，１４ｊを形成することができる。
なお、キャビティ１４ａにおいて、注入ゲート１４ｄから最も離れたコーナ部の第２隅部１４ｆの内周面１４ｂの断面の半径ｒ２は、ｒ２＝０．５ｍｍ以上とすることが好ましい。
実際にキャビティ１４ａの前記第２隅部１４ｆにおいて、その内周面１４ｂの断面の半径ｒ２を、ｒ２＝０．２５、ｒ２＝０．４５、ｒ２＝０．６０、ｒ２＝０．７５として、ボイド発生率を調査したところ、ボイド発生率は、ｒ２＝０．２５の時のみ１％で、それ以外は０％という評価結果も得られている。このような理由から、量産時のばらつきを考慮して半径ｒ２は、ｒ２＝０．５ｍｍ以上とすることが好ましい。
また、本実施の形態１のモールド工程では、封止用樹脂３として高流動性レジンを用いて樹脂封止を行う。これは、ＢＧＡ９の組み立てでは、そのコスト低減化のためにφ２０μｍ以下の細線化を図った金線（ワイヤ７）を用いているが、この場合、モールド工程のレジン充填時にワイヤ流れが発生し易くなるため、このワイヤ流れを低減化するために封止用樹脂３として前記高流動性レジンを採用する。
ここで、本実施の形態１のモールド工程で封止用樹脂３として採用する高流動性レジンの定義について以下に説明する。前記高流動性レジンは、その特性を表すスパイラルフローが１００ｃｍ以上であることが好ましい。
このスパイラルフローとは、らせん形状（渦巻き形状）の溝が施されたテスト金型に、一定の条件下で樹脂を充填した時の溝内における樹脂の到達長さ（流動長さ）を示すものである。つまり、スパイラルフローの数値が大きければ大きい程（長ければ長い程）、その樹脂の流動性は高いということができる。したがって、このスパイラルフローにより、射出成形時の樹脂の流動性を評価することができる。
スパイラルフローの測定には、測定装置として、ＥＭＭＩ−１−６６に規定された金型と、射出成形機を用いる。また、測定試料は、保存庫から取り出し、未開封のまま２時間室温下に放置した後、開封して測定を行う。そして、開封後２時間以内に試験を完了する。
また、測定条件として、試料量を約１５ｇとし、カル厚約３ｍｍに設定する。さらに、射出圧力を６．９±０．５ＭＰａとし、かつ成形時間を１２０±５秒間として、プリヒートは行わずに温度水準を１７５±２℃とする。これらの条件において、規定の温度水準に達したことを確認し、その後、試料を仕込み、速やかにプランジャーを降下させ１０秒以内に加圧を開始する。
そして、規定時間終了後に金型を解体し、樹脂の流動長さ（ｃｍ）を読み取ることでスパイラルフローを測定することができる。
通常のレジンの場合、スパイラルフローは９０ｃｍ程度であるが、本実施の形態１では、封止用樹脂３にスパイラルフローが１００ｃｍ以上の高流動性レジンを採用している。これにより、ワイヤ７の線径が、例えば、φ２０μｍ以下になった場合でも、ワイヤ流れを抑制することができる。
また、前述のような高流動性レジンを用いた場合、樹脂充填時にキャビティ１４ａに連通する各エアベントに樹脂が入り込み、レジンバリが発生し易くなる。したがって、このレジンバリの発生を最小限に抑えるために、本実施の形態１では、図１１に示すようにモールド工程で用いる樹脂成形金型１３のエアベント１４ｈ（図１２に示すエアベント１４ｉ，１４ｊについても同様）の開口高さＨを、従来のＨ＝４０μｍ程度から３０μｍ程度としている。
このように、エアベント１４ｈの開口高さを３０μｍ程度にすることで、高流動性レジンを用いた場合でもレジンバリの発生を最小限に抑えることができる。
次に、本実施の形態１おける樹脂封止方法について以下にその詳細を説明する。
まず、図１７に示すように半導体チップ１が搭載された多数個取り基板１０を上金型１４と下金型１５の間に送り、さらに下金型１５の凹状の基板搭載部１５ａに配置する。
その後、上金型１４の合わせ面１４ｃと下金型１５の合わせ面１５ｂとが合うように金型をクランプし、半導体チップ１を上金型１４のキャビティ１４ａで覆った状態で、図１７及び図１８に示すように注入ゲート１４ｄからキャビティ１４ａ内に封止用樹脂３を射出圧Ｓで注入する。その際、図１３に示す下金型１５のポット１５ｃにおいて加熱溶融した封止用樹脂３をプランジャヘッド１５ｄによって押し出してキャビティ１４ａに供給する。
なお、ここで用いている封止用樹脂３は、前述の高流動性レジンである。
注入ゲート１４ｄを介してキャビティ１４ａ内に押し出された封止用樹脂３は、放射状に分散しながら、かつ樹脂中に含まれる複数のボイド（気泡）１２とともに注入ゲート１４ｄと対向するエアベント１４ｈに向かって進んでいく。
この時、キャビティ１４ａの注入ゲート１４ｄから最も離れた位置のエアベント１４ｈに対応する隅部（第２隅部１４ｆ）の内周面１４ｂの断面の半径ｒ２が、例えば、ｒ２＝０．５ｍｍ以上に形成されていることにより、ボイド１２がこの第２隅部１４ｆに滞留することなく、図１９に示すレジン流れＴによってキャビティ１４ａの隅部に運ばれ、さらにエアベント１４ｈ内に押し出される。
その結果、キャビティ１４ａ内にボイド１２が残らずに、図２０に示すように封止用樹脂３を充填することができる。
これにより、多数個取り基板１０上に図１に示す封止体４が形成される。このとき、キャビティ１４ａ内にボイド１２が残留しないため、封止体４の表面にもボイドが形成されることはなく、外観不良に至ることはない。
これにより、図７及び図９のステップＳ４に示すモールド工程を終了する。
樹脂モールド終了後、図７及び図１０のステップＳ５に示すマークを行う。ここでは、図１０に示すように封止体４の表面に目的とするマーク１１を付す。
その後、図７及び図１０のステップＳ６に示すボール付けを行う。ここでは、図１０の多数個取り基板１０の複数のデバイス領域１０ｃそれぞれの図７に示す下面１０ｂ側に複数の外部端子である半田ボール５を搭載し、リフローにより半田ボール５を溶融させ、多数個取り基板１０の下面１０ｂの複数の電極それぞれに半田ボール５を電気的に接合する。
ボール搭載後、図７及び図１０のステップＳ７に示す個片カットを行う。ここでは、ダイシングによって多数個取り基板１０を切断し、個々のＢＧＡ９に個片化する。これにより、図１〜図３に示すＢＧＡ９の組み立て完了となる。
本実施の形態１の半導体装置（ＢＧＡ９）の製造方法によれば、キャビティ１４ａの注入ゲート１４ｄに対向する隅部（第２隅部１４ｆ）の内周面１４ｂの断面の半径ｒ２を大きくすることで、樹脂注入時に樹脂中に含まれるボイド１２をキャビティ１４ａの前記隅部に滞留させることなくエアベント１４ｈに押し出すことができる。
すなわち、樹脂成形金型１３においてキャビティ１４ａの注入ゲート１４ｄから最も離れた隅部（注入ゲート１４ｄに対向するエアベント１４ｈ上の第２隅部１４ｆ）の内周面１４ｂの断面の半径ｒ２を、封止体４の側面同士からなる稜部を形成する隅部（第１隅部１４ｅ）の内周面１４ｂの断面の半径ｒ１より大きく形成することで、封止用樹脂３（高流動性レジン）の注入時に封止用樹脂中に含まれるボイド１２をキャビティ１４ａの各隅部、特にボイド１２が滞留し易い第２隅部１４ｆにもボイド１２を滞留させることなくエアベント１４ｈ，１４ｉ，１４ｊに押し出すことができる。
これにより、キャビティ１４ａ内でのボイド１２の発生を抑制することができ、封止体４中にボイドが形成されることを抑制できる。
その結果、ＢＧＡ９（半導体装置）の外観不良の発生を抑制することができ、ＢＧＡ９の歩留の向上を図ることができる。
さらに、ＢＧＡ９の外観不良の発生を抑制することができるため、ＢＧＡ９の歩留の向上を図ることができる。
また、キャビティ１４ａの注入ゲート１４ｄから最も離れたエアベント１４ｈ上の第２隅部１４ｆの内周面１４ｂの断面の半径ｒ２を、封止体４の側面同士からなる稜部を形成するキャビティ１４ａの隅部である第１隅部１４ｅの内周面１４ｂの断面の半径ｒ１より大きく形成することで、金型から封止体４を離型する際の離型性を向上させることができる。
なお、第１隅部１４ｅの半径ｒ１を大きく形成（例えば、半径ｒ１＝半径ｒ２としたような場合）すると、キャビティ１４ａの隅部において曲面が大きくなって各エアベントを形成することが困難になってしまう。しかしながら、本実施の形態１では、第１隅部１４ｅの内周面１４ｂの断面の半径ｒ１を第２隅部１４ｆの内周面１４ｂの断面の半径ｒ２よりも小さく形成（半径ｒ１＜半径ｒ２）することで、各エアベントも確実に形成することができるようになっている。
また、キャビティ１４ａの注入ゲート１４ｄから最も離れたエアベント１４ｈ上の第２隅部１４ｆの内周面１４ｂの断面の半径ｒ２と、この第２隅部１４ｆと繋がる第３隅部１４ｇの内周面１４ｂの断面の半径ｒ３とを同じ大きさにすることで、キャビティ１４ａを形成する際に、同一の切削刃で削ることが可能になる。これにより、内周面１４ｂの加工を切削刃の変更を行うことなく、同一の切削刃で連続して行うことができるようになるため、半径ｒ２と半径ｒ３の大きさが異なる場合に比べて、金型製作時間を短くすることができる。
また、本実施の形態１の半導体装置は、ワイヤ７としてφ２０μｍ以下の細い金線を用いているので、φ２０μｍを超える径の金線を用いた場合に比べて、金の使用量が減るので、材料費を低減することができる。
また、ワイヤ７としてφ２０μｍ以下の細い金線を用いたことに関連し、封止用樹脂３として高流動性レジンを採用しているので、ワイヤ流れの低減化を図ることができる。
さらに、封止用樹脂３として前述の高流動性レジンを採用したことに関連し、キャビティ１４ａに連通する各エアベントの開口高さ（Ｈ）を３０μｍ程度としていることにより、レジンバリの発生を最小限に抑えることができる。
次に、本実施の形態１の変形例について説明する。
図２１は本発明の実施の形態１の変形例の半導体装置の構造を示す断面図であり、前記半導体装置がＬＧＡ（Land Grid Array)１６の場合を示す例である。
ＬＧＡ１６は、ＢＧＡ９と同様に、配線基板２上に半導体チップ１が搭載された基板タイプの半導体装置であり、配線基板２の下面２ｂに外部端子となるランド端子２ｄがグリッド状に設けられたものである。ＬＧＡ１６においても、半導体チップ１や複数のワイヤ７が封止体４によって樹脂封止されており、この封止体４の形成方法は、ＢＧＡ９の封止体４と全く同じである。
すなわち、ＬＧＡ１６の組み立てではそのモールド工程において、図１１〜図１６に示す金型を用いて樹脂封止を行うものであり、樹脂充填時には、図１７〜図２０に示す状態となって、樹脂中に含まれるボイド１２をキャビティ１４ａの各隅部に残留させることなく各エアベントに押し出すことができる。
これにより、ＢＧＡ９の場合と同様に、キャビティ１４ａ内でのボイド１２の発生を抑制することができ、封止体４中にボイドが形成されることを抑制できる。
その結果、ＬＧＡ１６（半導体装置）の外観不良の発生を抑制することができ、ＬＧＡ１６の歩留の向上を図ることができる。また、ＬＧＡ１６の外観不良の発生を抑制することができるため、ＬＧＡ１６の品質の向上を図ることができる。
なお、ＬＧＡ１６によって得られるその他の効果については、ＢＧＡ９の効果と同様であるため、その重複説明は省略する。
（実施の形態２）
図２２は本発明の実施の形態２の半導体装置の構造の一例を示す平面図、図２３は図２２に示す半導体装置の構造の一例を示す裏面図、図２４は図２２のＡ−Ａ線に沿って切断した構造の一例を示す断面図、図２５は図２２の半導体装置の組み立て手順の一例を示すプロセスフロー図である。
本実施の形態２は、図２５に示すリードフレーム（板状部材）２１を用いて組み立てられるフレームタイプの半導体装置の製造方法について説明するものであり、前記半導体装置の一例として樹脂封止型のＱＦＰ（Quad Flat Package)２０を取り上げて説明する。
図２２〜図２４を用いてＱＦＰ２０の構造について説明すると、半導体集積回路が形成された半導体チップ１と、半導体チップ１の周囲に放射状に配置された複数のインナリード（リード）２１ｂと、インナリード２１ｂと一体に形成された複数のアウタリード２１ｃと、半導体チップ１の主面１ａに形成された表面電極である電極パッド１ｃとこれに対応するインナリード２１ｂとを電気的に接続する複数のワイヤ７とを有している。
さらに、ＱＦＰ２０は、銀ペースト等のダイボンド材６を介して半導体チップ１が固定されたチップ搭載部であるダイパッド（タブともいう）２１ａと、樹脂封止によって封止用樹脂等から形成され、かつ半導体チップ１とダイパッド２１ａと複数のワイヤ７と複数のインナリード２１ｂを封止する封止体４とを有している。
また、ＱＦＰ２０であるため、複数のインナリード２１ｂそれぞれと一体に形成された複数のアウタリード２１ｃは、封止体４の側面から外部に向かって４方向に突出しており、各アウタリード２１ｃは、ガルウィング状に曲げ成形されている。
なお、図２４に示すようにＱＦＰ２０はワイヤボンディングタイプであるため、ダイパッド２１ａ上に搭載された半導体チップ１は、その主面１ａを上方に向けてフェイスアップ実装されており、したがって、ダイパッド２１ａと半導体チップ１の裏面１ｂとが前記ダイボンド材６を介して接合されている。さらに、主面１ａに形成された複数の電極パッド１ｃが、それぞれワイヤ７を介してインナリード２１ｂと電気的に接続されており、これによって、半導体チップ１と、インナリード２１ｂ及び外部端子となるアウタリード２１ｃとが電気的に接続されている。
なお、複数のワイヤ７は、例えば、金線や銅線である。
また、インナリード２１ｂ、アウタリード２１ｃ及びダイパッド２１ａは、例えば、銅合金や鉄−ニッケル合金等から成る薄板状の部材によって形成され、さらに、封止体４は、例えば、熱硬化性のエポキシ系樹脂等から成り、樹脂封止によって形成されたものである。
なお、封止体４は、実施の形態１のＢＧＡ９の封止体４と同様に、図２５に示すような樹脂成形金型２２によって形成されるものである。
次に、本実施の形態２の半導体装置（ＱＦＰ２０）の組み立て手順を、図２５に示す製造フロー図に沿って説明する。
まず、図２５のステップＳ１１に示すダイシングを行って良品の半導体チップ１を取得する。
その後、ステップＳ１２に示すダイボンドを行う。ここでは、リードフレーム２１のダイパッド２１ａに、図２４に示すようにダイボンド材６を介して半導体チップ１を搭載する。すなわち、半導体チップ１の裏面１ｂとダイパッド２１ａとをダイボンド材６によって接合する。
その後、ステップＳ１３に示すワイヤボンドを行う。すなわち、図２４に示すように、半導体チップ１の主面１ａの電極パッド１ｃと、これに対応するインナリード２１ｂとをワイヤ７を用いて電気的に接続する。なお、ワイヤ７は、例えば、金線や銅線である。
その後、ステップＳ１４に示すモールドを行う。本実施の形態２のモールド工程では、上金型１４と下金型１５の両方にキャビティ１４ａ，１５ｆが形成された樹脂成形金型２２を用いて実施の形態１と同様の樹脂封止を行う。
なお、図２５に示す樹脂成形金型２２の上金型１４のキャビティ１４ａについては、その内周面１４ｂ（図１４〜図１６参照）の各隅部の形状は、実施の形態１の図１１〜図１６に示す形状と同様である。
したがって、ＱＦＰ２０のモールド工程においても、その樹脂充填時に、半導体チップ１が配置された上金型１４のキャビティ１４ａにおいて、図１７〜図２０の状態と同様の状態を作り出し、樹脂中に含まれるボイド１２をキャビティ１４ａの各隅部に滞留させることなく各エアベントに押し出しながら樹脂充填を行って封止体４を形成する。
樹脂モールド完了後、ステップＳ１５のマークを行って目的とするマーク１１（図１０参照）を封止体４に付し、その後、ステップＳ１６の個片カットを行ってＱＦＰ２０の組み立て完了となる。なお、個片カットの際には各アウタリード２１ｃの切断と一緒にガルウィング状の曲げ成形を行う。
本実施の形態２のＱＦＰ２０の製造方法においても、そのモールド工程の樹脂充填時には、図１７〜図２０に示すレジン流動状態と同様の状態を作り出すことができ、樹脂中に含まれるボイド１２をキャビティ１４ａの各隅部に滞留させることなく各エアベントに押し出すことができる。
これにより、実施の形態１の場合と同様にキャビティ１４ａ（１５ｆ）内でのボイド１２の発生を抑制することができ、封止体４中にボイドが形成されることを抑制できる。
その結果、フレームタイプのＱＦＰ２０（半導体装置）の場合においても、ＱＦＰ２０の外観不良の発生を抑制することができ、ＱＦＰ２０の歩留の向上を図ることができる。また、ＱＦＰ２０の外観不良の発生を抑制することができるため、ＱＦＰ２０の品質の向上を図ることができる。
なお、ＱＦＰ２０によって得られるその他の効果については、実施の形態１のＢＧＡ９の効果と同様であるため、その重複説明は省略する。
次に、本実施の形態２の変形例について説明する。
図２６は本発明の実施の形態２の変形例の半導体装置の構造を示す平面図、図２７は図２６に示す半導体装置の構造の一例を示す裏面図、図２８は図２６のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。
図２６〜図２８に示す実施の形態２の変形例は、前記半導体装置がＱＦＮ（Quad Flat Non-leaded Package) ２３の場合を示す例である。
ＱＦＮ２３は、ＱＦＰ２０と同様に、図２５のリードフレーム２１を用いて組み立てられるフレームタイプの半導体装置であり、図２７に示すように封止体４の裏面周縁部に外部端子となる複数のリード部（リード）２１ｄが露出して配置された小型パッケージである。
ＱＦＮ２３においても、図２８に示すように、半導体チップ１や複数のワイヤ７が封止体４によって樹脂封止されており、この封止体４の形成方法については、ダイパッド２１ａの裏面が図２７に示すように封止体４の裏面に露出しており、レジンがダイパッド２１ａの裏面側には流れ込まない構造であるため、実施の形態１のＢＧＡ９の封止体４の場合と全く同じである。
したがって、ＱＦＮ２３の組み立てにおいてもそのモールド工程で、実施の形態１の図１１〜図１６に示す樹脂成形金型１３と同様の金型を用いて樹脂封止を行うものであり、樹脂充填時には、図１７〜図２０に示す状態となって、樹脂中に含まれるボイド１２をキャビティ１４ａの各隅部に滞留させることなく各エアベントに押し出すことができる。
これにより、ＢＧＡ９の場合と同様に、キャビティ１４ａ内でのボイド１２の発生を抑制することができ、封止体４中にボイドが形成されることを抑制できる。
その結果、ＱＦＮ２３（半導体装置）の外観不良の発生を抑制することができ、ＱＦＮ２３の歩留の向上を図ることができる。また、ＱＦＮ２３の外観不良の発生を抑制することができるため、ＱＦＮ２３の品質の向上を図ることができる。
なお、ＱＦＮ２３によって得られるその他の効果については、実施の形態１のＢＧＡ９の効果と同様であるため、その重複説明は省略する。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態１，２では、樹脂成形金型１３，２２において、上金型１４が第１金型で、下金型１５が第２金型の場合を一例として説明したが、上金型１４と下金型１５は一対であれば、その関係は、どちらが第１金型であっても、あるいは第２金型であってもよい。
また、前記実施の形態１では、図１２、図１４〜図１６に示す金型において、キャビティ１４ａの第２隅部１４ｆの断面の半径ｒ２と、第３隅部１４ｇの断面の半径ｒ３は同じ大きさ（ｒ２＝ｒ３）であり、図１に示す封止体４の各側面と上面４ａとからなる各稜部を形成するキャビティ１４ａの各隅部（ｒＢ部、ｒＣ部、ｒＤ部、ｒＥ部、ｒＦ部、ｒＧ部、ｒＨ部及びｒＩ部）の内周面１４ｂの断面は、全て図１４に示す半径ｒ２（図１６の半径ｒ３でもよい）の大きさで形成されている場合を説明した。ただし、本実施の形態１，２の樹脂成形金型１３，２２のキャビティ１４ａにおいては、少なくとも前記第２隅部１４ｆ（注入ゲート１４ｄから最も離れた位置のエアベント上の隅部）の内周面１４ｂの断面の半径ｒ２が、他の何れの隅部の内周面１４ｂの断面の半径よりも大きければ、必ずしも各隅部（ｒＢ部、ｒＣ部、ｒＤ部、ｒＥ部、ｒＦ部、ｒＧ部、ｒＨ部及びｒＩ部）の内周面１４ｂの断面の半径は、半径ｒ２と同じでなくてもよい。
また、ワイヤ７に金線ではなく銅線を用いた場合、銅は金に比べて硬度が高いので、線径が同一の場合においては、ワイヤ流れに対しては強くなる。しかしながら、銅線も細線化が進んでいくと、ワイヤ流れ対策は必須であり、そのとき、これまで述べたいくつかの特徴を採用することは、課題解決する上で有効である。
本発明は、樹脂封止方式を用いた電子装置の組み立てに好適である。
１ 半導体チップ
１ａ 主面
１ｂ 裏面
１ｃ 電極パッド
２ 配線基板（板状部材）
２ａ 上面
２ｂ 下面
２ｃ ボンディングリード（リード）
２ｄ ランド端子
３ 封止用樹脂
４ 封止体
４ａ 上面
４ｂ 第１側面
４ｃ 第２側面
４ｄ 第３側面
４ｅ 第１稜部
４ｆ 第２稜部
４ｇ 第３稜部
４ｈ 角部
４ｉ ゲートレジン
４ｊ エアベントレジン
４ｋ 第４側面
５ 半田ボール
６ ダイボンド材
７ ワイヤ（導電性ワイヤ）
８ 半導体ウエハ
８ａ ダイシングライン
９ ＢＧＡ（半導体装置）
１０ 多数個取り基板（板状部材）
１０ａ 上面
１０ｂ 下面
１０ｃ デバイス領域
１１ マーク
１２ ボイド
１３ 樹脂成形金型
１４ 上金型（第１金型）
１４ａ キャビティ
１４ｂ 内周面
１４ｃ 合わせ面
１４ｄ 注入ゲート
１４ｅ 第１隅部
１４ｆ 第２隅部
１４ｇ 第３隅部
１４ｈ エアベント
１４ｉ エアベント
１４ｊ エアベント
１４ｋ カル
１４ｍ ランナ
１５ 下金型（第２金型）
１５ａ 基板搭載部
１５ｂ 合わせ面
１５ｃ ポット
１５ｄ プランジャヘッド
１５ｅ プランジャロッド
１５ｆ キャビティ
１６ ＬＧＡ（半導体装置）
２０ ＱＦＰ（半導体装置）
２１ リードフレーム（板状部材）
２１ａ ダイパッド
２１ｂ インナリード（リード）
２１ｃ アウタリード
２１ｄ リード部（リード）
２２ 樹脂成形金型
２３ ＱＦＮ（半導体装置）
３０ 上金型
３１ 下金型
３２ 注入ゲート
３３ キャビティ
３３ａ 隅部
３４ モールドレジン
３５ エアベント
３６ ボイド
３７ ランナ

Claims (16)

  1. 上面と、エアベントレジンが形成され、前記上面と連なる第１側面と、を備えた封止体を有する半導体装置の製造方法であって、
    （ａ）一対を成す第１金型と第２金型の少なくとも何れか一方に前記封止体の形に対応したキャビティが形成され、かつ前記キャビティに連通する注入ゲート及びエアベントを備えた樹脂成形金型を準備する工程と、
    （ｂ）半導体チップが搭載された板状部材を前記第１金型と前記第２金型の間に配置し、前記半導体チップを前記キャビティで覆った状態で前記第１金型と前記第２金型をクランプする工程と、
    （ｃ）前記注入ゲートから前記キャビティ内に封止用樹脂を注入して前記板状部材上に前記封止体を形成する工程と、
    を有し、
    前記樹脂成形金型の前記キャビティは、前記注入ゲートから最も離れた位置の前記エアベントに対応した前記第１側面と前記上面とから成る前記封止体の稜部を形成する隅部を備え、前記キャビティの前記隅部の内周面の断面の半径は、前記封止体の他の稜部を形成する前記キャビティの他の隅部の内周面の断面の半径より大きいことを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記封止体は、前記第１側面に連なる第２側面と、及び前記上面に連なり、かつ前記第１側面に対向する第３側面と、をさらに備え、前記第３側面は、前記注入ゲート上に形成されることを特徴とする半導体装置の製造方法。
  3. 請求項２に記載の半導体装置の製造方法において、
    前記第１側面と前記第３側面は、前記封止体の平面視における角部に配置されることを特徴とする半導体装置の製造方法。
  4. 請求項３に記載の半導体装置の製造方法において、
    前記（ｂ）工程の前に、前記半導体チップの電極パッドと前記板状部材のリードとを導電性ワイヤによって電気的に接続する工程を有し、前記導電性ワイヤの線径はφ２０μｍ以下であることを特徴とする半導体装置の製造方法。
  5. 請求項４に記載の半導体装置の製造方法において、
    前記封止用樹脂は、その特性を表すスパイラルフローが１００ｃｍ以上であることを特徴とする半導体装置の製造方法。
  6. 請求項１に記載の半導体装置の製造方法において、
    前記封止体の前記第１側面と前記上面とから成る前記稜部を形成する前記キャビティの前記隅部の前記内周面の断面の半径は、０．５ｍｍ以上であることを特徴とする半導体装置の製造方法。
  7. 請求項３に記載の半導体装置の製造方法において、
    前記半導体装置は、ＱＦＰ、ＱＦＮ、ＢＧＡまたはＬＧＡであることを特徴とする半導体装置の製造方法。
  8. 上面と、エアベントレジンが形成され、前記上面と連なる第１側面と、前記上面と前記第１側面とに連なる第２側面と、を備えた封止体を有する半導体装置の製造方法であって、
    （ａ）一対を成す第１金型と第２金型の少なくとも何れか一方に前記封止体の形に対応したキャビティが形成され、かつ前記キャビティに連通する注入ゲート及びエアベントを備えた樹脂成形金型を準備する工程と、
    （ｂ）半導体チップが搭載された板状部材を前記第１金型と前記第２金型の間に配置し、前記半導体チップを前記キャビティで覆った状態で前記第１金型と前記第２金型をクランプする工程と、
    （ｃ）前記注入ゲートから前記キャビティ内に封止用樹脂を注入して前記板状部材上に前記封止体を形成する工程と、
    を有し、
    前記樹脂成形金型の前記キャビティは、前記注入ゲートから最も離れた位置の前記エアベントに対応した前記第１側面と前記第２側面とから成る前記封止体の第１稜部を形成する第１隅部と、前記第１側面と前記上面とから成る前記封止体の第２稜部を形成する第２隅部とを備え、前記第２隅部の内周面の断面の半径は、前記第１隅部の内周面の断面の半径より大きいことを特徴とする半導体装置の製造方法。
  9. 請求項８に記載の半導体装置の製造方法において、
    前記封止体の前記上面と前記第２側面とから成る第３稜部を形成する前記キャビティの第３隅部の内周面の断面の半径は、前記第１隅部の前記内周面の断面の半径より大きいことを特徴とする半導体装置の製造方法。
  10. 請求項９に記載の半導体装置の製造方法において、
    前記キャビティの前記第２隅部の前記内周面の断面の半径と、前記第３隅部の前記内周面の断面の半径は、同じ大きさであることを特徴とする半導体装置の製造方法。
  11. 請求項８に記載の半導体装置の製造方法において、
    前記封止体は、前記第１側面に対向する第３側面を備え、前記注入ゲート上に前記第３側面が形成されることを特徴とする半導体装置の製造方法。
  12. 請求項１１に記載の半導体装置の製造方法において、
    前記第１側面と前記第３側面は、前記封止体の平面視における角部に配置されることを特徴とする半導体装置の製造方法。
  13. 請求項１２に記載の半導体装置の製造方法において、
    前記半導体装置は、ＱＦＰ、ＱＦＮ、ＢＧＡまたはＬＧＡであることを特徴とする半導体装置の製造方法。
  14. 請求項８に記載の半導体装置の製造方法において、
    前記（ｂ）工程の前に、前記半導体チップの電極パッドと前記板状部材のリードとを導電性ワイヤによって電気的に接続する工程を有し、前記導電性ワイヤの線径はφ２０μｍ以下であることを特徴とする半導体装置の製造方法。
  15. 請求項８に記載の半導体装置の製造方法において、
    前記封止用樹脂は、その特性を表すスパイラルフローが１００ｃｍ以上であることを特徴とする半導体装置の製造方法。
  16. 請求項８に記載の半導体装置の製造方法において、
    前記キャビティの前記第２隅部の前記内周面の断面の半径は、０．５ｍｍ以上であることを特徴とする半導体装置の製造方法。
JP2011003560A 2011-01-12 2011-01-12 半導体装置の製造方法 Active JP5562874B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2011003560A JP5562874B2 (ja) 2011-01-12 2011-01-12 半導体装置の製造方法
CN201510900984.3A CN105374695A (zh) 2011-01-12 2011-12-21 半导体器件的制造方法
CN201110442435.8A CN102593015B (zh) 2011-01-12 2011-12-21 半导体器件的制造方法
KR1020120003495A KR101833068B1 (ko) 2011-01-12 2012-01-11 반도체 장치의 제조 방법
US13/348,722 US8349661B2 (en) 2011-01-12 2012-01-12 Manufacturing method of semiconductor device
TW101101294A TWI520234B (zh) 2011-01-12 2012-01-12 Manufacturing method of semiconductor device
TW104142853A TWI567836B (zh) 2011-01-12 2012-01-12 Manufacturing method of semiconductor device
US13/726,326 US8597989B2 (en) 2011-01-12 2012-12-24 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011003560A JP5562874B2 (ja) 2011-01-12 2011-01-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012146799A JP2012146799A (ja) 2012-08-02
JP5562874B2 true JP5562874B2 (ja) 2014-07-30

Family

ID=46455579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011003560A Active JP5562874B2 (ja) 2011-01-12 2011-01-12 半導体装置の製造方法

Country Status (5)

Country Link
US (2) US8349661B2 (ja)
JP (1) JP5562874B2 (ja)
KR (1) KR101833068B1 (ja)
CN (2) CN105374695A (ja)
TW (2) TWI567836B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5562874B2 (ja) * 2011-01-12 2014-07-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102017829B1 (ko) 2013-04-09 2019-09-03 삼성전자 주식회사 관통부를 갖는 인쇄 회로 기판 및 이를 이용하여 형성된 반도체 패키지
CN105874606B (zh) * 2014-01-06 2021-01-12 Mc10股份有限公司 包封适形电子系统和器件及其制作和使用方法
US10020211B2 (en) 2014-06-12 2018-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level molding chase design
CN104409387A (zh) * 2014-10-27 2015-03-11 三星半导体(中国)研究开发有限公司 封装设备及封装方法
JP2017183511A (ja) 2016-03-30 2017-10-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6919041B2 (ja) * 2016-12-26 2021-08-11 アピックヤマダ株式会社 成形金型、樹脂成形装置
JP6981168B2 (ja) 2017-10-18 2021-12-15 三菱電機株式会社 半導体装置の製造方法
US20210043466A1 (en) 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds
JP7269362B2 (ja) * 2019-10-07 2023-05-08 三菱電機株式会社 半導体製造装置およびそれを用いた半導体装置の製造方法ならびに半導体装置
CN110767557B (zh) * 2019-10-31 2021-05-11 芜湖市智行天下工业设计有限公司 一种半导体器件及其制造模具
JP2021148653A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体装置、検査用部品、および検査装置
WO2024104111A1 (zh) * 2022-11-17 2024-05-23 海信家电集团股份有限公司 功率模块和设备
CN115763381B (zh) * 2022-11-17 2024-03-08 海信家电集团股份有限公司 智能功率模块和设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129353A (ja) * 1991-11-06 1993-05-25 Sony Corp 半導体製造装置
US5517056A (en) * 1993-09-30 1996-05-14 Motorola, Inc. Molded carrier ring leadframe having a particular resin injecting area design for gate removal and semiconductor device employing the same
JPH07254664A (ja) * 1994-01-27 1995-10-03 Sony Corp 樹脂封止型半導体装置、樹脂封止型半導体装置の製造方法及び樹脂封止型半導体装置の製造に用いる金型
JP2687946B2 (ja) * 1995-08-16 1997-12-08 日本電気株式会社 リードフレーム
US5708300A (en) 1995-09-05 1998-01-13 Woosley; Alan H. Semiconductor device having contoured package body profile
US5817545A (en) * 1996-01-24 1998-10-06 Cornell Research Foundation, Inc. Pressurized underfill encapsulation of integrated circuits
US5929511A (en) * 1996-07-15 1999-07-27 Matsushita Electronics Corporation Lead frame for resin sealed semiconductor device
JPH10270602A (ja) * 1997-03-27 1998-10-09 Fujitsu Ten Ltd 電子回路装置、該電子回路装置の封止層の形成方法、回路基板、及び前記封止層の形成に使用する金型
JPH11176855A (ja) * 1997-12-09 1999-07-02 Oki Electric Ind Co Ltd 樹脂封止半導体装置の製造方法及びそのための装置
JP2000102929A (ja) 1998-09-29 2000-04-11 Towa Corp 電子部品の樹脂封止成形用金型の加工方法
US6048656A (en) * 1999-05-11 2000-04-11 Micron Technology, Inc. Void-free underfill of surface mounted chips
JP2002076038A (ja) * 2000-08-24 2002-03-15 Mitsui High Tec Inc モールド金型
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
JP2004179345A (ja) * 2002-11-26 2004-06-24 Fujitsu Ltd 半導体用基板シート材及びその製造方法、及び基板シート材を用いたモールド方法及び半導体装置の製造方法
JP4094515B2 (ja) * 2003-09-26 2008-06-04 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2006269486A (ja) * 2005-03-22 2006-10-05 Renesas Technology Corp 半導体装置の製造方法
JP5562874B2 (ja) * 2011-01-12 2014-07-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
TWI567836B (zh) 2017-01-21
CN105374695A (zh) 2016-03-02
US20130109138A1 (en) 2013-05-02
TW201230212A (en) 2012-07-16
JP2012146799A (ja) 2012-08-02
US20120178220A1 (en) 2012-07-12
KR20120081951A (ko) 2012-07-20
KR101833068B1 (ko) 2018-02-27
US8349661B2 (en) 2013-01-08
TW201611138A (zh) 2016-03-16
TWI520234B (zh) 2016-02-01
CN102593015A (zh) 2012-07-18
US8597989B2 (en) 2013-12-03
CN102593015B (zh) 2016-01-20

Similar Documents

Publication Publication Date Title
JP5562874B2 (ja) 半導体装置の製造方法
US9324644B2 (en) Semiconductor device
TWI385763B (zh) 四方扁平無引腳半導體封裝及其製作方法
JP5001872B2 (ja) 半導体装置
JP2005191240A (ja) 半導体装置及びその製造方法
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
US9087816B2 (en) Semiconductor device and method of manufacturing the same
TW201330189A (zh) 封裝結構及其製造方法
US7504736B2 (en) Semiconductor packaging mold and method of manufacturing semiconductor package using the same
JP5767294B2 (ja) 半導体装置
JP2012109435A (ja) 半導体装置の製造方法
US10290593B2 (en) Method of assembling QFP type semiconductor device
US7572674B2 (en) Method for manufacturing semiconductor device
JP2010165777A (ja) 半導体装置及びその製造方法
JP5420737B2 (ja) 半導体装置の製造方法
KR100564623B1 (ko) 크랙을 예방하는 반도체 패키지 및 그 제조방법
KR20070046802A (ko) 패키지 디바이스 제조시 몰딩 화합물의 넘침을 방지하는방법
JP2005191158A (ja) 半導体装置及びその製造方法
JP2000164759A (ja) プラスチック半導体パッケージ並びにその製造方法及びプラスチック半導体パッケージ用成形品
JP4477976B2 (ja) 半導体装置の製造方法
US20180025965A1 (en) WFCQFN (Very-Very Thin Flip Chip Quad Flat No Lead) with Embedded Component on Leadframe and Method Therefor
JP2007095964A (ja) 半導体装置の製造方法
JP2003133502A (ja) 半導体装置およびその製造方法ならびに電子装置
JP2011204786A (ja) 半導体装置の製造方法
JP2006140329A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140611

R150 Certificate of patent or registration of utility model

Ref document number: 5562874

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350