CN105374695A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN105374695A
CN105374695A CN201510900984.3A CN201510900984A CN105374695A CN 105374695 A CN105374695 A CN 105374695A CN 201510900984 A CN201510900984 A CN 201510900984A CN 105374695 A CN105374695 A CN 105374695A
Authority
CN
China
Prior art keywords
cavity
resin
radius
semiconductor device
molding mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510900984.3A
Other languages
English (en)
Inventor
冈田真喜雄
仓谷英敏
田边敏雄
藤崎由典
有田幸太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN105374695A publication Critical patent/CN105374695A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

本发明公开了一种半导体器件的制造方法。提供一种可提高半导体器件的成品率的半导体器件的制造方法。在上模具(14)和下模具(15)成为一对的树脂成型模具(13)的上模具(14)中，通过将与空腔(14a)的浇口(14d)对面的第二边角(14f)的内周面(14b)的剖面半径设置为比其他边角的内周面(14b)的剖面半径大，就可在树脂注入时，使树脂中含有的空洞(12)不残留在空腔(14a)的第二边角(14f)而是被挤压到排气孔(14h)。由此，可抑制在空腔内产生空洞(12)，从而可抑制半导体器件的外观缺陷。

Description

半导体器件的制造方法
本申请是申请日为2011年12月21日、申请号为201110442435.8、发明名称为“半导体器件的制造方法”的发明专利申请的分案申请。
技术领域
本发明涉及一种半导体器件的制造技术，特别涉及一种适用于树脂塑封的有效的技术。
背景技术
专利文献1中公开了一种将由热可塑性树脂构成的封装层来覆盖安装在电路板上的电子部件的构造以及通过所述热可塑性树脂形成所述封装层的形成方法。
专利文献1：特开平10－270602号公报
发明内容
近年来，为降低价格而要求将半导体器件中的金线(导线)向细小化发展。在组装树脂封装型的半导体器件的塑封(树脂封装)工序中，随着金线的细小化，在进行树脂封装时容易出现金线偏移。
为了抑制出现所述金线偏移，采用了熔融时粘度低且具有高流动性树脂作为树脂封装时的塑封树脂(封装用树脂)。但是，高流动性塑封树脂由于粘度低(柔软)，所以在树脂成形模具的排气孔处容易形成大的树脂溢出(树脂泄漏)。如果形成大的树脂溢出，将导致半导体器件的外观缺陷，从而可能导致在将半导体器件安装到安装基板上时，溢出的树脂掉落到安装基板的基板焊垫(脚垫)上，从而招致半导体器件和安装基板之间的导通不良(安装不良)。
因此，为尽量减小树脂溢出的大小，而缩小了排气孔的开口的大小。
但是，如果缩小了排气孔的开口，虽然可以抑制树脂溢出的现象，但也将导致难于将空气排出的现象。
结果，不但导致在空腔的排气孔附近的边角容易产生空洞，同时还将造成空洞残留在金属模具内，以及在封装体的表面上形成空洞，从而导致半导体器件的外观缺陷。因此，将出现半导体器件的成品率降低的问题。
特别是在距塑封树脂的浇口最远的通气口附近最容易残留有所述空洞。
图29及图30所示的是本案发明人用以进行比较的半导体器件的树脂塑封用的比较例中树脂成形模具的构造。图31～图34所示的是本案发明人用以进行比较的半导体器件的树脂封装时的比较例中树脂溢出的状态。
如图29及图30所示，所述树脂成型模具具有成为一对的上模具30和下模具31，其中，上模具30上形成有作为树脂流通路径的流道37、经由流道37与浇口32连通的空腔33、以及与空腔33连通的多个排气孔35。另外，为了最大限度地抑制树脂溢出的发生，排气孔35的开口如图29的部分放大剖面图所示，高度H为30μm左右。
使用所述树脂成型模具进行树脂封装时，如图31及图32所示，经由浇口32以射压P注入空腔33内的塑封树脂34，将含有空洞36且朝向浇口32对面的距浇口32最远的排气孔35的方向移动。
如图33及图34所示，沿着树脂溢出Q的大部分的空洞36将被挤压到排气孔35，但如果排气孔35的开口过小时(排气孔的高度为30μm左右时)，部分空洞36将无法被挤出，而是残留在图31所示的空腔33的边角33a中。
结果将导致完成树脂封装后的半导体器件的封装体的角部上形成空洞而造成外观缺陷，从而降低半导体器件的成品率。
另外，专利文献1(特开平10－270602号公报)中并没提及空洞残留在模具内的问题。而且，也没有公开有关模具的空腔的角部内周面的剖面大小(半径等)等内容。另外，根据专利文献1的叙述，模具的空腔的角部全部为曲面加工，所以如果将角部中的曲面的剖面半径过大设置，将导致形成排气孔的面的面积过小，因此，排气孔的开口也必然变小。而且，随着半导体器件的小型化，将更难于设置排气孔。
鉴于上述问题而进行了本研究，目的是提供一种可抑制在模具内产生空洞从而提高半导体器件成品率的技术。
本发明的另一目的是提供一种可提高半导体器件质量的技术。
本发明的所述内容及所述内容以外的目的和新特征将在本说明书的描述及附图说明中写明。
下面简要说明关于本专利申请书所公开的发明中具有代表性的实施方式的概要。
根据具有代表性的实施方式的半导体器件的制造方法，所述半导体器件具有包括上表面和第一侧面的封装体，其中，所述第一侧面上形成有排气孔树脂且与所述上表面相连。所述制造方法包括以下工序：(a)准备树脂成型模具的工序，所述树脂成型模具为：在成为一对的第一模具和第二模具中的至少一个上形成对应于所述封装体形状的空腔，且具有与所述空腔连通的浇口及排气孔；(b)将安装有半导体芯片的板状部件配置到所述第一模具和所述第二模具之间，且在所述半导体芯片被所述空腔覆盖的状态下将所述第一模具和所述第二模具夹紧的工序；(c)将封装用树脂从所述浇口注入所述空腔内并在所述板状部件上形成所述封装体的工序；其中，所述树脂成型模具的所述空腔具有形成所述封装体的棱部的边角，所述封装体的棱部由与距所述浇口最远的所述排气孔对应的所述第一侧面和所述上表面构成，所述空腔的所述边角的内周面的剖面半径比形成所述封装体的其他棱部的所述空腔的其他边角的内周面的剖面半径大。
另外，根据具有代表性的实施方式的半导体器件的制造方法，所述半导体器件具有包括上表面、第一侧面以及第二侧面的封装体，其中，所述第一侧面上形成有排气孔树脂且与所述上表面相连，所述第二侧面与所述上表面及所述第一侧面相连。所述制造方法包括以下工序：(a)准备树脂成型模具的工序，所述树脂成型模具为：在成为一对的第一模具和第二模具中的至少一个上形成对应于所述封装体形状的空腔，且具有与所述空腔连通的浇口及排气孔；(b)将安装有半导体芯片的板状部件配置到所述第一模具和所述第二模具之间，且在所述半导体芯片被所述空腔覆盖的状态下将所述第一模具和所述第二模具夹紧的工序；(c)将封装用树脂从所述浇口注入所述空腔内并在所述板状部件上形成所述封装体的工序；其中，所述树脂成型模具的所述空腔具有形成所述封装体第一棱部的第一边角和形成所述封装体第二棱部的第二边角，且所述第二边角内周面的剖面半径比所述第一边角内周面的剖面半径大，其中，所述第一棱部由距所述浇口最远的所述排气孔所对应的所述第一侧面和所述第二侧面构成，所述第二棱部由所述第一侧面和所述上表面构成。
下面简要说明关于本专利申请书所公开的发明中根据具有代表性的实施方式所获得的效果。
可抑制半导体器件的外观缺陷，从而提高半导体器件的成品率。
另外，还可提高半导体器件的质量。
附图说明
图1所示的是实施方式1中半导体器件构造之一例的平面图。
图2所示的是图1中的半导体器件构造之一例的背面图。
图3所示的是沿着图1的A－A线剖开的构造之一例的剖面图。
图4所示的是将图1中RB部的构造之一例进行放大后的部分放大剖面图。
图5所示的是将图1中RA部的构造之一例进行放大后的部分放大剖面图。
图6所示的是将图1中RC部的构造之一例进行放大后的部分放大剖面图。
图7所示的是图1中的半导体器件的组装步骤之一例的工艺流程图。
图8所示的是图7的组装步骤中进行芯片粘贴之前的平面图。
图9所示的是图7的组装步骤中进行引线焊接--塑封之前的平面图。
图10所示的是图7的组装步骤中进行打码--划片之前的平面图。
图11所示的是图7的组装步骤的塑封工序中所使用的树脂成型模具的构造之一例的部分剖面图及部分放大剖面图。
图12所示的是图11的树脂成型模具的上模具中的流道及空腔的构造之一例的透视平面图。
图13所示的是图11中树脂成型模具的下模具的构造之一例的平面图。
图14所示的是将图12中rB部的构造之一例进行放大后的部分放大剖面图。
图15所示的是将图12中rA部的构造之一例进行放大后的部分放大剖面图。
图16所示的是将图12中rC部的构造之一例进行放大后的部分放大剖面图。
图17所示的是图7的组装步骤的塑封工序中树脂溢出状态之一例的部分剖面图。
图18所示的是图17的树脂溢出状态的部分平面图。
图19所示的是图7的组装步骤的塑封工序中树脂充填完成后的状态之一例的部分剖面图。
图20所示的是图19的树脂充填完成后的状态的部分平面图。
图21所示的是实施方式1中的变形例的半导体器件构造的剖面图。
图22所示的是实施方式2中的半导体器件构造之一例的平面图。
图23所示的是图22中的半导体器件构造之一例的背面图。
图24所示的是沿着图22的A－A线剖开的构造之一例的剖面图。
图25所示的是图22中半导体器件的组装步骤之一例的工艺流程图。
图26所示的是实施方式2中的变形例的半导体器件构造的平面图。
图27所示的是图26中的半导体器件构造之一例的背面图。
图28所示的是沿着图26的A－A线剖开的构造之一例的剖面图。
图29所示的是比较例的树脂成型模具构造的剖面图及部分放大剖面图。
图30所示的是图29的树脂成型模具的上模具中的流道及空腔的构造的透视平面图。
图31所示的是比较例的塑封工序中树脂溢出状态的部分剖面图。
图32所示的是图31的树脂溢出状态的部分平面图。
图33所示的是图31的塑封工序中树脂充填完成后的状态的部分剖面图。
图34所示的是图33的树脂充填完成后的状态的部分平面图。
符号说明
1半导体芯片
1a主面
1b背面
1c电极垫
2布线基板(板状部件)
2a上表面
2b下表面
2c焊接引线(引脚)
2d焊接端子
3封装用树脂
4封装体
4a上表面
4b第一侧面
4c第二侧面
4d第三侧面
4e第一棱部
4f第二棱部
4g第三棱部
4h角部
4i浇口树脂
4j排气孔树脂
4k第四侧面
5焊球
6芯片粘结材料
7引线(导线)
8半导体晶片
8a切割线
9BGA(半导体器件)
10多个可断开板(板状部件)
10a上表面
10b下表面
10c器件区域
11打码
12空洞
13树脂成型模具
14上模具(第一模具)
14a空腔
14b内周面
14c对准面
14d浇口
14e第一边角
14f第二边角
14g第三边角
14h排气孔
14i排气孔
14j排气孔
14k残胶
14m流道
15下模具(第二模具)
15a基板安装部
15b对准面
15c套筒
15d柱塞头
15e柱塞杆
15f空腔
16LGA(半导体器件)
20QFP(半导体器件)
21引线框(板状部件)
21a下垫板
21b内引线(引脚)
21c外引线
21d引脚部(引脚)
22树脂成型模具
23QFN(半导体器件)
30上模具
31下模具
32浇口
33空腔
33a边角
34塑封树脂
35排气孔
36空洞
37流道
具体实施方式
以下的实施方式中，除了需要特别说明的以外，对具有同一或同样的部分原则上不进行重复说明。
在以下实施方式中，为了方便，在必要时将几个部分或将实施方式分割来说明，除了需要特别说明的以外，这些都不是彼此独立且无关系的，而是与其它一部分或者全部的变形例、详细内容及补充说明等相互关联的。
另外，在以下实施方式中提及要素数等(包括个数、数值、量、范围等)时，除了特别说明及原理上已经明确限定了特定的数量等除外，所述的特定数并非指固定的数量，而是可大于等于所述特定数或可小于等于所述特定数。
而且，在以下实施方式中，除了特别说明及原理上已经明确了是必要时除外，所述构成要素(包括要素步骤等)也并非是必须的要素。
在实施方式等的叙述上，对于材料及构成等方面，除了写明了仅限于所述材料外，“由A构成”“具有A”“包括A”等的表述还指主要构成要素除了A以外还有其他要素。同样地，在以下实施方式中提及的构成要素等的形状、位置关系等时，除了特别说明时及原理上已经明确了并非如此时，实质上包括与前述形状等相近或者类似的。同理，前述的数值及范围也同样包括与其相近的。
以下根据附图详细说明本发明的实施方式。为了说明实施方式的所有图中，原则上对具有同一功能的构件采用同一符号，省略掉重复的说明。
(实施方式1)
图1所示的是实施方式1的半导体器件构造之一例的平面图、图2所示的是图1中的半导体器件构造之一例的背面图、图3所示的是沿着图1的A－A线剖开的构造之一例的剖面图、图4所示的是将图1的RB部的构造之一例进行放大后的部分放大剖面图、图5所示的是将图1的RA部的构造之一例进行放大后的部分放大剖面图、图6所示的是将图1的RC部的构造之一例进行放大后的部分放大剖面图。
图1～图3所示的本实施方式1的半导体器件是一种通过封装体4将安装在布线基板2的上表面2a上的半导体芯片1进行树脂封装，且半导体芯片1经由引线(导线)7与布线基板2电连接的基板型半导体封装。换言之就是，所述半导体器件的结构为：半导体芯片1安装在布线基板2上并与布线基板2引线连接，而且，通过树脂封装体4对半导体芯片1和多条引线7进行封装。
另外，本实施方式1中，以图2所示的栅格状(网格状)在布线基板2的下表面2b上安装多个外部端子即焊球5的BGA9作为基板型半导体器件的一例进行说明。
BGA9中安装的半导体芯片1的内部嵌入了半导体集成电路，且如图3所示，通过树脂助焊剂等的芯片粘结材料6将半导体芯片1固定在布线基板2的上表面2a上。而且，在半导体芯片1的主面1a上形成有多个电极垫1c，所述多个电极垫1c经由引线7与布线基板2的引脚即焊接引线2c(请参照图8)电连接。
从半导体芯片1的电极垫1c到BGA9的外部端子即焊球5之间，经由引线7、焊接引线2c、布线基板2的配线部等电连接。
本实施方式所用材料中，例如，半导体芯片1由硅形成，引线7为金线或铜线，且引线7的线径最大为等。另外，形成封装体4的树脂即封装用树脂3(请参照图17)如为热硬化性环氧树脂。外部端子如为使用了焊接材料的焊球5。
BGA9为在所述组装的塑封工序(封装工序)中通过转送成型法进行树脂成型的组装而成的半导体封装。
因此，封装体4以对应图11所示的、在所述塑封工序中使用的树脂成型模具13的空腔14a的形状而形成。即，由封装体4的上表面4a或与所述上表面4a连接的各侧面、以及上表面4a及各侧面形成的各棱部的形状为对应空腔14a各处(各边角或各内周面)的形状。
因此，封装体4中具有如图3所示的浇口树脂4i及排气孔树脂4j，其中，所述浇口树脂4i及排气孔树脂4j因封装用树脂3残留在树脂成型模具13的浇口14d或排气孔14h中而形成。
另外，由配置在与图1所示的浇口树脂4i互为对角的角部4h上的第一侧面4b和上表面4a构成的第二棱部4f(RB部)，如图4所示，其剖面成为半径R2的曲面。而且，由图1所示的第一侧面4b和与所述第一侧面4b连接的第二侧面4c构成的第一棱部4e(RA部)，如图5所示，其剖面成为半径R1的曲面。另外，由图1所示第二侧面4c和上表面4a构成的第三棱部4g(RC部)，如图6所示，其剖面成为半径R3的曲面。其中，所述第一棱部4e、第二棱部4f及第三棱部4g等的形状为对应空腔14a的各边角的形状。
图4及图6所示的各棱部(第二棱部4f、第三棱部4g)的剖面为沿着BGA9的高度方向将封装体4剖开的剖面，图5所示的第一棱部4e的剖面为将与BGA9的高度方向交叉的封装体4剖开的剖面。
本实施方式1的BGA9中，第二棱部4f的剖面半径R2比第一棱部4e的剖面半径R1大，即半径R2＞半径R1。而且，第三棱部4g的剖面半径R3也比第一棱部4e的剖面半径R1大，即半径R3＞半径R1。第二棱部4f的剖面半径R2和第三棱部4g的剖面半径R3为同样大小，即半径R2＝半径R3。
另外，图1所示的封装体4中，在对应于图11所示的树脂成型模具13的浇口14d中的位置上形成有第三侧面4d，而浇口树脂4i从所述第三侧面4d突出而形成。与第三侧面4d互为对面而设置的第一侧面4b为形成于距浇口树脂4i最远的角部4h上的侧面。
即，封装体4具有：与第一侧面4b连接的第二侧面4c、以及与上表面4a连接且与第一侧面4b互为对面的第三侧面4d，所述第三侧面4d为形成于树脂成型模具13的所述浇口14d上的侧面。
另外，如图1所示，从平面上看，封装体4的4个角部4h中，在互为对面的第一侧面4b和第三侧面4d以外的2个角部4h中形成有互为对面的第四侧面4k。
另外，在第一侧面4b和2个第四侧面4k中，分别有从各侧面突出而形成的排气孔树脂4j。
而且，从平面上看，配置在封装体4的角部4h和角部4h之间的4个侧面都成为第二侧面4c。即，第一侧面4b和第四侧面4k之间(2处)、第三侧面4d和第四侧面4k之间(2处)的侧面都成为第二侧面4c。
其中，由第二侧面4c和上表面4a构成的4个棱部中，除了第三棱部4g(RC部)以外的棱部(RE部、RG部、RI部)各自的剖面形状皆与图6所示的第三棱部4g的半径R3的剖面形状相同，且各个剖面的曲面都由半径R3构成。
另外，相对于4个角部4h的上表面4a的棱部中，除了第二棱部4f(RB部)以外的棱部(RD部、RF部、RH部)的各自的剖面形状皆与图4所示的第二棱部4f的半径R2的剖面形状相同，且各个剖面的曲面都由半径R2构成。
而且，相对于4个角部4h的侧面的棱部中，除了第一棱部4e(RA部)以外的棱部(RK部、RL部、RM部、RN部、RP部、RQ部、RJ部)各自的剖面形状皆与图5所示的第一棱部4e的半径R1的剖面形状相同，且各个剖面的曲面都由半径R1构成。
如上所述，与封装体4的上表面4a相关的8个棱部(RB部、RD部、RF部、RH部、RC部、RE部、RG部、RI部)的形状皆为其剖面为图4所示的半径R2的形状(或为图6所示的半径R3的形状)，与侧面相关的8个棱部(RA部、RK部、RL部、RM部、RN部、RP部、RQ部、RJ部)的形状皆为其剖面为图5的半径R1的形状。而且，其关系为：半径R2＝半径R3＞半径R1。
接下来对本实施方式1的BGA(半导体器件)9的制造方法进行说明。
图7所示的是图1的半导体器件的组装步骤之一例的工艺流程图、图8所示的是图7的组装步骤中进行芯片粘贴之前的平面图、图9所示的是图7的组装步骤中进行引线焊接--塑封之前的平面图、图10所示的是图7的组装步骤中进行打码--划片之前的平面图。
首先，如图7及图8的步骤S1所示进行切割。本实施方式中，如图8所示，沿着半导体晶片8的切割线8a进行切割，并选取合格的半导体芯片1。
接着如图7及图8的步骤S2所示进行芯片粘贴。
首先，如图8所示，准备具有多个器件区域10c的板状部件即多个可断开板10，而且，多个可断开板10的上表面10a的多个器件区域10c中，在各自的主面1a上分别安装有形成了多个电极垫1c的半导体芯片1。此时，例如，通过树脂助焊剂等(如图3所示的芯片粘结材料6)将半导体芯片1固定到多个可断开板10上。
之后，进行图7及图9的步骤S3所示的引线焊接。本实施方式中，通过导线即引线7将半导体芯片1的多个电极垫1c与多个可断开板10的多条焊接引线2c进行电连接。此时，引线(导线)7如为金线。其中，所述金线如为线径最大为的细线。
引线焊接结束后，如图7及图9的步骤S4所示，进行塑封工序。在本实施方式1的所述塑封工序中，以通过转送成型法进行树脂封装为例进行说明。即，对于通过引线焊接将半导体芯片1的电极垫1c和器件区域10c的焊接引线2c进行电连接的多个可断开板10，通过转送成型法进行树脂封装。
下面对在本实施方式1的塑封工序中使用的树脂成型模具的构造进行说明。
图11所示的是在图7的组装步骤的塑封工序中所用的树脂成型模具的构造之一例的部分剖面图及部分放大剖面图、图12所示的是图11的树脂成型模具的上模具中流道及空腔的构造之一例的透视平面图、图13所示的是图11的树脂成型模具的下模具的构造之一例的平面图。另外，图14所示的是将图12中rB部的构造之一例进行放大后的部分放大剖面图、图15所示的是将图12中rA部的构造之一例进行放大后的部分放大剖面图、图16所示的是将图12中rC部的构造之一例进行放大后的部分放大剖面图。而且，图17所示的是图7的组装步骤的塑封工序中树脂溢出状态之一例的部分剖面图、图18所示的是图17的树脂溢出状态的部分平面图、图19所示的是图7的组装步骤的塑封工序中树脂充填完成后的状态之一例的部分剖面图、图20所示的是图19的树脂充填完成后的状态的部分平面图。
图11所示的树脂成型模具13具有第一模具即上模具14和与第一模具成为一对的第二模具即下模具15，进行树脂充填时，先将上模具14的对准面14c和下模具15的对准面15b进行对准后夹紧，之后通过将树脂供给到空腔14a以进行充填。
首先，上模具14中形成有空腔14a，所述空腔14a形成图1所示的BGA9的封装体4，而且，还形成有与空腔14a连通的浇口14d及同样与空腔14a连通的排气孔14h。另外还设有成为树脂的流通路径的残胶14k及流道14m，残胶14k、流道14m、浇口14d、空腔14a以及排气孔14h全部连通。本实施方式中，图11所示的排气孔14h为设置在浇口14d对面的空气抽出口，如图12所示，从平面上看，在空腔14a的其他两处边角上分别形成有与空腔14a连通的排气孔14i和排气孔14j。
图12所示的是从图11所示的上模具14的上方俯视流道14m、浇口14d、空腔14a及排气孔14h，14i，14j的形状的示意图。
另一方面，下模具15中，如图11及图13所示，形成有基板配置用的凹状的基板安装部15a及套筒15c，所述套筒15c内配置有挤出树脂的柱塞头15d及柱塞杆(plungerrod)15e。
下面说明上模具14的空腔14a的具体形状。
上模具14中的空腔14a的各边角的内周面14b的剖面半径大小(内周面14b(曲面的曲率半径的大小))具有如下特征。
即，图12中，与距上模具14的浇口14d最远的排气孔14h对应、且形成图1所示的封装体4的第一棱部4e(由第一侧面4b和第二侧面4c形成)的空腔14a的第一边角14e(rA)，如图15所示，其内周面14b的剖面以半径r1形成。另外，形成图1所示的封装体4的第二棱部4f(由第一侧面4b和上表面4a形成)的图12的空腔14a的第二边角14f(rB)，如图14所示，其内周面14b的剖面以半径r2形成。其中，空腔14a的第二边角14f的剖面半径r2比第一边角14e的剖面半径r1大(即r2＞r1)。
形成图1所示的封装体4的第三棱部4g(由第二侧面4c和上表面4a形成)的图12的空腔14a的第三边角14g(rC)，如图16所示，其内周面14b的剖面以半径r3形成。其中，空腔14a的第三边角14g的剖面半径r3与第二棱部4f一样，比第一边角14e的剖面半径r1大(即r3＞r1)。
第二边角14f的剖面半径r2与第三边角14g的剖面半径r3为同样大小，即r2＝r3。
即，在图12所示的空腔14a中，形成各棱部的空腔14a各边角(rB部、rC部、rD部、rE部、rF部、rG部、rH部及rI部)的内周面14b的剖面皆以图14所示的半径r2(也可为图16的半径r3)的大小形成。其中，所述各棱部由图1所示的封装体4的各侧面和上表面4a构成。
另外，在图12所示的空腔14a中，形成各棱部的空腔14a各边角
(rA部、rJ部、rK部、rL部、rM部、rN部、rP部及rQ部)的内周面14b的剖面皆以图15所示的半径r1形成。且r1＜r2。其中，所述各棱部由图1所示的封装体4的各侧面构成。
本实施方式中，将空腔14a各边角(rA部、rJ部、rK部、rL部、rM部、rN部、rP部及rQ部)的内周面14b的剖面半径r1设为比半径r2小的目的是为了确保可形成排气孔14h，14i，14j，其中，所述空腔14a的各边角形成由图1所示的封装体4的各侧面形成的各棱部(相邻的侧面交叉的各棱部)。即，如果将空腔14a的边角的内周面14b的剖面半径r过大设置，封装体4的角部4h的侧面(例如，第一侧面4b)面积将变得更小，因而使各侧面成为曲面，从而导致无法在空腔14a的边角部形成各排气孔。其中，所述空腔14a形成由配置在封装体4的角部4h的各侧面构成的棱部。
因此，将半径r1设为小于半径r2，就可在空腔14a中除了设置有浇口14d的边角部以外的各边角部中形成排气孔14h，14i，14j。
另外，空腔14a中，距浇口14d最远的边角部的第二边角14f的内周面14b的剖面半径r2优选r2≥0.5mm。
实际上，在空腔14a的所述第二边角14f中，将其内周面14b的剖面半径r2分别设为r2＝0.25、r2＝0.45、r2＝0.60、r2＝0.75并进行了空洞发生率的调查，结果发现，仅在r2＝0.25时空洞发生率为1％，而为其他数值时空洞发生率为0％。基于上述理由，考虑到量产时的产品偏差，优选半径r2为r2≥0.5mm。
另外，在本实施方式1的塑封工序中，封装用树脂3采用高流动性树脂进行树脂封装。这是由于在组装BGA9时，为了降低成本(同时也是为了实现金线的细小化)而使用了线径最大为的金线(引线7)，但此时，在进行塑封工序的树脂充填时容易出现金线偏移，为了减少金线偏移而采用所述具有高流动性的树脂作为封装用树脂3。
下面对本实施方式1的塑封工序中用作封装用树脂3的高流动性树脂的定义进行说明。所述高流动性树脂优选可体现其特性的螺旋流至少为100cm的树脂。
所述螺旋流是指在特定条件下在具有螺旋状(漩涡状)沟槽的测试模具中填充树脂时树脂在沟槽中的填充的长度(流动长度)。也就是说，螺旋流的数值越高(填充长度越长)说明树脂的流动性越好。因此，可通过所述螺旋流对射出成形时的树脂的流动性进行评价。
进行螺旋流测定时，测量装置采用EMMI－1－66中规定的模具和射出成形机。将测定试料从保存仓库取出，并在未开封的状态下在室温中放置两个小时后再开封并用以进行测定。而且，必须在开封后2个小时内完成测定。
测定条件为：试料量约为15G，残胶厚度约为3mm，射压为6.9±0.5MPa，成型时间为120±5秒，不进行预热且将温度水准设为175±2℃。在所述条件下，确认达到了规定的温度水准后，准备好试料后迅速放下柱塞杆，并在10秒钟内开始加压。
到了规定时间后将模具解体，读取树脂的流动长度(cm)便可测出螺旋流。
一般树脂的螺旋流为90cm左右，但本实施方式1中，封装用树脂3采用的是螺旋流至少为100cm的高流动性树脂。由此，即使引线7的线径最大为时也可很好地抑制金线偏移。
另外，采用前述的高流动性树脂时，充填时树脂容易进入与空腔14a连通的各排气孔而造成树脂溢出。因此，为了最大限度地抑制树脂溢出，本实施方式1中，如图11所示，将塑封工序中所用的树脂成型模具13的排气孔14h(图12所示的排气孔14i，14j也同样)的开口高度H从40μm左右改为30μm左右。
如上所述，通过将排气孔14h的开口高度设置为30μm左右，即使在使用高流动性树脂时也可最大限度地限制树脂溢出。
下面对本实施方式1中的树脂封装方法进行详细说明。
首先，如图17所示，将安装有半导体芯片1的多个可断开板10搬送到上模具14和下模具15之间，并配置到下模具15的凹状的基板安装部15a上。
接着，使上模具14的对准面14c和下模具15的对准面15b对准后夹紧模具，并在半导体芯片1被上模具14的空腔14a覆盖的状态下，如图17及图18所示，以射压S将封装用树脂3从浇口14d注入空腔14a内。此时，在图13所示的下模具15的套筒15c中，经加热溶融后的封装用树脂3被柱塞头15d挤出并被供到空腔14a。
本实施方式中所用的封装用树脂3为前述的高流动性树脂。
经由浇口14d被挤到空腔14a内的封装用树脂3呈放射状分散，而且树脂中所含有的多个空洞(气泡)12也被挤向浇口14d对面的排气孔14h。
此时，与距空腔14a的浇口14d最远的排气孔14h对应的边角(第二边角14f)的内周面14b的剖面半径r2例如为：r2≥0.5mm，由此，可使空洞12不会残留在第二边角14f中，而可通过图19所示的树脂溢出T被带到空腔14a的边角，并被挤压到排气孔14h。
结果，在进行图20所示的充填封装用树脂3时可使空洞12不残留在空腔14a内。
由此，可在多个可断开板10上形成图1所示的封装体4。此时，由于空腔14a内不残留有空洞12，所以封装体4的表面上也不会形成空洞而导致外观缺陷。
至此，完成图7及图9的步骤S4所示的塑封工序。
在完成树脂塑封后，如图7及图10的步骤S5所示进行打码。本实施方式中，如图10所示，在封装体4的表面打上标记11。
之后，如图7及图10的步骤S6所示进行球焊。本实施方式中，图10中的多个可断开板10的多个器件区域10c中，在图7所示的各自的下表面10b侧上分别安装有多个外部端子即焊球5，通过回流焊接使焊球5熔融，并在多个可断开板10的下表面10b的多个电极上分别与焊球5电连接。
安装焊球后，如图7及图10的步骤S7所示进行划片。本实施方式中，通过切割切断多个可断开板10，并将各个BGA9进行划片。至此，完成图1～图3所示的BGA9的组装。
根据本实施方式1的半导体器件(BGA9)的制造方法，通过将空腔14a的浇口14d对面的边角(第二边角14f)的内周面14b的剖面半径r2进行放大，就可在注入树脂时，使树脂中含有的空洞12不会残留在空腔14a的所述边角而是被挤压到排气孔14h。
即，通过使树脂成型模具13中距空腔14a的浇口14d最远的边角(浇口14d对面的排气孔14h上的第二边角14f)的内周面14b的剖面半径r2设定为比形成棱部的边角(第一边角14e)的内周面14b的剖面半径r1大，就可在注入封装用树脂3(高流动性树脂)时使封装用树脂中所含有的空洞12不易残留在空腔14a的各边角、特别是空洞12最易残留的第二边角14f中，而是使空洞12被挤压到排气孔14h，14i，14j。其中，所述棱部由封装体4的侧面构成。
由此，可抑制在空腔14a内产生空洞12，从而抑制在封装体4中形成空洞。
结果可抑制BGA9(半导体器件)发生外观缺陷，从而提高BGA9的成品率。
而且，由于可以抑制BGA9发生外观缺陷，因此可提高BGA9的成品率。
另外，通过将距空腔14a的浇口14d最远的排气孔14h上的第二边角14f的内周面14b的剖面半径r2设置为比形成棱部的空腔14a的边角即第一边角14e的内周面14b的剖面半径r1大，就可提高将封装体4从模具脱模时的离型性。其中，所述棱部由封装体4的侧面构成。
另外，如果第一边角14e的半径r1过大(例如，半径r1＝半径r2时)，那么，在空腔14a的边角中将因曲面过大而难于形成各排气孔。但本实施方式1中，通过将第一边角14e的内周面14b的剖面半径r1设为比第二边角14f的内周面14b的剖面半径r2小(即半径r1＜半径r2)，也可形成各排气孔。
另外，通过将距空腔14a的浇口14d最远的排气孔14h上的第二边角14f的内周面14b的剖面半径r2设定为与连接于第二边角14f的第三边角14g的内周面14b的剖面半径r3同样大小，就可在形成空腔14a时，用同一切削刀进行切削。在对内周面14b进行加工时无需更换切削刀，而是可使用同一切削刀连续进行切削，所以与半径r2和半径r3为不同大小时相比，可缩短模具的制作时间。
另外，由于本实施方式1的半导体器件采用的是线径最大为的细金线作为引线7，与使用线径大于的金线相比，可减少金的使用量，由此可降低材料费用。
另外，除了采用线径最大为的细金线作为引线7外，还采用高流动性树脂封作为装用树脂3，所以可谋求降低金线偏移。
此外，通过将与空腔14a连通的各排气孔的开口高度(H)设为30μm左右，且采用高流动性树脂作为封装用树脂3，就可最大限度地限制树脂溢出的发生。
接下来说明关于本实施方式1的变形例。
图21所示的是实施方式1的变形例的半导体器件构造的剖面图，以所述半导体器件为LGA(LandGridArray)16为例进行说明。
与BGA9一样，LGA16也是一种在布线基板2上安装半导体芯片1的基板型半导体器件，是在布线基板2的下表面2b按栅格状(网格状)设置作为外部端子的焊接端子2d。在LGA16中也是由封装体4将半导体芯片1及多条引线7进行树脂封装，所述封装体4的形成方法与BGA9的封装体4完全相同。
即，在组装LGA16时的塑封工序中，使用图11～图16所示的模具进行树脂封装，在进行树脂充填时，成为图17～图20所示的状态，从而可将树脂中含有的空洞12挤压到各排气孔而不残留在空腔14a的各边角。
由此，可与BGA9一样，抑制在空腔14a内产生空洞12，从而可抑制封装体4中形成空洞。
结果，可抑制LGA16(半导体器件)出现外观缺陷，从而可提高
LGA16的成品率。另外，由于可抑制LGA16出现外观缺陷，因此可提高LGA16的质量。
由于LGA16所获得的效果与BGA9相同，所以不再进行重复说明。
(实施方式2)
图22所示的是实施方式2中半导体器件构造之一例的平面图、图23所示的是图22中的半导体器件构造之一例的背面图、图24所示的是沿着图22的A－A线剖开的构造之一例的剖面图、图25所示的是图22的半导体器件组装步骤之一例的工艺流程图。
本实施方式2中，对使用图25所示的引线框(板状部件)21进行组装的框架封装型的半导体器件的制造方法进行说明，以树脂封装型的QFP(QuadFlatPackage)20作为所述半导体器件的一例进行说明。
下面通过图22～图24对QFP20的构造进行说明，QFP20具有形成有半导体集成电路的半导体芯片1、在半导体芯片1的外围呈放射状配置的多条内引线(引脚)21b、与内引线21b一体形成的多条外引线21c、将形成在半导体芯片1的主面1a上的表面电极即电极垫1c及与其对应的内引线21b电连接的多条引线7。
QFP20还具有封装体4，所述封装体4经由银焊剂等的芯片粘结材料6将固定有半导体芯片1的芯片安装部即下垫板21a、以及因树脂封装而由封装用树脂等形成且将半导体芯片1、下垫板21a、多条引线7以及多条内引线21b进行封装。
另外，由于所述半导体器件为QFP20半导体器件，所以，与多条内引线21b分别一体形成的多条外引线21c从封装体4的侧面朝向外部以4个方向突出，并以鸥翼状弯曲形成各外引线21c。
另外，由于图24所示的QFP20为引线键合型，安装在下垫板21a上的半导体芯片1为主面1a朝上的面朝上方式安装，因此，下垫板21a和半导体芯片1的背面1b经由所述芯片粘结材料6耦合。而且，形成在主面1a的多个电极垫1c分别经由引线7与内引线21b电连接，由此，半导体芯片1和内引线21b及作为外部端子的外引线21c也被电连接。
多条引线7如为金线或铜线。
内引线21b、外引线21c及下垫板21a例如为由铜合金或铁镍合金等构成的薄板状的部材形成，封装体4例如由热硬化性环氧树脂等构成，并进行树脂封装。
封装体4与实施方式1的BGA9的封装体4一样，由图25所示的树脂成型模具22形成。
接下来，按照图25所示的制造流程图来对本实施方式2的半导体器件(QFP20)的组装步骤进行说明。
首先，按图25的步骤S11所示进行切割，以获得合格的半导体芯片1。
接着，按步骤S12所示进行芯片粘贴。本实施方式中是指经由图24所示的芯片粘结材料6将半导体芯片1安装在引线框21的下垫板21a上。即，经由芯片粘结材料6将半导体芯片1的背面1b和下垫板21a进行耦合。
接着，按步骤S13所示进行引线焊接。即，图24所示，使用引线7将半导体芯片1的主面1a的电极垫1c和与电极垫1c对应的内引线21b进行电连接。其中，引线7例如为金线或铜线。
接着，按步骤S14所示进行塑封。本实施方式2的塑封工序是指使用形成有空腔14a，15f的树脂成型模具22对上模具14和下模具15两者进行与实施方式1同样的树脂封装。
关于图25所示的树脂成型模具22的上模具14的空腔14a，其内周面14b(请参照图14～图16)的各边角的形状与实施方式1的图11～图16所示的形状相同。
因此，即使在QFP20的塑封工序中，在进行树脂充填时，在配置有半导体芯片1的上模具14的空腔14a中，将出现与图17～图20的状态相同的状态，而且，在进行树脂充填以形成封装体4时，树脂中所含有的空洞12将不会残留在空腔14a的各边角而是被挤压到各排气孔。
在完成树脂塑封后，按步骤S15所示进行打码，将标记11(请参照图10)打印到封装体4后，进行步骤S16的划片工序以完成QFP20的组装。其中，进行划片时，在切断各外引线21c的同时使其形成为鸥翼状的弯曲形状。
在本实施方式2的QFP20的制造方法中，在进行塑封工序的树脂充填时，可达到与图17～图20所示的树脂流动状态相同的状态，而且，树脂中所含有的空洞12将不会残留在空腔14a的各边角而是被挤压到各排气孔。
由此，可与实施方式1一样抑制在空腔14a(15f)内产生空洞12，从而抑制在封装体4中形成空洞。
结果，即使在框架封装型的QFP20(半导体器件)时，也可抑制QFP20的出现外观缺陷，从而可提高QFP20的成品率。另外，由于可抑制QFP20出现外观缺陷，所以也可提高QFP20的质量。
由于通过QFP20所获得的其他效果与实施方式1的BGA9的效果一样，所以在此不再进行重复说明。
下面说明本实施方式2的变形例。
图26所示的是实施方式2中变形例的半导体器件的构造的平面图、图27所示的是图26所示的半导体器件构造之一例的背面图、图28所示的是沿着图26的A－A线剖开的构造之一例的剖面图。
图26～图28所示的实施方式2的变形例是所述半导体器件为QFN(QuadFlatNon-leadedPackage)23时的例子。
与QFP20一样，QFN23也是使用图25的引线框21进行组装而成的框架封装型的半导体器件，为在图27所示的封装体4的背面外缘部配置并使其露出成为外部端子的多个引脚部(引脚)21d的小型封装。
QFN23中，也如图28所示，半导体芯片1或多条引线7被封装体4进行树脂封装，关于所述封装体4的形成方法，由于其构造如图27所示，为下垫板21a的背面从封装体4的背面露出，而树脂不会流入下垫板21a的背面侧的结构，所以与实施方式1的BGA9的封装体4时完全相同。
因此，QFN23的组装工序中，其塑封工序中也是使用与实施方式1的图11～图16所示的树脂成型模具13同样的模具进行树脂封装，在进行树脂充填时，成为图17～图20所示的状态，由此可使树脂中所含有的空洞12不会残留在空腔14a的各边角而是被挤压到各排气孔。
因此，与BGA9时一样，可抑制在空腔14a内产生空洞12从而也可抑制在封装体4中产生空洞。
结果，可抑制QFN23(半导体器件)出现外观缺陷，从而提高QFN23的成品率。另外，由于可抑制QFN23出现外观缺陷，所以可提高QFN23的质量。
由于因QFN23所获得的其他效果与实施方式1的BGA9的效果一样，所以不再进行重复说明。
以上按照实施方式具体地说明了本案发明人所作的发明，但是本发明并不受到所述实施方式的限定，在不超出其要旨的范围下能够进行种种变更，在此无需赘言。
例如，所述实施方式1，2的树脂成型模具13，22中，以上模具14为第一模具、以下模具15为第二模具为例进行了说明，但如果上模具14和下模具15为一对时，其关系为：可将其中的任意一个作为第一模具或作为第二模具。
另外，在所述实施方式1的图12、图14～图16所示的模具中，空腔14a的第二边角14f的剖面半径r2与第三边角14g的剖面半径r3为同样大小(r2＝r3)，形成由图1所示的封装体4各侧面和上表面4a构成的各棱部的空腔14a各边角(rB部、rC部、rD部、rE部、rF部、rG部、rH部及rI部)的内周面14b的剖面皆以图14所示的半径r2(也可为图16的半径r3)的大小形成。但是，本实施方式1，2的树脂成型模具13，22的空腔14a中，如果所述第二边角14f(距浇口14d最远的排气孔上的边角)的内周面14b的剖面半径r2如果比其他任何一个边角的内周面14b的剖面半径大，则各边角(rB部、rC部、rD部、rE部、rF部、rG部、rH部及rI部)的内周面14b的剖面半径无需与半径r2相同也可。
另外，如果引线7不为金线而是铜线时，由于铜比金硬度大，所以在同一线径的情况下，铜线更不易出现金线偏移。但是，随着铜线的细小化，也必须采取金线偏移对策，此时，采用前述的几个特征，也是有效地解决金线偏移的方法。
产业上之可利性
本发明适用于采用树脂封装方式的电子装置的组装。

Claims (7)

1.一种半导体器件的制造方法，其特征在于，包括以下工序：
(a)准备上表面安装有半导体芯片的布线部件的工序；
(b)将所述布线部件配置在具有空腔的树脂成型模具的模具面上并使所述半导体芯片位于所述树脂成型模具的所述空腔的工序；
(c)通过向所述树脂成型模具的所述空腔内注入树脂而形成将所述半导体芯片树脂封装的封装体的工序，
其中，所述树脂成型模具的所述空腔具有下表面、第一侧面和第二侧面，由所述下表面和所述第一侧面构成的内弧部的半径大于由所述第一侧面和所述第二侧面构成的内弧部的半径，
在所述(c)工序之后，所述封装体具有分别通过所述树脂成型模具的所述空腔的所述下表面、所述第一侧面和所述第二侧面形成的上封装面、第一封装侧面和第二封装侧面，由所述上封装面和所述第一封装侧面构成的内弧部的半径大于由所述第一封装侧面和所述第二封装侧面构成的内弧部的半径。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，
由所述树脂成型模具的所述空腔的所述下表面和所述第二侧面构成的内弧部的半径大于由所述树脂成型模具的所述空腔的所述第一侧面和所述第二侧面构成的内弧部的半径，
在所述(c)工序之后，由所述封装体的所述上封装面和所述第二封装侧面构成的内弧部的半径大于由所述封装体的所述第一封装侧面和所述第二封装侧面构成的内弧部的半径。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，
在所述树脂成型模具的所述空腔的所述第一侧面形成有排气孔。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，
所述树脂成型模具的所述空腔在俯视观察时为大致四边形，所述空腔的第一角部具有斜面，所述斜面是所述第一侧面。
5.如权利要求4所述的半导体器件的制造方法，其特征在于，
所述树脂成型模具的所述空腔具有沿所述空腔的对角线方向与所述第一角部相对的第二角部，
在所述(c)工序，所述树脂被从所述第二角部注入到所述空腔内。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，
所述布线部件是布线基板。
7.如权利要求6所述的半导体器件的制造方法，其特征在于，
还包括以下工序：
(d)在所述(c)工序之后，在所述布线部件的与上表面相对的下表面上安装多个焊球的工序。
CN201510900984.3A 2011-01-12 2011-12-21 半导体器件的制造方法 Pending CN105374695A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-003560 2011-01-12
JP2011003560A JP5562874B2 (ja) 2011-01-12 2011-01-12 半導体装置の製造方法
CN201110442435.8A CN102593015B (zh) 2011-01-12 2011-12-21 半导体器件的制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201110442435.8A Division CN102593015B (zh) 2011-01-12 2011-12-21 半导体器件的制造方法

Publications (1)

Publication Number Publication Date
CN105374695A true CN105374695A (zh) 2016-03-02

Family

ID=46455579

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201110442435.8A Active CN102593015B (zh) 2011-01-12 2011-12-21 半导体器件的制造方法
CN201510900984.3A Pending CN105374695A (zh) 2011-01-12 2011-12-21 半导体器件的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201110442435.8A Active CN102593015B (zh) 2011-01-12 2011-12-21 半导体器件的制造方法

Country Status (5)

Country Link
US (2) US8349661B2 (zh)
JP (1) JP5562874B2 (zh)
KR (1) KR101833068B1 (zh)
CN (2) CN102593015B (zh)
TW (2) TWI520234B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767557A (zh) * 2019-10-31 2020-02-07 芜湖市智行天下工业设计有限公司 一种半导体器件及其制造模具

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5562874B2 (ja) * 2011-01-12 2014-07-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102017829B1 (ko) 2013-04-09 2019-09-03 삼성전자 주식회사 관통부를 갖는 인쇄 회로 기판 및 이를 이용하여 형성된 반도체 패키지
CN105874606B (zh) * 2014-01-06 2021-01-12 Mc10股份有限公司 包封适形电子系统和器件及其制作和使用方法
US10020211B2 (en) 2014-06-12 2018-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level molding chase design
CN104409387A (zh) * 2014-10-27 2015-03-11 三星半导体(中国)研究开发有限公司 封装设备及封装方法
JP2017183511A (ja) * 2016-03-30 2017-10-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6919041B2 (ja) * 2016-12-26 2021-08-11 アピックヤマダ株式会社 成形金型、樹脂成形装置
JP6981168B2 (ja) 2017-10-18 2021-12-15 三菱電機株式会社 半導体装置の製造方法
US20210043466A1 (en) * 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds
JP7269362B2 (ja) * 2019-10-07 2023-05-08 三菱電機株式会社 半導体製造装置およびそれを用いた半導体装置の製造方法ならびに半導体装置
JP2021148653A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体装置、検査用部品、および検査装置
WO2024104111A1 (zh) * 2022-11-17 2024-05-23 海信家电集团股份有限公司 功率模块和设备
CN115763381B (zh) * 2022-11-17 2024-03-08 海信家电集团股份有限公司 智能功率模块和设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129353A (ja) * 1991-11-06 1993-05-25 Sony Corp 半導体製造装置
JPH07254664A (ja) * 1994-01-27 1995-10-03 Sony Corp 樹脂封止型半導体装置、樹脂封止型半導体装置の製造方法及び樹脂封止型半導体装置の製造に用いる金型
US5517056A (en) * 1993-09-30 1996-05-14 Motorola, Inc. Molded carrier ring leadframe having a particular resin injecting area design for gate removal and semiconductor device employing the same
JPH10270602A (ja) * 1997-03-27 1998-10-09 Fujitsu Ten Ltd 電子回路装置、該電子回路装置の封止層の形成方法、回路基板、及び前記封止層の形成に使用する金型
JPH11176855A (ja) * 1997-12-09 1999-07-02 Oki Electric Ind Co Ltd 樹脂封止半導体装置の製造方法及びそのための装置
CN1601711A (zh) * 2003-09-26 2005-03-30 株式会社瑞萨科技 制造半导体器件的方法
CN1838391A (zh) * 2005-03-22 2006-09-27 株式会社瑞萨科技 制造半导体器件的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2687946B2 (ja) * 1995-08-16 1997-12-08 日本電気株式会社 リードフレーム
US5708300A (en) 1995-09-05 1998-01-13 Woosley; Alan H. Semiconductor device having contoured package body profile
US5817545A (en) * 1996-01-24 1998-10-06 Cornell Research Foundation, Inc. Pressurized underfill encapsulation of integrated circuits
US5929511A (en) * 1996-07-15 1999-07-27 Matsushita Electronics Corporation Lead frame for resin sealed semiconductor device
JP2000102929A (ja) 1998-09-29 2000-04-11 Towa Corp 電子部品の樹脂封止成形用金型の加工方法
US6048656A (en) * 1999-05-11 2000-04-11 Micron Technology, Inc. Void-free underfill of surface mounted chips
JP2002076038A (ja) * 2000-08-24 2002-03-15 Mitsui High Tec Inc モールド金型
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
JP2004179345A (ja) * 2002-11-26 2004-06-24 Fujitsu Ltd 半導体用基板シート材及びその製造方法、及び基板シート材を用いたモールド方法及び半導体装置の製造方法
JP5562874B2 (ja) * 2011-01-12 2014-07-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129353A (ja) * 1991-11-06 1993-05-25 Sony Corp 半導体製造装置
US5517056A (en) * 1993-09-30 1996-05-14 Motorola, Inc. Molded carrier ring leadframe having a particular resin injecting area design for gate removal and semiconductor device employing the same
JPH07254664A (ja) * 1994-01-27 1995-10-03 Sony Corp 樹脂封止型半導体装置、樹脂封止型半導体装置の製造方法及び樹脂封止型半導体装置の製造に用いる金型
JPH10270602A (ja) * 1997-03-27 1998-10-09 Fujitsu Ten Ltd 電子回路装置、該電子回路装置の封止層の形成方法、回路基板、及び前記封止層の形成に使用する金型
JPH11176855A (ja) * 1997-12-09 1999-07-02 Oki Electric Ind Co Ltd 樹脂封止半導体装置の製造方法及びそのための装置
CN1601711A (zh) * 2003-09-26 2005-03-30 株式会社瑞萨科技 制造半导体器件的方法
CN1838391A (zh) * 2005-03-22 2006-09-27 株式会社瑞萨科技 制造半导体器件的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767557A (zh) * 2019-10-31 2020-02-07 芜湖市智行天下工业设计有限公司 一种半导体器件及其制造模具
CN110767557B (zh) * 2019-10-31 2021-05-11 芜湖市智行天下工业设计有限公司 一种半导体器件及其制造模具

Also Published As

Publication number Publication date
US20120178220A1 (en) 2012-07-12
KR20120081951A (ko) 2012-07-20
TWI567836B (zh) 2017-01-21
US8349661B2 (en) 2013-01-08
TW201230212A (en) 2012-07-16
CN102593015B (zh) 2016-01-20
CN102593015A (zh) 2012-07-18
TW201611138A (zh) 2016-03-16
JP5562874B2 (ja) 2014-07-30
TWI520234B (zh) 2016-02-01
KR101833068B1 (ko) 2018-02-27
US20130109138A1 (en) 2013-05-02
JP2012146799A (ja) 2012-08-02
US8597989B2 (en) 2013-12-03

Similar Documents

Publication Publication Date Title
CN102593015B (zh) 半导体器件的制造方法
US6400004B1 (en) Leadless semiconductor package
US7378301B2 (en) Method for molding a small form factor digital memory card
US6627976B1 (en) Leadframe for semiconductor package and mold for molding the same
JP5479247B2 (ja) 半導体装置の製造方法
JP2008047573A (ja) 樹脂封止型半導体装置の製造装置、樹脂封止型半導体装置の製造方法、および樹脂封止型半導体装置
KR200309906Y1 (ko) 반도체 패키지 제조용 리드프레임
TWI485819B (zh) 封裝結構及其製造方法
JPH10284525A (ja) 半導体装置の製造方法
JP4454608B2 (ja) 半導体集積回路装置の製造方法
KR100591718B1 (ko) 수지-밀봉형 반도체 장치
CN111554584A (zh) 基板双面封装芯片的方法和基板双面封装芯片的结构
JP4732138B2 (ja) 半導体装置及びその製造方法
US10290593B2 (en) Method of assembling QFP type semiconductor device
JP4421934B2 (ja) 半導体装置の製造方法
JP2019079928A (ja) 半導体装置の製造方法およびリードフレーム
JP6986539B2 (ja) 樹脂成形済リードフレームの製造方法、樹脂成形品の製造方法、及びリードフレーム
JP2010212628A (ja) 半導体装置の製造方法
JP2011204786A (ja) 半導体装置の製造方法
US20180025965A1 (en) WFCQFN (Very-Very Thin Flip Chip Quad Flat No Lead) with Embedded Component on Leadframe and Method Therefor
JP4477976B2 (ja) 半導体装置の製造方法
US7348660B2 (en) Semiconductor package based on lead-on-chip architecture, the fabrication thereof and a leadframe for implementing in a semiconductor package
KR100983304B1 (ko) 리이드 프레임 및, 그것을 적용하여 제조된 반도체 팩키지및, 반도체 팩키지의 제조 방법
JP2007095964A (ja) 半導体装置の製造方法
JP2009049072A (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160302