JP5479247B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置（または半導体集積回路装置）の製造方法における樹脂封止技術に適用して有効な技術に関する。

日本特開昭５９−１０５３２６号公報（特許文献１）には、半導体装置等のトランスファモールドにおいて、レジンの供給路であるランナを共有して対向して配置されたキャビティ対の列の間に、補助的なサポートピラーを設けたレジンモールド装置が開示されている。

日本特開２０００−２１８６６０号公報（特許文献２）には、半導体装置等のトランスファモールドにおいて、レジンの供給路であるランナが各キャビティに個々に連結されている金型構造を有するとともに、下金型サポートピラーが各キャビティの中心部とキャビティ間に設けられたレジンモールド装置が開示されている。

日本特開２００４−２１４２３３号公報（特許文献３）または、これに対応する米国特許公開２００６−１２５０６４号公報（特許文献４）には、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）型の半導体装置等のトランスファモールドにおいて、キャビティ間に溶融樹脂の導通路（いわゆるスルーゲート）を設けるスルーモールド（Ｔｈｒｏｕｇｈ Ｍｏｌｄ）技術が開示されている。

日本特開２００３−２４３６００号公報（特許文献５）または、これに対応する米国特許第６８０９４０５号公報（特許文献６）には、パッケージ下面の外部端子を千鳥状としたＱＦＮ型の半導体装置等のトランスファモールドに関して、キャビティ間に溶融樹脂の導通路を設けるスルーモールド技術が開示されている。

特開昭５９−１０５３２６号公報 特開２０００−２１８６６０号公報 特開２００４−２１４２３３号公報 米国特許公開２００６−１２５０６４号公報 特開２００３−２４３６００号公報 米国特許第６８０９４０５号公報

本願発明者等が検討したところによると、ＱＦＮのモールド工程において、リードフレームに搭載された各半導体チップを個々に覆うキャビティを備えた金型を使用する個片モールド方式を採用した場合、各キャビティに樹脂を供給するためのランナ部に対応する領域がリードフレーム側に必要となり、ランナ部に対応する領域の分だけ、１つのリードフレームからの半導体装置の取得数が低下してしまう。

そこで、一つのキャビティで複数の半導体チップを一括して封止するＭＡＰ（Ｍｏｌｄ Ａｒｒａｙ Ｐａｃｋａｇｅ）方式を採用することで、半導体装置の取得数を増やすことができる。しかし、ＭＡＰ方式の場合、金型からの離型性を考慮して、ラミネートテープを使用する分、製造コストが増加してしまう。

そこで、本願発明者等は、隣り合うキャビティ間をスルーゲート部で繋ぎ、一方のキャビティに供給された樹脂を、他方のキャビティにスルーゲート部を介して供給する、スルーモールド方式を採用することについて検討した。しかし、この場合、良好な離型性を確保するためには、各キャビティにエジェクタピンを設ける必要があるが、そのようにすると、サポートピラー（金型保持支柱）の配置が困難となることが明らかとなった。

本願発明は、これらの課題を解決するためになされたものである。

本発明の目的は、信頼性の高い半導体装置の製造プロセスを提供することにある。

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、本願の一つの発明は、スルーゲートを介して複数のモールドキャビティを直列に連結したキャビティ列を複数行配置したマトリクス状キャビティ群を有する金型間にリードフレームを挟んだ状態で、各キャビティに封止樹脂を充填して、各キャビティ内に収容された半導体チップを封止する半導体装置の製造方法（いわゆるＳＥＭＩ−ＭＡＰ方式）において、前記リードフレームの主面と平行な平面で見たとき、前記マトリクス状キャビティ群のキャビティコーナ部には、そのキャビティコーナ部が隣接する全てのキャビティを跨ぐような断面を有するサポートピラーが配置されている。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、スルーゲートを介して複数のモールドキャビティを直列に連結したキャビティ列を複数行配置したマトリクス状キャビティ群を有する金型間にリードフレームを挟んだ状態で、各キャビティに封止樹脂を充填して、各キャビティ内に収容された半導体チップを封止する半導体装置の製造方法において、前記リードフレームの主面と平行な平面で見たとき、前記マトリクス状キャビティ群のキャビティコーナ部には、そのキャビティコーナ部が隣接する全てのキャビティを跨ぐような断面を有するサポートピラーが配置されているので、樹脂封止時の金型の変形を有効に防止することができる。

本願の一実施の形態の半導体装置の製造方法における組み立てプロセスに用いるリードフレームの全体上面図（リードフレーム投入時）である。 図１のリードフレーム切り出し領域Ｒ１に対応するリードフレームの部分拡大上面図（リードフレーム投入時）である。 図２の単位デバイス領域５の全体裏面図（リードフレーム投入時）である。 図３のＸ−Ｘ’断面に対応するリードフレームの模式断面図（リードフレーム投入時）である。 図２の単位デバイス領域５の全体表面図（リードフレーム投入時）である。 図５のＸ−Ｘ’断面に対応するリードフレームの模式断面図（リードフレーム投入時）である。 図２の単位デバイス領域５の全体表面図（ダイボンディング完了時点）である。 図７のＸ−Ｘ’断面に対応するリードフレームの模式断面図（ダイボンディング完了時点）である。 図２の単位デバイス領域５の全体表面図（ワイヤボンディング完了時点）である。 図９のＸ−Ｘ’断面に対応するリードフレームの模式断面図（ワイヤボンディング完了時点）である。 図１のリードフレーム切り出し領域Ｒ１に対応するリードフレームの部分拡大上面図（トランスファモールド完了時点；封止体の外周のみを破線で表示）である。 図１１のＸ−Ｘ’断面に対応するリードフレームの部分模式断面図（トランスファモールド完了時点）である。 図１のリードフレーム切り出し領域Ｒ１に対応するリードフレームの部分拡大上面図（パッケージダイシング工程）である。 図１３のＸ−Ｘ’断面に対応するリードフレームの部分模式断面図（トランスファモールド完了時点）である。 個々のパッケージに分離後のパッケージ（レジン封止体）の上面図である。 図１５のパッケージ（レジン封止体）の構造（エジェクタピン跡等の構造）を説明するための模式断面図である。 図１５のパッケージ（レジン封止体）の裏面図である。 図１５のパッケージ（レジン封止体）の斜視図である。 本願の一実施の形態の半導体装置の製造方法に使用する樹脂モールド装置のモールド金型周辺の模式断面図である。 図１９の樹脂モールド装置のプレスユニット８２の下金型５１ａの上面全体図（周辺の２次的な構造は省略している）である。 図２０のポット＆キャビティ単位領域ＰＣの全体上面図である。 図２１のキャビティブロック７０の拡大上面図である。 図２２のＡ−Ａ’断面にほぼ対応する上金型を含む部分模式断面図（リードフレーム設置前）である。 図２２のＡ−Ａ’断面にほぼ対応する上金型を含む部分模式断面図（リードフレーム設置工程）である。 図２２のＡ−Ａ’断面にほぼ対応する上金型を含む部分模式断面図（金型クランプ＆樹脂充填完了時点）である。 図２２のＡ−Ａ’断面にほぼ対応する上金型を含む部分模式断面図（金型オープン＆離型完了時点）である。

〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。

１．以下の工程を含む半導体装置の製造方法：
（ａ）ダイパッド、前記ダイパッドの周囲に配置された複数のリード、および前記ダイパッドと前記複数のリードを支持する枠部を有する複数の単位デバイス領域を２次元マトリクス状に配置したリードフレームを準備する工程；
（ｂ）表面に複数の電極パッドを有する半導体チップの裏面を各ダイパッド上に固定する工程；
（ｃ）前記複数のリードと前記複数の電極パッドとをワイヤで接続する工程；
（ｄ）前記工程（ｃ）の後、モールド装置内において、前記リードフレームを、モールド金型を構成する下金型と上金型の間に挟んだ状態で、各単位デバイス領域にトランスファモールドにより、樹脂封止体を形成する工程；
（ｅ）前記モールド装置内において、前記樹脂封止体が形成された前記リードフレームを前記下金型または前記上金型から離型させる工程、
ここで、前記工程（ｄ）において、前記モールド金型は、以下を有する：
（ｘ１）２次元マトリクス状に配置された前記複数の単位デバイス領域に対応して、前記下金型と前記上金型の間に設けられた複数のモールドキャビティを、スルーゲートを介して直列に連結したキャビティ列を複数行配置したマトリクス状キャビティ群；
（ｘ２）前記マトリクス状キャビティ群に属する各モールドキャビティに対応して、前記下金型に設けられた可動エジェクタピン；
（ｘ３）前記マトリクス状キャビティ群の複数のキャビティコーナ部に、平面的に前記可動エジェクタピンと重ならず、且つ、各キャビティコーナ部を囲む４個のモールドキャビティを跨ぐように、それぞれ設けられた複数のサポートピラー。

２．前記１項の半導体装置の製造方法において、前記キャビティ列を構成する前記モールドキャビティの数は、４個以上、１０個以下である。

３．前記１または２項の半導体装置の製造方法において、前記可動エジェクタピンは、平面的に言って前記マトリクス状キャビティ群に属する各モールドキャビティ内の対角的な位置に一対で設けられている。

４．前記１から３項のいずれか一つの半導体装置の製造方法において、前記複数のサポートピラーは、近接するモールドキャビティを挟んで相互に対角的な位置に来るように、前記キャビティコーナ部１個おきに設けられている。

５．前記１，３または４項の半導体装置の製造方法において、前記キャビティ列を構成する前記モールドキャビティの数は、４個以上、６個以下である。

６．前記１から５項のいずれか一つの半導体装置の製造方法において、前記工程（ｅ）における離型は、前記可動エジェクタピンによって実行される。

７．前記１から６項のいずれか一つの半導体装置の製造方法において、前記工程（ｄ）において、前記モールド金型は、更に以下を有する：
（ｘ４）前記マトリクス状キャビティ群に属する各モールドキャビティに対応して、前記下金型に、平面的に言って各モールドキャビティ内の前記可動エジェクタピンとは異なる対角的な位置に設けられた一対の固定エジェクタピン。

８．前記７項の半導体装置の製造方法において、前記一対の固定エジェクタピンは、それぞれ前記複数のサポートピラーが設けられた前記複数のキャビティコーナ部の一つに近接して設けられている。

９．前記１から８項のいずれか一つの半導体装置の製造方法において、更に以下の工程を含む：
（ｆ）前記工程（ｅ）の後、ダイシングにより、各単位デバイス領域に分離する工程。

１０．前記１から９項の半導体装置の製造方法において、前記工程（ｄ）において、前記上金型と前記リードフレーム間は、シートで分離されている。

１１．以下の工程を含む半導体装置の製造方法：
（ａ）ダイパッド、前記ダイパッドの周囲に配置された複数のリード、および前記ダイパッドと前記複数のリードを支持する枠部を有する複数の単位デバイス領域を２次元マトリクス状に配置したリードフレームを準備する工程；
（ｂ）表面に複数の電極パッドを有する半導体チップの裏面を各ダイパッド上に固定する工程；
（ｃ）前記複数のリードと前記複数の電極パッドとをワイヤで接続する工程；
（ｄ）前記工程（ｃ）の後、モールド装置内において、前記リードフレームを、モールド金型を構成する下金型と上金型の間に挟んだ状態で、各単位デバイス領域にトランスファモールドにより、樹脂封止体を形成する工程；
（ｅ）前記モールド装置内において、前記樹脂封止体が形成された前記リードフレームを前記下金型または前記上金型から離型させる工程、
ここで、前記工程（ｄ）において、前記モールド金型は、以下を有する：
（ｘ１）２次元マトリクス状に配置された前記複数の単位デバイス領域に対応して、前記下金型と前記上金型の間に設けられた複数のモールドキャビティを、スルーゲートを介して直列に連結したキャビティ列を複数行配置したマトリクス状キャビティ群；
（ｘ２）前記マトリクス状キャビティ群の複数のキャビティコーナ部に、平面的に各キャビティコーナ部を囲む４個のモールドキャビティを跨ぐように、それぞれ設けられた複数のサポートピラー。

１２．前記１１項の半導体装置の製造方法において、前記キャビティ列を構成する前記モールドキャビティの数は、４個以上、１０個以下である。

１３．前記１１または１２項の半導体装置の製造方法において、前記複数のサポートピラーは、近接するモールドキャビティを挟んで相互に対角的な位置に来るように、前記キャビティコーナ部１個おきに設けられている。

１４．前記１１または１３項の半導体装置の製造方法において、前記キャビティ列を構成する前記モールドキャビティの数は、４個以上、６個以下である。

１５．前記１１から１４項のいずれか一つの半導体装置の製造方法において、更に以下の工程を含む：
（ｆ）前記工程（ｅ）の後、ダイシングにより、各単位デバイス領域に分離する工程。

１６．前記１１から１５項のいずれか一つの半導体装置の製造方法において、前記工程（ｄ）において、前記上金型と前記リードフレーム間は、シートで分離されている。

１７．スルーゲートを介して複数のモールドキャビティを直列に連結したキャビティ列を複数行配置したマトリクス状キャビティ群を有する金型間にリードフレームを挟んだ状態で、各キャビティに封止樹脂を充填して、各キャビティ内に収容された半導体チップを封止する半導体装置の製造方法において、前記リードフレームの主面と平行な平面で見たとき、前記マトリクス状キャビティ群のキャビティコーナ部には、そのキャビティコーナ部が隣接する全てのキャビティを跨ぐような断面を有するサポートピラーが配置されていることを特徴とする半導体装置の製造方法。

次に、本願において開示される発明のその他の実施の形態について概要を説明する。

１．以下の工程を含む半導体装置の製造方法：
（ａ）ダイパッド、前記ダイパッドの周囲に配置された複数のリード、および前記ダイパッドと前記複数のリードを支持する枠部を有する複数の単位デバイス領域を２次元マトリクス状に配置したリードフレームを準備する工程；
（ｂ）表面に複数の電極パッドを有する半導体チップの裏面を各ダイパッド上に固定する工程；
（ｃ）前記工程（ｂ）の後、モールド装置内において、前記リードフレームを、モールド金型を構成する下金型と上金型の間に挟んだ状態で、各単位デバイス領域にトランスファモールドにより、樹脂封止体を形成する工程；
（ｄ）前記モールド装置内において、前記樹脂封止体が形成された前記リードフレームを前記下金型または前記上金型から離型させる工程、
ここで、前記工程（ｃ）において、前記モールド金型は、以下を有する：
（ｘ１）２次元マトリクス状に配置された前記複数の単位デバイス領域に対応して、前記下金型と前記上金型の間に設けられた複数のモールドキャビティを、スルーゲートを介して直列に連結したキャビティ列を複数行配置したマトリクス状キャビティ群；
（ｘ２）前記マトリクス状キャビティ群に属する各モールドキャビティに対応して、前記下金型に設けられた可動エジェクタピン；
（ｘ３）前記マトリクス状キャビティ群の複数のキャビティコーナ部に、平面的に前記可動エジェクタピンと重ならず、且つ、各キャビティコーナ部を囲む４個のモールドキャビティを跨ぐように、それぞれ設けられた複数のサポートピラー。

２．前記１項の半導体装置の製造方法において、前記キャビティ列を構成する前記モールドキャビティの数は、４個以上、１０個以下である。

３．前記１または２項の半導体装置の製造方法において、前記可動エジェクタピンは、平面的に言って前記マトリクス状キャビティ群に属する各モールドキャビティ内の対角的な位置に一対で設けられている。

４．前記１から３項のいずれか一つの半導体装置の製造方法において、前記複数のサポートピラーは、近接するモールドキャビティを挟んで相互に対角的な位置に来るように、前記キャビティコーナ部１個おきに設けられている。

５．前記１，３または４項の半導体装置の製造方法において、前記キャビティ列を構成する前記モールドキャビティの数は、４個以上、６個以下である。

６．前記１から５項のいずれか一つの半導体装置の製造方法において、前記工程（ｄ）における離型は、前記可動エジェクタピンによって実行される。

７．前記１から６項のいずれか一つの半導体装置の製造方法において、前記工程（ｃ）において、前記モールド金型は、更に以下を有する：
（ｘ４）前記マトリクス状キャビティ群に属する各モールドキャビティに対応して、前記下金型に、平面的に言って各モールドキャビティ内の前記可動エジェクタピンとは異なる対角的な位置に設けられた一対の固定エジェクタピン。

８．前記７項の半導体装置の製造方法において、前記一対の固定エジェクタピンは、それぞれ前記複数のサポートピラーが設けられた前記複数のキャビティコーナ部の一つに近接して設けられている。

９．前記１から８項のいずれか一つの半導体装置の製造方法において、更に以下の工程を含む：
（ｅ）前記工程（ｄ）の後、ダイシングにより、各単位デバイス領域に分離する工程。

１０．前記１から９項の半導体装置の製造方法において、前記工程（ｃ）において、前記上金型と前記リードフレーム間は、シートで分離されている。

１１．以下の工程を含む半導体装置の製造方法：
（ａ）ダイパッド、前記ダイパッドの周囲に配置された複数のリード、および前記ダイパッドと前記複数のリードを支持する枠部を有する複数の単位デバイス領域を２次元マトリクス状に配置したリードフレームを準備する工程；
（ｂ）表面に複数の電極パッドを有する半導体チップの裏面を各ダイパッド上に固定する工程；
（ｃ）前記工程（ｂ）の後、モールド装置内において、前記リードフレームを、モールド金型を構成する下金型と上金型の間に挟んだ状態で、各単位デバイス領域にトランスファモールドにより、樹脂封止体を形成する工程；
（ｄ）前記モールド装置内において、前記樹脂封止体が形成された前記リードフレームを前記下金型または前記上金型から離型させる工程、
ここで、前記工程（ｃ）において、前記モールド金型は、以下を有する：
（ｘ１）２次元マトリクス状に配置された前記複数の単位デバイス領域に対応して、前記下金型と前記上金型の間に設けられた複数のモールドキャビティを、スルーゲートを介して直列に連結したキャビティ列を複数行配置したマトリクス状キャビティ群；
（ｘ２）前記マトリクス状キャビティ群の複数のキャビティコーナ部に、平面的に各キャビティコーナ部を囲む４個のモールドキャビティを跨ぐように、それぞれ設けられた複数のサポートピラー。

１２．前記１１項の半導体装置の製造方法において、前記キャビティ列を構成する前記モールドキャビティの数は、４個以上、１０個以下である。

１３．前記１１または１２項の半導体装置の製造方法において、前記複数のサポートピラーは、近接するモールドキャビティを挟んで相互に対角的な位置に来るように、前記キャビティコーナ部１個おきに設けられている。

１４．前記１１または１３項の半導体装置の製造方法において、前記キャビティ列を構成する前記モールドキャビティの数は、４個以上、６個以下である。

１５．前記１１から１４項のいずれか一つの半導体装置の製造方法において、更に以下の工程を含む：
（ｅ）前記工程（ｄ）の後、ダイシングにより、各単位デバイス領域に分離する工程。

１６．前記１１から１５項のいずれか一つの半導体装置の製造方法において、前記工程（ｃ）において、前記上金型と前記リードフレーム間は、シートで分離されている。

〔本願における記載形式、基本的用語、用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。

２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金メッキ、銅層、ニッケル・メッキ等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、銅、ニッケル等を主要な成分とする部材を含むものとする。

３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。まとえば、「矩形」または「ほぼ矩形」というときは、厳密な正方形又は長方形のみでなく、それらに類似したものを含む。たとえば、四隅を面取りした又は丸みを帯びさせた変形された正方形は矩形である。正方形を例にとれば、一般的に面取り等により、理想的正方形から除外された部分の面積が、前記理想的正方形の面積の１５％未満である場合は、変形された正方形は矩形である。

４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。

５．「ウエハ」というときは、通常は半導体装置（半導体集積回路装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、ＳＯＩウエハ、エピタキシャルウエハ、絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。

６．「半導体チップ」というときは、一般的にはウエハ分割工程(ブレードダイシング、レーザダイシングその他のペレタイズ工程)後の半導体デバイス又は半導体集積回路を形成したダイ等を指す。ここでは主としてシリコン系のチップを、例にとって説明するが、GaAs系その他のデバイス・チップであってもよい。

７．本願で主に取り扱うトランスファ・モールドでは、金型は上金型、および下金型が閉じたときにできる空間にできた各種の空間領域を用いてレジンを溶融、転送（移動）、注入（充填）、キュアー進行（圧縮モールドの場合は文字通りの意味での溶融、転送、注入はない）によって、レジン封止物を形成する。この過程を説明する際、前記各種の空間領域、すなわち、レジンタブレットを収容するポット部、このポット部に対向して設けられたカル(Cull)部、カル部とキャビティ部をつなぐランナ部、ランナ部とキャビティ部の境界領域に形成されたゲート等の金型に関する部分と、封止レジンによる封止体（配線基板上の領域を含む）のそれらに対応する部分の間で参照番号を共用する場合がある。なお、封止技術においては、金型の金属部分が意味を持つのではなく、その空隙部に意味があるので、図に表示する場合に、一部で、金型の金属部分を省略して、充填部材のみを明示する場合がある。

８．本願においては、封止時にリードフレームを上下反転させる関係で、上下の概念に混乱を生ずる可能性があるので、リードフレーム及びその付着物、定着物に関して、特にそうでない旨明記した場合及び明らかにそうでない場合を除き、「上面」とは、リードフレームを基準に、半導体チップが搭載された、または、されるべき側の面を言う。従って、金型及びその関係部材に関しては、「上面」は、通常通り、重力の方向と反対の方向を指す。

〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。

また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。

１．本願の一実施の形態の半導体装置の製造方法における組み立てプロセスのアウトライン及びパッケージ構造等の説明（主に図１から図１８）
以下の例では、ＱＦＮ型デバイスを例にとり、具体的に説明するが、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）その他の形式のプラスティックパッケージ等にも適用できることは言うまでもない。

図１は本願の一実施の形態の半導体装置の製造方法における組み立てプロセスに用いるリードフレームの全体上面図（リードフレーム投入時）である。図２は図１のリードフレーム切り出し領域Ｒ１に対応するリードフレームの部分拡大上面図（リードフレーム投入時）である。図３は図２の単位デバイス領域５の全体裏面図（リードフレーム投入時）である。図４は図３のＸ−Ｘ’断面に対応するリードフレームの模式断面図（リードフレーム投入時）である。図５は図２の単位デバイス領域５の全体表面図（リードフレーム投入時）である。図６は図５のＸ−Ｘ’断面に対応するリードフレームの模式断面図（リードフレーム投入時）である。図７は図２の単位デバイス領域５の全体表面図（ダイボンディング完了時点）である。図８は図７のＸ−Ｘ’断面に対応するリードフレームの模式断面図（ダイボンディング完了時点）である。図９は図２の単位デバイス領域５の全体表面図（ワイヤボンディング完了時点）である。図１０は図９のＸ−Ｘ’断面に対応するリードフレームの模式断面図（ワイヤボンディング完了時点）である。図１１は図１のリードフレーム切り出し領域Ｒ１に対応するリードフレームの部分拡大上面図（トランスファモールド完了時点；封止体の外周のみを破線で表示）である。図１２は図１１のＸ−Ｘ’断面に対応するリードフレームの部分模式断面図（トランスファモールド完了時点）である。図１３は図１のリードフレーム切り出し領域Ｒ１に対応するリードフレームの部分拡大上面図（パッケージダイシング工程）である。図１４は図１３のＸ−Ｘ’断面に対応するリードフレームの部分模式断面図（トランスファモールド完了時点）である。図１５は個々のパッケージに分離後のパッケージ（レジン封止体）の上面図である。図１６は図１５のパッケージ（レジン封止体）の構造（エジェクタピン跡等の構造）を説明するための模式断面図である。図１７は図１５のパッケージ（レジン封止体）の裏面図である。図１８は図１５のパッケージ（レジン封止体）の斜視図である。これらに基づいて、本願の一実施の形態の半導体装置の製造方法における組み立てプロセスのアウトライン及びパッケージ構造等を説明する。

まず、図１に示すような単位デバイス領域５を２次元マトリクス状に枠部６で保持した金属製（たとえば、銅を主要な成分とする金属製）のリードフレーム１を準備する。リードフレーム１のチップ搭載面１ａ上の複数の単位デバイス領域５を切り出した領域Ｒ１を図２に拡大して示す。

更に、図１又は図２の一つの単位デバイス領域５の裏面（リードフレームの裏面１ｂ）を拡大して図３に示す。図３に示すように、中央に半導体チップ２を搭載するための矩形のダイパッド８（ダイパッド８ｂ）があり、このダイパッド８は、たとえば４コーナ部でダイパッドサポートバー９（ダイパッド吊りリード）によって枠部６に連結されている。この枠部６の各辺からダイパッドサポートバー９に向けて複数のリード４が伸びており、各リード４には、たとえば隣接するリード４と互い違いになるように、端子部１０が配置されている。

図３のＸ−Ｘ’断面を図４に示す。図４に示すように、ダイパッド８の表面８ａは半導体チップ２を搭載する面であり、リード４の裏面４ｂは、その表面４ａとことなり、ハーフエッチ部１４を有する。図５に図３に対応する表側面を、図６に図４に対応する図５のＸ−Ｘ’断面を示す。

次に図７に示すように、たとえば半導体チップ２の裏面２ｂとダイパッド８の表面８ａを、接着剤層を介して固定するダイボンディングを実行する。接着剤層としては、銀ペースト、金ペースト等の導電性ペーストのほか、ダイボンドフィルム等が好適である。半導体チップ２の表側主面２ａ（表面、電極パッド形成面）には、複数のボンディングパッド１２（電極パッド）が設けられている。

図７のＸ−Ｘ’断面を図８に示す。図８に示すように、この例では、リード４の表側面４ａは、比較的平坦であるが、裏面４ｂはハーフエッチ処理を施している関係で、比較的凹凸を有している。

次に図９に示すように、複数のリード４と、それに対応する複数のボンディングパッド１２間を、たとえば、金系ボンディングワイヤ１１を用いて、相互接続するワイヤボンディングを実行する。図９のＸ−Ｘ’断面を図１０に示す。ワイヤボンディングは、通常、金系のボンディングワイヤ（金を主要な成分とする金属ワイヤ）等を用いてリード４を摂氏２３０度程度に加熱した状態で、たとえば、ボンディングキャピラリを用いて、サーモソニック方式のボール＆ウエッジボンディングによって実行される。

次に図１１に示すように、各単位デバイス領域５を封止樹脂によって封止する（たとえばトランスファモールド）ことによって、封止体３（図１２）を形成する（トランスファモールドは、通常、金型をたとえば摂氏１７５度程度に加熱した状態で行われる）。図中に各単位デバイス領域５に対応するレジン封止体の外周３ｐを破線で示す。図１１のＸ−Ｘ’断面を図１２に示す。図１２に示すように、樹脂封止体３の上面３ａ（マーキング面）は、ほぼ樹脂のみで構成されているのに対して、樹脂封止体３の下面３ｂ（端子面）は、リードフレーム１の裏面１ｂ、すなわちリード４の一部である端子部１０、ダイパッド８の裏面８ｂ等が露出している。

この後、たとえば摂氏１７５度程度の温度で、数時間程度、バッチキュア処理が実行され、その後、リードメッキ処理等を経て、個別素子への分離工程に移る。

次に図１３に示すように、リードフレーム１（すなわち、リードフレーム、封止体等の複合体）から個々のパッケージ（デバイス）を切り離すパッケージダイシングを実行する。封止完了後の樹脂封止体３の上面３ａには、複数のエジェクタピン跡１７が形成されており、樹脂封止体３の間には、スルーゲートレジン１９が形成されている。また、樹脂封止体３の周辺には、注入ゲートレジン１８等が形成されている。図１３のＸ−Ｘ’断面を図１４に示す。パッケージダイシングは、たとえばダイシングブレード７５（回転ブレード）等によって、ダイシングライン７４x、７４y（ダイシング領域）に沿って、リードフレーム１および樹脂封止体３の一部を切断することによって実行される。

パッケージダイシングが完了すると、個々のパッケージ（デバイス）が外形的にほぼ完成する。その上面図を図１５に示す。また、図１５の略断面図を図１６に示す。図１５および図１６に示すように、樹脂封止体３（デバイスパッケージ）の側面は、比較的急峻な傾斜を持った上方の傾斜側面３ｓ（垂直からのずれ角は、たとえば２０度程度）と下方の垂直側面３ｖから構成されている。パッケージ下面３ｂは、平坦に描かれているが、図１９及び図２３から図２６に説明するように、フィルムを使用した場合には、封止体の下面３ｂは、ダイパッドの裏面８および端子部１０よりも若干、後退している。このようなパッケージ裏面の後退は、端子部１０の実装性向上に寄与している。

デバイスパッケージ３の裏面３ｂ（下面又は端子面）を図１７に示す。図１７に示すように、各辺に対応して、端子部１０が千鳥状に分散して露出している。

更に、デバイスパッケージ３の斜視図を図１８に示す。レジン封止体３の垂直側面３ｖから露出しているのは、ダイシングによって、レジン封止体３側に残ったリード４の切断面、すなわち、側面露出部４ｓである。

２．本願の一実施の形態の半導体装置の製造方法に使用する樹脂モールド装置およびモールド金型の説明（主に図１９から図２２）
ここでは、シート（ラミネートフィルム）を一方に用いたトランスファモールドを具体的に説明するが、ここでは、一方の封止体表面にリードフレームが露出しているために、シートが必要となっているので、封止体の上下面のいずれにもリードフレームが露出していないものや、樹脂バリ等が問題とならないものでは、シートは必須ではない。

また、この例では、下金型のみにキャビティを構成する凹部がある例を具体的に説明するが、以下の例は、上金型のみにキャビティを構成する凹部があるもの、上下金型の両方にキャビティを構成する凹部があるもの等にも適用できることは言うまでもない。

図１９は本願の一実施の形態の半導体装置の製造方法に使用する樹脂モールド装置のモールド金型周辺の模式断面図である。図２０は図１９の樹脂モールド装置のプレスユニット８２の下金型５１ａの上面全体図（周辺の２次的な構造は省略している）である。図２１は図２０のポット＆キャビティ単位領域ＰＣの全体上面図である。図２２は図２１のキャビティブロック７０の拡大上面図である。これらに基づいて、本願の一実施の形態の半導体装置の製造方法に使用する樹脂モールド装置およびモールド金型を説明する。

先ず、モールド装置５０のモールド金型５１（またはプレスユニット８２）の構造のアウトラインを、断面図を用いて説明する。図１９に示すように、上金型５１ｂの平坦な下面には、シート５３（ラミネートフィルム）が、たとえば真空吸着等により、保持されている。一方、下金型５１ａは、その一部であるベースプレート６４上に、組み立てられており、平面的にはキャビティ領域８３とポット領域８４に分かれており、ポット領域８４（境界領域を含む）には、プランジャ５５を有するポットブロック６０が組み込まれている。ポットブロック６０の上部は、ポット５４およびカル５６となっている。シート５３（ラミネートフィルム）を使用する理由は、リードフレーム１の裏面１ｂへのフラッシュバリの発生を回避するため、および、封止体３の下面３ｂとダイパッドの裏面８および端子部１０との間に若干、スペースを設けるためである。ラミネートフィルム５３としては、たとえば、熱可塑性樹脂である弗素系ラミネートフィルム（弗素樹脂系離型用フィルム、たとえば、エチレン−テトラフロロエチレン、厚さは、たとえば、３０から５０マイクロメートル程度）を好適なものとして例示することができる。シート５３の材料的特性としては、融点が摂氏２００度以上、３００度未満であることが望ましく、実用的な観点（価格も考慮すると）からは、摂氏２５０度以上、３００度未満程度（樹脂価格が問題なければ、融点の上限は無視してよい）が、好適である。なお、典型的な弗素系ラミネートフィルムの融点は、摂氏２６０度から２７０度程度である。

キャビティ領域８３においては、ベースプレート６４上に、エジェクタピン７２（可動エジェクタピン）のリーターン限界を決めるエジェクタストッパ６５が置かれており、その上方に、可動エジェクタピン７２を駆動するエジェクタバッキングプレート６６があり、その上に、可動エジェクタピン７２およびエジェクタピンリターンスプリング６８を保持するエジェクタピン保持板６７が置かれている。

ベースプレート６４上には、エジェクタバッキングプレート６６およびエジェクタピン保持板６７を貫通して、キャビティブロックホルダ６９を保持する複数のサポートピラー７１が置かれており、キャビティブロックホルダ６９上には、キャビティブロック７０がセットされている。また、キャビティブロックホルダ６９上には、キャビティブロック７０を貫通して複数の固定エジェクタピン７３（使用しないエジェクタピン貫通孔を塞ぐための擬似エジェクタピン）がセットされており、キャビティブロック７０の上面には、ランナ５７、ゲートキャビティ５８、注入ゲート５９、複数のモールドキャビティ５２ａａ，５２ａｂ，５２ａｅ、過剰な溶融レジンを排出するためのフローゲート６２および、それを受け入れるためのフローキャビティ６３が設けられている。なお、固定エジェクタピン７３および、それを収容するためのホールを設けている理由は、一般に、各種の製品において、外径を統一したり、当該ピンをインデックス付けに用いて、プロセスを管理する等の目的があるからである。

次に、図１９の下金型５１ａのトランスファモールドユニット８２の上面図を図２０に示す。図２０に示すように、トランスファモールドユニット８２は、複数のポットを収容するポットブロック６０とマトリクス状の多数のモールドキャビティ５２を含む一対の片側マトリクス状キャビティ群８１を有する。また、トランスファモールドユニット８２は、一つのポット５４とそれに関連するモールドキャビティ５２に着目すると、複数のポット＆キャビティ単位領域ＰＣに分割することができる。

図２１にポット＆キャビティ単位領域ＰＣの拡大平面図を示す。図２１に示すように、この例では、一つのポット＆キャビティ単位領域ＰＣは、ポット５４、ランナ５７等を含む一つのポットブロック６０、一対のキャビティブロック７０（２次元マトリクス状の複数のモールドキャビティ５２を有する）等から構成されている。

図２２に、このキャビティブロック７０及びその周辺の上面拡大図を示す。図２２に示すように、キャビティブロック７０は、単位マトリクス状キャビティ群７９を主要部としており、この単位マトリクス状キャビティ群７９は、複数のキャビティ列７８から構成されている。たとえば、モールドキャビティ５２ａａ（サイズは、たとえば９ミリメートル角）を含むキャビティ列７８は、複数のモールドキャビティ５２ａａ，５２ａｂ，５２ａｃ，５２ａｄ，５２ａｅ空構成されている。また、各キャビティ列７８の一方の端部（溶融レジン導入側）には、ランナ５７、ゲートキャビティ５８、注入ゲート５９等が設けられており、他方の端部（溶融レジン排出側）には、フローゲート６２、フローキャビティ６３、エアベント７６等が設けられている。更に、各キャビティ列７８のモールドキャビティ５２同士は、直列にスルーゲート６１（寸法は、たとえば、深さ０．３ミリメートル程度、幅０．６ミリメートル程度）によって連結されている。連結する位置はジグザグになるようにすることが望ましい。このように、ジグザグにすることは必須ではないが、ジグザグにすると、ボイドの低減を図ることができる。なお、各キャビティ列７８を構成するモールドキャビティの数は、４個から１０個が、充填性及び量産効率の面から好適である。更に、充填性の厳しい製品では、４個から６個が、更に好適である。

ここで、単位マトリクス状キャビティ群７９において、隣接する４個のモールドキャビティ５２の中心をキャビティコーナ部７７（各キャビティ間の間隔は、たとえば、０．４ミリメートル程度）とすると、単位マトリクス状キャビティ群７９におけるモールドキャビティ５２の配列と同じ、格子定数を有するキャビティコーナ部７７の直交格子が構成される。サポートピラー７１（たとえば、直径８ミリメートル程度）は、このキャビティコーナ部７７の直交格子の格子点に一つおきに、隣接するサポートピラー７１同士が、モールドキャビティ５２を挟んで対角的な位置に来るように配置する。すなわち、モールドキャビティ５２間を同一箇所を重複せずに移動するとき、サポートピラー７１が配置されたキャビティコーナ部７７ｐとサポートピラー７１が配置されていないキャビティコーナ部７７ｎを交互に通過することとなる。

また、この例では、各モールドキャビティ５２の各コーナの近傍に４個エジェクタピン（ダミーを含む）を同一の配向で配置しているが、その内の２個は、可動エジェクタピン７２（実際にエジェクタピンと作用するもの）であり、その他は固定エジェクタピン７３（実際にエジェクタピンと作用しないもの）であり、可動エジェクタピン７２同士は、対角的な位置に設けられている。すなわち、可動エジェクタピン７２の対と、サポートピラー７１が平面的に重ならないように、可動エジェクタピン７２の対を含む対角線が、隣接するサポートピラー７１の対を結ぶ対角線が異なる対角線に属するようにしている。すなわち、固定エジェクタピン７３は、サポートピラー７１があるキャビティコーナ部７７ｐに近接して設けられる。なお、この配置は、必須ではないが、このような配置にすることによって、良好な離型特性を確保しつつ、サポートピラー７１を配置するスペースを効率よく確保することができる。

なお、可動エジェクタピン用のエジェクタピンホールだけがある場合には、当然、固定エジェクタピン７３は、必要がない。また、可動エジェクタピン７２の数は、各モールドキャビティ５２に対して１個でも良いが、２個とすることで、より良好な離型特性を確保することができる。

なお、フローゲート６２、フローキャビティ６３等は必須ではないが、設けることによって、ボイドの減少や充填特性の向上を図る効果がある。

３．本願の一実施の形態の半導体装置の製造方法における樹脂モールドプロセスの説明（主に図２３から図２６）
以下では、セクション１で説明したトランスファモールドプロセスの詳細について、セクション２で説明した図２２のＡ−Ａ’にほぼ対応した模式的部分断面を例にとり、説明する。

図２３は図２２のＡ−Ａ’断面にほぼ対応する上金型を含む部分模式断面図（リードフレーム設置前）である。図２４は図２２のＡ−Ａ’断面にほぼ対応する上金型を含む部分模式断面図（リードフレーム設置工程）である。図２５は図２２のＡ−Ａ’断面にほぼ対応する上金型を含む部分模式断面図（金型クランプ＆樹脂充填完了時点）である。図２６は図２２のＡ−Ａ’断面にほぼ対応する上金型を含む部分模式断面図（金型オープン＆離型完了時点）である。これらに基づいて、本願の一実施の形態の半導体装置の製造方法における樹脂モールドプロセスを説明する。

図１１のように、ワイヤボンディング工程が完了した状態で、リードフレーム１はモールド装置５０に移送される。リードフレーム１を受け入れる前の開いた状態の金型は、図２３のような状態である。図２３に示すように、上金型５１ｂと下金型５１ａ（キャビティブロック７０）は相互に離れた状態にある。

次に、図２４に示すように、リードフレーム１は反転された状態（半導体チップ側を下向きにした状態）で、各キャビティ５２ａａ，５２ａｂ，５２ａｃに各単位デバイス領域５が対応するように、下金型５１ａ上にセットされる。

次に、図２５に示すように、上金型５１ｂと下金型５１ａがリードフレーム１を挟んだ状態（クランプ状態又は金型が閉じた状態）で、ポット５４、カル５６、ランナ５７、ゲートキャビティ５８、注入ゲート５９、キャビティ５２、スルーゲート６１等を通して、全キャビティ５２に封止樹脂が充填され、封止体３が形成される。

次に、図２６に示すように、上金型５１ｂと下金型５１ａが開き、エジェクタバッキングプレート６６が上昇して、可動エジェクタピン７２を突き上げ、樹脂封止体３（リードフレーム１）を下金型５１ａから離型させる。その後、樹脂封止体３が形成されたリードフレーム１は、上金型５１ｂと下金型５１ａの間から取り出され、図１１及び図１２のような状態となる。

４．実施の形態等に関する考察並びに補足的説明
すでに説明したように、ＱＦＮパッケージのモールド方式としては、個別モールド方式（または個片モールド方式）と一括モールド方式（またはＭＡＰ方式）があるが、前記実施の形態の方式は、これらの中間に属するもので、ＳＥＭＩ−ＭＡＰ方式と呼ばれることがある。このＳＥＭＩ−ＭＡＰ方式は、一般にスルーゲートで直列に連結された複数のキャビティからなるキャビティ列を複数行列状に配置した金型を使用してトランスファモールドするものが、その典型である。モールド後、ダイシング等により、個別のデバイスに分割する。この際、必要があるときは、分割の際に封止体の一部を除去する。

個別モールド方式においては、リード表面へのフラッシュバリ等の対策として、リードフレームの裏面にフィルムを貼り付けた状態で、ダイボンディング、ワイヤボンディング、樹脂モールド等を行うため（リード貼り付けフィルム方式）、リードフレームのコストが上昇するデメリットがある。また、モールド後のリードメッキ前にフィルム剥離工程が必要である。リード貼り付けフィルム方式で使用するフィルム（「バックテープ」という）は、摂氏２００度以上（たとえば、摂氏２３０度程度で行われるワイヤボンディング）の熱処理に耐えるように、通常、摂氏２５０度以上、望ましくは、摂氏３００度以上のガラス転移温度を有する耐熱高分子樹脂（たとえば、熱硬化性のポリイミド系樹脂、ガラス転移温度たとえば摂氏３１５度程度）製のラミネートフィルムが使用される。しかし、これらの耐熱高分子樹脂は高価である。また、熱硬化性樹脂であるため、リサイクルが、熱可塑性樹脂に比べて困難である。

一方、一括モールド方式は、多数の単位デバイス領域を単一の矩形封止体として封止した後、ダイシングで単一の矩形封止体を個々のデバイスに分割するので、取得数は増えるが、ダイシングブレードへの負担が高く、プロセスコストが上昇する。また、封止体の面積が大きいのでリードフレームに形成された矩形封止体を離型するためにラミネートフィルムが必須となり、更にプロセスコストが上昇する。更に、個別モールド方式と同様に、主にリードフレーム１の裏面１ｂへのフラッシュバリの発生を回避するために、リードフレームの裏面にフィルム（バックテープ）を貼り付けた状態で、ダイボンディング、ワイヤボンディング、樹脂モールド等を行うため、同様の問題がある。なお、バックテープは、ボンディングワイヤの短絡等を考慮すると、少なくとも、ワイヤボンディング前（通常は、リードフレーム完成時に貼り付けている）に、貼り付ける必要がある。

これに対して、前記実施の形態に示したＳＥＭＩ−ＭＡＰ方式では、個別モールド方式に比べて、キャビティマトリクス内のランナが不要な分、取得数が上昇する。また、リード貼り付けフィルム方式ではない場合（単に、モールド工程にのみ使用する離型フィルムを使用する場合やシート等をモールド時に使用しない場合）は、リードフレームのコスト低減が可能であり、フィルム剥離工程も不要である。更に、封止体の一部だけ（たとえば、封止体の全厚を切削しないでよい場合）をダイシングの際に除去すればよい場合が多いので、その場合は、ダイシングブレードへの負担を低減することができる。なお、実施の形態で説明したようなパッケージ裏面にリードフレームが露出した裏面リード露出型のパッケージにおいては、離出リード面へのレジンバリ防止のため、樹脂シートを使用するのが有効であるが、この際、比較的熱に弱い熱可塑性樹脂が使用できるので（モールド工程のみで使用するので、最高温度が、モールド温度、すなわち、摂氏１７５度程度と比較的低いため）、材料価格も安く、リサイクルが容易である。

５．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、前記実施の形態では、一つのダイパッドに対して、１個の半導体チップをダイボンディングする例を中心に説明したが、本発明はそれに限定されるものではなく、一つのダイパッドに対して、複数の半導体チップを単層で、又は、積層してマウントするものにも適用できることは言うまでもない。

また、前記実施の形態では、マウントの方式については、ワイヤボンディング方式のみを説明したが、フリップチップ方式その他のバンプ電極による方式でも良いし、ワイヤボンディング方式とバンプ電極方式の両方を使用した方式でもよいことは言うまでもない。また、ＴＳＶ（Ｔｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）方式を使用したものでもよいことは言うまでもない。

１ リードフレーム
１ａ リードフレームのチップ搭載面
１ｂ リードフレームの裏面
２ 半導体チップ
２ａ 半導体チップの表側主面（表面、電極パッド形成面）
３ 樹脂封止体（デバイスパッケージ）
３ａ レジン封止体の上面（マーキング面）
３ｂ レジン封止体の下面（端子面）
３ｓ レジン封止体の傾斜側面
３ｐ レジン封止体の外周
３ｖ レジン封止体の垂直側面
４ リード
４ａ リードの表面
４ｂ リードの裏面
４ｓ リードの側面露出部
５ 単位デバイス領域
６ リードフレームの枠部
７ フローキャビティ開口
８ ダイパッド
８ａ ダイパッドの表面
８ｂ ダイパッドの裏面
９ ダイパッドサポートバー（ダイパッド吊りリード）
９ｓ ダイパッドサポートバーの側面露出部
１０ 端子部
１１ ボンディングワイヤ
１２ ボンディングパッド（電極パッド）
１４ ハーフエッチ部
１５ スリット
１６ 溶融封止樹脂
１７ エジェクタピン跡
１８ 注入ゲートレジン
１９ スルーゲートレジン
５０ モールド装置
５１ モールド金型
５１ａ 下金型
５１ｂ 上金型
５２，５２ａａ，５２ａｂ，５２ａｃ，５２ａｄ，５２ａｅ，５２ｂａ，５２ｃａ，５２ｄａ モールドキャビティ
５３ シート（ラミネートフィルム）
５４ ポット
５５ プランジャ
５６ カル
５７ ランナ
５８ ゲートキャビティ
５９ 注入ゲート
６０ ポットブロック
６１ スルーゲート
６２ フローゲート
６３ フローキャビティ
６４ ベースプレート
６５ エジェクタストッパ
６６ エジェクタバッキングプレート
６７ エジェクタピン保持板
６８ エジェクタピンリターンスプリング
６９ キャビティブロックホルダ
７０ キャビティブロック
７１ サポートピラー
７２ 可動エジェクタピン
７３ 固定エジェクタピン
７４x、７４y ダイシングライン（ダイシング領域）
７５ ダイシングブレード（回転ブレード）
７６ エアベント
７７ キャビティコーナ部
７７ｎ ピラーのないキャビティコーナ部
７７ｐ ピラーのあるキャビティコーナ部
７８ キャビティ列
７９ 単位マトリクス状キャビティ群
８１ 片側マトリクス状キャビティ群
８２ トランスファモールドユニット
８３ キャビティ領域
８４ ポット領域
ＰＣ ポット＆キャビティ単位領域
Ｒ１ リードフレーム切り出し領域

Claims (16)

1. 以下の工程を含む半導体装置の製造方法：
   （ａ）ダイパッド、前記ダイパッドの周囲に配置された複数のリード、および前記ダイパッドと前記複数のリードを支持する枠部を有する複数の単位デバイス領域を２次元マトリクス状に配置したリードフレームを準備する工程；
   （ｂ）表面に複数の電極パッドを有する半導体チップの裏面を各ダイパッド上に固定する工程；
   （ｃ）前記複数のリードと前記複数の電極パッドとをワイヤで接続する工程；
   （ｄ）前記工程（ｃ）の後、モールド装置内において、前記リードフレームを、モールド金型を構成する下金型と上金型の間に挟んだ状態で、各単位デバイス領域にトランスファモールドにより、樹脂封止体を形成する工程；
   （ｅ）前記モールド装置内において、前記樹脂封止体が形成された前記リードフレームを前記下金型または前記上金型から離型させる工程、
   ここで、前記工程（ｄ）において、前記モールド金型は、以下を有する：
   （ｘ１）２次元マトリクス状に配置された前記複数の単位デバイス領域に対応して、前記下金型と前記上金型の間に設けられた複数のモールドキャビティを、スルーゲートを介して直列に連結したキャビティ列を複数行配置したマトリクス状キャビティ群；
   （ｘ２）前記マトリクス状キャビティ群に属する各モールドキャビティに対応して、前記下金型に設けられた可動エジェクタピン；
   （ｘ３）前記マトリクス状キャビティ群の複数のキャビティコーナ部に、平面的に前記可動エジェクタピンと重ならず、且つ、各キャビティコーナ部を囲む４個のモールドキャビティを跨ぐように、それぞれ設けられた複数のサポートピラー。
2. 前記１項の半導体装置の製造方法において、前記キャビティ列を構成する前記モールドキャビティの数は、４個以上、１０個以下である。
3. 前記２項の半導体装置の製造方法において、前記可動エジェクタピンは、平面的に言って前記マトリクス状キャビティ群に属する各モールドキャビティ内の対角的な位置に一対で設けられている。
4. 前記３項の半導体装置の製造方法において、前記複数のサポートピラーは、近接するモールドキャビティを挟んで相互に対角的な位置に来るように、前記キャビティコーナ部１個おきに設けられている。
5. 前記４項の半導体装置の製造方法において、前記キャビティ列を構成する前記モールドキャビティの数は、４個以上、６個以下である。
6. 前記５項の半導体装置の製造方法において、前記工程（ｅ）における離型は、前記可動エジェクタピンによって実行される。
7. 前記６項の半導体装置の製造方法において、前記工程（ｄ）において、前記モールド金型は、更に以下を有する：
   （ｘ４）前記マトリクス状キャビティ群に属する各モールドキャビティに対応して、前記下金型に、平面的に言って各モールドキャビティ内の前記可動エジェクタピンとは異なる対角的な位置に設けられた一対の固定エジェクタピン。
8. 前記７項の半導体装置の製造方法において、前記一対の固定エジェクタピンは、それぞれ前記複数のサポートピラーが設けられた前記複数のキャビティコーナ部の一つに近接して設けられている。
9. 前記８項の半導体装置の製造方法において、更に以下の工程を含む：
   （ｆ）前記工程（ｅ）の後、ダイシングにより、各単位デバイス領域に分離する工程。
10. 前記９項の半導体装置の製造方法において、前記工程（ｄ）において、前記上金型と前記リードフレーム間は、シートで分離されている。
11. 以下の工程を含む半導体装置の製造方法：
    （ａ）ダイパッド、前記ダイパッドの周囲に配置された複数のリード、および前記ダイパッドと前記複数のリードを支持する枠部を有する複数の単位デバイス領域を２次元マトリクス状に配置したリードフレームを準備する工程；
    （ｂ）表面に複数の電極パッドを有する半導体チップの裏面を各ダイパッド上に固定する工程；
    （ｃ）前記複数のリードと前記複数の電極パッドとをワイヤで接続する工程；
    （ｄ）前記工程（ｃ）の後、モールド装置内において、前記リードフレームを、モールド金型を構成する下金型と上金型の間に挟んだ状態で、各単位デバイス領域にトランスファモールドにより、樹脂封止体を形成する工程；
    （ｅ）前記モールド装置内において、前記樹脂封止体が形成された前記リードフレームを前記下金型または前記上金型から離型させる工程、
    ここで、前記工程（ｄ）において、前記モールド金型は、以下を有する：
    （ｘ１）２次元マトリクス状に配置された前記複数の単位デバイス領域に対応して、前記下金型と前記上金型の間に設けられた複数のモールドキャビティを、スルーゲートを介して直列に連結したキャビティ列を複数行配置したマトリクス状キャビティ群；
    （ｘ２）前記マトリクス状キャビティ群の複数のキャビティコーナ部に、平面的に各キャビティコーナ部を囲む４個のモールドキャビティを跨ぐように、それぞれ設けられた複数のサポートピラー。
12. 前記１１項の半導体装置の製造方法において、前記キャビティ列を構成する前記モールドキャビティの数は、４個以上、１０個以下である。
13. 前記１２項の半導体装置の製造方法において、前記複数のサポートピラーは、近接するモールドキャビティを挟んで相互に対角的な位置に来るように、前記キャビティコーナ部１個おきに設けられている。
14. 前記１３項の半導体装置の製造方法において、前記キャビティ列を構成する前記モールドキャビティの数は、４個以上、６個以下である。
15. 前記１４項の半導体装置の製造方法において、更に以下の工程を含む：
    （ｆ）前記工程（ｅ）の後、ダイシングにより、各単位デバイス領域に分離する工程。
16. 前記１５項の半導体装置の製造方法において、前記工程（ｄ）において、前記上金型と前記リードフレーム間は、シートで分離されている。

Images