JP2011210936A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2011210936A
JP2011210936A JP2010076952A JP2010076952A JP2011210936A JP 2011210936 A JP2011210936 A JP 2011210936A JP 2010076952 A JP2010076952 A JP 2010076952A JP 2010076952 A JP2010076952 A JP 2010076952A JP 2011210936 A JP2011210936 A JP 2011210936A
Authority
JP
Japan
Prior art keywords
wire
bonding
semiconductor chip
semiconductor device
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010076952A
Other languages
English (en)
Inventor
Yuji Ikeda
雄次 池田
Kazunari Suzuki
一成 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010076952A priority Critical patent/JP2011210936A/ja
Publication of JP2011210936A publication Critical patent/JP2011210936A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】半導体装置の信頼性を向上させる。
【解決手段】ＩＣカードに組み込まれる半導体装置の製造方法であって、平面視において、四角形の形状を成す半導体チップ１６の主面１６ａ上（第１主面）に形成された複数のボンディングパッド１６ｃと、平面形状が四辺形から成る端子配置領域１１ａに形成された複数の端子１１とを、ワイヤボンディングにより電気的に接続する。ここで、複数のワイヤ１８のうち、平面視において、半導体チップ１６から、端子配置領域１１ａのコーナ部に向かうワイヤ１８ａは、以下のように形成する。すなわち、先に、ワイヤ１８ａの一方の端部を複数の端子１１に接続し、その後、ワイヤ１８ａの前記端部とは異なる他部を複数のボンディングパッド１６ｃのうちのボンディングパッド１６ｆに接続する。
【選択図】図２２

Description

本発明は、半導体装置およびその製造技術に関し、特に、ＩＣカードに組み込まれる半導体装置に適用して有効な技術に関するものである。
特開２００８−５９３７０号公報（特許文献１）には、ＩＣ（Integrated Circuit）カード、およびＩＣカードに組み込まれるＩＣモジュール（半導体装置）が記載されている。
特開２００８−５９３７０号公報
カード本体に半導体装置を組み込むことにより、外部とのデータ通信が可能なＩＣカードを得る技術がある。
ＩＣカードに組み込まれる半導体装置は、基材と、基板の一方の面に搭載される半導体チップと、基材の他方の面に形成される複数の端子と、を有している。以後、基材の一方の面に複数の端子が形成された構造体を基板と呼ぶ。そして、複数の端子と半導体チップは、複数のワイヤ（金属細線）を介して電気的に接続される。詳しくは、半導体チップの主面に形成された複数のボンディングパッドと、基板の複数の端子との間を、複数のワイヤを介してそれぞれ電気的に接続する。
このように、半導体チップと複数の端子をワイヤにより電気的に接続する方法は、製造コストを低減することができるという点で有利である。また、複数の端子のボンディング位置が、平面視において、半導体チップの電極パッドから離れていたとしても、ワイヤにより確実に接続することができるので、設計上の自由度が高いという点で有利である。
ところが、本願発明者がＩＣカードに組み込まれる半導体装置について検討した所、以下の課題を見出した。すなわち、ＩＣカードに加わる外力により、ＩＣカードに組み込まれた半導体装置が破損してしまうという問題である。
ＩＣカードは、携帯して利用する態様に特に好適であるため、携行時や利用時に、種々の外力が加わる。また、半導体装置を収容するカード本体は、加工の容易性などの観点から、プラスチックなどの樹脂材料からなる。このため、カード本体が、外力により弾性変形すると、ＩＣカード内に収容される半導体装置には、外力に起因する応力が発生する。
例えば、略長方形の平面形状を成すＩＣカード本体が、面外方向に曲げ変形する（所謂、反りが発生する）と、ＩＣカード内部の半導体装置には曲げ応力が発生する。
ここで、半導体装置の基板や、基板が有する複数の端子は、その厚さを薄く形成することで、ＩＣカードの曲げ変形に倣って（追従して）変形させることができるので、曲げ応力による破損を防止することができる。ところが、端子に接合されたワイヤは、特にワイヤと端子との接合部に応力が集中（発生）するため、繰り返しの曲げ変形でこの接合部に断線が発生してしまうことが本願発明者の検討により明らかとなった。
また、ワイヤボンディング方式では、ワイヤの一方の端部を半導体チップの電極パッドに接合し、他方の端部（若しくは端部周辺）を基材に形成された端子と接合する。この時、先に接合する接合部を第１ボンド（第１接合部）側、後で接合する接合部を第２ボンド（第２接合部）側とすると、基材に形成された端子と、ワイヤとの接合部を第２ボンド側とする、所謂、正ボンディング方式の時に第２ボンド側で断線することが判った。
また、複数のワイヤのうち、平面視において、半導体チップから、四辺形を成す端子配置領域のコーナ部に向かって形成されるワイヤは、特に断線し易いことが判った。
このように、ワイヤが断線すると、半導体装置の導通不良の原因となる。この結果、半導体装置の信頼性（導通不良の場合には、電気的接続信頼性）が低下してしまう。
本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体装置の信頼性を向上させる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、本願発明の一態様である半導体装置の製造方法は、ＩＣカードに組み込まれる半導体装置の製造方法であって、平面視において、四角形の形状を成す半導体チップの主面（第１主面）に形成された複数のボンディングパッドと、平面視において、四辺形の形状を成す端子配置領域に沿って、基材に形成された複数の端子とを、ワイヤボンディングにより電気的に接続する。ここで、複数のワイヤのうち、平面視において、前記半導体チップから、前記端子配置領域のコーナ部に向かう第１ワイヤは、以下のように形成する。すなわち、先に、第１ワイヤの一方の端部を前記複数の端子のうちの第１端子に接続し、その後、前記第１ワイヤの他方を前記複数のボンディングパッドのうちの第１ボンディングパッドに接続するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
すなわち、本願発明の一態様によれば、半導体装置の信頼性を向上させることができる。
本発明の一実施の形態のＩＣカードの表面側の全体構造を示す平面図である。 図１に示すＩＣカードの裏面図である。 図１のＡ−Ａ線に沿った拡大断面図である。 図１に示す半導体装置の上面側の内部構造を示す平面図である。 図４に示す半導体装置の下面図である。 図４のＢ−Ｂ線に沿った断面図である。 図６のＣ部の拡大断面図である。 図７のＤ部の拡大断面図である。 図４に示す半導体チップの平面図である。 図４のＥ−Ｅ線に沿った拡大断面図である。 図１０のＦ部の拡大断面図である。 図１０のＧ部の拡大断面図である。 図４に示す半導体装置の組み立てフローを示す説明図である 図１３に示す基板準備工程で準備する配線基板を示す拡大平面図である。 図１４に示す配線基板の裏面側を示す拡大平面図である。 図１４のＨ−Ｈ線に沿った拡大断面図である。 図１４のＪ部に相当する領域において、基板上に半導体チップを搭載した状態を示す拡大平面図である。 図１６に示す基板上に半導体チップを搭載した状態を示す拡大断面図である。 ワイヤの先端にボール部を形成した状態を示す拡大断面図である。 図１９に示すボール部を半導体チップのボンディングパッドに接合した状態を示す拡大断面図である。 図２０に示すワイヤを切断し、スタッドバンプを形成した状態を示す拡大断面図である。 図１７に示すボンディングパッドと端子を、ワイヤを介して電気的に接続した状態を示す平面図である。 正ボンディング方式のワイヤボンディング工程において、図２０に続く工程を示す拡大断面図である。 正ボンディング方式のワイヤボンディング工程において第２ボンド側の端子にワイヤを接合した状態を示す拡大断面図である。 逆ボンディング方式のワイヤボンディング工程において、図１９に続く工程を示す拡大断面図である。 逆ボンディング方式のワイヤボンディング工程において第２ボンド側のスタッドバンプにワイヤを接合した状態を示す拡大断面図である。 図２２に示す基板上に封止樹脂を形成した状態を示す拡大平面図である。 図２７に示すＫ−Ｋ線に沿った断面において、基板を成形金型でクランプした状態を示す拡大断面図である。 図１４に示す各デバイス領域に封止樹脂が形成された状態を示す拡大平面図である。 図４に示す半導体装置の変形例である本発明の他の実施の形態の半導体装置において、応力が集中し易い箇所を模式的に示す平面図である。 図３０に示す封止樹脂を取り除いた状態で基板の上面側の内部構造を示す平面図である。 図３０のＬ−Ｌ線に沿った拡大断面図である。 図３１に示す半導体装置の変形例である本発明の他の実施の形態の半導体装置の上面側の内部構造を示す平面図である。 図３１に示す半導体装置の別の変形例である本発明の他の実施の形態の半導体装置の上面側の内部構造を示す平面図である。 図３１に示す半導体装置の別の変形例である本発明の他の実施の形態の半導体装置の上面側の内部構造を示す平面図である。
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
（実施の形態１）
本実施の形態では、本発明者が具体的に検討した、接触方式で外部とのデータ通信を行うＩＣカードおよび該ＩＣカードに組み込まれる半導体装置について説明する。
＜ＩＣカードの全体構造＞
図１は、本実施の形態に係るＩＣカードの表面側の全体構造を示す平面図、図２は図１に示すＩＣカードの裏面図である。また、図３は図１のＡ−Ａ線に沿った拡大断面図である。
図１〜図３に示すＩＣカード１は、カード本体２に半導体装置１０を組み込んだカードである。カード本体２内に、半導体装置１０を組み込むことにより、例えば、半導体装置１０に情報を記憶することができる。また、例えば外部端子などの外部インタフェースを介して外部とデータ通信を行うことができる。
カードに情報を記憶させて、外部機器で情報を読み取る技術としては、カードに磁性体の帯を設け、該磁性体に情報を記憶させる、磁気ストライプカード技術がある。ＩＣカード技術は、磁気ストライプカード技術と比較して、記憶容量が大きい。また、データを暗号化することで、偽造を抑制することができるので、例えば、キャッシュカードやクレジットカードなど、幅広い用途にＩＣカード技術が適用されている。
なお、ＩＣカードのデータ通信方式は、本実施の形態のように、半導体装置１０の外部端子を外部機器と接触させて通信する接触型の他、半導体装置内にアンテナ端子を形成し、該アンテナ端子を介して通信する非接触型、これらを併用する複合型がある。本実施の形態では、これらの代表例として、図１に示すようにカード本体２の表面２ａにおいて、半導体装置１０の複数の端子１１が露出する接触型のＩＣカード１を取り上げて説明する。
図１および図２に示すように、ＩＣカード１は、平面視において四辺形の形状を成す。カード本体２の平面寸法は、例えば、長辺の長さが約８４．６ｍｍ、短辺の長さが約５４ｍｍの略長方形（４つの角部が円弧形状を成す長方形）となっている。また、カード本体２の厚さは、例えば約７５０μｍである。また、カード本体２は、加工が容易なことから、プラスチックなどの樹脂からなる。
また、ＩＣカード１に組み込まれる半導体装置１０は、カード本体２の表面２ａ側に形成された凹部（窪み部）３（図２、図３参照）内に接着材（接着シート、接着層）４（図３参照）を介して接着固定されている。詳しくは、カード本体２の表面２ａには、平面視において、四辺形を成す第１の凹部（窪み部）３ａと、第１の凹部３ａ内に形成され、かつ、第１の凹部３ａよりも深く形成された第２の凹部３ｂが形成されている。そして、シート状に形成された接着材４は、一方の面が半導体装置１０の基板１２の上面１２ａと接着し、他方の面が、第１の凹部３ａの底面３ｃと接着している。また、第２の凹部３ｂの底面３ｄと、半導体装置１０の上面（詳しくは封止樹脂１３の上面１３ａ）は接着せず、上面１３ａと底面３ｄの間には図３に示すように中空空間５が形成されている。このように、中空空間５を設けることにより、カード本体２が外力により変形した場合であっても、変形により発生する応力が、直接、半導体装置１０の封止樹脂１３に伝わることを防止ないしは抑制することができる。このため、外力に起因する応力による封止樹脂１３の破損を抑制することができる。
なお、本実施の形態では、底面３ｄからカード本体２の裏面２ｂまでの距離は、例えば１００μｍ程度、中空空間５の厚さ（封止樹脂１３の上面１３ａから底面３ｄまでの距離）は、例えば５０μｍ程度となっている。
また、カード本体２における凹部３の位置、つまり、ＩＣカード１内での半導体装置１０の配置は、図１に示すように、対向する長辺の中心を結ぶ中心線よりも一方の短辺に寄せて配置されている。なお、ＩＣカード１内における半導体装置１０の配置は、例えば、ＩＳＯ（International Organization for Standardization）などにより、外部端子の位置として標準化されている。
このように、本実施の形態のＩＣカード１は、カード本体２の表面２ａに形成された凹部３（図３参照）内に半導体装置１０を埋め込んで固定する構造であり、図１に示すように、半導体装置１０に形成された複数の端子１１は、カード本体２の表面２ａにおいて、カード本体２から露出している。したがって、この複数の端子１１を、図示しない外部機器の端子と接触させることにより、外部機器とデータ通信を行うことができる。
図１に示すＩＣカード１のようなカードは、携帯して利用する態様に特に好適であるため、携行時や利用時に、種々の外力が加わる。また、半導体装置１０を収容するカード本体２は、加工の容易性などの観点から、プラスチックなどの樹脂材料からなる。このため、カード本体２が、外力により変形する（反りが発生する）と、ＩＣカード１内に収容される半導体装置１０には、外力に起因する応力が発生する。
ＩＣカード１が図１や図２に示す平面の面外方向に変形する態様（反りの態様）は以下の３種類に分類することができる。第１に、図１に示すカード本体２の長辺に沿って反りが発生する態様がある。この場合、互いに対向する長辺の中心を結ぶ中心線周辺が最も大きく変形するが、半導体装置１０は、図１に示すように長辺の中心を結ぶ中心線から一方の短辺方向に寄せて配置されている。したがって、長辺に沿って反りが発生した場合には、半導体装置１０に与える影響は少ない。第２に、カード本体２の短辺に沿って反りが発生する態様がある。この場合、互いに対向する短辺の中心を結ぶ中心線周辺に半導体装置１０が配置されているので、変形量が大きければ、半導体装置１０に影響を与える。しかし、図１に示すように、カード本体２の短辺は、長辺と比較して十分に短いため、変形量が小さいので、この場合も半導体装置１０に与える影響は小さい。第３に、カード本体２の対角線に沿って（図１に矢印６、７で示す方向）反りが発生する態様がある。この場合、最も変形する領域の周辺に半導体装置１０が配置されることとなる。また、対角線の長さは長辺よりも長いため変形量は最も大きくなる。このため、カード本体２の対角線に沿って反り（曲げ変形）が生じた場合に、半導体装置１０が破損する可能性が最も高い。
そこで、本願発明者は、半導体装置１０に対する影響が最も大きい曲げ変形が生じた場合でも、半導体装置１０の破損を抑制する技術について検討を行った。以下、半導体装置１０の具体的な構造について説明する。
＜半導体装置＞
図４は図１に示す半導体装置の上面側の内部構造を示す平面図、図５は図４に示す半導体装置の下面図である。また、図６は図４のＢ−Ｂ線に沿った断面図、図７は、図６のＣ部の拡大断面図である。なお、図４では、各部材の平面的な位置関係を判り易く示すため、図３に示す封止樹脂１３の平面位置を２点鎖線で示し、下面側に形成された端子の位置を点線で示している。
図７に示すように、本実施の形態の半導体装置１０は、上面１２ａ、およびその反対側の下面１２ｂを有する基板１２を有している。この基板１２は、上面１４ａ、上面１４ａとは反対側の下面１４ｂを有する基材１４を備えている。また、基板１２は、基材１４の下面１４ｂに、接着層１５を介して固定（接着固定）された複数の端子１１（図５参照）を有している。図５に示すように、複数の端子（電極、外部端子）１１は、平面視において、四辺形（詳しくは、四辺が交差する各コーナ部が、円弧状に形成された略四角形）の形状を成す端子配置領域１１ａにおける各辺に沿って配置されている。
また、図６に示すように、半導体装置１０は、主面（第１主面）１６ａ、主面の反対側の裏面（第２主面）１６ｂ、および主面上に形成された複数のボンディングパッド（パッド、電極）１６ｃ（図４参照）を有する半導体チップ１６を有している。また、半導体チップ１６は、ダイボンド材（接着材、接着層）１７（図７参照）を介して、基板１２（詳しくは基板１２）の上面１２ａ（詳しくは上面１４ａ）に搭載（固定、接着固定）されている。
また、図４に示すように、複数の端子１１と複数のボンディングパッド１６ｃは、複数のワイヤ１８を介して電気的に接続されている。本実施の形態では、図４および図７に示すように端子１１は、基材１４の下面１４ｂ側に形成されるため、基板１２には、基材１４の一方の面（本実施の形態では、上面１４ａ）から他方の面（本実施の形態では、端子１１）に向かって形成された複数の貫通孔１９が形成されている。そして、端子１１の一部（ボンディング領域１１ｂ）は、基材１４に形成されたこの貫通孔１９において、基材１４から露出している。そして、貫通孔１９にワイヤ１８を通し、ボンディング領域１１ｂにワイヤ１８を接合することにより、端子１１とワイヤ１８を電気的に接続している。この複数の貫通孔１９は、端子１１とワイヤ１８を接合するための孔なので、貫通孔１９は、図５に示す複数の端子１１のそれぞれに対応して形成されている。
また、図６に示すように、半導体チップ１６、複数のワイヤ１８、および複数の端子１１は、封止樹脂（封止体）１３により封止されている。
次に半導体装置１０を構成する各部材の詳細な構造について順に説明する。
＜基板＞
まず、図７に示す基材１４と、基材１４に接着層１５を介して固定された端子１１と、から成る基板１２について説明する。図８は、図７のＤ部の拡大断面図である。
図７に示す基材（テープ基材）１４は、上面１４ａと下面１４ｂを有している。基材１４は、基板１２の上側に配置される部材なので、基材１４の上面１４ａは基板１２の上面１２ａと同一面である。また、基材１４は、例えば、ガラス繊維にエポキシ系の樹脂を含浸させた、ガラスエポキシ基板である。また、基材１４の厚さは、半導体チップ１６の厚さよりも薄く、例えば、１１０μｍとなっている。基材１４のように薄く形成された基材は、半導体装置の組み立て工程において、テープ状に形成した状態で取り扱うので、テープ基材と呼ばれる。また、テープ基材である基材１４上に半導体チップ１６を搭載した半導体装置１０のようなパッケージは、ＣＯＴ（Chip on Tape）パッケージと呼ばれる。なお、図４〜図７に示す基材１４は、図３に示すカード本体２内に収納するため、テープ状の基材を切断した後の状態を示している。
また、図４に示すように、基材１４の上面１４ａは、平面視において、四辺形（詳しくは、四辺が交差する各コーナ部が、円弧状に形成された略四角形）の形状を成す。また、基材１４の下面１４ｂ（図７参照）も同様に四辺形（詳しくは、四辺が交差する各コーナ部が、円弧状に形成された略四角形）の形状を成す。なお、本実施の形態では、ＩＣカード１（図３参照）内における半導体装置１０の平面寸法を最小限とするため、基材１４の下面１４ｂ（図７参照）全体が端子配置領域１１ａ（図５参照）となっている。
図５に示す端子配置領域１１ａにおける各端子１１の配置について説明すると、以下である。端子配置領域１１ａは、互いに対向する第１辺１１ａＡ及び第２辺１１ａＢと、第１辺１１ａＡ（および、第２辺１１ａＢ）と交差し、かつ互いに対向する第３辺１１ａＣ及び第４辺１１ａＤとを有している。本実施の形態では、端子配置領域１１ａには、８個の端子が形成されている。第１辺１１ａＡと第３辺１１ａＣとで規定される第１コーナ部１１ａａには、複数の端子１１のうち、電源電位を供給する電源電位端子ＶＣＣが形成されている。また、第１辺１１ａＡと第４辺１１ａＤとで規定される第２コーナ部１１ａｂには、複数の端子１１のうち、第１の予備端子ＮＣ１が形成されている。また、第２辺１１ａＢと第３辺１１ａＣとで規定される第３コーナ部１１ａｃには、複数の端子１１のうち、基準電位を供給する基準電位端子ＧＮＤが形成されている。また、第２辺１１ａＢと第４辺１１ａＤとで規定される第４コーナ部１１ａｄには、複数の端子１１のうち、第２の予備端子ＮＣ２が形成されている。また、電源電位端子ＶＣＣと第１の予備端子ＮＣ１の間（詳しくは、電源電位端子ＶＣＣに近い側）には、複数の端子１１のうち、リセット信号（電流）を供給するリセット端子ＲＳＴが形成されている。また、電源電位端子ＶＣＣと第１の予備端子ＮＣ１の間（詳しくは、リセット端子ＲＳＴと第１の予備端子ＮＣ１の間）には、複数の端子１１のうち、クロック信号（電流）を供給するクロック端子ＣＬＫが形成されている。また、基準電位端子ＧＮＤと第２の予備端子ＮＣ２の間（詳しくは第２の予備端子ＮＣ２に近い側）には、複数の端子１１のうち、データ信号（電流）を入出力するデータ端子Ｉ／Ｏが形成されている。また、基準電位端子ＧＮＤと第２の予備端子ＮＣ２の間（詳しくは基準電位端子ＧＮＤとデータ端子Ｉ／Ｏの間）には、複数の端子１１のうち、第３の予備端子ＮＣ３が形成されている。
また、複数の端子１１（基準電位端子ＧＮＤを除く）は、平面視において、四辺形を成し、四辺のうちの一辺が、端子配置領域１１ａの四辺のうち、対向する２辺に沿って配置されている。本実施の形態では、例えば図５に示すように、第１辺１１ａＡと第２辺１１ａＢに沿って、それぞれ４個の端子１１が配置されている。このように、四辺のうちの対向する２辺に沿って複数の端子１１をそれぞれ配置することにより、端子１１のレイアウトを変更することなく、半導体チップ１６（図４参照）の平面サイズ（主面１６ａのサイズ）の変更（例えば大型化）に対応することができる。
また、端子配置領域１１ａの各辺は、図１に示すカード本体の各辺に沿って配置されている。
なお、図５では、基準電位端子ＧＮＤが、第１辺１１ａＡ（または第２辺１１ａＢ）に沿って延びる延在部と一体に形成された形状となっている。しかし、端子形状はこれに限定されず、例えば、電源電位端子ＶＣＣと対称形状としても良い。
また、図８に示すように、端子１１は、例えば３５μｍの厚さから成る銅箔（コア金属層）１１ｃを有し、銅箔１１ｃの表面（上面）および裏面（下面）側にはそれぞれめっき膜１１ｄ、１１ｅが形成されている。表面側（ボンディング面側）のめっき膜１１ｄは、例えば、３μｍ程度のニッケル（Ｎｉ）膜上に０．３μｍ程度の金（Ａｕ）膜が積層された積層膜であり、貫通孔１９内、つまり、ボンディング領域１１ｂ内に形成されている。一方、裏面側（コンタクト面側）のめっき膜１１ｅは、例えば、３μｍ程度のニッケル（Ｎｉ）膜上に０．２μｍ程度の金（Ａｕ）膜が積層された積層膜であり、銅箔の裏面全体を覆っている。このように、銅箔１１ｃの表面を銅（Ｃｕ）よりも酸化しにくい金属からなるめっき膜１１ｄ、１１ｅで覆うことにより、端子１１の露出面の酸化を防止することができる。また、めっき膜１１ｄの最表面を金（Ａｕ）膜とすることにより、金（Ａｕ）からなるワイヤとの接合性を向上させることができる。また、めっき膜１１ｅの最表面を金（Ａｕ）膜とすることにより、図示しない外部機器と接触する際の電気的特性を向上させることができる。
これら、複数の端子１１（図５参照）は、図７に示す接着層１５を介して基材１４の下面１４ｂに接着固定されている。このため、ワイヤ１８との接続領域（ボンディング領域１１ｂ）を確保するため、基材１４の上面１４ａから端子１１に向かって、基材１４および接着層１５を貫通する、貫通孔１９を形成している。なお、本実施の形態では、貫通孔１９の形状を円柱形状（例えば図４参照）としたが、ワイヤ１８を接続するために必要な面積のボンディング領域１１ｂを露出させることができれば、形状はこれに限定されない。また、図８に示すめっき膜１１ｅは、貫通孔１９を形成した後で、例えば電解めっき法により形成することで、ボンディング領域１１ｂに選択的に形成することができる。
＜半導体チップ＞
次に、基板１２上に搭載する半導体チップ１６について説明する。図９は図４に示す半導体チップの平面図である。
図７に示すように本実施の形態の半導体チップ１６は、主面（第１主面）１６ａ、主面１６ａの反対側に位置する裏面（第２主面）１６ｂ、およびこの主面１６ａと裏面１６ｂとの間に位置する側面を有している。
また、図９に示すように半導体チップ１６は平面視において（主面１６ａ、裏面１６ｂの形状）四角形を成す。詳しくは、半導体チップ１６は、互いに対向する第１辺１６ａＡ及び第２辺１６ａＢと、第１辺１６ａＡ（および、第２辺１６ａＢ）と交差し、かつ互いに対向する第３辺１６ａＣ及び第４辺１６ａＤとを有している。また、第１辺１６ａＡと第３辺１６ａＣとで規定される第１角部１６ａａ、第１辺１６ａＡと第４辺１６ａＤとで規定される第２角部１６ａｂ、第２辺１６ａＢと第３辺１６ａＣとで規定される第３角部１６ａｃ、および第２辺１６ａＢと第４辺１６ａＤとで規定される第４角部１６ａｄを有している。
本実施の形態では、第１辺１６ａＡ、第２辺１６ａＢが例えば、それぞれ３．５ｍｍの長辺、第３辺１６ａＣ、第４辺１６ａＤが、例えば、それぞれ２．５ｍｍの短辺とする長方形となっている。また、半導体チップ１６の各辺が、図５に示す端子配置領域１１ａの各辺に沿うように搭載されている。また、図４に示す本実施の形態の半導体チップ１６は比較的平面サイズが小さく、長辺である第１辺１６ａＡ、第２辺１６ａＢの長さは、図４に示す複数の端子１１が有する四辺のうち、半導体チップ１６の長辺（第１辺１６ａＡ、第２辺１６ａＢ）に沿って配置される辺の２倍よりも短い。
半導体チップ１６の主面１６ａ上には、複数のボンディングパッド（電極、チップ電極）１６ｃが形成されている。複数のボンディングパッド１６ｃは、半導体チップ１６の辺に沿って主面１６ａ上の周縁部側に配置されている。本実施の形態では、半導体チップ１６の四辺のうち、互いに対向する第１辺１６ａＡと第２辺１６ａＢ（２つの長辺）に沿って、それぞれ複数のボンディングパッド１６ｃが配置されている。第１辺１６ａＡと第２辺１６ａＢは、図５に示す複数の端子１１の配列ラインに沿った辺（言い換えれば、図５に示す第１辺１１ａＡと第２辺１１ａＢの対向辺）である。このように複数のボンディングパッド１６ｃを、複数の端子１１（図５参照）の配列ラインに沿って配置することで、パッド−端子間の距離を短くすることができる。
また、半導体チップ１６の主面１６ａ側に形成された半導体素子形成面（図示は省略）には、それぞれダイオードやトランジスタなどの複数の半導体素子（回路素子）が形成され、半導体素子上に形成された図示しない配線（配線層）を介して、複数のボンディングパッド１６ｃとそれぞれ電気的に接続されている。このように半導体チップ１６は、半導体素子形成面に形成された複数の半導体素子とこれら複数の半導体素子を電気的に接続する配線により集積回路を構成している。例えば、本実施の形態では、データを記憶するメモリ回路、データを演算処理する演算回路、などが形成されている。
なお、半導体チップ１６の半導体素子形成面を持つ基材（半導体基板）は、例えば、シリコン（Ｓｉ）からなる。また、主面１６ａ側の最表面には絶縁膜であるパッシベーション膜（図示は省略）が形成されており、複数のボンディングパッド１６ｃのそれぞれの表面は、このパッシベーション膜に形成された開口部において、パッシベーション膜から露出している。
また、このボンディングパッド１６ｃは金属からなり、本実施の形態では、例えばアルミニウム（Ａｌ）からなる。さらに、このボンディングパッド１６ｃの表面には、めっき膜が形成されており、本実施の形態では、例えばニッケル（Ｎｉ）膜を介して、金（Ａｕ）膜が形成された多層構造の積層めっき膜である。
また、本実施の形態では、図６に示すように半導体チップ１６は、裏面１６ｂを基板１２の上面１２ａと対向させた状態で、チップ搭載領域１２ｃ上に搭載する、所謂フェイスアップ実装方式により搭載する。また、図７に示すように半導体チップ１６は、ダイボンド材１７を介してチップ搭載領域１２ｃ（図６参照）の上面１２ａ上に固定される。ダイボンド材１７は、基板１２の上面１２ａに半導体チップ１６をしっかりと固定できるものであれば、特に限定されないが、本実施の形態では、例えば、エポキシ系の熱硬化性樹脂を用いている。
＜ワイヤ＞
図４に示すように、半導体チップ１６は複数（本実施の形態では５本）のワイヤ１８を介して基板１２の複数の端子１１と電気的に接続されている。詳しくは、ワイヤ１８の一方は、半導体チップ１６の主面１６ａ上のボンディングパッド１６ｃに接続され、他方は、基板１２の端子１１に接続されている。本実施の形態では、ワイヤ１８は例えば、金（Ａｕ）からなる。
ここで、本実施の形態では、ボンディング順序の異なる２種類のワイヤが形成されている。すなわち、複数のワイヤ１８のうち、平面視において、半導体チップ１６から端子配置領域１１ａ（図５参照）のコーナ部（１１ａａ、１１ａｃ）に向かって延びるワイヤ１８ａは、端子１１とワイヤ１８ａの接合部を第１ボンド（第１接合部）側とする、所謂、逆ボンディング方式で接続している。一方、端子配置領域１１ａ（図５参照）の辺部に向かう（半導体チップ１６から端子配置領域１１ａ（図５参照）の第１辺１１ａＡ、または第２辺１１ａＢに向かって延びる）その他のワイヤ１８ｂは、ボンディングパッド１６ｃとワイヤ１８ｂの接合部を第１ボンド側とする、所謂、正ボンディング方式で接続している。以下、ワイヤ１８ａを逆ボンディング方式で接続する理由について説明する。
前記したように、図１に示すカード本体２が面外変形すると、ＩＣカード１内に収容される半導体装置１０には、応力が発生する。そして、半導体装置１０に発生するのが最も大きいのは、カード本体２の対角線方向、すなわち図１に矢印６、７で示す方向に面外変形した場合である。
このように変形が生じた場合、図６に示す半導体装置１０の基板１２や、基材１４が有する端子１１（図６に示す封止樹脂１３に封止されていない領域）は、その厚さを薄く形成することで、カード本体２（図１参照）の曲げ変形に倣って（追従して）変形させることができる。例えば、本実施の形態では、図７に示す基材１４の厚さが約１１０μｍ、接着層１５の厚さが約１５μｍ、端子１１の厚さが約４０μｍ（図８に示すめっき膜１１ｅを含む）となっており、これらを全て足し合わせても、半導体チップ１６の厚さ（約２３０μｍ）よりも薄い。このため、カード本体２（図１参照）の変形に倣って変形することにより、曲げ応力による破損を防止することができる。
ところが、端子１１に接合されたワイヤ１８は、封止樹脂１３により封止されており、曲げ変形に倣って変形させることが困難であるため、ワイヤ１８が断線してしまう。本願発明者の検討によれば、ワイヤ１８と端子１１との接合部周辺で、特に断線し易いことが判った。また、正ボンディング方式の時に第２ボンド側の接合部周辺で特に断線し易いことが判った。また、図４に示す複数のワイヤ１８のうち、平面視において、半導体チップ１６から四辺形を成す端子配置領域１１ａ（図５参照）のコーナ部に向かって形成されるワイヤ１８ａは、特に断線し易いことが判った。言い換えると、端子配置領域１１ａ（図５参照）の対角線方向に延びるワイヤ１８ａは、特に断線し易いことが判った。さらに言い換えると、半導体チップ１６の主面１６ａの対角線方向に延びるワイヤ１８ａは、特に断線し易いことが判った。
例えば、図８に示すように、正ボンディング方式でワイヤボンディングを行う場合に、第２ボンド側では、図示しないキャピラリ（ボンディング治具）の先端で、ワイヤ１８の一部を端子１１の表面に擦り付ける（潰しながら引きちぎる）ことで、ワイヤ１８と端子１１を接合する。このような接合方式では、ワイヤ１８の第２ボンド側の接合部周辺、特にネック部（付け根部）１８ｃの厚さは、ワイヤ１８の径（線径）よりも薄くなる。このため、厚さの薄くなったネック部１８ｃにおいて、特にワイヤ１８の破断（断線）が発生し易くなる。一方、図７に示すワイヤ１８とボンディングパッド１６ｃの接合部（第１ボンド側）は、基板１２や封止樹脂１３よりも硬い半導体チップ１６までの距離が近い（正ボンディング方式では密着させる）ので、応力の影響を受けにくく、破断（断線）が発生し難い。
また、図４に示す複数のワイヤ１８のうち、ワイヤ１８ａで特に断線が発生し易いのは、以下の理由が考えられる。すなわち、半導体チップ１６からコーナ部１１ａａ、１１ａｃに向かって延びるワイヤ１８ａは、半導体チップ１６から第１辺１１ａＡ、または第２辺１１ａＢに向かって延びるワイヤ１８ｂよりもワイヤ長が長い。言い換えれば、ワイヤ１８ａを介して半導体チップ１６と電気的に接続される、基準電位端子ＧＮＤ（図５参照）と電源電位端子ＶＣＣ（図５参照）は、他の端子１１よりも、半導体チップ１６からボンディング領域１１ｂ（図７参照）までの距離が長い。つまり、基板１２や封止樹脂１３よりも硬い半導体チップ１６までの距離が遠い。このため、カード本体２（図１参照）の曲げ変形に起因して発生する応力の影響は、ワイヤ１８ａの方がワイヤ１８ｂよりも受け易い。また、曲げ変形に起因する応力により、ワイヤ１８が破断する場合、ワイヤ１８の延在方向と曲げ変形方向とが成す角度が、直角に近づく程破断が発生し易くなる。したがって、図１に矢印６、７として示すカード本体２の対角線方向の曲げ変形に対しては、端子配置領域１１ａ（図５参照）の対角線方向、言い換えると、半導体チップ１６の主面１６ａの対角線方向に延びるワイヤ１８ａは、特に断線し易い。
この結果、ワイヤ１８ａを正ボンディング方式でワイヤボンディングした場合には、第２ボンディング側となる端子１１との接合部周辺で破断（断線）が発生する。つまり、本実施の形態では、図５に示す基準電位端子ＧＮＤに接続するワイヤ１８ａ（図４参照）、および電源電位端子ＶＣＣに接続されるワイヤ１８ａ（図４参照）で特に破断が発生し易い。
一方、図５に示すリセット端子ＲＳＴに接続されるワイヤ１８ｂ（図４参照）、クロック端子ＣＬＫに接続されるワイヤ１８ｂ（図４参照）、データ端子Ｉ／Ｏに接続されるワイヤ１８ｂ（図４参照）はいずれもワイヤ１８ａ（図４参照）よりもワイヤ長が短い。また、図４に示すワイヤ１８ｂは、端子配置領域１１ａ（図５参照）の辺部（例えば、第１辺１１ａＡまたは第２辺１１ａＢ）に向かって延びている。このため、ワイヤ１８ｂの延在方向と曲げ変形方向とが成す角度は、ワイヤ１８ａの延在方向と曲げ変形方向とが成す角度よりも鋭角である。このため、これらのワイヤ１８ｂでは断線が発生しなかったと考えられる。
そこで、本願発明者は、ワイヤ１８ａの端子１１との接合部の強度を向上させる技術について検討を行い、ワイヤ１８ａを逆ボンディング方式で接続する構成とした。図１０は、図４のＥ−Ｅ線に沿った拡大断面図、図１１は図１０のＦ部の拡大断面図、図１２は図１０のＧ部の拡大断面図である。
詳細は後述するが、ワイヤボンディング工程では、まず、電気トーチにより、例えば金からなるワイヤ１８の先端（端部）にボール部（ボール状の電極）を形成し、このボール部をキャピラリ（図示は省略）で第１ボンド側のボンディング領域（図１０および図１１では、端子１１のボンディング領域１１ｂ）に押し付けて接合する。このため、端子１１との接合部を第１ボンド側とする逆ボンディング方式では、図１１に示すように、ワイヤ１８ａと一体に形成されたボール部１８ｄ（キャピラリを押しつけて形成した扁平形状のボール部）を介してワイヤ１８ａと端子１１を接合する。
このような接合方式によれば、ワイヤ１８ａと端子１１の接合部周辺には、図８に示すような、ワイヤ１８よりも厚さが薄いネック部１８ｃが形成されない。言い換えると、ワイヤ１８と端子１１の接合部の厚さをワイヤ１８の径よりも厚くすることができる。したがって、前記したようにカード本体２（図１参照）の曲げ変形に起因して、ワイヤ１８ａと端子１１の接合部周辺に応力が発生した場合であっても、該応力によるワイヤ１８の破断を防止ないしは抑制することができる。また、ワイヤ１８ａのボール部１８ｄはワイヤ１８ａと同様に金（Ａｕ）から成り、図８に示すめっき膜１１ｄの最表面に配置された金（Ａｕ）膜と、Ａｕ−Ａｕ接合により接合されている。このため、ワイヤ１８ａと端子１１とを、強固に接合することができる。
一方、ワイヤ１８ａを接続する第２ボンド側、すなわち、ワイヤ１８ａとボンディングパッド１６ｃの接合部では、ワイヤ１８ａの他方（上記端部とは異なる他部）が、ワイヤ１８ａと別体で形成されたスタッドバンプ（バンプ電極）１８ｅを介して電気的に接続されている。スタッドバンプ１８ｅは、例えば金（Ａｕ）から成り、図１２に示すように、ボンディングパッド１６ｃの表面に形成されためっき膜１６ｄの最表面の金（Ａｕ）膜、およびワイヤ１８ａと、それぞれＡｕ−Ａｕ接合により接合されている。
図１２に示すように最表面にはパッシベーション膜（絶縁膜）１６ｅが形成され、ボンディングパッド１６ｃの表面は、このパッシベーション膜１６ｅに形成された開口部において、パッシベーション膜１６ｅから露出している。このため、ボンディングパッド１６ｃの表面は、パッシベーション膜１６ｅの表面よりも低い位置にある。したがって、前記したように、図示しないキャピラリ（ボンディング治具）の先端で、ワイヤ１８ａの一部をボンディングパッド１６ｃの表面に擦り付けるように接合する場合、キャピラリがパッシベーション膜１６ｅを傷付ける虞がある。そこで、逆ボンディング方式においては、ボンディングパッド１６ｃ上に予めスタッドバンプ１８ｅを形成（接合）し、ワイヤ１８ａをスタッドバンプ１８ｅに接合することで、ボンディングパッド１６ｃと電気的に接続する。これにより、ボンディング時のパッシベーション膜１６ｅの損傷などを防止することができる。
なお、逆ボンディング方式では図示しないキャピラリ（ボンディング治具）の先端で、ワイヤ１８ａの一部をスタッドバンプ１８ｅに擦り付けるように接合する。したがって、図１２に示すように、ワイヤ１８の径（線径）よりも厚さが薄い、ネック部（付け根部）１８ｃが形成される場合がある。しかし、逆ボンディングの場合、図１２に示すように第２ボンド側の周辺において、ワイヤ１８ａが半導体チップ１６の主面１６ａに沿って配置されるため、図８に示す正ボンディング方式の第２ボンド側と比較して、ネック部１８ｃの厚さを厚く形成することができる。また、逆ボンディング方式では、ネック部１８ｃを硬い半導体チップ１６の近傍に配置することができるので、応力の影響を低減することができる。このため、図１２に示すネック部１８ｃの破断を防止ないしは抑制することができる。
本実施の形態では、図４に示す半導体チップ１６の角部から四辺形を成す端子配置領域１１ａ（図５参照）のコーナ部に向かって形成されるワイヤ１８ａを逆ボンディング方式により形成する。このため、図９に示す複数のボンディングパッドのうち、第３辺１６ａＣ側の角部に配置されるボンディングパッド１６ｆには、スタッドバンプ１８ｅが接合されている。一方、その他のボンディングパッド１６ｇについては、スタッドバンプ１８ｅは形成していない。
ところで、前記したように、ワイヤ１８ａを逆ボンディング方式で接続することにより、端子１１（図５参照）との接合部周辺の破断を防止ないしは抑制することができる。したがって、図示は省略するが、本実施の形態の変形例として、図４に示す全てのワイヤ１８を逆ボンディング方式により接続することもできる。この場合、全てのワイヤ１８の端子１１（図５参照）との接合部周辺の破断を防止ないしは抑制することができる。
しかし、本願発明者が検討した所、特に破断が発生しやすいワイヤ１８は、前記したように半導体チップ１６の角部から四辺形を成す端子配置領域１１ａ（図５参照）のコーナ部に向かって形成されるワイヤ１８ａであった。そして、逆ボンディング方式を採用すると、図１２に示すように、ボンディングパッド１６ｃ上に、スタッドバンプ１８ｅを形成するので、半導体装置１０の部品点数が増加する。また、製造工程において、スタッドバンプ１８ｅを形成する工程が追加となるため製造効率が低下する。
そこで、本実施の形態では、ワイヤ１８ａを逆ボンディング方式で接続し、ワイヤ１８ｂを正ボンディング方式で接続することにより、半導体装置１０の部品点数の増加や製造効率の低下を抑制しつつ、かつ、ワイヤ１８の破断を効果的に防止ないしは抑制している。
＜封止樹脂＞
次に、半導体チップ１６、複数のワイヤ１８、および複数の端子１１を封止する封止樹脂１３について説明する。図４に示すように、本実施の形態の封止樹脂１３は、基板１２の上面１２ａ上に形成され、半導体チップ１６、複数のワイヤ１８、および複数の貫通孔１９を封止している。詳しくは、貫通孔１９において、基材１４から露出する端子１１の一部分（ボンディング領域１１ｂ）は、封止樹脂１３により封止されている。これにより、ワイヤ１８と端子１１との接合部は、封止樹脂１３で封止される。
また、封止樹脂１３は基板１２の上面１２ａ全体を覆うのではなく、基板１２の周縁部は封止樹脂１３から露出している。一般に、基板の表面に封止樹脂を形成する樹脂封止型の半導体装置では、基板、半導体チップ、および封止樹脂の線膨張係数の相違に起因して反りが発生する。そして、反りの程度が大きくなると、図３に示す凹部３内に半導体装置１０が収まらない不具合が発生する。この反りの程度は、封止樹脂１３の平面サイズに比例して増大するので、図４に示すように、封止樹脂１３の平面サイズを、複数の貫通孔１９を封止することができる範囲内で最低限とし、基板１２の周縁部は封止樹脂１３から露出させることが好ましい。
また、基板１２上における半導体チップ１６および封止樹脂１３の位置が中央部からずれている場合、偏った反りが発生する懸念があるので、これを防止する観点から、図４に示すように半導体チップ１６および封止樹脂１３を端子配置領域１１ａ（図５参照）の中央部に配置することが好ましい。これにより、半導体チップ１６の周囲にバランス良く封止樹脂１３を配置することができる。また、封止樹脂１３の周囲にバランス良く基板１２を配置することができる。この結果、図５に示す端子配置領域１１ａのいずれか１つの辺に偏った反りの発生を防止することができる。
しかし、本実施の形態のように平面サイズの小さい半導体チップ１６を基板１２の中央部に配置する場合、複数の端子１１と電気的に接続される複数のワイヤ１８の長さにバラツキが生じる。例えば、本実施の形態の半導体チップ１６は、前記したように長辺である第１辺１６ａＡ、第２辺１６ａＢ（図９参照）の長さは、複数の端子１１（基準電位端子ＧＮＤを除く）の有する四辺のうち、半導体チップ１６の長辺（第１辺１６ａＡ、第２辺１６ａＢ）に沿って配置される辺の２倍よりも短い。このため、半導体チップ１６を図４に示すように基板１２の中央部に配置すると、端子配置領域１１ａ（図５参照）のコーナ部に配置される基準電位端子ＧＮＤ、電源電位端子ＶＣＣと接続されるワイヤ１８ａは、他のワイヤ１８ｂよりも長くなる。また、ワイヤ１８ａは、平面視において、半導体チップ１６から四辺形を成す端子配置領域１１ａ（図５参照）のコーナ部に向かって形成する事となる。言い換えると、ワイヤ１８ａは、端子配置領域１１ａ（図５参照）または半導体チップ１６の対角線方向に延ばす事となる。
また、図３に示すように半導体装置１０は、カード本体２の凹部３内に収める必要があるので、封止樹脂１３の厚さは極端に厚くすることは出来ない。本実施の形態では基板１２の上面１２ａから封止樹脂１３の上面（半導体チップ１６の主面１６ａと同じ側に位置する面）１３ａまでの厚さが４４０μｍとなっている。
＜半導体装置の製造工程＞
次に、図１〜図１２（図２および図９を除く）に示す半導体装置１０の製造工程について、説明する。本実施の形態における半導体装置１０は、図１３に示す組立てフローに沿って製造される。図１３は、図４に示す半導体装置の組み立てフローを示す説明図である。各工程の詳細については、図１４〜図２９を用いて、以下に説明する。
１．基板準備工程；
まず、図１３に示す基板準備工程（Ｓ１）として、図１４に示すような基板２０を準備する。図１４は、図１３に示す基板準備工程で準備する配線基板を示す拡大平面図、図１５は、図１４に示す配線基板の裏面側を示す拡大平面図である。また、図１６は、図１４のＨ−Ｈ線に沿った拡大断面図である。
本工程で準備する基板２０は、図１６に示すように、上面（表面）１４ａ、および前記上面１４ａとは反対側の下面（裏面）１４ｂを有するテープ基材（基材）２１と、テープ基材２１の下面１４ｂに接着層１５を介して固定された複数の端子１１と、テープ基材２１の一方の面（本実施の形態では、上面１４ａ）からテープ基材２１の他方の面（本実施の形態では、複数の端子１１）に向かって形成された貫通孔１９と、を備えている。この貫通孔１９は、端子１１の一部がテープ基材２１から露出するように、テープ基材２１に形成されている。
また、基板２０は、図１４に示すように枠部（フレーム）２０ｂの内側に、平面視において、それぞれ四辺形を成す複数のデバイス領域２０ａを備えている。詳しくは、複数のデバイス領域２０ａが状列状に配置されている。デバイス領域２０ａの配列は、図１４に示す態様に限定されないが、本実施の形態の基板２０は、例えば、行列状（図１４では２行×６列）に配置された１２個のデバイス領域２０ａを示している。つまり、基板２０は、複数のデバイス領域２０ａを有する、所謂、多数個取り基板である。枠部２０ｂには、半導体装置を組み立てる工程において、テープ状に形成されたテープ基材２１（基板２０）に対して、連続的に加工を施すための複数のスプロケットホール（送り孔、貫通孔）２０ｃが、基板２０の長辺方向（延在方向）に沿って、例えば一定間隔で形成されている。
図１４に示す各デバイス領域２０ａは、図４に示す基板１２に相当し、テープ基材２１は、図４に示す基材１４に相当する。テープ基材２１は、例えば、ガラス繊維にエポキシ系の樹脂を含浸させた、ガラスエポキシ基板である。また、テープ基材２１の厚さは、例えば、１１０μｍとなっている。
一方、図１５に示す基板２０の下面（裏面）１２ｂ側には、複数のデバイス領域２０ａのそれぞれに、平面視において、四辺形を成す端子配置領域１１ａが形成されている。本実施の形態では、デバイス領域２０ａの下面１２ｂ全体が端子配置領域１１ａとなっているため、デバイス領域２０ａと端子配置領域１１ａの平面形状は一致している。また、端子配置領域１１ａには、それぞれ複数の端子１１が形成されている。なお、端子配置領域１１ａにおける各端子１１の配置については、既に図５を用いて説明したので、重複する説明は省略する。
図１４〜図１６に示す基板２０は、例えば以下のように製造する。まず、テープ状に形成されたテープ基材２１を準備して、テープ基材２１の下面１４ｂ側に銅箔を、接着材（図１６に示す接着層１５に相当する）を介して貼り付ける。この銅箔は、例えば図８に示す銅箔１１ｃに相当し、薄い（例えば３５μｍ）シート状に形成されている。次に、基板２０の下面１２ｂ側にエッチング処理を施し、銅箔が、例えば、図１５に示すような平面パターンとなるようにパターニングする。この時、銅箔が取り除かれた領域では、銅箔を接着固定する接着材も取り除かれ、図１６に示すようにテープ基材２１の下面１４ｂが露出する。次に、図１４に示すように、複数のデバイス領域２０ａのそれぞれに、複数の貫通孔１９を形成し、銅箔を露出させる。この貫通孔１９は、テープ基材２１の上面１４ａから銅箔の上面に向かって形成し、接着材も貫通することで、銅箔の上面を露出させることができる。次に、銅箔の表面にめっき膜（例えば図８に示すめっき膜１１ｄ、１１ｅ）を形成する。めっき膜は、例えば電解めっきにより形成する。なお、電解めっきを行う場合、電気を供給する給電線が必要となるが、図１５では給電線の図示を省略している。給電線は、例えば、端子配置領域１１ａの周囲を囲むように配置することで、電解めっきを行うことができる。電解めっきを行う場合、めっき膜を形成した後で、給電線を切断することで、それぞれ独立して形成された複数の端子１１を形成することができる。
２．半導体チップ準備工程；
また、図１３に示す半導体チップ準備工程（Ｓ２）として、図９に示す半導体チップ１６を準備する。本工程では、複数のチップ領域を有し、例えば、シリコンからなる半導体ウエハ（図示は省略）を準備する。その後、半導体ウエハのダイシングラインに沿って、ダイシングブレードを走らせて（図示は省略）半導体ウエハを分割し、図９に示す半導体チップ１６を複数個取得する。なお、図９に示すスタッドバンプ１８ｅは、半導体ウエハをダイシングする前に予め形成しておくこともできるが、ワイヤボンディング工程と同じ装置を用いて形成できるため、本実施の形態では、後述するワイヤボンディング工程において形成する。
３．ダイボンディング工程；
次に、図１３に示すダイボンディング工程（Ｓ３）について説明する。図１７は、図１４のＪ部に相当する領域において、基板上に半導体チップを搭載した状態を示す拡大平面図である。また、図１８は図１６に示す基板上に半導体チップを搭載した状態を示す拡大断面図である。
本工程では、半導体チップ１６をチップ搭載領域１２ｃ上に搭載（接着）する（チップ搭載工程）。図１８に示すように、本実施の形態では、半導体チップ１６の裏面１６ｂが、チップ搭載領域１２ｃの上面１２ａと対向するように、ダイボンド材１７を介してチップ搭載領域１２ｃ上に搭載する（フェイスアップ実装）。また、図１７に示すように、半導体チップ１６はデバイス領域２０ａの中央部に、主面１６ａの各辺が、デバイス領域２０ａの各辺に沿って配置されるように配置する。
本実施の形態では、例えば、エポキシ系の熱硬化性樹脂であるダイボンド材１７を介して半導体チップ１６を搭載するが、ダイボンド材１７は、硬化（熱硬化）させる前には流動性を有するペースト材である。このようにペースト材をダイボンド材として用いる場合には、まず、チップ搭載領域１２ｃ上に、ダイボンド材１７を塗布し、その後、半導体チップ１６の裏面１６ｂを基板２０の上面１２ａに接着する。そして、接着後に、ダイボンド材１７を硬化させる（例えば熱処理を施す）と、図１８に示すように、半導体チップ１６はダイボンド材１７を介してチップ搭載領域１２ｃ上に固定される。
なお、本実施の形態では、ダイボンド材１７に、熱硬化性樹脂からなるペースト材を用いる実施態様について説明したが、種々の変形例を適用することができる。例えば、ペースト材ではなく、両面に接着層を備えるテープ材（フィルム材）である接着材を、予め半導体チップ１６の裏面１６ｂに貼り付けておき、テープ材を介して半導体チップ１６をチップ搭載領域１２ｃ上に搭載しても良い。
４．ワイヤボンディング工程；
次に、図１３に示すワイヤボンディング工程（Ｓ４）について説明する。図１９は、ワイヤの先端にボール部を形成した状態を示す拡大断面図、図２０は、図１９に示すボール部を半導体チップのボンディングパッドに接合した状態を示す拡大断面図、図２１は、図２０に示すワイヤを切断し、スタッドバンプを形成した状態を示す拡大断面図である。また、図２２は、図１７に示すボンディングパッドと端子を、ワイヤを介して電気的に接続した状態を示す平面図である。また、図２３は、正ボンディング方式のワイヤボンディング工程において、図２０に続く工程を示す拡大断面図、図２４は、正ボンディング方式のワイヤボンディング工程において第２ボンド側の端子にワイヤを接合した状態を示す拡大断面図である。また、図２５は、逆ボンディング方式のワイヤボンディング工程において、図１９に続く工程を示す拡大断面図、図２６は、逆ボンディング方式のワイヤボンディング工程において第２ボンド側のスタッドバンプにワイヤを接合した状態を示す拡大断面図である。
本工程では、まず、図１７に示す複数のボンディングパッド１６ｃのうち、逆ボンディング方式によりワイヤボンディングするボンディングパッド１６ｆの表面に、図２１に示すスタッドバンプ１８ｅを形成する。スタッドバンプ１８ｅは、ワイヤボンディング技術を応用して形成することができる。
まず、図１９に示すように、キャピラリ２５の先端から突出したワイヤ２６の一部を放電する。これにより、ワイヤ２６の一部（先端、端部）にボール部（ボール状の電極）２６ａを形成する。次に、図２０に示すように、ワイヤ２６の先端（端部）に形成されたボール部２６ａをボンディングパッド１６ｆの表面に接続（接合）する。この時、キャピラリ２５の上方に配置されたクランパ２５ａでワイヤ２６を挟んで固定した状態で、キャピラリ２５の先端でボール部２６ａに荷重を加えている。また、本実施の形態では、図示しないヒートステージにより、半導体チップ１６（ボンディングパッド１６ｃを含む）を温めることにより接合強度を向上させることができる。さらに、キャピラリ２５に超音波を印加することにより、さらにボール部２６ａとボンディングパッド１６ｃを強固に接合することができる。ここまでは、所謂、正ボンディング方式によりワイヤボンディングを行う場合の第１ボンド側（ボンディングパッド側）に対する工程と同様である。スタッドバンプ１８ｅを形成する場合には、次に、図２０に示すボール部２６ａの上端をキャピラリ２５の先端で切断し、図２１に示すスタッドバンプ（バンプ電極）１８ｅが得られる。本工程では、図１７に示す複数のボンディングパッド１６ｃのうち、ボンディングパッド１６ｆにスタッドバンプ１８ｅを形成し、ボンディングパッド１６ｇには形成しない。
スタッドバンプ１８ｅを形成した後、図２２に示すように半導体チップ１６の複数のボンディングパッド１６ｃと複数の端子１１とを、複数のワイヤ１８を介してそれぞれ電気的に接続する。本実施の形態では、正ボンディング方式で接続するワイヤ１８ｂと、逆ボンディング方式で接続するワイヤ１８ａとを有しているが、まず、正ボンディング方式について説明する。なお、正ボンディング方式の場合、図２０に示す工程までは、スタッドバンプを形成する工程と共通するので、重複する説明は省略する。
正ボンディング方式によるワイヤボンディング工程では、図２０に示すように、ボール部２６ａをボンディングパッド１６ｃの表面に接続（接合）した後、図２３に示すように、クランパ２５ａを緩め（開放、ワイヤ２６をクランプしない状態）、ワイヤ２６を送り出しながらキャピラリ２５をボンディングパッド１６ｃの上方に向かって移動させる。そして、ある程度、キャピラリ２５を上方に移動させた後、図２４に示す第２ボンド側となる端子１１のボンディング領域１１ｂに向かって移動させる。そして、ワイヤ２６の一部が端子１１に到達した後、クランパ２５ａで再度クランプし、キャピラリ２５の先端でワイヤ２６の他方の一部（上記端部とは異なる他部）を第２ボンド側となる端子１１の表面に擦り付ける（潰しながら引きちぎる）ことで、端子１１に接続されたワイヤ１８ｂを形成する。このような接合方式で形成されたワイヤ１８ｂの第２ボンド側の接合部周辺では、ワイヤ１８ｂの径よりも薄い肉厚のネック部１８ｃが形成されている。
本実施の形態では、前記したように、封止樹脂１３の厚さを厚くすることができないため、ワイヤ１８ｂを確実に保護する観点から正ボンディング方式のワイヤループ高さが低くなるようにしている。しかし、上記したように、第１ボンド側に接合した後は、キャピラリ２５を接合部の上方に移動させなければ、ワイヤボンディング不良の原因となる。このため、図７に示すボンディングパッド１６ｃの表面からワイヤ１８ｂの頂点（最高到達点）までの高さ（ワイヤループ高さ）は１５０μｍとしている。
次に、逆ボンディング方式について説明する。なお逆ボンディング方式の場合にも、図１９に示すように、第１ボンド側に接合するワイヤ２６の端部にボール部２６ａを形成する点は同様である。従って、重複する説明は省略する。
逆ボンディング方式では、図２５に示すように、ワイヤ２６の先端（一方の端部）に形成されたボール部２６ａを端子１１のボンディング領域１１ｂの表面に接続（接合）する。この時、キャピラリ２５の上方に配置されたクランパ２５ａでワイヤ２６を挟んで固定した状態で、キャピラリ２５の先端でボール部２６ａに荷重を加えている。また、本実施の形態では、図示しないヒートステージにより、基板１２（端子１１を含む）を温めることにより接合強度を向上させることができる。さらに、キャピラリ２５に超音波を印加することにより、さらにボール部２６ａとボンディングパッド１６ｃを強固に接合することができる。図１１を用いて説明したボール部１８ｄはこのようにして形成される。
次に、図示は省略するが、正ボンディング方式と同様に、クランパ２５ａを緩め（開放、ワイヤ２６をクランプしない状態）、ワイヤ２６を送り出しながらキャピラリ２５を端子１１の上方に向かって移動させる。そして、ある程度（本実施の形態では図２６に示す半導体チップ１６のパッシベーション膜１６ｅの上面よりも高い位置）、キャピラリ２５を上方に移動させた後、図２６に示す第２ボンド側となるボンディングパッド１６ｆ上に形成されたスタッドバンプ１８ｅに向かって移動させる。
そして、ワイヤ２６の一部がスタッドバンプ１８ｅに到達した後、クランパ２５ａで再度クランプし、キャピラリ２５の先端でワイヤ２６の他方の一部（上記端部とは異なる他部）を第２ボンド側となるスタッドバンプ１８ｅの表面に擦り付ける（潰しながら引きちぎる）ことで、ボンディングパッド１６ｆにスタッドバンプ１８ｅを介して接続されたワイヤ１８ａを形成する。つまり、ワイヤ１８ａは、ワイヤ１８ａと別体で形成されたスタッドバンプ１８ｅを介して、ボンディングパッド１６ｆと電気的に接続する。
このように、逆ボンディング方式を採用したワイヤ１８ａの第１ボンド側の接合部には、図２４に示すようなワイヤ１８の径よりも厚さの薄いネック部１８ｃが形成されないため、ワイヤ１８ａの断線を防止ないしは抑制することができる。また、特に断線が発生し易い、図２２に示す半導体チップ１６の角部から四辺形を成す端子配置領域１１ａのコーナ部に向かって形成されるワイヤ１８ａについて選択的に逆ボンディング方式を採用することにより、部品点数の増加や製造効率の低下を抑制しつつ、かつ、ワイヤ１８の破断を効果的に防止ないしは抑制している。
また、本実施の形態では、１つの半導体チップ１６に対して、正ボンディング方式と逆ボンディング方式の２種類のワイヤボンディング方式を適用する。しかし、スタッドバンプ１８ｅを予め形成しておくことにより、１台のワイヤボンディング装置で連続的に処理する事が出来る。
ところで、逆ボンディング方式を採用した場合、上記に加え、ワイヤループ高さを低減できるというメリットがある。例えば、本実施の形態では、図１０に示すボンディングパッド１６ｃの表面からワイヤ１８ａの頂点（最高到達点）までの高さ（ワイヤループ高さ）は５０μｍ程度とすることができる。つまり、正ボンディング方式を採用したワイヤ１８ｂよりもワイヤループ高さを低くする（例えば本実施の形態では、３分の１程度）ことができる。このように、逆ボンディングを行う事によりワイヤループ高さを低くすることができるメリットに着目した実施態様については、実施の形態２で説明する。
５．封止工程；
次に、図１３に示す封止工程（Ｓ５）について説明する。図２７は、図２２に示す基板上に封止樹脂を形成した状態を示す拡大平面図、図２８は、図２７に示すＫ−Ｋ線に沿った断面において、基板を成形金型でクランプした状態を示す拡大断面図である。また、図２９は、図１４に示す各デバイス領域に封止樹脂が形成された状態を示す拡大平面図である。
本工程では、図２７に示すように半導体チップ１６、複数のワイヤ１８、および複数の端子１１（詳しくは端子１１のボンディング領域が露出する貫通孔１９）を封止樹脂１３で封止する。
一般に、半導体チップ等を封止する方法としては、熱硬化性樹脂を加熱室（ポット部）で軟化（可塑化）させ、加熱した成形金型のキャビティ内に圧入して成形し、その後加熱硬化させる、所謂トランスファモールド方式がある。また、別の方法として、液状の樹脂を封止する領域に滴下した後、加熱硬化させて封止樹脂を形成する、所謂、ポッティング方式がある。トランスファモールド方式により形成した樹脂は、ポッティング方式により形成された樹脂よりも硬く、外力（特に点荷重）が加わった時に、半導体チップ１６を外力による破壊から保護する観点からは、トランスファモールド方式の方が好ましい。このため、本実施の形態では、トランスファモールド方式を採用している。
トランスファモールド方式による封止工程では、まず、図２８に示す成形金型３０を準備する（金型準備工程）。成形金型３０は、下面（金型面）３１ａ、および下面３１ａに形成されたキャビティ（凹部、窪み部）３１ｂを有する上金型（金型）３１と、この上金型３１の下面（金型面）３１ａと対向する上面（金型面）３２ａを有する下金型（金型）３２とを備えている。図２８は、拡大断面図なので、１個のキャビティ３１ｂを示しているが、上金型３１のキャビティ３１ｂは基板２０のデバイス領域２０ａ毎に形成されている。図示は省略するが、各キャビティ３１ｂは、４つの角部が面取りされた略四角形の平面形状（矩形状、四辺形）を成す。
また、図示は省略するが、上金型３１には、キャビティ３１ｂへの封止用樹脂の供給口であるゲート部およびゲート部とは異なる位置に配置されるエアベント部が、それぞれ形成されている。封止用樹脂の供給方式は、キャビティ３１ｂの天面側から封止用樹脂を供給するトップゲート方式、あるいはキャビティ３１ｂの側面から封止用樹脂を供給するサイドゲート方式を適用することができるが、本実施の形態では、例えばサイドゲート方式を採用している。
次に、成形金型３０の下金型３２上に基板２０を配置する（基板配置工程）。ここで、下金型３２と組み合わせる上金型３１に形成されたキャビティ３１ｂは、基板２０の各デバイス領域２０ａよりも面積が狭く、デバイス領域２０ａ（図２７参照）の周縁部は、平面視において、キャビティ３１ｂよりも外側に位置する。
次に、上金型３１と下金型３２の距離を近づけて、図２８に示すように基板２０を上金型３１と下金型３２でクランプする（クランプ工程）。これにより、封止樹脂１３（図２７参照）を形成する領域の周囲では、上金型３１（上金型３１の下面３１ａ）と、基板２０の上面１２ａが密着する。また、下金型３２（下金型３２の上面３２ａ）と、基板２０の下面１２ｂが密着する。本実施の形態では、キャビティ３１ｂは、基板２０の各デバイス領域２０ａ（図２７参照）よりも面積（外形サイズ）が狭い（小さい）ので、デバイス領域２０ａにおける表面の一部（キャビティ３１ｂよりも外側の領域）は、上金型３１の下面３１ａと密着する。
次に、キャビティ３１ｂ内に封止用樹脂（硬化前の封止樹脂）を供給し、これを硬化させることにより封止樹脂１３（図２７参照）を形成する（封止体形成工程）。本工程では、図示しないポット部に配置された樹脂タブレットを加熱軟化させて、ゲート部（図示は省略）からキャビティ３１ｂ内に封止用樹脂を供給する。樹脂タブレットは、例えば熱硬化性樹脂であるエポキシ系の樹脂からなり、硬化温度よりも低い温度では、加熱することにより軟化して、流動性が向上する特性を有している。したがって、例えば図示しないプランジャで軟化した樹脂タブレットを押しこむと、封止用樹脂が成形金型３０に形成されたゲート部（図示は省略）からキャビティ３１ｂ内に流れ込む。キャビティ３１ｂ内の気体は、封止用樹脂が流入する圧力によりエアベント部（図示は省略）から排出され、キャビティ３１ｂ内は、封止用樹脂で満たされる。この結果、基板２０の上面１２ａ側に搭載された半導体チップ１６および複数のワイヤ１８は、封止用樹脂で封止される。またこの時、図２７に示す基板２０の端子１１（詳しくは貫通孔１９内において露出するボンディング領域）も封止される。その後、キャビティ３１ｂ内を加熱することにより、封止用樹脂を加熱硬化（仮硬化）させて、図２７に示す封止樹脂１３を形成する。
次に、前記した封止体形成工程で用いた成形金型３０から複数の封止樹脂１３が形成された基板２０を取り出す（基板取り出し工程）。本工程では、ゲート部内の封止用樹脂が硬化したゲートレジン（ゲート内樹脂）をキャビティ３１ｂ内の封止樹脂１３と分割（ゲートブレイク）した後、上金型３１と下金型３２を引き離して、基板２０を取り出す。
次に、成形金型３０から取り出した基板２０をベーク炉（図示は省略）に搬送し、再び基板２０を熱処理する。成形金型３０内で加熱された封止用樹脂は、樹脂中の硬化成分の半分以上（例えば約７０％程度）が硬化する、所謂、仮硬化と呼ばれる状態となる。この仮硬化の状態では、樹脂中の全ての硬化成分が硬化している訳ではないが、半分以上の硬化成分が硬化しており、この時点で半導体チップ１６やワイヤ１８は封止されている。しかし、封止樹脂１３の強度の安定性などの観点からは全ての硬化成分を完全に硬化させることが好ましいので、ベーク工程で、仮硬化した封止樹脂１３を再度加熱する、所謂、本硬化を行う。このように、封止用樹脂を硬化させる工程を２回に分けることにより、次に成形金型３０に搬送される次の基板２０に対して、いち早く封止工程を施すことができる。このため、製造効率を向上させることができる。
上記の封止工程を施すことで、複数のデバイス領域２０ａのそれぞれにおける表面の一部（基板２０の上面１２ａにおける周縁部）が露出するように、半導体チップ１６、複数のワイヤ１８を封止する封止樹脂（封止体）１３が図２９に示すように基板２０の各デバイス領域２０ａに形成される。
図１に示すように、カード本体２内に埋め込む半導体装置１０は、図２９に示す基板２０をデバイス領域２０ａ毎に分割することにより得られるが、次に説明する個片化工程は、別の事業所、あるいは別の事業者が行う場合もある。この場合には、図２９に示す基板２０が完成した段階で、外観検査や電気的試験など、必要な検査、試験を行い、出荷することとなる。
６．個片化工程；
次に、図１３に示す個片化工程（Ｓ６）について説明する。本工程では、図２９に示す基板２０をデバイス領域２０ａに沿って切断し、複数のデバイス領域２０ａを分割する。これにより、図４に示す半導体装置１０が得られる。切断方法は、特に限定されないが、例えば、図示しないパンチ（切断刃）とダイ（支持部材）を用いて、プレス加工により切断することができる。
（実施の形態２）
前記実施の形態では、ＩＣカード１に発生した反りに起因して、半導体装置１０が破壊する原因、およびその解決手段について説明した。しかし、ＩＣカード１に加わる外力としては、反りを発生させるような外力の他、点荷重や線荷重など、局所的に荷重が加わる場合もある。本実施の形態では、局所的に外力が加わった場合について、半導体装置１０が破壊する原因、およびその解決手段について説明する。
図３０は、図４に示す半導体装置の変形例である本実施の形態の半導体装置において、応力が集中し易い箇所を模式的に示す平面図、図３１は図３０に示す封止樹脂を取り除いた状態で基板の上面側の内部構造を示す平面図である。また、図３２は図３０のＬ−Ｌ線に沿った拡大断面図である。
前記実施の形態１で説明した図４を参照して説明すると、半導体チップ１６のボンディングパッド（電極）１６ｃと端子（電極）１１とを電気的に接続するワイヤ１８を、正ボンディング方式を用いて形成する場合、半導体チップ１６のボンディングパッド１６ｃが第１ボンド側となる。そのため、封止樹脂（封止体）１３の厚さが薄い場合には、半導体チップ１６のボンディングパッド１６ｃ上に形成されるワイヤ１８の一部（頂点）から封止樹脂１３の表面までの間隔が小さくなる。例えば、前記実施の形態１で説明した半導体装置１０では、半導体チップ１６の厚さ（２３０μｍ）が封止樹脂１３の厚さ（４４０μｍ）の半分以上である。このため、図４に示すワイヤ１８ｂと封止樹脂１３の表面までの間隔は、ワイヤループ高さを極力低く抑えても４０μｍ程度である。図３１に示す半導体装置３３においても同様に、半導体チップ１６の厚さ（２３０μｍ）が封止樹脂１３の厚さ（４４０μｍ）の半分以上である。このため、正ボンディング方式を適用したワイヤ１８ｂについては、ワイヤループ高さを極力低く抑えても４０μｍ程度となる。
ここで、図３０に示す半導体装置３３のように、平面形状が四辺形から成る封止樹脂１３を有するパッケージに点荷重や線荷重などの局所的な荷重を印加した場合、その応力は、封止樹脂の中央部３３ａに集中する。そして平面視において、封止樹脂１３の中央部３３ａに近い位置、あるいは、封止樹脂１３の各辺の中心を結ぶ中心線（仮想線）３３ｂに沿って封止樹脂１３にクラックが発生し易くなる。この時、中心線３３ｂと重なる領域における封止樹脂１３の厚さが大きければ、中央部３３ａに応力が集中してもクラックの発生を抑制できるが、図３１に示すように半導体チップ１６のボンディングパッド１６ｈがこの領域に配置されている場合には、上記したように、ワイヤ１８が形成される分だけ、封止体の厚さが薄くなってしまう。そのため、応力に耐えられず、クラックが発生してしまう。
また、前記実施の形態１で説明したように、本実施の形態でも、封止樹脂１３はトランスファモールド方式により形成している。トランスファモールド方式により形成された樹脂は、ポッティング方式により形成された樹脂よりも硬いため、半導体チップ１６の外力による破壊を防止する観点からは好適であるが、抗折強度はポッティング方式よりも低い。このため、一旦クラックが入ると、そのクラックは進展し易い。
また、前記実施の形態１と同様に、本実施の形態でも、ワイヤ１８の材料として金（Ａｕ）を使用している。そのため、ワイヤ１８と封止樹脂１３を構成する樹脂との密着力は、ほぼ０に等しく、クラックが発生すると、このワイヤ１８に沿ってクラックが広範囲に亘って進展してしまう。このように、封止樹脂１３にクラックが発生し、そのクラックが広範囲に進展すると、封止樹脂１３内の半導体チップ１６やワイヤ１８を十分に保護できなくなる。
そこで、本願発明者は、封止樹脂１３のクラック発生を抑制し、半導体装置の信頼性を向上させる技術について検討した。以下図面に基づいて説明する。なお、本実施の形態では、前記実施の形態１で説明した半導体装置１０、およびその製造方法との相違点を中心に説明し、共通する部分は、説明を省略する。
図３１に示す半導体装置３３と図４に示す半導体装置１０の相違点は、平面視において、封止樹脂１３の中央部３３ａに最も近い位置に配置されるボンディングパッド１６ｃ（図３１に示すボンディングパッド１６ｈ）が逆ボンディング方式で形成されている点である。図３２は、図３１に示すボンディングパッド１６ｈに接続されるワイヤ１８ａに沿った方向の断面構造を示している。
図３１に示す複数のボンディングパッド１６ｃのうち、封止樹脂１３の成す四辺形の中央部３３ａに最も近い位置に配置されるボンディングパッド１６ｈには、逆ボンディング方式で接続されるワイヤ１８ａが接続されている。つまり、図３２に示すように、第１ボンド側として、端子１１（リセット端子ＲＳＴ）のボンディング領域１１ｂにワイヤ１８の一方の端部が接合されている。また、第２ボンド側として、半導体チップ１６のボンディングパッド１６ｈに、ワイヤ１８ａの他方が、スタッドバンプ１８ｅを介して接続されている。なお、図３２に示すワイヤ１８ａは、図１０に示すワイヤ１８ａよりも長さが短い点を除き同様であるため、詳細な構造の説明、および製造方法の説明は省略する。
このように、封止樹脂１３の中央部３３ａに最も近い、ボンディングパッド１６ｈを逆ボンディングすることにより、ワイヤループ高さを低くすることができる。図３１において、ボンディングパッド１６ｈよりも封止樹脂１３の中央部３３ａから遠い位置に配置されるボンディングパッド１６ｇには、前記実施の形態で説明した図６および図７に示すように正ボンディング方式で接続されるワイヤ１８ｂが接続されている。ボンディングパッド１６ｇに接続されるワイヤ１８ｂは、端子配置領域１１ａの辺部に向かって延びているため、曲げ変形した場合の断線の懸念が小さいからである。
そして、逆ボンディング方式とすることで、図３２に示すワイヤ１８ａのワイヤループ高さを低減した結果、封止樹脂１３の上面（表面）１３ａからワイヤ１８ａの頂点（最高到達点）までの間隔Ｔ１は、図７に示す封止樹脂１３の上面（表面、半導体チップ１６の主面１６ａと同じ側に位置する面）１３ａからワイヤ１８ｂの頂点（最高到達点）までの間隔Ｔ２よりも大きく（広く）することができる。例えば、本実施の形態では、図７に示す間隔Ｔ２が４０μｍ程度であるのに対し、図３２に示す間隔Ｔ１は１４０μｍ程度となっている。
このため、半導体装置３３に点荷重や線荷重などの局所的な荷重が印加され、封止樹脂１３の中央部３３ａに応力が集中した場合であっても、中心線３３ｂと重なる領域における封止樹脂１３の厚さを大きくすることができるのでクラックの発生を抑制できる。
また、本実施の形態では、ワイヤループ高さを低くすることにより、中心線３３ｂと重なる領域における封止樹脂１３の厚さ（封止体１３の上面１３ａとワイヤ１８ａとの間隔Ｔ１）を大きくしているので、封止樹脂１３の厚さの増大を抑制できる。例えば、図３２に示す本実施の形態のように封止樹脂１３の厚さ（上面１３ａから基板１２の上面１２ａまでの厚さ：４４０μｍ）を、半導体チップ１６の厚さ（２３０μｍ）の２倍未満に抑えても、クラックの発生を抑制することができる。このため、図３に示すカード本体２の凹部３内に収容することができる。また、また、第２の凹部３ｂの底面３ｄと、封止樹脂１３の上面１３ａの間に、中空空間５を形成することができる。
また、本実施の形態では、中心線３３ｂと重なる領域における封止樹脂１３の厚さを大きくすることにより、クラックの発生を抑制するので、封止樹脂１３をトランスファモールド方式で形成しても、クラックの発生を抑制することができる。つまり、局所的な荷重が印加された場合であっても、ポッティング方式よりも硬い封止樹脂１３自体に発生するクラックを抑制しつつ、かつ、半導体チップ１６の破壊を抑制することができる。
（実施の形態３）
本実施の形態では、前記実施の形態２で説明した半導体装置３３の変形例として、局所的な荷重が印加された場合に、封止樹脂１３にクラックが発生することを、さらに効果的に抑制する技術について説明する。なお、本実施の形態では、前記実施の形態２で説明した半導体装置３３との相違点を中心に説明し、共通する部分は、説明を省略する。図３３は、図３１に示す半導体装置の変形例である本実施の形態の半導体装置の上面側の内部構造を示す平面図である。
図３３に示す半導体装置３５と図３１に示す半導体装置３３の相違点は、平面視において、封止樹脂１３の中央部３３ａに最も近い位置に配置されるボンディングパッド１６ｃ（図３３に示すボンディングパッド１６ｈ）およびこれに接続されるワイヤ１８ａの位置である。すなわち、半導体装置３５では、ボンディングパッド１６ｈおよびこれに接続されるワイヤ１８ａが中心線３３ｂと重ならない位置に配置されている。言い換えれば、中心線３３ｂは、中央部３３ａに最も近い、ボンディングパッド１６ｈとボンディングパッド１６ｈの次に中央部３３ａに近い、ボンディングパッド１６ｇの間に配置されている。また、中心線３３ｂは、ボンディングパッド１６ｈに接続されるワイヤ１８ａと、ボンディングパッド１６ｇに接続されるワイヤ１８ｂの間に配置されている。
前記実施の形態２で説明したように、封止樹脂１３の各辺の中心を結ぶ中心線（仮想線）３３ｂに沿って封止樹脂１３にクラックが発生し易くなる。したがって、図３３に示す半導体装置３５のように、中央部３３ａに最も近い、ボンディングパッド１６ｈ、およびこれに接続されるワイヤ１８ａを中心線３３ｂと重ならないように配置することにより、封止樹脂１３にクラックが発生することを、さらに効果的に抑制することができる。中心線３３ｂと重なる領域の封止樹脂１３の厚さを一層厚くすることができるからである。
また、本実施の形態では、特にクラックに対する影響が大きい、ボンディングパッド１６ｈ、およびこれに接続されるワイヤ１８ｈについて説明したが、図３３に示すように全てのボンディングパッド１６ｃおよびワイヤ１８を中心線３３ｂと重ならないように配置することが、より好ましい。
（実施の形態４）
本実施の形態では、前記実施の形態２で説明した半導体装置３３の別の変形例について説明する。なお、本実施の形態では、前記実施の形態２で説明した半導体装置３３との相違点を中心に説明し、共通する部分は、説明を省略する。図３４は、図３１に示す半導体装置の別の変形例である本実施の形態の半導体装置の上面側の内部構造を示す平面図である。
図３４に示す半導体装置３６と図３１に示す半導体装置３３の相違点は、基板１２上における半導体チップ１６の搭載位置である。半導体装置３６では、基板１２（基材１４）の上面１２ａ（上面１４ａ）において、基板１２（端子配置領域１１ａ）が有する四辺のうち、１つの辺に寄せて搭載している。一方、封止樹脂１３は、基板１２の中央部に形成している。この結果、図３４に示すように、全てのボンディングパッド１６ｃおよびワイヤ１８を中心線３３ｂと重ならないように配置することができる。
つまり、前記実施の形態３では、半導体チップ１６の主面１６ａ上におけるボンディングパッド１６ｃのレイアウトを変更して、ボンディングパッド１６ｈを中心線３３ｂと重ならない位置に配置した。本実施の形態では、半導体チップ１６と封止樹脂１３の位置関係をずらすことにより、半導体チップ１６の主面１６ａ上におけるボンディングパッド１６ｃのレイアウトを変更すること無く、ボンディングパッド１６ｈを中心線３３ｂと重ならない位置に配置することができる。
本実施の形態のように、基板１２の上面１２ａにおける半導体チップ１６の搭載可能領域に余裕がある場合には、前記実施の形態３のように、主面１６ａ上におけるボンディングパッド１６ｃのレイアウトを変更した結果、主面１６ａのサイズが若干大きくなった場合であっても、搭載する事ができる。しかし、半導体チップ１６の汎用性を考慮した場合、ボンディングパッド１６ｃのレイアウトを変更したことにより、他の製品に半導体チップ１６を搭載できなくなる場合がある。本実施の形態によれば、主面１６ａ上におけるボンディングパッド１６ｃのレイアウト変更を伴わないため、半導体チップ１６の汎用性が損なわれない。
また、本実施の形態では、中心線３３ｂが、ボンディングパッド１６ｈと、クロック端子ＣＬＫに接続されるボンディングパッド１６ｃの中間に配置されるように、半導体チップ１６の搭載位置を寄せている。この場合、例えば、ボンディングパッド１６ｈに接続されるワイヤ１８を正ボンディング方式で接続した場合であっても、局所的な荷重が印加されたことによる封止樹脂１３のクラックを、前記実施の形態１で説明した半導体装置１０よりは抑制することができる。
本実施の形態では、半導体チップ１６の搭載位置をずらすことにより、半導体チップ１６の４つの角部にそれぞれ配置されるボンディングパッド１６ｊに接続されるワイヤ１８が、それぞれ半導体チップ１６の主面１６ａの対角線方向に沿って延びることとなる。
前記実施の形態１〜前記実施の形態３では、端子配置領域１１ａのコーナ部に形成された端子１１（電源電位端子ＶＣＣおよび基準電位端子ＧＮＤ）と接続されるワイヤ１８が、半導体チップ１６の主面１６ａの対角線方向に沿って延び、その他の端子１１に接続されるワイヤ１８は、主面１６ａの辺に沿って延びる態様について説明した。しかし、本実施の形態のように、コーナ部に形成された端子１１の間に形成される端子１１（クロック端子ＣＬＫおよびデータ端子Ｉ／Ｏ）に接続されるワイヤ１８が、半導体チップ１６の主面１６ａの対角線方向に沿って延びる場合がある。この場合には、前記実施の形態１で説明した面外方向の変形（反り）に起因するワイヤ１８の断線を防止する観点から、クロック端子ＣＬＫおよびデータ端子Ｉ／Ｏに接続されるワイヤ１８を逆ボンディング方式で接続することが好ましい。
ただし、この場合、前記実施の形態１で説明した半導体装置１０と比較して、部品点数が増加する。また、製造工程において、スタッドバンプ１８ｅを形成する工程が追加となるため製造効率が低下する。
また、半導体チップ１６の主面１６ａの中央部と封止樹脂１３の中央部をずらすことにより、半導体チップ１６の周囲に配置される封止樹脂１３のバランスが一定でなくなる。このため、ずらす程度によっては、前記実施の形態１で説明したように封止樹脂１３と半導体チップ１６の線膨張係数の違いに起因して偏った反りが発生する懸念がある。
したがって、これらの観点からは、前記実施の形態２または前記実施の形態３で説明した態様の方が好ましい。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施の形態１〜前記実施の形態４では、本願発明者が具体的に検討した、小型の半導体チップ１６（半導体チップの長辺の長さが、長辺にそって配置される端子の辺の２倍以下）について説明したが、これよりも大型の半導体チップに適用することもできる。図３５は図３１に示す半導体装置の別の変形例である半導体装置の上面側の内部構造を示す平面図である。
図３５に示す半導体装置３７が有する半導体チップ３８は、図３１に示す半導体チップ１６よりも平面サイズが大きい。このように平面サイズが大きい、半導体装置３７の場合、ボンディングパッド１６ｃに接続される全てのワイヤ１８が端子配置領域１１ａの辺部に向かって形成される場合もある。一方、平面視において、封止樹脂１３の中央部３３ａに最も近い位置に配置されるボンディングパッド１６ｈが封止樹脂１３の中心線３３ｂと重なる位置に配置されている。
このような場合には、ボンディングパッド１６ｈに接続されるワイヤ１８を逆ボンディング方式で接続するワイヤ１８ａとし、その他のボンディングパッド１６ｃに接続されるワイヤ１８を、正ボンディング方式で接続するワイヤ１８ｂとすることもできる。
本発明は、ＩＣカード、およびＩＣカードに組み込まれる半導体装置に利用可能である。
１ ＩＣカード
２ カード本体
２ａ 表面
３ 凹部
３ａ 第１の凹部
３ｂ 第２の凹部
３ｃ 底面
３ｄ 底面
４ 接着材
５ 中空空間
６、７ 矢印
１０ 半導体装置
１１ 端子（電極、外部端子）
１１ａ 端子配置領域
１１ａＡ 第１辺
１１ａＢ 第２辺
１１ａＣ 第３辺
１１ａＤ 第４辺
１１ａａ 第１コーナ部
１１ａｂ 第２コーナ部
１１ａｃ 第３コーナ部
１１ａｄ 第４コーナ部
１１ｂ ボンディング領域
１１ｃ 銅箔
１１ｄ、１１ｅ めっき膜
１２ 基板
１２ａ 上面
１２ｂ 下面
１２ｃ チップ搭載領域
１３ 封止樹脂（封止体）
１３ａ 上面
１４ 基材
１４ａ 上面
１４ｂ 下面
１５ 接着層
１６ 半導体チップ
１６ａ 主面（第１主面）
１６ａＡ 第１辺
１６ａＢ 第２辺
１６ａＣ 第３辺
１６ａＤ 第４辺
１６ａａ 第１角部
１６ａｂ 第２角部
１６ａｃ 第３角部
１６ａｄ 第４角部
１６ｂ 裏面（第２主面）
１６ｃ、１６ｆ、１６ｇ、１６ｈ、１６ｊ ボンディングパッド（パッド、電極）
１６ｄ めっき膜
１６ｅ パッシベーション膜
１７ ダイボンド材（接着材、接着層）
１８、１８ａ、１８ｂ ワイヤ
１８ｃ ネック部
１８ｄ ボール部（ボール状の電極）
１８ｅ スタッドバンプ（バンプ電極）
１９ 貫通孔
２０ 基板
２０ａ デバイス領域
２０ｂ 枠部
２１ テープ基材
２５ キャピラリ
２５ａ クランパ
２６ ワイヤ
２６ａ ボール部（ボール状の電極）
３０ 成形金型
３１ 上金型
３１ａ 下面
３１ｂ キャビティ
３２ 下金型
３２ａ 上面
３３、３５、３６、３７ 半導体装置
３３ａ 中央部
３３ｂ 中心線
３８ 半導体チップ
ＣＬＫ クロック端子
ＧＮＤ 基準電位端子
ＲＳＴ リセット端子
ＶＣＣ 電源電位端子
Ｉ／Ｏ データ端子
ＮＣ１ 第１の予備端子
ＮＣ２ 第２の予備端子
ＮＣ３ 第３の予備端子
Ｔ１、Ｔ２ 間隔

Claims (24)

  1. 以下の工程を含むことを特徴とする半導体装置の製造方法：
    （ａ）上面、および前記上面とは反対側の下面を有する基材と、前記基材の前記下面において、平面形状が四角形から成る端子配置領域に接着層を介して固定された複数の端子と、前記複数の端子のそれぞれの一部が前記基材から露出するように前記基材に形成された複数の貫通孔と、を備えた基板を準備する工程；
    （ｂ）第１主面、前記第１主面に形成された複数のボンディングパッド、および前記第１主面とは反対側の第２主面を有する半導体チップを、ダイボンド材を介して前記基材の前記上面に搭載する工程；
    （ｃ）前記半導体チップの前記複数のボンディングパッドと前記複数の端子とを、複数のワイヤを介してそれぞれ電気的に接続する工程；
    （ｄ）前記半導体チップ、前記複数のワイヤ、および前記複数の貫通孔を樹脂で封止する工程；
    ここで、
    前記複数の端子は、前記複数の貫通孔において、前記基材から露出する複数のボンディング領域を有しており、
    前記（ｃ）工程は、前記複数のワイヤのうち、平面視において、前記半導体チップから、前記端子配置領域のコーナ部に向かう第１ワイヤを、以下のように形成する工程を含む、
    （ｃ１）前記複数の端子のうちの第１端子の第１ボンディング領域に前記第１ワイヤの一方の端部を接合する工程；
    （ｃ２）前記（ｃ１）工程の後、前記半導体チップの前記複数のボンディングパッドのうちの第１ボンディングパッドに、前記第１ワイヤの前記端部とは異なる他部を接続する工程。
  2. 請求項１において、
    前記（ｃ１）工程では、
    前記第１ワイヤの先端にボール部を形成し、前記第１ワイヤと一体に形成された前記ボール部を前記第１端子の第１ボンディング領域に接合することを特徴とする半導体装置の製造方法。
  3. 請求項２において、
    前記（ｃ）工程は、
    前記（ｃ１）工程の前に、前記第１ボンディングパッド上にバンプ電極を形成する工程を含み、
    前記（ｃ２）工程では、
    前記第１ワイヤの前記他部を前記バンプ電極に接合することにより、前記バンプ電極を介して前記第１ボンディングパッドと接続することを特徴とする半導体装置の製造方法。
  4. 請求項３において、
    前記（ｃ）工程には、前記複数のワイヤのうち、平面視において、前記半導体チップから、前記端子配置領域の辺部に向かう第２ワイヤを形成する工程を含み、
    前記第２ワイヤは、
    （ｃ３）前記半導体チップの前記複数のボンディングパッドのうちの第２ボンディングパッドに、前記第２ワイヤの一方の端部を接合する工程と、
    （ｃ４）前記（ｃ３）工程の後、前記複数の端子のうちの第２端子の第２ボンディング領域に前記第２ワイヤの前記端部とは異なる他部を接合する工程と、
    を含んでいることを特徴とする半導体装置の製造方法。
  5. 請求項４において、
    前記第１ボンディング領域から前記半導体チップまでの距離は、前記第２ボンディング領域から前記半導体チップまでの距離よりも遠いことを特徴とする半導体装置の製造方法。
  6. 請求項５において、
    前記第１ワイヤのワイヤ長は、前記第２ワイヤのワイヤ長よりも長いことを特徴とする半導体装置の製造方法。
  7. 請求項１において、
    前記樹脂から成る封止体は、平面視において、四辺形を成し、
    前記（ｃ）工程には、前記複数のボンディングパッドのうち、前記封止体の成す四辺形の中央部に最も近い位置に配置される第２ボンディングパッドに接続される前記複数のワイヤのうちの第２ワイヤを形成する工程を含み、
    前記第２ワイヤは、
    （ｃ３）前記複数の端子のうちの第２端子の第２ボンディング領域に前記第２ワイヤの一方の端部を接合する工程と、
    （ｃ４）前記（ｃ３）工程の後、前記半導体チップの前記第２ボンディングパッドに、前記第２ワイヤの前記端部とは異なる他部を接続する工程と、
    を含んでいることを特徴とする半導体装置の製造方法。
  8. 請求項７において、
    前記（ｃ）工程には、前記複数のボンディングパッドのうち、前記第２ボンディングパッドよりも前記封止体の成す四辺形の中央部から遠い位置に配置される第３ボンディングパッドに接続され、かつ、平面視において、前記半導体チップから、前記端子配置領域の辺部に向かう、前記複数のワイヤのうちの第３ワイヤを形成する工程を含み、
    前記第３ワイヤは、
    （ｃ５）前記半導体チップの前記第３ボンディングパッドに、前記第３ワイヤの一方の端部を接合する工程と、
    （ｃ６）前記（ｃ５）工程の後、前記複数の端子のうちの第３端子の第３ボンディング領域に前記第３ワイヤの前記端部とは異なる他部を接合する工程と、
    を含んでいることを特徴とする半導体装置の製造方法。
  9. 請求項８において、
    前記封止体は、前記半導体チップの前記第１主面と同じ側に位置する表面を有しており、
    前記封止体の前記表面から前記第２ワイヤの頂点までの第１の間隔は、前記封止体の前記表面から前記第３ワイヤの頂点までの第２の間隔よりも大きいことを特徴とする半導体装置の製造方法。
  10. 請求項７において、
    前記封止体の厚さは、前記半導体チップの厚さの２倍未満であることを特徴とする半導体装置の製造方法。
  11. 請求項７において、
    前記（ｄ）工程では、
    熱硬化性樹脂を軟化させた後、成形金型のキャビティ内に供給することにより、前記封止体を形成することを特徴とする半導体装置の製造方法。
  12. 請求項７において、
    前記第２ボンディングパッドおよび前記第２ワイヤは、前記封止体の有する四辺のうち、互いに対向する二辺の中心を結ぶ中心線と重ならないことを特徴とする半導体装置の製造方法。
  13. 請求項１２において、
    前記（ｂ）工程では、
    前記基材の前記上面において、前記端子配置領域が有する四辺のうちの一辺に寄せて前記半導体チップを搭載し、
    前記（ｄ）工程では、
    前記基材の前記上面において、前記端子配置領域の中央部に前記封止体を形成することを特徴とする半導体装置の製造方法。
  14. 以下の工程を含むことを特徴とする半導体装置の製造方法：
    （ａ）上面、および前記上面とは反対側の下面を有する基材と、前記基材の前記下面に、接着層を介して固定された複数の端子と、前記複数の端子のそれぞれの一部が前記基材から露出するように前記基材に形成された複数の貫通孔と、を備えた基板を準備する工程；
    （ｂ）平面視において四角形の平面形状を成す第１主面、前記第１主面に形成された複数のボンディングパッド、および前記第１主面とは反対側の第２主面を有する半導体チップを、ダイボンド材を介して前記基材の前記上面に搭載する工程；
    （ｃ）前記半導体チップの前記複数のボンディングパッドと前記複数の端子とを、複数のワイヤを介してそれぞれ電気的に接続する工程；
    （ｄ）前記半導体チップ、前記複数のワイヤ、および前記複数の貫通孔を樹脂で封止する工程；
    ここで、
    前記複数の端子は、前記複数の貫通孔において、前記基材から露出する複数のボンディング領域を有しており、
    前記（ｃ）工程は、前記複数のワイヤのうち、平面視において、前記半導体チップの角部に形成された第１ボンディングパッドから、前記半導体チップの前記第１主面の対角線方向に沿って延びる第１ワイヤを、以下のように形成する工程を含む、
    （ｃ１）前記複数の端子のうちの第１端子の第１ボンディング領域に前記第１ワイヤの一方の端部を接合する工程；
    （ｃ２）前記（ｃ１）工程の後、前記半導体チップの前記複数のボンディングパッドのうちの前記第１ボンディングパッドに、前記第１ワイヤの前記端部とは異なる他部を接続する工程。
  15. 基材、前記基材の下面において、平面形状が四辺形から成る端子配置領域に接着層を介して固定された複数の端子、および前記複数の端子のそれぞれの一部が前記基材から露出するように前記基材に形成された複数の貫通孔、を備えた基板と、
    第１主面、前記第１主面に形成された複数のボンディングパッド、および前記第１主面とは反対側の第２主面を有し、ダイボンド材を介して前記基材の上面に搭載される半導体チップと、
    前記半導体チップの前記複数のボンディングパッドと前記複数の端子とを、それぞれ電気的に接続する複数のワイヤと、
    前記半導体チップ、前記複数のワイヤ、および前記複数の貫通孔を封止する封止体と、
    を含み、
    前記複数の端子は、前記複数の貫通孔において、前記基材から露出する複数のボンディング領域を有しており、
    前記複数のワイヤのうち、平面視において、前記半導体チップから、前記端子配置領域のコーナ部に向かう第１ワイヤは、
    前記複数の端子のうちの第１端子の第１ボンディング領域に接続される第１部分と、前記半導体チップの前記複数のボンディングパッドのうちの第１ボンディングパッドに接続される第２部分とを有しており、
    前記第１ワイヤの前記第１部分は、前記第１ワイヤと一体に形成された第１ボール部を介して前記第１ボンディング領域に電気的に接続され、
    前記第１ワイヤの前記第２部分は、前記第１ワイヤと別体で形成された第１バンプ電極を介して前記第１ボンディングパッドに電気的に接続されていることを特徴とする半導体装置。
  16. 請求項１５において、
    前記複数のワイヤのうち、平面視において、前記半導体チップから、前記端子配置領域の辺部に向かう第２ワイヤは、
    前記半導体チップの前記複数のボンディングパッドのうちの第２ボンディングパッドに、前記第２ワイヤの一方の端部が、前記第２ワイヤと一体に形成された第２ボール部を介して電気的に接続され、
    前記複数の端子のうちの第２端子の第２ボンディング領域に、前記第２ワイヤの前記端部とは異なる他部が接合されていることを特徴とする半導体装置。
  17. 請求項１６において、
    前記第１ボンディング領域から前記半導体チップまでの距離は、前記第２ボンディング領域から前記半導体チップまでの距離よりも遠いことを特徴とする半導体装置。
  18. 請求項１７において、
    前記第１ワイヤのワイヤ長は、前記第２ワイヤのワイヤ長よりも長いことを特徴とする半導体装置。
  19. 請求項１５において、
    前記封止体は、平面視において、四辺形を成し、
    前記複数のボンディングパッドのうち、前記封止体の成す四辺形の中央部に最も近い位置に配置される第２ボンディングパッドに接続される前記複数のワイヤのうちの第２ワイヤは、
    前記複数の端子のうちの第２端子の第２ボンディング領域に、前記第２ワイヤの一方の端部が、前記第２ワイヤと一体に形成された第２ボール部を介して電気的に接続され、
    前記半導体チップの前記複数のボンディングパッドのうちの前記第２ボンディングパッドに、前記第２ワイヤの前記端部とは異なる他部が、前記第２ワイヤと別体で形成された第２バンプ電極を介して電気的に接続されていることを特徴とする半導体装置。
  20. 請求項１９において、
    前記複数のボンディングパッドのうち、前記第２ボンディングパッドよりも前記封止体の成す四辺形の中央部から遠い位置に配置される第３ボンディングパッドに接続され、かつ、平面視において、前記半導体チップから、前記端子配置領域の辺部に向かう、前記複数のワイヤのうちの第３ワイヤは、
    前記半導体チップの前記複数のボンディングパッドのうちの前記第３ボンディングパッドに、前記第３ワイヤの一方の端部が、前記第３ワイヤと一体に形成された第３ボール部を介して電気的に接続され、
    前記複数の端子のうちの第３端子の第３ボンディング領域に、前記第３ワイヤの前記端部とは異なる他部が接合されていることを特徴とする半導体装置。
  21. 請求項２０において、
    前記封止体の表面から前記第２ワイヤの頂点までの第１の間隔は、前記封止体の表面から前記第３ワイヤの頂点までの第２の間隔よりも大きいことを特徴とする半導体装置。
  22. 請求項２１において、
    前記封止体の厚さは、前記半導体チップの厚さの２倍未満であることを特徴とする半導体装置。
  23. 請求項１９において、
    前記第２ボンディングパッドおよび前記第２ワイヤは、前記封止体の有する四辺のうち、互いに対向する二辺の中心を結ぶ中心線と重ならないことを特徴とする半導体装置。
  24. 請求項１９において、
    前記半導体チップは、前記基材の前記上面において、前記端子配置領域が有する四辺のうちの一辺に寄せて搭載され、
    前記封止体は、前記基材の前記上面において、前記端子配置領域の中央部に形成されていることを特徴とする半導体装置。
JP2010076952A 2010-03-30 2010-03-30 半導体装置の製造方法および半導体装置 Pending JP2011210936A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010076952A JP2011210936A (ja) 2010-03-30 2010-03-30 半導体装置の製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010076952A JP2011210936A (ja) 2010-03-30 2010-03-30 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2011210936A true JP2011210936A (ja) 2011-10-20

Family

ID=44941688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010076952A Pending JP2011210936A (ja) 2010-03-30 2010-03-30 半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP2011210936A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014236056A (ja) * 2013-05-31 2014-12-15 ルネサスエレクトロニクス株式会社 半導体装置
JP2021033744A (ja) * 2019-08-27 2021-03-01 凸版印刷株式会社 Ｉｃモジュール

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014236056A (ja) * 2013-05-31 2014-12-15 ルネサスエレクトロニクス株式会社 半導体装置
CN104218017A (zh) * 2013-05-31 2014-12-17 瑞萨电子株式会社 半导体装置
EP2816590A2 (en) 2013-05-31 2014-12-24 Renesas Electronics Corporation Semiconductor device with anchor means for the sealing resin
EP2816590A3 (en) * 2013-05-31 2015-04-08 Renesas Electronics Corporation Semiconductor device with anchor means for the sealing resin
US9337134B2 (en) 2013-05-31 2016-05-10 Renesas Electronics Corporation Semiconductor device
US9583455B2 (en) 2013-05-31 2017-02-28 Renesas Electronics Corporation Semiconductor device
JP2021033744A (ja) * 2019-08-27 2021-03-01 凸版印刷株式会社 Ｉｃモジュール
JP7287184B2 (ja) 2019-08-27 2023-06-06 凸版印刷株式会社 Ｉｃモジュール

Similar Documents

Publication Publication Date Title
US9583455B2 (en) Semiconductor device
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JP4097403B2 (ja) 半導体装置
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP5341337B2 (ja) 半導体装置及びその製造方法
JP5479247B2 (ja) 半導体装置の製造方法
KR20020065326A (ko) 반도체 장치
TW201347061A (zh) 半導體裝置及其製造方法
KR20010093048A (ko) 반도체 장치 및 그 제조 방법
JP5767294B2 (ja) 半導体装置
JP2011210936A (ja) 半導体装置の製造方法および半導体装置
JP2010165777A (ja) 半導体装置及びその製造方法
JP4732138B2 (ja) 半導体装置及びその製造方法
JP5420737B2 (ja) 半導体装置の製造方法
JP2007141947A (ja) 半導体装置およびその製造方法
JP3954586B2 (ja) 半導体装置
JP2005311099A (ja) 半導体装置及びその製造方法
JP3954585B2 (ja) 半導体装置
JP4750076B2 (ja) 半導体装置の製造方法
JP2009231322A (ja) 半導体装置の製造方法
JP5512784B2 (ja) 半導体装置の製造方法
US20170110408A1 (en) Integrated circuit assembly
JP5234703B2 (ja) 半導体装置の製造方法
JP2001358286A (ja) 半導体装置