JP2001358286A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001358286A JP2001358286A JP2000177958A JP2000177958A JP2001358286A JP 2001358286 A JP2001358286 A JP 2001358286A JP 2000177958 A JP2000177958 A JP 2000177958A JP 2000177958 A JP2000177958 A JP 2000177958A JP 2001358286 A JP2001358286 A JP 2001358286A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip
- semiconductor
- lead frame
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 チップ積層タイプの半導体装置においては、
特に各半導体チップとリードとのワイヤーボンド安定性
の問題がある。 【解決手段】 チップ積層した半導体装置において、ダ
イパッド２は熱可塑性接着シート７の貼付面とは反対側
の面が樹脂モールド状態で封止樹脂６表面と同一平面上
に露出しているので、ダイパッド厚みと熱可塑性接着シ
ート７の厚みとの総和厚にて半導体チップの素子面から
の封止樹脂厚を一定に規制することができる。そして第
１の半導体チップ３ｆおよび第２の半導体チップ３ｓは
長方形状であって、一定量のオーバーハング量を形成し
て積層され、第１の半導体チップ３ｆの短辺側に対し
て、第２の半導体チップ３ｓの長辺側が直交するように
積層されている。これにより各半導体チップとインナー
リード部１ａとは金属細線５ｆ，５ｓで安定に接続され
ている。
特に各半導体チップとリードとのワイヤーボンド安定性
の問題がある。 【解決手段】 チップ積層した半導体装置において、ダ
イパッド２は熱可塑性接着シート７の貼付面とは反対側
の面が樹脂モールド状態で封止樹脂６表面と同一平面上
に露出しているので、ダイパッド厚みと熱可塑性接着シ
ート７の厚みとの総和厚にて半導体チップの素子面から
の封止樹脂厚を一定に規制することができる。そして第
１の半導体チップ３ｆおよび第２の半導体チップ３ｓは
長方形状であって、一定量のオーバーハング量を形成し
て積層され、第１の半導体チップ３ｆの短辺側に対し
て、第２の半導体チップ３ｓの長辺側が直交するように
積層されている。これにより各半導体チップとインナー
リード部１ａとは金属細線５ｆ，５ｓで安定に接続され
ている。
Description
【０００１】
【発明の属する技術分野】本発明は複数の半導体チップ
を薄型のパッケージに搭載したマルチチップタイプ、チ
ップ積層タイプの半導体装置に関するものである。
を薄型のパッケージに搭載したマルチチップタイプ、チ
ップ積層タイプの半導体装置に関するものである。
【０００２】
【従来の技術】今や標準化した表面実装型の半導体パッ
ケージの技術は、銅（Ｃｕ）合金または鉄−ニッケル
（Ｆｅ−Ｎｉ）系合金のリードフレームのダイパッド部
分に半導体チップがダイボンディングにより搭載され、
半導体チップのボンディングパッド（電極パッド）とリ
ードフレームのリード部の先端とが金（Ａｕ）線等の金
属細線でワイヤーボンディングされ、所定の形状を持っ
た金型にて樹脂モールドされてパッケージ体が構成され
たものである。
ケージの技術は、銅（Ｃｕ）合金または鉄−ニッケル
（Ｆｅ−Ｎｉ）系合金のリードフレームのダイパッド部
分に半導体チップがダイボンディングにより搭載され、
半導体チップのボンディングパッド（電極パッド）とリ
ードフレームのリード部の先端とが金（Ａｕ）線等の金
属細線でワイヤーボンディングされ、所定の形状を持っ
た金型にて樹脂モールドされてパッケージ体が構成され
たものである。
【０００３】この技術の流れは時代とともに軽薄短小
化、ローコスト化をたどってきた。
化、ローコスト化をたどってきた。
【０００４】以下、従来の表面実装型の半導体装置につ
いて図面を参照しながら説明する。図６は従来の半導体
装置を示す主要な断面図である。図において一部、封止
樹脂を示す構成はドットでハッチング代用として示して
いる。
いて図面を参照しながら説明する。図６は従来の半導体
装置を示す主要な断面図である。図において一部、封止
樹脂を示す構成はドットでハッチング代用として示して
いる。
【０００５】図６に示すように、従来の半導体装置は、
リードフレーム１のダイパッド２の部分に半導体チップ
３が接着剤４を介したダイボンディングにより搭載さ
れ、半導体チップ３のボンディングパッド（図示せず）
とリードフレーム１のインナーリード部１ａの先端とが
金属細線５でワイヤーボンディングされて電気的接続が
なされ、所定の形状を持った金型にて封止樹脂６でモー
ルドされて半導体装置を構成したものである。そして樹
脂封止し、樹脂の硬化後は、金型から取り出された半導
体装置のリードフレーム１のアウターリード部１ｂがリ
ードフォーミング金型にて所定のリード形状に加工され
たものである。
リードフレーム１のダイパッド２の部分に半導体チップ
３が接着剤４を介したダイボンディングにより搭載さ
れ、半導体チップ３のボンディングパッド（図示せず）
とリードフレーム１のインナーリード部１ａの先端とが
金属細線５でワイヤーボンディングされて電気的接続が
なされ、所定の形状を持った金型にて封止樹脂６でモー
ルドされて半導体装置を構成したものである。そして樹
脂封止し、樹脂の硬化後は、金型から取り出された半導
体装置のリードフレーム１のアウターリード部１ｂがリ
ードフォーミング金型にて所定のリード形状に加工され
たものである。
【０００６】なお、半導体装置が完成した後は、電気的
接続や信号検査、信頼性試験が行われ、良品判定された
製品は梱包出荷される。
接続や信号検査、信頼性試験が行われ、良品判定された
製品は梱包出荷される。
【０００７】近年、ＬＳＩの発達はメモリー／ロジック
混載やアナログ／デジタル混載が急速に進行している
が、市場のコスト競争力はさらに進み、今や単に１チッ
プ化し混載化することがコスト競争に勝つ条件ではなく
なってきている。
混載やアナログ／デジタル混載が急速に進行している
が、市場のコスト競争力はさらに進み、今や単に１チッ
プ化し混載化することがコスト競争に勝つ条件ではなく
なってきている。
【０００８】そこでグローバル市場でコスト競争力のあ
る最適なチップを選択し、複数の半導体チップを１パッ
ケージ化する方が混載で１チップ化するよりは、はるか
に利益を上げる可能性が出てきた。その例としてチップ
積層タイプの半導体装置がある。
る最適なチップを選択し、複数の半導体チップを１パッ
ケージ化する方が混載で１チップ化するよりは、はるか
に利益を上げる可能性が出てきた。その例としてチップ
積層タイプの半導体装置がある。
【０００９】チップ積層タイプの半導体装置は、リード
フレームを介してリードフレームのダイパッド上に第１
の半導体チップがダイボンディングされ、そのダイパッ
ドの裏面に第２の半導体チップがダイボンディングされ
た後、金属細線により各インナーリードとのワイヤーボ
ンド、封止樹脂による外囲のモールドがなされて２チッ
プ以上を１パッケージとしていた。
フレームを介してリードフレームのダイパッド上に第１
の半導体チップがダイボンディングされ、そのダイパッ
ドの裏面に第２の半導体チップがダイボンディングされ
た後、金属細線により各インナーリードとのワイヤーボ
ンド、封止樹脂による外囲のモールドがなされて２チッ
プ以上を１パッケージとしていた。
【００１０】従来提案されているチップ積層タイプの半
導体装置について説明する。
導体装置について説明する。
【００１１】図７は従来のチップ積層タイプの半導体装
置の第１の構造例であり、図７（ａ）は２チップ搭載
型、図７（ｂ）は図７（ａ）と同様な積層構造を有した
４チップ搭載型の半導体装置を示す主要断面図である。
図において一部、封止樹脂を示す構成はドットでハッチ
ング代用として示している。
置の第１の構造例であり、図７（ａ）は２チップ搭載
型、図７（ｂ）は図７（ａ）と同様な積層構造を有した
４チップ搭載型の半導体装置を示す主要断面図である。
図において一部、封止樹脂を示す構成はドットでハッチ
ング代用として示している。
【００１２】図７に示すように、従来の第１の構造例
は、リードフレーム１を介してリードフレーム１のダイ
パッド２上に第１の半導体チップ３ｆが接着剤４により
ダイボンディングされ、そのダイパッド２の裏面に第２
の半導体チップ３ｓの表面がダイボンディングされた
後、金属細線５ｆ，５ｓにより第１，第２の半導体チッ
プ３ｆ，３ｓと各インナーリード１ａの同一表面とが電
気的に接続され、封止樹脂６による外囲のモールドがな
されて２チップ以上を１パッケージとしていた。
は、リードフレーム１を介してリードフレーム１のダイ
パッド２上に第１の半導体チップ３ｆが接着剤４により
ダイボンディングされ、そのダイパッド２の裏面に第２
の半導体チップ３ｓの表面がダイボンディングされた
後、金属細線５ｆ，５ｓにより第１，第２の半導体チッ
プ３ｆ，３ｓと各インナーリード１ａの同一表面とが電
気的に接続され、封止樹脂６による外囲のモールドがな
されて２チップ以上を１パッケージとしていた。
【００１３】次に図８は従来のチップ積層タイプの半導
体装置の第２の構造例であり、図８（ａ）は２チップ搭
載型、図８（ｂ）は図８（ａ）と同様な積層構造を有し
た４チップ搭載型の半導体装置を示す主要部分の断面図
である。
体装置の第２の構造例であり、図８（ａ）は２チップ搭
載型、図８（ｂ）は図８（ａ）と同様な積層構造を有し
た４チップ搭載型の半導体装置を示す主要部分の断面図
である。
【００１４】図８に示すように、従来の第２の構造例
は、リードフレーム１を介してリードフレーム１のダイ
パッド２上に第１の半導体チップ３ｆが接着剤４により
ダイボンディングされ、そのダイパッド２の裏面に第２
の半導体チップ３ｓがダイボンディングされた後、金属
細線５ｆ，５ｓにより第１，第２の半導体チップ３ｆ，
３ｓと各インナーリード１ａとが、各々表面と裏面で電
気的に接続され、封止樹脂６による外囲のモールドがな
されて２チップ以上を１パッケージとしていた。
は、リードフレーム１を介してリードフレーム１のダイ
パッド２上に第１の半導体チップ３ｆが接着剤４により
ダイボンディングされ、そのダイパッド２の裏面に第２
の半導体チップ３ｓがダイボンディングされた後、金属
細線５ｆ，５ｓにより第１，第２の半導体チップ３ｆ，
３ｓと各インナーリード１ａとが、各々表面と裏面で電
気的に接続され、封止樹脂６による外囲のモールドがな
されて２チップ以上を１パッケージとしていた。
【００１５】また図９は従来のチップ積層タイプの半導
体装置の第３の構造例であり、図９（ａ）は２チップ搭
載型、図９（ｂ）は図９（ａ）と同様な積層構造を有し
た４チップ搭載型の半導体装置を示す主要部分の断面図
である。
体装置の第３の構造例であり、図９（ａ）は２チップ搭
載型、図９（ｂ）は図９（ａ）と同様な積層構造を有し
た４チップ搭載型の半導体装置を示す主要部分の断面図
である。
【００１６】図９に示すように、従来の第３の構造例
は、リードフレーム１のダイパッド２上に第１の半導体
チップ３ｆの底面が接着剤４によりダイボンディングさ
れ、その第１の半導体チップ３ｆの表面に第２の半導体
チップ３ｓがその底面側で接着剤４を介してダイボンデ
ィングされた後、金属細線５ｆ，５ｓにより第１，第２
の半導体チップ３ｆ，３ｓと各インナーリード１ａの同
一表面とが電気的に接続され、封止樹脂６による外囲の
モールドがなされて２チップ以上を１パッケージとして
いた。
は、リードフレーム１のダイパッド２上に第１の半導体
チップ３ｆの底面が接着剤４によりダイボンディングさ
れ、その第１の半導体チップ３ｆの表面に第２の半導体
チップ３ｓがその底面側で接着剤４を介してダイボンデ
ィングされた後、金属細線５ｆ，５ｓにより第１，第２
の半導体チップ３ｆ，３ｓと各インナーリード１ａの同
一表面とが電気的に接続され、封止樹脂６による外囲の
モールドがなされて２チップ以上を１パッケージとして
いた。
【００１７】
【発明が解決しようとする課題】しかしながら前記従来
の半導体装置において、特にチップ積層タイプの半導体
装置では、軽薄短小の傾向にある近年の半導体装置構造
に対して、あえて複数の半導体チップを搭載するため、
より半導体装置内部が高密度化し、信頼性低下や生産安
定性低下が懸念されている。
の半導体装置において、特にチップ積層タイプの半導体
装置では、軽薄短小の傾向にある近年の半導体装置構造
に対して、あえて複数の半導体チップを搭載するため、
より半導体装置内部が高密度化し、信頼性低下や生産安
定性低下が懸念されている。
【００１８】従来の提案されているチップ積層タイプの
半導体装置において、具体的には積層化工法でのチップ
表面へのダメージ、ワイヤーボンド安定性、薄型パッケ
ージ対応での樹脂厚安定性、の各種問題がある。
半導体装置において、具体的には積層化工法でのチップ
表面へのダメージ、ワイヤーボンド安定性、薄型パッケ
ージ対応での樹脂厚安定性、の各種問題がある。
【００１９】特に前述した従来のチップ積層タイプの半
導体装置の図７に示した構造では、半導体チップ素子面
上に別の半導体チップの裏面が搭載される場合で、この
場合は素子面への機械的ダメージ、バックバイアス等の
電気的ダメージ、接着剤からの化学的ダメージを解決す
る新材料と共に確実な密着を実現する新工法の開発が別
途必要になる。
導体装置の図７に示した構造では、半導体チップ素子面
上に別の半導体チップの裏面が搭載される場合で、この
場合は素子面への機械的ダメージ、バックバイアス等の
電気的ダメージ、接着剤からの化学的ダメージを解決す
る新材料と共に確実な密着を実現する新工法の開発が別
途必要になる。
【００２０】また従来のチップ積層タイプの半導体装置
の図８に示した構造では、リードフレームのダイパッド
の上下面に個々の第１，第２の半導体チップの各裏面を
接着させる構造であり、一見して半導体チップ表面への
各種ダメージはないように思われるが、第２の半導体チ
ップをダイボンディングやワイヤーボンディングする場
合、ダイパッドの反対面に存在する第１の半導体チップ
の素子面に対する損傷防止策の新工法の開発が別途必要
となる。
の図８に示した構造では、リードフレームのダイパッド
の上下面に個々の第１，第２の半導体チップの各裏面を
接着させる構造であり、一見して半導体チップ表面への
各種ダメージはないように思われるが、第２の半導体チ
ップをダイボンディングやワイヤーボンディングする場
合、ダイパッドの反対面に存在する第１の半導体チップ
の素子面に対する損傷防止策の新工法の開発が別途必要
となる。
【００２１】また従来のチップ積層タイプの半導体装置
の図９に示した構造では、薄型パッケージに積層化させ
るためにリードフレームのダイパッドをモールドした封
止樹脂の表面に露出させる工法を採用しているが、樹脂
封止の際の高圧注入で露出面とモールド金型面の間に樹
脂バリが発生しやすく、最悪の場合は成形不良の恐れが
ある。
の図９に示した構造では、薄型パッケージに積層化させ
るためにリードフレームのダイパッドをモールドした封
止樹脂の表面に露出させる工法を採用しているが、樹脂
封止の際の高圧注入で露出面とモールド金型面の間に樹
脂バリが発生しやすく、最悪の場合は成形不良の恐れが
ある。
【００２２】以上、従来のチップ積層タイプの半導体装
置では各種の問題と懸念事項があり、これら問題を解決
する新規構造の半導体装置が要望されるものである。ま
たさらに、時代の流れに沿った生産体制にすばやくシフ
トし、逆にすばやく撤退できるようにするためにも必要
最小限の技術、設備投資に抑え、既存設備で対応できる
半導体装置の構造が要望される。
置では各種の問題と懸念事項があり、これら問題を解決
する新規構造の半導体装置が要望されるものである。ま
たさらに、時代の流れに沿った生産体制にすばやくシフ
トし、逆にすばやく撤退できるようにするためにも必要
最小限の技術、設備投資に抑え、既存設備で対応できる
半導体装置の構造が要望される。
【００２３】本発明は前記した従来の半導体装置の課
題、特に近年にみるチップ積層型の半導体装置における
各種課題を解決し、高生産汎用性、高信頼性、低コス
ト、高密度実装に対応できる半導体装置を提供すること
を目的とする。
題、特に近年にみるチップ積層型の半導体装置における
各種課題を解決し、高生産汎用性、高信頼性、低コス
ト、高密度実装に対応できる半導体装置を提供すること
を目的とする。
【００２４】
【課題を解決するための手段】前記従来の課題を解決す
るために本発明の半導体装置は、電気的接続を得るため
のリードフレームを用い、前記リードフレームに対して
少なくとも２つ以上の半導体チップが搭載された半導体
装置において、リードフレームのダイパッドの主面上に
付設された熱可塑性接着シートと、前記熱可塑性接着シ
ートに対してその素子面側で前記ダイパッドに接着され
た第１の半導体チップと、前記第１の半導体チップの裏
面側に接着剤により積層接着された別の第２の半導体チ
ップと、前記第１の半導体チップと前記リードフレーム
のリード部の表面とを接続した第１の金属細線と、前記
第２の半導体チップと前記リード部の裏面とを接続した
第２の金属細線と、前記リードフレームのリード部の一
部および前記ダイパッドの他面を露出させて前記第１の
半導体チップ、第２の半導体チップおよび第１の金属細
線、第２の金属細線の領域を封止した封止樹脂とよりな
る半導体装置である。
るために本発明の半導体装置は、電気的接続を得るため
のリードフレームを用い、前記リードフレームに対して
少なくとも２つ以上の半導体チップが搭載された半導体
装置において、リードフレームのダイパッドの主面上に
付設された熱可塑性接着シートと、前記熱可塑性接着シ
ートに対してその素子面側で前記ダイパッドに接着され
た第１の半導体チップと、前記第１の半導体チップの裏
面側に接着剤により積層接着された別の第２の半導体チ
ップと、前記第１の半導体チップと前記リードフレーム
のリード部の表面とを接続した第１の金属細線と、前記
第２の半導体チップと前記リード部の裏面とを接続した
第２の金属細線と、前記リードフレームのリード部の一
部および前記ダイパッドの他面を露出させて前記第１の
半導体チップ、第２の半導体チップおよび第１の金属細
線、第２の金属細線の領域を封止した封止樹脂とよりな
る半導体装置である。
【００２５】また、本発明の半導体装置は、電気的接続
を得るためのリードフレームを用い、リードフレームに
対して少なくとも３つ以上の半導体チップが搭載された
半導体装置であって、リードフレームのダイパッドの主
面上に付設された熱可塑性接着シートと、前記熱可塑性
接着シートに対してその素子面側で前記ダイパッドに接
着された第１の半導体チップと、前記第１の半導体チッ
プの裏面側に接着剤により積層接着された別の第２の半
導体チップと、前記第１の半導体チップの裏面側に接着
剤により積層接着された別の第３の半導体チップと、前
記第１の半導体チップとリードフレームのリード部の表
面とを接続した第１の金属細線と、前記第２の半導体チ
ップと前記リード部の裏面とを接続した第２の金属細線
と、前記第３の半導体チップと前記リード部の裏面とを
接続した第３の金属細線と、前記第２の半導体チップと
前記第３の半導体チップとを接続したチップ接続細線
と、前記リードフレームのリード部の一部および前記ダ
イパッド他面を露出させて前記第１の半導体チップ、第
２の半導体チップ、第３の半導体チップおよび第１の金
属細線、第２の金属細線、第３の金属細線、チップ接続
細線の領域を封止した封止樹脂とよりなる半導体装置で
ある。
を得るためのリードフレームを用い、リードフレームに
対して少なくとも３つ以上の半導体チップが搭載された
半導体装置であって、リードフレームのダイパッドの主
面上に付設された熱可塑性接着シートと、前記熱可塑性
接着シートに対してその素子面側で前記ダイパッドに接
着された第１の半導体チップと、前記第１の半導体チッ
プの裏面側に接着剤により積層接着された別の第２の半
導体チップと、前記第１の半導体チップの裏面側に接着
剤により積層接着された別の第３の半導体チップと、前
記第１の半導体チップとリードフレームのリード部の表
面とを接続した第１の金属細線と、前記第２の半導体チ
ップと前記リード部の裏面とを接続した第２の金属細線
と、前記第３の半導体チップと前記リード部の裏面とを
接続した第３の金属細線と、前記第２の半導体チップと
前記第３の半導体チップとを接続したチップ接続細線
と、前記リードフレームのリード部の一部および前記ダ
イパッド他面を露出させて前記第１の半導体チップ、第
２の半導体チップ、第３の半導体チップおよび第１の金
属細線、第２の金属細線、第３の金属細線、チップ接続
細線の領域を封止した封止樹脂とよりなる半導体装置で
ある。
【００２６】具体的には、少なくとも第１の半導体チッ
プおよび第２の半導体チップは平面形状で長方形であっ
て、一定以上のオーバーハング量を有して積層されてい
る状態であり、前記第１の半導体チップの短辺側に対し
て、前記第２の半導体チップの長辺側が直交するように
積層されている半導体装置である。
プおよび第２の半導体チップは平面形状で長方形であっ
て、一定以上のオーバーハング量を有して積層されてい
る状態であり、前記第１の半導体チップの短辺側に対し
て、前記第２の半導体チップの長辺側が直交するように
積層されている半導体装置である。
【００２７】また、ダイパッドは、半導体チップと接着
される支持部を複数有したＰＳＤ（ポイントサポーテッ
ドダイパッド）形状であり、そのＰＳＤの一面が封止樹
脂面と同一面に露出している半導体装置である。
される支持部を複数有したＰＳＤ（ポイントサポーテッ
ドダイパッド）形状であり、そのＰＳＤの一面が封止樹
脂面と同一面に露出している半導体装置である。
【００２８】前記構成の通り、本発明の半導体装置によ
り、積層チップ状態の半導体装置内における半導体チッ
プ位置の安定性確保、既存工法および設備の有効活用と
製造安定性確保、信頼性の確保、の３点が達成できるも
のである。
り、積層チップ状態の半導体装置内における半導体チッ
プ位置の安定性確保、既存工法および設備の有効活用と
製造安定性確保、信頼性の確保、の３点が達成できるも
のである。
【００２９】さらに本発明の半導体装置は、第１の半導
体チップおよび第２の半導体チップは平面形状で長方形
であって、一定以上のオーバーハング量を有して積層さ
れている状態であり、第１の半導体チップの短辺側に対
して、第２の半導体チップの長辺側が直交するように積
層されているので、各半導体チップとリード部とを金属
細線で接続する際の支障はなく、安定したワイヤーボン
ドができるものである。
体チップおよび第２の半導体チップは平面形状で長方形
であって、一定以上のオーバーハング量を有して積層さ
れている状態であり、第１の半導体チップの短辺側に対
して、第２の半導体チップの長辺側が直交するように積
層されているので、各半導体チップとリード部とを金属
細線で接続する際の支障はなく、安定したワイヤーボン
ドができるものである。
【００３０】
【発明の実施の形態】以下、本発明の半導体装置の一実
施形態について図面を参照しながら説明する。
施形態について図面を参照しながら説明する。
【００３１】図１は本実施形態の半導体装置を示す主要
部分の断面図である。図１において、図１（ａ）は２チ
ップ積層型の半導体装置、図１（ｂ）は３チップ積層型
の半導体装置を示す図である。図において一部、封止樹
脂を示す構成はドットでハッチング代用として示してい
る。
部分の断面図である。図１において、図１（ａ）は２チ
ップ積層型の半導体装置、図１（ｂ）は３チップ積層型
の半導体装置を示す図である。図において一部、封止樹
脂を示す構成はドットでハッチング代用として示してい
る。
【００３２】概して、本実施形態の半導体装置は、リー
ドフレーム１のダイパッド２の裏面側に第１の半導体チ
ップ３ｆの表面が接着剤４によりダイボンディングさ
れ、その第１の半導体チップ３ｆの底面に第２の半導体
チップ３ｓがその底面側で接着剤４を介してダイボンデ
ィングされた構造であり、金属細線５ｆ，５ｓにより第
１，第２の半導体チップ３ｆ，３ｓと各インナーリード
１ａの表面、裏面とが電気的に接続され、封止樹脂６に
よる外囲のモールドがなされて２チップ以上を１パッケ
ージ化している。
ドフレーム１のダイパッド２の裏面側に第１の半導体チ
ップ３ｆの表面が接着剤４によりダイボンディングさ
れ、その第１の半導体チップ３ｆの底面に第２の半導体
チップ３ｓがその底面側で接着剤４を介してダイボンデ
ィングされた構造であり、金属細線５ｆ，５ｓにより第
１，第２の半導体チップ３ｆ，３ｓと各インナーリード
１ａの表面、裏面とが電気的に接続され、封止樹脂６に
よる外囲のモールドがなされて２チップ以上を１パッケ
ージ化している。
【００３３】具体的には、図１（ａ）に示す半導体装置
は、電気的接続を得るためのリードフレームを用い、リ
ードフレームに対して少なくとも２つの半導体チップが
搭載された半導体装置であって、リードフレーム１のダ
イパッド２の主面上に付設された接着剤としての熱可塑
性接着シート７と、その熱可塑性接着シート７に対して
その素子面側でダイパッド２に接着された第１の半導体
チップ３ｆと、第１の半導体チップ３ｆの裏面側に別の
接着剤４により接着された別の第２の半導体チップ３ｓ
と、第１の半導体チップ３ｆとリードフレーム１のイン
ナーリード部１ａ先端部の表面とを接続した第１の金属
細線５ｆと、第２の半導体チップ３ｓとリードフレーム
のインナーリード部１ａ先端部の裏面とを接続した第２
の金属細線５ｓと、リードフレーム１のアウターリード
部１ｂ、ダイパッド２の半導体チップが接着されない面
を露出させて第１の半導体チップ３ｆ、第２の半導体チ
ップ３ｓおよび第１の金属細線５ｆ、第２の金属細線５
ｓの領域を封止した封止樹脂６とよりなる半導体装置で
ある。
は、電気的接続を得るためのリードフレームを用い、リ
ードフレームに対して少なくとも２つの半導体チップが
搭載された半導体装置であって、リードフレーム１のダ
イパッド２の主面上に付設された接着剤としての熱可塑
性接着シート７と、その熱可塑性接着シート７に対して
その素子面側でダイパッド２に接着された第１の半導体
チップ３ｆと、第１の半導体チップ３ｆの裏面側に別の
接着剤４により接着された別の第２の半導体チップ３ｓ
と、第１の半導体チップ３ｆとリードフレーム１のイン
ナーリード部１ａ先端部の表面とを接続した第１の金属
細線５ｆと、第２の半導体チップ３ｓとリードフレーム
のインナーリード部１ａ先端部の裏面とを接続した第２
の金属細線５ｓと、リードフレーム１のアウターリード
部１ｂ、ダイパッド２の半導体チップが接着されない面
を露出させて第１の半導体チップ３ｆ、第２の半導体チ
ップ３ｓおよび第１の金属細線５ｆ、第２の金属細線５
ｓの領域を封止した封止樹脂６とよりなる半導体装置で
ある。
【００３４】また図１（ｂ）に示す半導体装置は、電気
的接続を得るためのリードフレームを用い、リードフレ
ームに対して少なくとも３つの半導体チップが搭載され
た半導体装置であって、リードフレーム１のダイパッド
２の主面上に付設された接着剤としての熱可塑性接着シ
ート７と、その熱可塑性接着シート７に対してその素子
面側でダイパッド２に接着された第１の半導体チップ３
ｆと、第１の半導体チップ３ｆの裏面側に別の接着剤４
により接着された別の第２の半導体チップ３ｓ、第３の
半導体チップ３ｔと、第１の半導体チップ３ｆとリード
フレーム１のインナーリード部１ａ先端部の表面とを接
続した第１の金属細線５ｆと、第２の半導体チップ３ｓ
とリードフレームのインナーリード部１ａ先端部の裏面
とを接続した第２の金属細線５ｓと、第３の半導体チッ
プ３ｔとリードフレームのインナーリード部１ａ先端部
の裏面とを接続した第３の金属細線５ｔと、第２の半導
体チップ３ｓと第３の半導体チップ３ｔとを接続したチ
ップ接続細線８と、リードフレーム１のアウターリード
部１ｂ、ダイパッド２の第１の半導体チップが接着され
ない面を露出させて第１の半導体チップ３ｆ、第２の半
導体チップ３ｓ、第３の半導体チップ３ｔおよび第１の
金属細線５ｆ、第２の金属細線５ｓ、第３の金属細線５
ｔ、チップ接続細線８の領域を封止した封止樹脂６とよ
りなる半導体装置である。
的接続を得るためのリードフレームを用い、リードフレ
ームに対して少なくとも３つの半導体チップが搭載され
た半導体装置であって、リードフレーム１のダイパッド
２の主面上に付設された接着剤としての熱可塑性接着シ
ート７と、その熱可塑性接着シート７に対してその素子
面側でダイパッド２に接着された第１の半導体チップ３
ｆと、第１の半導体チップ３ｆの裏面側に別の接着剤４
により接着された別の第２の半導体チップ３ｓ、第３の
半導体チップ３ｔと、第１の半導体チップ３ｆとリード
フレーム１のインナーリード部１ａ先端部の表面とを接
続した第１の金属細線５ｆと、第２の半導体チップ３ｓ
とリードフレームのインナーリード部１ａ先端部の裏面
とを接続した第２の金属細線５ｓと、第３の半導体チッ
プ３ｔとリードフレームのインナーリード部１ａ先端部
の裏面とを接続した第３の金属細線５ｔと、第２の半導
体チップ３ｓと第３の半導体チップ３ｔとを接続したチ
ップ接続細線８と、リードフレーム１のアウターリード
部１ｂ、ダイパッド２の第１の半導体チップが接着され
ない面を露出させて第１の半導体チップ３ｆ、第２の半
導体チップ３ｓ、第３の半導体チップ３ｔおよび第１の
金属細線５ｆ、第２の金属細線５ｓ、第３の金属細線５
ｔ、チップ接続細線８の領域を封止した封止樹脂６とよ
りなる半導体装置である。
【００３５】すなわち本実施形態の半導体装置は、リー
ドフレーム１のダイパッド２の一面を封止樹脂６外に露
出させ、チップ積層した半導体装置であり、チップ積層
状態の半導体装置内における半導体チップ位置の安定性
を確保できるものである。またリードフレームのダイパ
ッドにおいて、熱可塑性接着シート７の貼付面とは反対
側の面が樹脂モールド状態で封止樹脂表面と同一平面上
に露出しているので、リードフレームのダイパッド厚み
と熱可塑性接着シート７の厚みとの総和厚にて半導体チ
ップの素子面からの封止樹脂厚を一定に規制することが
できる半導体装置である。また、第１の半導体チップ３
ｆおよび第２の半導体チップ３ｓは平面形状で長方形で
あって、一定量以上（５００［μｍ］）のオーバーハン
グ量を有して積層されている状態であり、第１の半導体
チップ３ｆの短辺側に対して、第２の半導体チップ３ｓ
の長辺側が直交するように積層されている。これにより
各半導体チップとインナーリード部１ａとは金属細線５
ｆ，５ｓで安定に接続されている。
ドフレーム１のダイパッド２の一面を封止樹脂６外に露
出させ、チップ積層した半導体装置であり、チップ積層
状態の半導体装置内における半導体チップ位置の安定性
を確保できるものである。またリードフレームのダイパ
ッドにおいて、熱可塑性接着シート７の貼付面とは反対
側の面が樹脂モールド状態で封止樹脂表面と同一平面上
に露出しているので、リードフレームのダイパッド厚み
と熱可塑性接着シート７の厚みとの総和厚にて半導体チ
ップの素子面からの封止樹脂厚を一定に規制することが
できる半導体装置である。また、第１の半導体チップ３
ｆおよび第２の半導体チップ３ｓは平面形状で長方形で
あって、一定量以上（５００［μｍ］）のオーバーハン
グ量を有して積層されている状態であり、第１の半導体
チップ３ｆの短辺側に対して、第２の半導体チップ３ｓ
の長辺側が直交するように積層されている。これにより
各半導体チップとインナーリード部１ａとは金属細線５
ｆ，５ｓで安定に接続されている。
【００３６】なお、熱可塑性接着シート７はポリイミド
ベースで通称ＬＯＣ（リードオンチップ）テープと呼ば
れている高耐熱テープ材であり、この材料を使用するこ
とによりリードフレームのダイパッドにＡｇペーストを
使用した場合よりも高半田耐熱性が得られるものであ
る。
ベースで通称ＬＯＣ（リードオンチップ）テープと呼ば
れている高耐熱テープ材であり、この材料を使用するこ
とによりリードフレームのダイパッドにＡｇペーストを
使用した場合よりも高半田耐熱性が得られるものであ
る。
【００３７】また本実施形態の半導体装置では、ダイパ
ッド２は、半導体チップと接着される支持部を複数有し
たＰＳＤ（ポイントサポーテッドダイパッド）形状であ
り、そのＰＳＤの一面が封止樹脂面に露出しているもの
であり、通常の四角形ダイパッドよりも露出面積を少な
くでき、信頼性を保持できるものである。
ッド２は、半導体チップと接着される支持部を複数有し
たＰＳＤ（ポイントサポーテッドダイパッド）形状であ
り、そのＰＳＤの一面が封止樹脂面に露出しているもの
であり、通常の四角形ダイパッドよりも露出面積を少な
くでき、信頼性を保持できるものである。
【００３８】次に本実施形態の半導体装置の製造方法に
ついて説明する。
ついて説明する。
【００３９】まずリードフレームのダイパッド面が封止
金型面に露出するように、所定の深さに曲げを施す。曲
げ部はリードフレームのダイパッドの４隅に接続された
延長上がパッケージのコーナーに向かうダイパッドサポ
ートリード上に施される。そしてダイパッド上には熱可
塑性接着シートが貼付けられるが、ダイパッドが複数の
支持部よりなるＰＳＤ（ポイントサポーテッドダイパッ
ド）形状であるため、熱可塑性接着シートも分割された
状態で貼付される。
金型面に露出するように、所定の深さに曲げを施す。曲
げ部はリードフレームのダイパッドの４隅に接続された
延長上がパッケージのコーナーに向かうダイパッドサポ
ートリード上に施される。そしてダイパッド上には熱可
塑性接着シートが貼付けられるが、ダイパッドが複数の
支持部よりなるＰＳＤ（ポイントサポーテッドダイパッ
ド）形状であるため、熱可塑性接着シートも分割された
状態で貼付される。
【００４０】そして半導体チップの搭載工程では、まず
第１の半導体チップのボンディングを実施する。この場
合の搭載設備は、通称ＬＯＣ（リードオンチップ）ボン
ダーと呼ばれる設備を用い、リードフレームとダイシン
グ済みウエーハを設備に供給し、リードフレームのダイ
パッド上に貼付した熱可塑性接着シートをプリヒートと
呼ばれる予備加熱により加熱して粘着性を持たせる。
第１の半導体チップのボンディングを実施する。この場
合の搭載設備は、通称ＬＯＣ（リードオンチップ）ボン
ダーと呼ばれる設備を用い、リードフレームとダイシン
グ済みウエーハを設備に供給し、リードフレームのダイ
パッド上に貼付した熱可塑性接着シートをプリヒートと
呼ばれる予備加熱により加熱して粘着性を持たせる。
【００４１】そしてウエーハより分離された半導体チッ
プは、本加熱用ステージに搬送された後、半導体チップ
表面、熱可塑性接着シート、ダイパッド、押さえ治具の
順番に縦に整列された状態で押さえ治具と本加熱ステー
ジのはさみ込みにより、第１の半導体チップの表面と熱
可塑性接着シートとダイパッドとを接着させる。
プは、本加熱用ステージに搬送された後、半導体チップ
表面、熱可塑性接着シート、ダイパッド、押さえ治具の
順番に縦に整列された状態で押さえ治具と本加熱ステー
ジのはさみ込みにより、第１の半導体チップの表面と熱
可塑性接着シートとダイパッドとを接着させる。
【００４２】次に第２の半導体チップのボンディングを
実施する。この場合の設備は、通称ダイスボンダーと呼
ばれる設備を用い、第１の半導体チップが搭載されたリ
ードフレームを格納したリードフレームマガジンとダイ
シング済みウエーハを供給する。リードフレームはこの
際反転させ、第１の半導体チップの裏面が上を向く方向
にする必要がある。
実施する。この場合の設備は、通称ダイスボンダーと呼
ばれる設備を用い、第１の半導体チップが搭載されたリ
ードフレームを格納したリードフレームマガジンとダイ
シング済みウエーハを供給する。リードフレームはこの
際反転させ、第１の半導体チップの裏面が上を向く方向
にする必要がある。
【００４３】そして供給されたリードフレームの第１の
半導体チップの裏面に銀（Ａｇ）ペースト等の接着剤を
塗布した後、第２の半導体チップをボンディングし、ペ
ーストを硬化させる。ペースト硬化にはインラインの硬
化炉を用いる。
半導体チップの裏面に銀（Ａｇ）ペースト等の接着剤を
塗布した後、第２の半導体チップをボンディングし、ペ
ーストを硬化させる。ペースト硬化にはインラインの硬
化炉を用いる。
【００４４】次にワイヤーボンドを実施する。この際、
第１の半導体チップと第２の半導体チップのサイズ差が
一定以上確保されていることが条件となる。すなわち同
チップサイズでは本工法をもってもワイヤーボンドが不
可能となる場合がある。この半導体チップのサイズにつ
いて、図面を参照しながら説明する。
第１の半導体チップと第２の半導体チップのサイズ差が
一定以上確保されていることが条件となる。すなわち同
チップサイズでは本工法をもってもワイヤーボンドが不
可能となる場合がある。この半導体チップのサイズにつ
いて、図面を参照しながら説明する。
【００４５】図２〜図５にチップサイズの定義を図示す
る。各図において、（ａ）は平面図、（ｂ）はダイパッ
ド２付近の断面図である。平面図においては、一部内部
構成を示すために透過した状態を示し、また断面図にお
いて一部、封止樹脂を示す構成はドットでハッチング代
用として示している。
る。各図において、（ａ）は平面図、（ｂ）はダイパッ
ド２付近の断面図である。平面図においては、一部内部
構成を示すために透過した状態を示し、また断面図にお
いて一部、封止樹脂を示す構成はドットでハッチング代
用として示している。
【００４６】まず図２に示すように、第１，第２の半導
体チップ３ｆ，３ｓの縦と横のサイズがほぼ同一の場合
で正方形に近い場合はワイヤーボンドは不可能である。
体チップ３ｆ，３ｓの縦と横のサイズがほぼ同一の場合
で正方形に近い場合はワイヤーボンドは不可能である。
【００４７】また、第１，第２の半導体チップ３ｆ，３
ｓが長方形の場合でも同一方向に並ぶ場合はワイヤーボ
ンドは不可能である。ただし、図３のように第１，第２
の半導体チップ３ｆ，３ｓが同一形状の長方形の場合で
も、９０度で交差する場合はそのオーバーハング量９に
よってはワイヤーボンドは可能である。オーバーハング
の必要性はワイヤーボンド時のチップ保持用治具で通称
ヒータープレートが接するためである。
ｓが長方形の場合でも同一方向に並ぶ場合はワイヤーボ
ンドは不可能である。ただし、図３のように第１，第２
の半導体チップ３ｆ，３ｓが同一形状の長方形の場合で
も、９０度で交差する場合はそのオーバーハング量９に
よってはワイヤーボンドは可能である。オーバーハング
の必要性はワイヤーボンド時のチップ保持用治具で通称
ヒータープレートが接するためである。
【００４８】図４，図５に示したチップサイズ状態は、
チップオーバーハング量９が一定条件をクリアした状態
であり、第１，第２の半導体チップ３ｆ，３ｓが互いに
一定以上のオーバーハング量を有して積層されている。
好ましくは図４，図５に示すように、両半導体チップが
長方形であって、一定量以上のオーバーハング量を有し
て積層されている状態であり、第１の半導体チップ３ｆ
の短辺側に対して、第２の半導体チップ３ｓの長辺側が
直交するように積層された状態である。オーバーハング
量９は半導体チップの厚みと設備の位置合わせ精度に依
存するが、半導体チップの厚みが２００［μｍ］以下の
場合は位置合わせ後のオーバーハング量９は５００［μ
ｍ］以上確保しなければワイヤーボンド時に不具合が発
生し、安定したワイヤーボンドができない恐れがある。
オーバーハング量が問題となるのは第１の半導体チップ
３ｆのワイヤーボンド時である。第１の半導体チップ３
ｆのワイヤーボンドループ高さは、ダイパッド２厚と半
導体チップ貼付後の熱可塑性接着シート厚の総和より低
く低ループにしなければならない。
チップオーバーハング量９が一定条件をクリアした状態
であり、第１，第２の半導体チップ３ｆ，３ｓが互いに
一定以上のオーバーハング量を有して積層されている。
好ましくは図４，図５に示すように、両半導体チップが
長方形であって、一定量以上のオーバーハング量を有し
て積層されている状態であり、第１の半導体チップ３ｆ
の短辺側に対して、第２の半導体チップ３ｓの長辺側が
直交するように積層された状態である。オーバーハング
量９は半導体チップの厚みと設備の位置合わせ精度に依
存するが、半導体チップの厚みが２００［μｍ］以下の
場合は位置合わせ後のオーバーハング量９は５００［μ
ｍ］以上確保しなければワイヤーボンド時に不具合が発
生し、安定したワイヤーボンドができない恐れがある。
オーバーハング量が問題となるのは第１の半導体チップ
３ｆのワイヤーボンド時である。第１の半導体チップ３
ｆのワイヤーボンドループ高さは、ダイパッド２厚と半
導体チップ貼付後の熱可塑性接着シート厚の総和より低
く低ループにしなければならない。
【００４９】次に第２の半導体チップのワイヤーボンデ
ィングを実施するが、この場合フレームを再度反転さ
せ、第２の半導体チップの素子面が上を向くようにしな
ければならない。第２の半導体チップのワイヤーボンド
時にはワイヤーボンド済みの第１の半導体チップのワイ
ヤーが治具や搬送系に接触しないようにしなければなら
ない。
ィングを実施するが、この場合フレームを再度反転さ
せ、第２の半導体チップの素子面が上を向くようにしな
ければならない。第２の半導体チップのワイヤーボンド
時にはワイヤーボンド済みの第１の半導体チップのワイ
ヤーが治具や搬送系に接触しないようにしなければなら
ない。
【００５０】次に封止成形金型にチップ搭載済みのリー
ドフレームを投入するが、ダイパッド露出方向は任意に
変えられる。金型投入時のリードフレームのダイパッド
深さは金型が閉じた時にダイパッド面が金型に押しつけ
られるように、多少深めにしておく。このようにするこ
とで樹脂バリ等の発生を少なくでき、樹脂注入時の抵抗
にも耐えることができる。また、ＰＳＤ構造では通常の
四角形ダイパッドよりも露出面積を少なくでき、樹脂バ
リの発生をさらに低減できる効果がある。封止成形後は
通常の製品加工を行う。
ドフレームを投入するが、ダイパッド露出方向は任意に
変えられる。金型投入時のリードフレームのダイパッド
深さは金型が閉じた時にダイパッド面が金型に押しつけ
られるように、多少深めにしておく。このようにするこ
とで樹脂バリ等の発生を少なくでき、樹脂注入時の抵抗
にも耐えることができる。また、ＰＳＤ構造では通常の
四角形ダイパッドよりも露出面積を少なくでき、樹脂バ
リの発生をさらに低減できる効果がある。封止成形後は
通常の製品加工を行う。
【００５１】以上、本実施形態の半導体装置では、リー
ドフレームのダイパッドの封止樹脂部からの露出と、熱
可塑性接着シートの厚みとリードフレーム厚との総和厚
で半導体チップの素子面と封止樹脂厚との一定間隔の確
保ができ、これにより２００数十［μｍ］の封止樹脂厚
が安定に確保できる。なお、リードフレームは通常の厚
みで１５０［μｍ］前後であり、熱可塑性接着シートの
厚みは１００［μｍ］前後である。
ドフレームのダイパッドの封止樹脂部からの露出と、熱
可塑性接着シートの厚みとリードフレーム厚との総和厚
で半導体チップの素子面と封止樹脂厚との一定間隔の確
保ができ、これにより２００数十［μｍ］の封止樹脂厚
が安定に確保できる。なお、リードフレームは通常の厚
みで１５０［μｍ］前後であり、熱可塑性接着シートの
厚みは１００［μｍ］前後である。
【００５２】また、リードフレームのダイパッドと半導
体チップの素子面とを接着させる熱可塑性接着シートの
貼付は、リードフレーム用ボンダー装置を活用すること
で、第１の半導体チップに対する第２の半導体チップの
ダイスボンディング、ワイヤーボンディング工程の２回
実施の安定性確保と、半導体チップへのダメージを防止
できる。さらに既存設備の展開活用により新規設備投資
による製造コストの増大を回避できる。また熱可塑性接
着シートが付設されたリードフレームとしては、通称Ｌ
ＯＣ工法に使用されるリードフレームとして入手可能で
ある。
体チップの素子面とを接着させる熱可塑性接着シートの
貼付は、リードフレーム用ボンダー装置を活用すること
で、第１の半導体チップに対する第２の半導体チップの
ダイスボンディング、ワイヤーボンディング工程の２回
実施の安定性確保と、半導体チップへのダメージを防止
できる。さらに既存設備の展開活用により新規設備投資
による製造コストの増大を回避できる。また熱可塑性接
着シートが付設されたリードフレームとしては、通称Ｌ
ＯＣ工法に使用されるリードフレームとして入手可能で
ある。
【００５３】さらにＰＳＤ用リードフレーム、および熱
可塑性接着シートの採用により、チップ積層型半導体装
置における半田耐熱性の向上と樹脂成形不良の低減が図
られる。ＰＳＤ用リードフレームは薄型パッケージでの
半田耐熱向上や封止成形性向上に適した構造である。
可塑性接着シートの採用により、チップ積層型半導体装
置における半田耐熱性の向上と樹脂成形不良の低減が図
られる。ＰＳＤ用リードフレームは薄型パッケージでの
半田耐熱向上や封止成形性向上に適した構造である。
【００５４】
【発明の効果】以上のように本発明によれば、薄型パッ
ケージに２チップ以上の複数のチップを信頼性よく積層
することが可能となり、高生産汎用性、高信頼性、低コ
スト、高密度実装に対応することが可能な半導体装置を
実現できるものである。
ケージに２チップ以上の複数のチップを信頼性よく積層
することが可能となり、高生産汎用性、高信頼性、低コ
スト、高密度実装に対応することが可能な半導体装置を
実現できるものである。
【図１】本発明の一実施形態の半導体装置を示す断面図
【図２】本発明の一実施形態の半導体装置のチップサイ
ズを示す図
ズを示す図
【図３】本発明の一実施形態の半導体装置のチップサイ
ズを示す図
ズを示す図
【図４】本発明の一実施形態の半導体装置のチップサイ
ズを示す図
ズを示す図
【図５】本発明の一実施形態の半導体装置のチップサイ
ズを示す図
ズを示す図
【図６】従来の半導体装置を示す断面図
【図７】従来のチップ積層型の半導体装置を示す断面図
【図８】従来のチップ積層型の半導体装置を示す断面図
【図９】従来のチップ積層型の半導体装置を示す断面図
１ リードフレーム １ａ インナーリード部 １ｂ アウターリード部 ２ ダイパッド ３ 半導体チップ ３ｆ 第１の半導体チップ ３ｓ 第２の半導体チップ ３ｔ 第３の半導体チップ ４ 接着剤 ５ 金属細線 ５ｆ 第１の金属細線 ５ｓ 第２の金属細線 ５ｔ 第３の金属細線 ６ 封止樹脂 ７ 熱可塑性接着シート ８ チップ接続細線 ９ オーバーハング量
Claims (4)
- 【請求項１】 電気的接続を得るためのリードフレーム
を用い、前記リードフレームに対して少なくとも２つ以
上の半導体チップが搭載された半導体装置において、リ
ードフレームのダイパッドの主面上に付設された熱可塑
性接着シートと、前記熱可塑性接着シートに対してその
素子面側で前記ダイパッドに接着された第１の半導体チ
ップと、前記第１の半導体チップの裏面側に接着剤によ
り積層接着された別の第２の半導体チップと、前記第１
の半導体チップと前記リードフレームのリード部の表面
とを接続した第１の金属細線と、前記第２の半導体チッ
プと前記リード部の裏面とを接続した第２の金属細線
と、前記リードフレームのリード部の一部および前記ダ
イパッドの他面を露出させて前記第１の半導体チップ、
第２の半導体チップおよび第１の金属細線、第２の金属
細線の領域を封止した封止樹脂とよりなることを特徴と
する半導体装置。 - 【請求項２】 電気的接続を得るためのリードフレーム
を用い、リードフレームに対して少なくとも３つ以上の
半導体チップが搭載された半導体装置であって、リード
フレームのダイパッドの主面上に付設された熱可塑性接
着シートと、前記熱可塑性接着シートに対してその素子
面側で前記ダイパッドに接着された第１の半導体チップ
と、前記第１の半導体チップの裏面側に接着剤により積
層接着された別の第２の半導体チップと、前記第１の半
導体チップの裏面側に接着剤により積層接着された別の
第３の半導体チップと、前記第１の半導体チップとリー
ドフレームのリード部の表面とを接続した第１の金属細
線と、前記第２の半導体チップと前記リード部の裏面と
を接続した第２の金属細線と、前記第３の半導体チップ
と前記リード部の裏面とを接続した第３の金属細線と、
前記第２の半導体チップと前記第３の半導体チップとを
接続したチップ接続細線と、前記リードフレームのリー
ド部の一部および前記ダイパッド他面を露出させて前記
第１の半導体チップ、第２の半導体チップ、第３の半導
体チップおよび第１の金属細線、第２の金属細線、第３
の金属細線、チップ接続細線の領域を封止した封止樹脂
とよりなることを特徴とする半導体装置。 - 【請求項３】 少なくとも第１の半導体チップおよび第
２の半導体チップは平面形状で長方形であって、一定以
上のオーバーハング量を有して積層されている状態であ
り、前記第１の半導体チップの短辺側に対して、前記第
２の半導体チップの長辺側が直交するように積層されて
いることを特徴とする請求項１または請求項２に記載の
半導体装置。 - 【請求項４】 ダイパッドは、半導体チップと接着され
る支持部を複数有したＰＳＤ（ポイントサポーテッドダ
イパッド）形状であり、そのＰＳＤの一面が封止樹脂面
と同一面に露出していることを特徴とする請求項１また
は請求項２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000177958A JP3468206B2 (ja) | 2000-06-14 | 2000-06-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000177958A JP3468206B2 (ja) | 2000-06-14 | 2000-06-14 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001358286A true JP2001358286A (ja) | 2001-12-26 |
| JP3468206B2 JP3468206B2 (ja) | 2003-11-17 |
Family
ID=18679476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000177958A Expired - Fee Related JP3468206B2 (ja) | 2000-06-14 | 2000-06-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3468206B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7009304B2 (en) | 2002-04-24 | 2006-03-07 | Renesas Technology Corp. | Resin-sealed semiconductor device |
| JP2007035853A (ja) * | 2005-07-26 | 2007-02-08 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2007220708A (ja) * | 2006-02-14 | 2007-08-30 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JPWO2016121764A1 (ja) * | 2015-01-26 | 2017-11-09 | 新日鐵住金株式会社 | 金属粒子及び導電性材料の粒子を用いた導電性接合材料並びに導電性接合構造 |
-
2000
- 2000-06-14 JP JP2000177958A patent/JP3468206B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7009304B2 (en) | 2002-04-24 | 2006-03-07 | Renesas Technology Corp. | Resin-sealed semiconductor device |
| JP2007035853A (ja) * | 2005-07-26 | 2007-02-08 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP4679991B2 (ja) * | 2005-07-26 | 2011-05-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2007220708A (ja) * | 2006-02-14 | 2007-08-30 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JPWO2016121764A1 (ja) * | 2015-01-26 | 2017-11-09 | 新日鐵住金株式会社 | 金属粒子及び導電性材料の粒子を用いた導電性接合材料並びに導電性接合構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3468206B2 (ja) | 2003-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6958261B2 (en) | Optical sensor package | |
| US6476474B1 (en) | Dual-die package structure and method for fabricating the same | |
| JP3958522B2 (ja) | 半導体装置 | |
| US6841858B2 (en) | Leadframe for die stacking applications and related die stacking concepts | |
| US9275945B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| US7385298B2 (en) | Reduced-dimension microelectronic component assemblies with wire bonds and methods of making same | |
| US20020182773A1 (en) | Method for bonding inner leads of leadframe to substrate | |
| US6680531B2 (en) | Multi-chip semiconductor package | |
| JP3468206B2 (ja) | 半導体装置 | |
| JP2001358287A (ja) | 半導体装置 | |
| JPWO2004030075A1 (ja) | 半導体装置の製造方法 | |
| TW200412659A (en) | Semiconductor package with heat dissipating structure | |
| JP3954585B2 (ja) | 半導体装置 | |
| JP3954586B2 (ja) | 半導体装置 | |
| JP2824175B2 (ja) | 半導体装置及びその製造方法 | |
| US20080038872A1 (en) | Method of manufacturing semiconductor device | |
| JP2003100988A (ja) | 半導体装置およびその製造方法 | |
| JP2011210936A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100455698B1 (ko) | 칩 싸이즈 패키지 및 그 제조 방법 | |
| US7348660B2 (en) | Semiconductor package based on lead-on-chip architecture, the fabrication thereof and a leadframe for implementing in a semiconductor package | |
| JP2009158978A (ja) | 半導体装置の製造方法 | |
| KR20070078593A (ko) | 면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그제조 방법 | |
| JP2004047693A (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR100532947B1 (ko) | 회로 형성면에 중앙 패드를 갖는 제1 및 제2 반도체 칩을적층하여 패키징하는 방법 | |
| JP2013042182A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |