JP4679991B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4679991B2 JP4679991B2 JP2005215913A JP2005215913A JP4679991B2 JP 4679991 B2 JP4679991 B2 JP 4679991B2 JP 2005215913 A JP2005215913 A JP 2005215913A JP 2005215913 A JP2005215913 A JP 2005215913A JP 4679991 B2 JP4679991 B2 JP 4679991B2
- Authority
- JP
- Japan
- Prior art keywords
- die bond
- semiconductor chip
- bond area
- semiconductor
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
本発明の実施の形態1による表面実装型パッケージの1つであるQFP(Quad Flat Package)の製造に用いるリードフレームを図1に示す平面図を用いて説明する。
本発明の実施の形態2によるリードフレームを図13に示す吊りリード部分の拡大平面図を用いて説明する。
2 吊りリード
3a ダイボンドエリア(第1ダイボンドエリア)
3b ダイボンドエリア(第2ダイボンドエリア)
4 リード
4a インナーリード部
5 テープ
6 ダムバー
7 外枠
8 内枠
9 ガイド孔
10 半導体チップ
11 ペースト材
12 半導体チップ
13 半導体チップ
14 半導体チップ
15 ボンディングパッド
16 ワイヤ
17 パッケージ本体
18 半導体装置
19 半導体装置
22 吊りリード
23 ダイボンドエリア
24 半導体チップ
25 半導体チップ
26 半導体チップ
27 吊りリード
Claims (7)
- 第1ダイボンドエリアと、
前記第1ダイボンドエリアの隣に設けられた第2ダイボンドエリアと、
前記第1および第2ダイボンドエリアを支持する複数の吊りリードと、
複数の第1ボンディングパッドが形成された第1主面、および前記第1主面とは反対側の第1裏面を有し、ペースト材を介して前記第1ダイボンドエリア上に搭載された第1半導体チップと、
複数の第2ボンディングパッドが形成された第2主面、および前記第2主面とは反対側の第2裏面を有し、ペースト材を介して前記第2ダイボンドエリア上に搭載された第2半導体チップと、
前記第1および第2半導体チップの周囲に配置された複数のリードと、
前記複数の第1および第2ボンディングパッドと前記複数のリードとをそれぞれ電気的に接続する複数のワイヤと、
前記第1半導体チップ、前記第2半導体チップ、および前記複数のワイヤを封止する、樹脂から成るパッケージ本体と、を含み、
前記第1半導体チップの前記第1裏面は、前記パッケージ本体と接触しており、
前記第2半導体チップの前記第2裏面は、前記パッケージ本体と接触しており、
前記第1ダイボンドエリアは、前記吊りリードを介して複数設けられ、
前記第2ダイボンドエリアは、前記吊りリードを介して複数設けられ、
前記第1半導体チップは、前記第1半導体チップの前記第1裏面が複数の前記第1ダイボンドエリアを覆うように、複数の前記第1ダイボンドエリア上に搭載され、
前記第2半導体チップは、前記第2半導体チップの前記第2裏面が複数の前記第2ダイボンドエリアを覆うように、複数の前記第2ダイボンドエリア上に搭載されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1ダイボンドエリアの外形寸法は、前記第1半導体チップの外形寸法よりも小さく形成され、
前記第2ダイボンドエリアの外形寸法は、前記第2半導体チップの外形寸法よりも小さく形成されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1半導体チップは、前記第1半導体チップの前記第1裏面が前記第1ダイボンドエリアと対向するように、前記第1ダイボンドエリア上に搭載され、
前記第2半導体チップは、前記第2半導体チップの前記第2裏面が前記第2ダイボンドエリアと対向するように、前記第2ダイボンドエリア上に搭載され、
前記第1半導体チップの前記第1裏面の一部は、前記第1ダインボンドエリアから露出しており、
前記第2半導体チップの前記第2裏面の一部は、前記第2ダインボンドエリアから露出していることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1半導体チップは、前記第1ダイボンドエリアの第1チップ搭載面上に搭載され、
前記第2半導体チップは、前記第2ダイボンドエリアの第2チップ搭載面上に搭載され、
前記第1ダイボンドエリアの前記第1チップ搭載面の面積は、前記第1半導体チップの前記第1裏面の面積よりも小さく形成され、
前記第2ダイボンドエリアの前記第2チップ搭載面の面積は、前記第2半導体チップの面積よりも小さく形成されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第2ダイボンドエリアは、前記吊りリードを介して前記第1ダイボンドエリアと連結されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1ダイボンドエリアの前記第1チップ搭載面の形状は、円形から成り、
前記第2ダイボンドエリアの前記第2チップ搭載面の形状は、円形から成ることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1半導体チップは、コントローラチップであり、
前記第2半導体チップは、メモリであることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005215913A JP4679991B2 (ja) | 2005-07-26 | 2005-07-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005215913A JP4679991B2 (ja) | 2005-07-26 | 2005-07-26 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007035853A JP2007035853A (ja) | 2007-02-08 |
JP2007035853A5 JP2007035853A5 (ja) | 2008-09-04 |
JP4679991B2 true JP4679991B2 (ja) | 2011-05-11 |
Family
ID=37794756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005215913A Expired - Fee Related JP4679991B2 (ja) | 2005-07-26 | 2005-07-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4679991B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7915719B2 (en) | 2007-09-28 | 2011-03-29 | Renesas Electronics Corporation | Semiconductor device |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60125742U (ja) * | 1984-02-03 | 1985-08-24 | 日本電気株式会社 | 混成集積回路用リ−ドフレ−ム |
JPH0637234A (ja) * | 1992-07-14 | 1994-02-10 | Mitsubishi Electric Corp | 半導体装置 |
JPH07297354A (ja) * | 1994-03-31 | 1995-11-10 | Hewlett Packard Co <Hp> | 集積回路及び集積回路のピン割り当て方法及び実装方法 |
JPH08279585A (ja) * | 1995-04-06 | 1996-10-22 | Mitsui High Tec Inc | リードフレームおよびその半導体装置 |
JP2000150765A (ja) * | 1998-10-21 | 2000-05-30 | Amkor Technology Inc | 半導体集積回路プラスチックパッケ―ジ、およびそのパッケ―ジの製造のための超小型リ―ドフレ―ムおよび製造方法 |
JP2001210743A (ja) * | 2000-01-24 | 2001-08-03 | Nec Corp | 半導体装置及びその製造方法 |
JP2001358286A (ja) * | 2000-06-14 | 2001-12-26 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2005142426A (ja) * | 2003-11-07 | 2005-06-02 | Sharp Corp | マルチチップパッケージ構造 |
-
2005
- 2005-07-26 JP JP2005215913A patent/JP4679991B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60125742U (ja) * | 1984-02-03 | 1985-08-24 | 日本電気株式会社 | 混成集積回路用リ−ドフレ−ム |
JPH0637234A (ja) * | 1992-07-14 | 1994-02-10 | Mitsubishi Electric Corp | 半導体装置 |
JPH07297354A (ja) * | 1994-03-31 | 1995-11-10 | Hewlett Packard Co <Hp> | 集積回路及び集積回路のピン割り当て方法及び実装方法 |
JPH08279585A (ja) * | 1995-04-06 | 1996-10-22 | Mitsui High Tec Inc | リードフレームおよびその半導体装置 |
JP2000150765A (ja) * | 1998-10-21 | 2000-05-30 | Amkor Technology Inc | 半導体集積回路プラスチックパッケ―ジ、およびそのパッケ―ジの製造のための超小型リ―ドフレ―ムおよび製造方法 |
JP2001210743A (ja) * | 2000-01-24 | 2001-08-03 | Nec Corp | 半導体装置及びその製造方法 |
JP2001358286A (ja) * | 2000-06-14 | 2001-12-26 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2005142426A (ja) * | 2003-11-07 | 2005-06-02 | Sharp Corp | マルチチップパッケージ構造 |
Also Published As
Publication number | Publication date |
---|---|
JP2007035853A (ja) | 2007-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210143089A1 (en) | Semiconductor package with wettable flank | |
JP2891607B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2531382B2 (ja) | ボ―ルグリッドアレイ半導体装置およびその製造方法 | |
JP4917112B2 (ja) | 半導体装置 | |
JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
JP2001516956A (ja) | 透明な封入剤を用いた集積回路パッケージ及びそのパッケージの製造方法 | |
US9196470B1 (en) | Molded leadframe substrate semiconductor package | |
JP2010062365A (ja) | 半導体装置およびその製造方法 | |
US8692383B2 (en) | Semiconductor device and method of manufacturing the same | |
US8179686B2 (en) | Mounted structural body and method of manufacturing the same | |
JP2002198482A (ja) | 半導体装置およびその製造方法 | |
JPH1050918A (ja) | リードフレームに液状の接着剤を塗布して形成された不連続的な接着層を有するリードオンチップ半導体パッケージ及びその製造方法 | |
US6650005B2 (en) | Micro BGA package | |
JP4679991B2 (ja) | 半導体装置 | |
US7572674B2 (en) | Method for manufacturing semiconductor device | |
JP2006253315A (ja) | 半導体装置 | |
JP2954108B2 (ja) | 半導体装置およびその製造方法 | |
KR100379085B1 (ko) | 반도체장치의봉지방법 | |
KR100308899B1 (ko) | 반도체패키지및그제조방법 | |
JP4688647B2 (ja) | 半導体装置とその製造方法 | |
JPH0228356A (ja) | 表面実装型半導体装置及びその製造方法 | |
JPS62263665A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
KR0155441B1 (ko) | 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지 | |
JP3915338B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JP2000077433A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080723 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080723 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4679991 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |