JPH07297354A - 集積回路及び集積回路のピン割り当て方法及び実装方法 - Google Patents

集積回路及び集積回路のピン割り当て方法及び実装方法

Info

Publication number
JPH07297354A
JPH07297354A JP7093134A JP9313495A JPH07297354A JP H07297354 A JPH07297354 A JP H07297354A JP 7093134 A JP7093134 A JP 7093134A JP 9313495 A JP9313495 A JP 9313495A JP H07297354 A JPH07297354 A JP H07297354A
Authority
JP
Japan
Prior art keywords
integrated circuit
mirror image
pin
circuit package
pin assignments
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7093134A
Other languages
English (en)
Inventor
Daniel L Schumacher
ダニエル・エル・シュマッチャー
John Wood
ジョン・ウッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH07297354A publication Critical patent/JPH07297354A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

(57)【要約】 【目的】大規模集積回路の表面実装等に向く高密度実装
用のピン割り当てと実装方法 【構成】集積回路の中心を通る直線Ｘに関しての鏡像を
有するピン割り当ての組ＡとＢ，Ｃ．Ｄ等を備えるよう
にする。回路基板の同一面上では互いに１８０度回転し
た位置をとるように二つの集積回路を配置し、異なる面
に配置する場合は同一ピン割り当てが直接対向するよう
にそれぞれを配置する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は集積回路構成に関し、更
に詳細には、鏡像ピン割り当てを有する集積回路パッケ
ージ構成を通るリードの経路を決定する方法の改良に関
する。
【０００２】
【従来の技術】印刷回路（ＰＣ）板上の集積回路（Ｉ
Ｃ）間のリードの経路決定はＰＣ板構成のコストおよび
性能の双方において重要な役割を演ずる。ＰＣ板を製造
するコストはＩＣ間ですべてのリードの経路を効果的に
決めるのに必要な層数に直接関係している。リードの数
を減少させ、そしてリードの長さとリード間の干渉の可
能性を調和できればＰＣ板の性能を高めることができ
る。ＰＣ板上のＩＣの密度が増大し、ＩＣあたりのピン
割り当ておよび関連するリードの数が多くなるにつれ
て、リードの経路の決定は益々難しくなる。
【０００３】１９80年代半ばに、表面実装技術（ＳＭ
Ｔ）および両面ＳＭＴが標準スルーホールＰＣ板技術に
代わって導入された。ＩＣのピンを受け入れるための前
準備としてＰＣ板に穿孔する代わりに、ＩＣをＰＣ板に
糊付けするためにＩＣの特殊なパッケージ方法が開発さ
れた。ピンをＰＣ板の反対側に通し、ＩＣを所定位置に
半田付けする必要が無くなったので、ＩＣをＰＣ板の両
面に実装することも可能になった。
【０００４】ＳＭＴはリードの経路決定の効率を高める
のに役立つとは言え、ＰＣ板上のＩＣの全数が両面ＳＭ
Ｔとともに二倍になったので、問題はなお存在してい
る。ＩＣを相互接続するに必要なリードの数はＰＣ板上
のＩＣの全個数とともに増大する他、大規模集積（ＶＬ
ＳＩ）化（最大1,000,000個程度の構成要素を現在一つ
のＩＣに集積することができる）の進展とともに増大す
る。標準の１メガバイトのメモリーチップには44のピン
割り当てがあり、特注のメモリーコントローラーチップ
には200を超えるピン割り当てがあることがあり、2.5セ
ンチメートル平方に近付いているマルチチップモジュー
ル（ＭＣＭ）は500を超えるピン割り当てを備えること
ができる。
【０００５】回路板の配置は一般に、回路図からＩＣを
それぞれ分離された領域に組み分けする幾何学的配置へ
と進む。ＩＣを結合するリードを配置してリードの交差
の可能性を排除する。リードの経路決定は３次元の問題
であり、チップ密度および関連リード密度の増加ととも
に非常に複雑になる。リードの交差は回路板に別の層を
追加してリードを貫通孔（ビア）を通して異なるレベル
に配置し直すことができるようにすることにより典型的
に排除することができる。貫通孔とは回路板を部分的に
貫通してリードを一方の板レベルから他方に走行するこ
とができるようにする孔を記述するのに使用される用語
である。その他に、リードの経路決定は最大長さおよび
リードの長さの間の一貫性のような制約に備えなければ
ならないので更に複雑になることさえある。
【０００６】回路の速さが増すにつれて、各リードの長
さに亘る分布キャパシタンスおよびインダクタンスが各
リードを伝送線のように動作させる。全体のリード長を
減らせば回路板からの有害な電波放射が減少する。漏話
（活動線と隣接受動線との間の不必要な結合）が相互イ
ンダクタンスまたはキャパシタンスにより生ずることが
ある。漏話は、活動線で信号強度の損失を、および隣接
線で干渉または不正トリガーを生ずることもある。隣接
リードが同じ平面上に設置されていると横方向の漏話が
生ずることがある。誘電体積層の対向面上に設置された
リード間では垂直漏話を生ずることがある。漏話は隣接
リード間の距離を増すか、または平行リード部分の長さ
を減らすことにより極小にすることができる。垂直漏話
は隣接層上でリードを直交して引き回すことにより究極
的に排除することができる。
【０００７】同じ形式のＩＣを二つ以上組み込んでいる
回路板では、回路板の複雑さ、交差および漏話に関連す
る問題は、二つの同じではあるが逆のピン割り当てを備
えて設計された集積回路の対を使用することにより極小
にすることができる。図１に示すように、Intelにより
販売されている８Ｍビットフラッシュモリー（F28F008S
A）は標準ピン割り当て（図１Ａ）および逆ピン割り当
て（図１Ｂ）の双方の構成で提供されている。メモリー
チップを蛇行レイアウト上に交互に配置する（図２）こ
とにより、相互接続リードの交差および長さが極小にな
るので、逆ピン割り当ては非常に簡単な回路板配置を提
供する。残念ながら、二つの異なるＩＣを製造し、ＰＣ
板上に正しく設置しなければならず、結果としてＩＣ挿
入中で識別が必要である。
【０００８】従来技術の他の例は、1993年12月14日、Be
chtolsheim、他に与えられた米国特許第5,270,964号に
開示されている。Bechtolsheimは200のピン割り当てを
有する単一インラインメモリーモジュール（ＳＩＭＭ）
を開示している。ＳＩＭＭをＰＣ板上のメモリーモジュ
ールソケットに接続するのに高密度コネクタを使用して
いる。電力および接地のすべてのリードはコネクタ内で
対称に配列されている。電力および接地のリードは16ピ
ン毎に交替し、ＳＩＭＭが逆位置でメモリーモジュール
ソケットに不注意に挿入されても、対称配置の電力およ
び接地リードがＳＩＭＭを逆電力供給されないように
し、破壊から護る。
【０００９】
【発明が解決しようとする課題】したがって本発明の課
題は数百のピン割り当てを有する高密度ＩＣおよびマル
チチップモジュールの要求に適応できるＰＣ板上の層数
の削減とリード経路決定の簡単化を達成することであ
る。
【００１０】
【課題を解決するための手段】本発明は両面ＰＣまたは
ＳＭＴ板の各面に取り付けられた少なくとも一つのＩＣ
を有する回路板上のＩＣ密度の増大に備えるものであ
る。ＩＣの一つ以上を、ピン割り当てがＩＣパッケージ
を通る中心線に沿ってＸ軸またはＹ軸に関し互いに他の
鏡像として設置されるように構成することができる。こ
のようにして、鏡像ＩＣパッケージが与えられる。鏡像
ピン割り当ての同じ組を有する一つ以上のＩＣを回路板
の各面に取り付ける。新しい各ＩＣを既に回路板の反対
面に直接設置されているＩＣに関して180度回転する
と、同じ形式のピン割り当てが確実に互いに直接対向
し、回路板により分離されることになる。
【００１１】（回路板の反対面にある）同じ形式のピン
割り当てから出るリードは今や同じ方向に引き回すこと
ができ、交差に関連する問題は殆ど生じないとおもわれ
るのでリード経路決定は非常に簡単である。二つのＩＣ
の間の同じ形式のリードの長さは必要な長さ公差内に一
層容易に維持することができる。加えて、回路板のいず
れかの面で互いに直接対向している二つのＩＣは（接地
および電力のような）同じピン割り当てを備えており、
２倍の電流を流せるように回路板を通して結合すること
ができる。
【００１２】一般にすべてのピン割り当てが鏡像の相手
を確実に備えていることは可能ではないが、本発明は少
ない複数のピン割り当てだけが鏡像の相手を備えている
ときでさえ、有利であることを立証している。鏡像ピン
割り当てを有するＩＣの数が増加するにつれて、本発明
の効果は大きくなる。好適実施例では、かなりな数のピ
ン割り当てが鏡像の相手を備えている。
【００１３】最後に、ＩＣが、それに対向して設置され
ているため、同時に動作しない場合、一組のリードだけ
が情報を伝達していることになり、その結果回路板の反
対面にあるリード間の漏話は極小である。
【００１４】
【好適実施例の説明】図３Ａと図３Ｂとは本発明に従っ
て構成された集積回路を示す。好適には、スレーブメモ
リーコントローラーＩＣチップ310であってＸ軸に関し
て鏡像を成すピン割り当てを備えている。図３ＡはＸ軸
より上部を図３ＢはＸ軸より下部を示している。特に、
接地リード１（dgnd1）はＩＣの左上隅に設けられたピ
ン割り当て１にある。それが左下隅に鏡映されたのがピ
ン割り当て52にある接地リード５（dgnd5）である。チ
ップパッケージの周りの各種接地、電力、データ、スト
ローブ、クロック、およびアドレスのリードは互いに他
の鏡像として設置されているピン割り当てを備えてい
る。可能な場合、これらのピン割り当てをともに組み分
けしてリード交差の可能性を更に減らす。殆どのＩＣは
下記形式の複数のピン割り当てを備えている。即ちアド
レス、データ、列アドレスストローブ、行アドレススト
ローブ、誤り訂正、書込イネーブル、リセット、および
電力の各ピンである。鏡像相手は、ＩＣパッケージの周
りに、各形式のピン割り当てを中心線から等距離に設け
ることにより形成される。
【００１５】好適実施例では、ＩＣパッケージの左上隅
および左下隅を横断して設置されているリード形式Ａは
６個のＳＡ＿ピン割り当てのグループおよび一つの接地
ピン割り当てのグループを形成しており、ＩＣパッケー
ジの右上半および下半の半程に設置されているリード形
式Ｂは４個の列アドレスストローブ（ＣＡＳ）信号から
成るグループおよび一つの電力ピン割り当て（ｄｖｄ）
を形成している。リード形式Ｃも右側に、ただしＸ軸中
心線に一層近くに設置され、書込（ＷＲ）ピン割り当て
を形成しており、リード形式ＤはＩＣパッケージの上部
および下部の大部分を領して設置され、各側で26個のア
ドレス線ＢＡを形成している。
【００１６】図４はＳＩＭＭモジュールバンク420とＳ
ＩＭＭモジュールバンク430との間に取り付けられた
（本発明に従って製造された）二つの同一のメモリーコ
ントローラーチップ410および415を備えているＳＭＴ板
400の上面図を示す。そのすべてはＳＩＭＭモジュール
バンク425とＳＩＭＭモジュールバンク435との間に取り
付けられている。円形標識418および円形標識419により
指示したように、メモリーコントローラーチップ415は
メモリーコントローラーチップ410に関して180度回転し
ている。形式Ｂの組および形式Ｃの組のピン割り当ては
Ｘ軸から等距離に設置されているので、同じ形式のリー
ドは互いに他の方を向いている。複数のリードがメモリ
ーコントローラーチップのピン割り当てをＳＩＭＭモジ
ュール425およびＳＩＭＭモジュール435に結合してい
る。
【００１７】図５は図４に示すＳＭＴ板の下面を示す図
である。メモリーコントローラーチップ515は図４のメ
モリーコントローラーチツプ410に直接対向してＳＭＴ
板の右側に設置されている。メモリーコントローラーチ
ツプ410は左側に取り付けられている。円形標識518によ
り指示したようにメモリーコントローラーチツプ510は
その上面の相手から180度回転してそれらのピン割り当
ておよび関連するリードの経路が合致するようになって
いる。メモリーコントローラーチップ515は左側にあ
り、円形標識519により指示したようにその上面の相手
から180度回転している。更に、図示してないリードが
メモリーコントローラーチップ510および515のピン割り
当てをＰＣ板の反対側にあるＳＩＭＭモジュール420お
よび430に結合している。リードは貫通孔を下方のレベ
ルまで通過してＰＣ板の上面に取り付けられているＳＩ
ＭＭモジュールに接続を行なうことができるようにして
いる。（回路板の反対側にある）同じ形式のピン割り当
てから出るリードは同じ方向に経路を取り、交差に関連
する問題を生ずる可能性は殆ど無いからリードの経路決
定は非常に簡単になっている。二つのＩＣの間のリード
の同じ形式に対するリード長は経路が非常に簡単である
から必要な長さ公差内に容易に維持される。その他に、
回路板のいずれかの側で互いに直接対向して設置されて
いる（接地（grd）および電力（dvd）のような）二つの
ピン割り当てが同一である場合には、２倍の電流を流せ
るように回路板を通してともに結合することができる。
【００１８】図６はメモリーコントローラーチップ610
および615をメモリーコントローラーチップ660および66
5に直接対向して取り付ける仕方を示す。メモリーコン
トローラーのピン割り当ての固有の鏡像は背中合わせの
ピン割り当てが非常に類似していることを保証してい
る。このような類似性は、典型的に同じ方向に進むリー
ドが互いに交差する必要がないからリードの経路決定を
容易にする。加えて、接地および電力のような同一リー
ドを、増加する電流に対して回路板貫通孔670を通して
ともに結合することができる。
【００１９】本発明にはいろいろな変形や追加がなしう
るので、そのような例を含む実施態様を以下に列挙す
る。 （実施態様１）上面および下面を有する回路板に取り付
ける集積回路パッケージ（410、415）であって、前記集
積回路パッケージの周辺に鏡像をなして配置され、前記
集積回路パッケージの中心を通って引かれた任意の軸に
関して互いに他の鏡像として設置されている複数のピン
割り当て（１−208）と前記鏡像なさずに配置されたピ
ン割り当て（１−52）とを有し、から構成されており、
第１、第２の前記集積回路パッケージを前記回路板の上
面に取り付けて互いに他にたいして180度回転させたと
き前記鏡像を有するピン割り当てが互いに直接対向する
集積回路パッケージ。
【００２０】（実施態様２）前記第１の（610）の集積
回路パッケージは上面に取り付けられ、前記第２の（66
0）集積回路パッケージは前記下面に取り付けられたと
き、前記鏡像を有するピン割り当て同士がが前記回路板
を介して互いに直接対向する特徴を有する実施態様１に
記載の集積回路パッケージ。 （実施態様３）前記ピン割り当ては前記鏡像を有するピ
ン割り当ての形式（Ａ、Ｂ、Ｃ、Ｄ）により共に組み分
けされている実施態様１に記載の集積回路パッケージ。
【００２１】（実施態様４）複数の前記鏡像を有するピ
ン割り当ては同一のピン割り当てである実施態様２に記
載の集積回路パッケージ。 （実施態様５）前記同一のピン割り当ては更に前記回路
板を介して共に結合されている接地ピン割り当てを備え
ている実施態様４に記載の集積回路パッケージ。 （実施態様６）前記同一のピン割り当ては更に電力ピン
（３、51、９、45、25、28）割り当てを備えている実施
態様４に記載の集積回路パッケージ。
【００２２】（実施態様７）上面および下面を有する回
路板上のリード経路決定を容易化する方法であって、中
心を有し該中心を通って引かれた任意の軸に関して互い
に他の鏡像として設置されている鏡像ピン割り当てを備
えている複数の鏡像集積回路を製作する階梯、第１の前
記鏡像集積回路（410）を前記上面に取り付ける階梯、
第２の前記鏡像集積回路（660）を前記下面に取り付け
る階梯であって、前記第１および第２の鏡像集積回路は
互い他に関して180度回転している階梯、異なる形式（4
20、425、430、435）の少なくとも一つの別の集積回路
を前記ＰＣ板の上面に取り付ける階梯であって、前記別
の集積回路は前記第１および第２の鏡像集積回路上に共
存する前記鏡像ピン割り当てと同一のピン割り当てを備
えている階梯、第１の組のリード（Ｄ）で前記第１の鏡
像集積回路（410）前記鏡像ピン割り当てと前記別の集
積回路上の前記同一のピン割り当てとを結合する階梯、
第２の組のリードで前記第２の鏡像集積回路の鏡像ピン
割り当てと前記別の集積回路上の前記ピン割り当てとを
結合する階梯であって、前記第１および第２の組のリー
ドは前記鏡像ピン割り当ての故に全般的に同じ方向を辿
り、リード交差の可能性を極小にする階梯、を備えた方
法。
【００２３】（実施態様８）前記鏡像ピン割り当ては形
式（Ａ、Ｂ、Ｃ、Ｄ）毎に組み分けされている実施態様
７に記載の方法。 （実施態様９）前記鏡像ピン割り当ての幾つかは同一
で、第１、第２の前記鏡像集積回路が前記回路板の上面
および下面にそれぞれ取り付けられるように位置決めさ
れたとき、前記同一のピン割り当ては互いに直接対向
し、共に結合することができる実施態様８に記載の方
法。
【００２４】
【発明の効果】以上詳述したように回路基板に搭載され
る集積回路がその中心を通る直線に関して互いに他の鏡
像をなすピン割り当てを有するので、同一面上では互い
に１８０度回転させて鏡像を成すピン割り当て同士を対
向させ配線を容易化することができる。また、回路基板
の上下両面に本発明の集積回路を対向搭載すれば鏡像を
なすピンは直接対向するので、貫通孔により最短距離で
それらをせつぞくできる。また電源ピン等の同一ピン割
り当てにたいしては、それらを接続して電流容量を増加
することも可能である。したがって、本発明を高密度表
面実装基板等に実施すれば効果が特に大きい。
【図面の簡単な説明】
【図１Ａ】標準のピン割り当てを有する従来技術のＩＣ
の平面図である。
【図１Ｂ】逆のピン割り当てを有する従来技術の第２の
ＩＣの平面図である。
【図２】対称的にブロックされた構成を成す図１の従来
技術のＩＣを組込んだ従来技術のＰＣ板配置の平面図で
ある。
【図３Ａ】本発明の好適実施例に従つて設計された鏡像
ＩＣの上半分の平面図である。
【図３Ｂ】本発明の好適実施例に従つて設計された鏡像
ＩＣの下半分のの平面図である。
【図４】本発明の好適実施例に従つて構成された回路板
配置の上面の平面図である。
【図５】本発明の好適実施例に従つて構成された回路板
配置の下面の平面図である。
【図６】本発明の好適実施例に従う回路板の断面図であ
る。
【符号の説明】
310 ＩＣチップ 410, 415 メモリーコントローラーチップ 420, 425, 430, 435 ＳＩＭＭモジュール 418, 419, 518, 519 円形標識 510, 515、610、660 メモリーコントローラーチップ 670 回路板貫通孔
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 21/822

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 上面および下面を有する回路板に取り付
    ける集積回路パッケージ（410、415）であって、 前記集積回路パッケージの周辺に鏡像をなして配置さ
    れ、前記集積回路パッケージの中心を通って引かれた任
    意の軸に関して互いに他の鏡像として設置されている複
    数のピン割り当て（１−208）と前記鏡像なさずに配置
    されたピン割り当て（１−52）とを有し、から構成され
    ており、第１、第２の前記集積回路パッケージを前記回
    路板の上面に取り付けて互いに他にたいして180度回転
    させたとき前記鏡像を有するピン割り当てが互いに直接
    対向する集積回路パッケージ。
  2. 【請求項２】 前記第１の（610）の集積回路パッケー
    ジは上面に取り付けられ、前記第２の（660）集積回路
    パッケージは前記下面に取り付けられたとき、前記鏡像
    を有するピン割り当て同士がが前記回路板を介して互い
    に直接対向する特徴を有する請求項１に記載の集積回路
    パッケージ。
  3. 【請求項３】 前記ピン割り当ては前記鏡像を有するピ
    ン割り当ての形式（Ａ、Ｂ、Ｃ、Ｄ）により共に組み分
    けされている請求項１に記載の集積回路パッケージ。
  4. 【請求項４】 複数の前記鏡像を有するピン割り当ては
    同一のピン割り当てである請求項２に記載の集積回路パ
    ッケージ。
  5. 【請求項５】 前記同一のピン割り当ては更に前記回路
    板を介して共に結合されている接地ピン割り当てを備え
    ている請求項４に記載の集積回路パッケージ。
  6. 【請求項６】 前記同一のピン割り当ては更に電力ピン
    （３、51、９、45、25、28）割り当てを備えている請求
    項４に記載の集積回路パッケージ。
  7. 【請求項７】 上面および下面を有する回路板上のリー
    ド経路決定を容易化する方法であって、 中心を有し該中心を通って引かれた任意の軸に関して互
    いに他の鏡像として設置されている鏡像ピン割り当てを
    備えている複数の鏡像集積回路を製作する階梯、 第１の前記鏡像集積回路（410）を前記上面に取り付け
    る階梯、 第２の前記鏡像集積回路（660）を前記下面に取り付け
    る階梯であって、前記第１および第２の鏡像集積回路は
    互い他に関して180度回転している階梯、 異なる形式（420、425、430、435）の少なくとも一つの
    別の集積回路を前記ＰＣ板の上面に取り付ける階梯であ
    って、前記別の集積回路は前記第１および第２の鏡像集
    積回路上に共存する前記鏡像ピン割り当てと同一のピン
    割り当てを備えている階梯、 第１の組のリード（Ｄ）で前記第１の鏡像集積回路（41
    0）前記鏡像ピン割り当てと前記別の集積回路上の前記
    同一のピン割り当てとを結合する階梯、 第２の組のリードで前記第２の鏡像集積回路の鏡像ピン
    割り当てと前記別の集積回路上の前記ピン割り当てとを
    結合する階梯であって、前記第１および第２の組のリー
    ドは前記鏡像ピン割り当ての故に全般的に同じ方向を辿
    り、リード交差の可能性を極小にする階梯、を備えた方
    法。
  8. 【請求項８】 前記鏡像ピン割り当ては形式（Ａ、Ｂ、
    Ｃ、Ｄ）毎に組み分けされている請求項７に記載の方
    法。
  9. 【請求項９】 前記鏡像ピン割り当ての幾つかは同一
    で、第１、第２の前記鏡像集積回路が前記回路板の上面
    および下面にそれぞれ取り付けられるように位置決めさ
    れたとき、前記同一のピン割り当ては互いに直接対向
    し、共に結合することができる請求項８に記載の方法。
JP7093134A 1994-03-31 1995-03-27 集積回路及び集積回路のピン割り当て方法及び実装方法 Pending JPH07297354A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/221,144 US5502621A (en) 1994-03-31 1994-03-31 Mirrored pin assignment for two sided multi-chip layout
US221,144 1994-03-31

Publications (1)

Publication Number Publication Date
JPH07297354A true JPH07297354A (ja) 1995-11-10

Family

ID=22826543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7093134A Pending JPH07297354A (ja) 1994-03-31 1995-03-27 集積回路及び集積回路のピン割り当て方法及び実装方法

Country Status (4)

Country Link
US (1) US5502621A (ja)
JP (1) JPH07297354A (ja)
DE (1) DE19511249A1 (ja)
GB (1) GB2288066A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141458A (ja) * 2000-11-02 2002-05-17 Mitsubishi Electric Corp 半導体集積装置
JP2007035853A (ja) * 2005-07-26 2007-02-08 Renesas Technology Corp 半導体装置の製造方法

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805520A (en) * 1997-04-25 1998-09-08 Hewlett-Packard Company Integrated circuit address reconfigurability
US6188874B1 (en) 1997-06-27 2001-02-13 Lockheed Martin Corporation Control and telemetry signal communication system for geostationary satellites
US6067594A (en) * 1997-09-26 2000-05-23 Rambus, Inc. High frequency bus system
US6260089B1 (en) * 1998-11-25 2001-07-10 International Business Machines Corporation Method and apparatus for implementing connections with circuits
DE19922186C1 (de) * 1999-05-12 2000-10-19 Siemens Ag IC-Chip
US6243272B1 (en) * 1999-06-18 2001-06-05 Intel Corporation Method and apparatus for interconnecting multiple devices on a circuit board
US6307769B1 (en) 1999-09-02 2001-10-23 Micron Technology, Inc. Semiconductor devices having mirrored terminal arrangements, devices including same, and methods of testing such semiconductor devices
US6417688B1 (en) * 1999-12-31 2002-07-09 Intel Corporation Method and apparatus for implementing a highly robust, fast, and economical five load bus topology based on bit mirroring and a well terminated transmission environment
US6417462B1 (en) 2000-06-19 2002-07-09 Intel Corporation Low cost and high speed 3-load printed wiring board bus topology
US6791555B1 (en) * 2000-06-23 2004-09-14 Micron Technology, Inc. Apparatus and method for distributed memory control in a graphics processing system
US20030221313A1 (en) * 2001-01-26 2003-12-04 Gann Keith D. Method for making stacked integrated circuits (ICs) using prepackaged parts
US7174627B2 (en) * 2001-01-26 2007-02-13 Irvine Sensors Corporation Method of fabricating known good dies from packaged integrated circuits
US6944694B2 (en) * 2001-07-11 2005-09-13 Micron Technology, Inc. Routability for memory devices
US6629307B2 (en) * 2001-07-24 2003-09-30 Hewlett-Packard Development Company, Lp. Method for ensuring correct pin assignments between system board connections using common mapping files
US7039892B2 (en) * 2001-07-24 2006-05-02 Hewlett-Packard Development Company, L.P. Systems and methods for ensuring correct connectivity between circuit designs
US20030101312A1 (en) * 2001-11-26 2003-05-29 Doan Trung T. Machine state storage apparatus and method
US7133972B2 (en) * 2002-06-07 2006-11-07 Micron Technology, Inc. Memory hub with internal cache and/or memory access prediction
US7200024B2 (en) * 2002-08-02 2007-04-03 Micron Technology, Inc. System and method for optically interconnecting memory devices
US7117316B2 (en) * 2002-08-05 2006-10-03 Micron Technology, Inc. Memory hub and access method having internal row caching
US7254331B2 (en) * 2002-08-09 2007-08-07 Micron Technology, Inc. System and method for multiple bit optical data transmission in memory systems
US7149874B2 (en) 2002-08-16 2006-12-12 Micron Technology, Inc. Memory hub bypass circuit and method
DE10238812B4 (de) 2002-08-23 2005-05-25 Infineon Technologies Ag Halbleiterspeichervorrichtung mit veränderbarer Kontaktbelegung und entsprechende Halbleitervorrichtung
US6820181B2 (en) * 2002-08-29 2004-11-16 Micron Technology, Inc. Method and system for controlling memory accesses to memory modules having a memory hub architecture
US7836252B2 (en) * 2002-08-29 2010-11-16 Micron Technology, Inc. System and method for optimizing interconnections of memory devices in a multichip module
US7102907B2 (en) * 2002-09-09 2006-09-05 Micron Technology, Inc. Wavelength division multiplexed memory module, memory system and method
US7245145B2 (en) * 2003-06-11 2007-07-17 Micron Technology, Inc. Memory module and method having improved signal routing topology
US7120727B2 (en) * 2003-06-19 2006-10-10 Micron Technology, Inc. Reconfigurable memory module and method
US7260685B2 (en) * 2003-06-20 2007-08-21 Micron Technology, Inc. Memory hub and access method having internal prefetch buffers
US7428644B2 (en) * 2003-06-20 2008-09-23 Micron Technology, Inc. System and method for selective memory module power management
US7107415B2 (en) * 2003-06-20 2006-09-12 Micron Technology, Inc. Posted write buffers and methods of posting write requests in memory modules
US7389364B2 (en) 2003-07-22 2008-06-17 Micron Technology, Inc. Apparatus and method for direct memory access in a hub-based memory system
US7210059B2 (en) 2003-08-19 2007-04-24 Micron Technology, Inc. System and method for on-board diagnostics of memory modules
US7133991B2 (en) 2003-08-20 2006-11-07 Micron Technology, Inc. Method and system for capturing and bypassing memory transactions in a hub-based memory system
US20050050237A1 (en) * 2003-08-28 2005-03-03 Jeddeloh Joseph M. Memory module and method having on-board data search capabilities and processor-based system using such memory modules
US7136958B2 (en) * 2003-08-28 2006-11-14 Micron Technology, Inc. Multiple processor system and method including multiple memory hub modules
US7310752B2 (en) * 2003-09-12 2007-12-18 Micron Technology, Inc. System and method for on-board timing margin testing of memory modules
US7194593B2 (en) * 2003-09-18 2007-03-20 Micron Technology, Inc. Memory hub with integrated non-volatile memory
US7120743B2 (en) 2003-10-20 2006-10-10 Micron Technology, Inc. Arbitration system and method for memory responses in a hub-based memory system
US7234070B2 (en) * 2003-10-27 2007-06-19 Micron Technology, Inc. System and method for using a learning sequence to establish communications on a high-speed nonsynchronous interface in the absence of clock forwarding
US7330992B2 (en) * 2003-12-29 2008-02-12 Micron Technology, Inc. System and method for read synchronization of memory modules
US7188219B2 (en) 2004-01-30 2007-03-06 Micron Technology, Inc. Buffer control system and method for a memory system having outstanding read and write request buffers
US7181584B2 (en) * 2004-02-05 2007-02-20 Micron Technology, Inc. Dynamic command and/or address mirroring system and method for memory modules
US7788451B2 (en) * 2004-02-05 2010-08-31 Micron Technology, Inc. Apparatus and method for data bypass for a bi-directional data bus in a hub-based memory sub-system
US7412574B2 (en) 2004-02-05 2008-08-12 Micron Technology, Inc. System and method for arbitration of memory responses in a hub-based memory system
US7366864B2 (en) 2004-03-08 2008-04-29 Micron Technology, Inc. Memory hub architecture having programmable lane widths
US7257683B2 (en) 2004-03-24 2007-08-14 Micron Technology, Inc. Memory arbitration system and method having an arbitration packet protocol
US7120723B2 (en) * 2004-03-25 2006-10-10 Micron Technology, Inc. System and method for memory hub-based expansion bus
US7213082B2 (en) 2004-03-29 2007-05-01 Micron Technology, Inc. Memory hub and method for providing memory sequencing hints
US7447240B2 (en) * 2004-03-29 2008-11-04 Micron Technology, Inc. Method and system for synchronizing communications links in a hub-based memory system
US6980042B2 (en) * 2004-04-05 2005-12-27 Micron Technology, Inc. Delay line synchronizer apparatus and method
US7590797B2 (en) * 2004-04-08 2009-09-15 Micron Technology, Inc. System and method for optimizing interconnections of components in a multichip memory module
US7162567B2 (en) * 2004-05-14 2007-01-09 Micron Technology, Inc. Memory hub and method for memory sequencing
US7222213B2 (en) * 2004-05-17 2007-05-22 Micron Technology, Inc. System and method for communicating the synchronization status of memory modules during initialization of the memory modules
US7363419B2 (en) * 2004-05-28 2008-04-22 Micron Technology, Inc. Method and system for terminating write commands in a hub-based memory system
US7519788B2 (en) * 2004-06-04 2009-04-14 Micron Technology, Inc. System and method for an asynchronous data buffer having buffer write and read pointers
US7310748B2 (en) * 2004-06-04 2007-12-18 Micron Technology, Inc. Memory hub tester interface and method for use thereof
US7289332B2 (en) * 2004-06-16 2007-10-30 Liberty University Mirror image electrical packages and system for using same
US7392331B2 (en) * 2004-08-31 2008-06-24 Micron Technology, Inc. System and method for transmitting data packets in a computer system having a memory hub architecture
US20060168407A1 (en) * 2005-01-26 2006-07-27 Micron Technology, Inc. Memory hub system and method having large virtual page size
US7292450B2 (en) * 2006-01-31 2007-11-06 Microsoft Corporation High density surface mount part array layout and assembly technique
CN101166401B (zh) * 2006-10-16 2011-11-30 辉达公司 用于在高速系统中放置多个负载的方法和系统
KR100871706B1 (ko) * 2007-03-13 2008-12-08 삼성전자주식회사 클럭 미러링 스킴을 구현하는 메모리 장치 및 이를장착하는 메모리 시스템
TWI420982B (zh) * 2010-12-03 2013-12-21 Hon Hai Prec Ind Co Ltd 印刷電路板
CN109074337B (zh) * 2016-08-22 2022-06-07 惠普发展公司，有限责任合伙企业 经由连接器的并行通信
US10599603B1 (en) * 2017-12-29 2020-03-24 Barefoot Networks, Inc. Forwarding element integrated circuit chip with separate I/O and switching tiles
JP2020030978A (ja) * 2018-08-23 2020-02-27 株式会社デンソー 基板モジュール

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59144155A (ja) * 1983-02-08 1984-08-18 Nec Corp 集積回路パツケ−ジ
US4724531A (en) * 1984-07-18 1988-02-09 Hughes Aircraft Company Gate array with bidirectional symmetry
GB2166899B (en) * 1984-11-09 1987-12-16 Hitachi Ltd Liquid crystal display device
JPS63296292A (ja) * 1987-05-27 1988-12-02 Mitsubishi Electric Corp 半導体装置
JPH01305562A (ja) * 1988-06-03 1989-12-08 Nec Corp 半導体メモリ
JPH0793486B2 (ja) * 1989-11-08 1995-10-09 株式会社テック プリント回路基板
GB8927164D0 (en) * 1989-12-01 1990-01-31 Inmos Ltd Semiconductor chip packages
JP2568748B2 (ja) * 1990-10-30 1997-01-08 三菱電機株式会社 半導体装置
US5270964A (en) * 1992-05-19 1993-12-14 Sun Microsystems, Inc. Single in-line memory module
DE4232267C2 (de) * 1992-09-25 2001-08-16 Siemens Ag Leiterplatte mit optimierter Bausteinanordnung insbesondere für Koppelfelder mit hoher Datenrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141458A (ja) * 2000-11-02 2002-05-17 Mitsubishi Electric Corp 半導体集積装置
JP2007035853A (ja) * 2005-07-26 2007-02-08 Renesas Technology Corp 半導体装置の製造方法
JP4679991B2 (ja) * 2005-07-26 2011-05-11 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US5502621A (en) 1996-03-26
GB2288066A (en) 1995-10-04
GB9504765D0 (en) 1995-04-26
DE19511249A1 (de) 1995-10-05

Similar Documents

Publication Publication Date Title
JPH07297354A (ja) 集積回路及び集積回路のピン割り当て方法及び実装方法
KR100298282B1 (ko) 적층모듈용기판및적층모듈
US7602613B2 (en) Thin module system and method
JP2859429B2 (ja) 半導体チップ・パッケージ
US6049467A (en) Stackable high density RAM modules
US5426566A (en) Multichip integrated circuit packages and systems
US6111756A (en) Universal multichip interconnect systems
KR100844969B1 (ko) 전자 디바이스 및 그 제조 방법
JPS58127357A (ja) 集積回路チツプ・モジユ−ル
JP2003526946A (ja) キャリアが設けられた集積回路パッケージの３次元アレイを備える電子モジュール
US6534872B1 (en) Apparatus and system with increased signal trace routing options in printed wiring boards and integrated circuit packaging
US7095107B2 (en) Ball assignment schemes for integrated circuit packages
US6416333B1 (en) Extension boards and method of extending boards
US6118670A (en) PCB mounting arrangement for two components requiring high-speed connections to a third component
JPS6115395A (ja) 半導体チツプ用モジユ−ル
US6956286B2 (en) Integrated circuit package with overlapping bond fingers
US6108228A (en) Quad in-line memory module
JPS63131560A (ja) チップ接続構造体
JPH0511887A (ja) マルチプロセツサボードスタツク及びそのモジユール配置方法
US7105926B2 (en) Routing scheme for differential pairs in flip chip substrates
US5619719A (en) Reduced inter-module circuit path crossovers on circuit boards mounting plural multi-chip modules, through rearranging the north-south-east-west interconnection interfaces of a given module and through selective rotation of each module
JP3600159B2 (ja) Ｉｃチップ
JP3535213B2 (ja) 半導体装置
JP2664720B2 (ja) Ｉｃ実装装置
JP2000012766A (ja) 半導体装置