JPS6115395A - 半導体チツプ用モジユ−ル - Google Patents

半導体チツプ用モジユ−ル

Info

Publication number
JPS6115395A
JPS6115395A JP60079460A JP7946085A JPS6115395A JP S6115395 A JPS6115395 A JP S6115395A JP 60079460 A JP60079460 A JP 60079460A JP 7946085 A JP7946085 A JP 7946085A JP S6115395 A JPS6115395 A JP S6115395A
Authority
JP
Japan
Prior art keywords
wiring
module
planes
plane
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60079460A
Other languages
English (en)
Other versions
JPH0139671B2 (ja
Inventor
チヤールズ・ジヨン・クラウス
ハーバート・アイヴアン・ストーラー
レオン・リーヘング・ユ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6115395A publication Critical patent/JPS6115395A/ja
Publication of JPH0139671B2 publication Critical patent/JPH0139671B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は半導体チップ用モジュールに係り、更に具体的
に云えば、異なる各々の方向に延びる配線チャネルを有
する２組の隣接する内部配線プレーンを有している、半
導体チップ用モジュールに係る。
Ｂ、開示の概要 本発明に於ては、モジュール上の配線回路網は、配線が
南北方向及び東西方向に配置されている−に方の組の配
線プレーンと、配線が対角線方向に配置されている下方
の組の配線プレーンとの２組の配線プレーンに分けられ
る。すべての貫通路が上方の組の配線プレーンを経てそ
れらの配線に接続されているが、下方の組の配線プレー
ンを経てそれらの配線に接続されている貫通路は上記貫
通路の半分しかない。従って、下方の組の配線プレーン
の貫通路の間隔は、上方の組の配線プレーンの貫通路の
間隔よりも大きく、下方の組の配線プレーンに於て、よ
り大きい配線チャネル密度が得られる。
Ｃ１従来技術 従来、セラミック基板上に装着されるチップのための相
互接続配線を配置するために、種々の方法が用いられて
いる。基本的に、それらの方法は、２つの方法、即ち相
互接続路を直角方向に、即ちモジュールの縁端部に平行
に配置する方法と、モジュールの縁端部に関して対角線
方向に配置する方法とに分類される。最小限の長さの最
適な接続路は、既に存在する直角方向又は対角線方向の
配線路に関して相互に接続されるべき２つのチップ端子
の位置に応じて選択される。配線方向を例えば南北方向
から東西方向に変更させるために、貫通路が用いられる
。
モジュールに於て直角方向又は対角線方向のチップ相互
接続路を選択する場合の問題が、ＩＢＭテクニカル・デ
ィスクロージャ・ブレティンの１９８１年６月、第７３
０頁、及び１９７１年９月、第１３１６頁の文献に於て
論じられている。
前者の文献は、ＶＬＳＩチップ・モジュールの要求を充
たすために対角線方向の相互接続路を用いることにより
相互接続路の長さを減少させる可能性を指摘している。
モジュール上のチップ相互接続路の長さを減少させるこ
とにより、抵抗損だけでなく、伝播の遅延も減少する。
後者の文献は、多レベルのボードに直角方向及び対角線
方向の両方の配線レベルを用いることを開示しており、
２つの異なる配線方向をボード全体に亘って交互のレベ
ルに用いている。ボード内に垂直方向に延びて、種々の
ボード・レベルの反対側に設けられている配線路に接触
している中間貫通路を経て、チップと、選択された直角
方向又は対角線方向の配線レベルとの間に、最短経路の
接続路が形成されている。
ＩＢＭテクニカル・ディスクロージャ・ブレティン、１
９７８年１月、第３０９２頁は、各レベルが相互に直角
方向の対の配線プレーンより成る、多レベル金属系を有
する、半導体パッケージ構造体を示している。ノイズの
結合を最小限にするために、隣接する対の配線プレ′−
ン（各プレーンには直角方向の配線路が設けられている
）が相互に対角線方向に配置されている。
米国特許第４２９８７７０号明細書は、プリン１−回路
板に直角方向及び対角線方向の導電路を設けることを開
示している。この米国明細書に於ては、モジュール配線
の設計に於て４５°の対角線方向だけを用いた場合より
も配線パターンの選択に於ける融通性を増すために、幾
つかの異なる対角線方向を用いることが提案されている
。
従来の配線技術に於て、相互接続したい点の間の配線路
の長さを減少させるために所与のレベルに配線を配置す
る場合の一般的な問題は取上げられているが、レベル上
の配線を、モジュールの深さの寸法に沿った貫通路によ
る相互接続配線とともに、全体として最適化することは
余り試みられていない。
Ｄ０発明が解決しようとする問題点 本発明の目的は、各々直角方向及び対角線方向に延びる
配線チャネルを有する２組の隣接する配線プレーンを有
し、有効な配線チャネル容量を増加させ、モジュールの
設計に於てより融通のきく配線路の選択を可能にする、
高密度の半導体チップ用モジュールを提供す淋ことであ
る。
Ｅ０問題点を解決するための手段 本発明は、高密度の半導体チップ用モジュールに於て、 各々第１の数の貫通路を有して、第１の数の配線チャネ
ルが上記第１の数の貫通路の間に直角方向に延びること
を可能にする、複数の第１配線ブレーンと、 各々上記第１の数の貫通路に１つ置きに対応する、上記
第１の数の半数である第２の数の貫通路を有して、上記
第１の数よりも多い第２の数の配線チャネルが上記第２
の数の貫通路の間に対角線方向に延びることを可能にす
る、複数の第２配線プレーンとを有し、 上記第１配線プレーンは第１組に組立てられており、上
記第２配線プレーンは第２組に組立てられており、上記
第１組が上記チップと上記第２組との間に配置されてい
る、高密度の半導体チップ用モジュール、 を提供する。′ 本発明は、モジュールに於て配線レベルの深さが増すと
ともに、用いられている貫通路の数が減少することを利
用している。即ち、モジュールの最上部の配線レベルを
貫通する貫通路の殆どは、モジュール上に装着されてい
る半導体チップの間に相互接続路を設けるために用いら
れている。モジュールに於てより深い配線レベルに達す
るに従って、より少ない貫通路が用いられている。これ
は、プレーナ・パッケージ構造体に於ける当然の結果で
ある。
本発明は、２組の配線レベルを用いることにより、その
当然の設計の傾向を利用している。第１組の配線レベル
は、直角方向に延びる配線を有し、第１の密度の貫通路
を有する。第２組の配線レベルは、対角線方向に延びる
配線を有し、第１の密度の半分である第２の密度の貫通
路を有する。即ち、第１組の配線レベルに於ける貫通路
の半分しか、上記第２組の配線レベル中に延びていない
。
上記第２組の配線レベルはすべて１組に組立てられて、
上記第１組の配線レベルの下に配置されている。第２組
の配線レベルの貫通路の密度が低いことにより、第１組
の配線レベルの貫通路の間に配置された、直角方向に延
びる配線の数よりも多い数の対角線方向に延びる配線を
、存在する貫通路の間に配置することができる。その結
果、従来技術の場合と比べて、必要とされる配線レベル
の数が減少し、正味の相互接続路の長さの平均が減少す
る。このような構造を充分に利用するためには、直角方
向の貫通路の一部を対角線方向の貫通路に再配置するこ
とが必要である。これは、直角方向の配線プレーン内で
自動再配置装置を用いて行われる。
Ｆ、実施例 本発明は、モジュールに於て深さが増すとともに、用い
られている貫通路の数が減少することを利用している。
第１図に於て、最上部の配線プレーンの表面ｌに於ては
、殆どの貫通路が用いられている。（簡明にするために
、第１図には、２つの貫通路配線２及び３しか示してい
ない。）最底部の配線プレーンの表面４に於ては、僅か
な数の貫通路しか用いられていない。本発明は、このよ
うな用いられている貫通路の数の減少を利用して、有効
な配線チャネル容量を増加させ、モジュールの設計に於
てより融通のきく配線路の選択を可能にする。
配線プレーン即ちレベルは、直角方向プレーン（１？プ
レーン）及び対角線方向プレーン（Ｄプレーン）の２組
に分けられる。Ｒプレーンのための従来の貫通路の格子
が第２Ａ図に示されている。
第２Δ図に於ける対角線方向の貫通路の行を１行置きに
除くと、第２Ｂ図に示されている貫通路の格子が残る。
これは、Ｄプレーンのための貫通路の格子である。、Ｒ
プレーンからの貫通路（点で示されている貫通路及びＸ
印で示されている貫通路の両方）は、Ｄブレーンからの
貫通路（×印で示されている貫通路のみ）と整列してい
る。
従って、ＲブＩノーンの貫通路は、２つの型の貫通路、
即ぢ工くプＩノーンだけに接続即ちアクセス可能なＲ貫
通路と、Ｒプレーン及びＤプレーンの両方にアクセス可
能なり貫通路とを含む。Ｒプレーン及びＤプレーンの両
方にアクセス可能であるという融通性を用いるためには
、配線のアルゴリズムは、Ｒ貫通路から０貫通路へのク
ロス・オーバを可能にすることにより、０貫通路を再使
用できなければならない。
０貫通路の格子を用いた場合には、現在のグラウンド・
ルールを何ら変更することなく、第３Ｂ図に示されてい
る如く、対角線方向の配線チャネル毎に２本の配線路を
設けることが可能である。
図に示されている如く、例えば０．４５ｍｍの貫通路の
格子の設計の場合、チャネル密度は、Ｄプレーンに於け
る０、６３ｍｍの対角線方向のチャネル毎に２本である
（同一の処理の許容範囲）。これは、第３Ａ図に示され
ている如く、Ｒプレーンに於ける０、４５ｍｍのチャネ
ル毎に１本のチャネル密度よりも４０％亮いチャネル密
度である。
本発明によるモジュール配線技術の利点は、直角方向配
線チャネル及び対角線方向配線ヂャネルの両方が用いら
れることである。殆どが直角方向の配線方向を必要とす
る配線相互接続回路網をＲプレーンに割当て、殆どが対
角線方向の配線方向を必要とする配線相互接続回路網を
Ｄプレーンに割当てることにより、回路網の長さの平均
を著しく減少させることができる。これは、必要とされ
るプレーン対の数が更に減少することを意味する。
例えば、従来技術、即ちＲプレーンだけを用いた場合に
２０対のプレーンを必要とするモジュールについて考え
てみる。本発明を用いた場合には、１０の直角方向配線
回路網を上部の１０対のＲプレーンに割当て、残りの対
角線方向配線回路網を残りのｌＯ対のＤプレーンに割当
てる。
Ｄプレーンの場合には、チャネル容量が４０％大きいの
で、１０対の直角方向プレーン上に設けられた配線を、
僅か７対のＤプレーン上に設けることができる。この例
に於て必要とされるプレーン対の数は、Ｄプレーン上の
チャネル容量がより大きいので、２０対から１７対に減
少する。更に、対角線方向及び直角方向の配線チャネル
を用いることができることにより、回路網の長さの平均
が１０％減少する。これは、必要とされるプレーン対の
数を更に２対だけ減少させる。従って、このモジュール
の設計に必要とされるプレーン対の総数は、本発明を用
いることにより、２０対から１５対に減少し、コストが
低下するだけでなく性能も増大する。
Ｇ６発明の効果 本発明により、各々直角方向及び対角線方向に延びる配
線チャネルを有する２組の隣接する配線プレーンを有し
、有効な配線チャネル容量を増加させ、モジュールの設
計に於てより融通のきく配線路の選択を可能にする、高
密度の半導体チップ用モジュールが得られる。
【図面の簡単な説明】
第１図は本発明による２組の配線レベルを有する多レベ
ルのモジュールを簡単に示す断面図、第２Ａ図は第１図
のモジュールに於ける上方の第１組の配線レベルの１つ
を示す平面図、第２Ｂ図は第１図のモジュールに於ける
下方の第２組の配線レベルの１つを示す平面図、第３Ａ
図は貫通路間を直角方向に延びる配線を示す第２Ａ図の
拡大図、第３Ｂ図は、貫通路間を対角線方向に延びる配
線を示す第２Ｂ図の拡大図である。。 ｌ・・・・最上部の配線プレーンの表面、２．３・・・
・貫通路配線、４・・・・最底部の配線プレーンの表面
、５・・・・直角方向プレーン（Ｒプレーン）、６・・
・・対角線方向プレーン（Ｄプレーン）。 出願人　インターナショナル・ビジネス・マシーンズ・
コーポレーション 代理人　弁理士　　山　　本　　仁　　朗（外１名） Ｒプレンの貰ｉ路 第２Ａ図 ｐブレーンの貫誦Ｊ各 第２Ｂ図 ＲプＬ−レの配線２ 第３Ａ図

Claims (1)

  1. 【特許請求の範囲】 高密度の半導体チップ用モジュールに於て、各々第１の
    数の貫通路を有して、第１の数の配線チャネルが上記第
    １の数の貫通路の間に直角方向に延びることを可能にす
    る、複数の第１配線プレーンと、 各々上記第１の数の貫通路に１つ置きに対応する、上記
    第１の数の半数である第２の数の貫通路を有して、上記
    第１の数よりも多い第２の数の配線チャネルが上記第２
    の数の貫通路の間に対角線方向に延びることを可能にす
    る、複数の第２配線プレーンとを有し、 上記第１配線プレーンは第１組に組立てられており、上
    記第２配線プレーンは第２組に組立てられており、上記
    第１組が上記チップと上記第２組との間に配置されてい
    る、高密度の半導体チップ用モジュール。
JP60079460A 1984-06-29 1985-04-16 半導体チツプ用モジユ−ル Granted JPS6115395A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US626359 1984-06-29
US06/626,359 US4535388A (en) 1984-06-29 1984-06-29 High density wired module

Publications (2)

Publication Number Publication Date
JPS6115395A true JPS6115395A (ja) 1986-01-23
JPH0139671B2 JPH0139671B2 (ja) 1989-08-22

Family

ID=24510075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60079460A Granted JPS6115395A (ja) 1984-06-29 1985-04-16 半導体チツプ用モジユ−ル

Country Status (4)

Country Link
US (1) US4535388A (ja)
EP (1) EP0166289B1 (ja)
JP (1) JPS6115395A (ja)
DE (1) DE3577965D1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4782193A (en) * 1987-09-25 1988-11-01 Ibm Corp. Polygonal wiring for improved package performance
FR2640457B1 (fr) * 1988-12-09 1991-01-25 Thomson Csf Dispositif de raccordement de composants et module fonctionnel l'utilisant
US4927983A (en) * 1988-12-16 1990-05-22 International Business Machines Corporation Circuit board
US5097593A (en) * 1988-12-16 1992-03-24 International Business Machines Corporation Method of forming a hybrid printed circuit board
DE69032654T2 (de) * 1989-05-22 1999-04-15 Advanced Micro Devices Inc Leiterstruktur für eine integrierte Schaltung
US5157477A (en) * 1990-01-10 1992-10-20 International Business Machines Corporation Matched impedance vertical conductors in multilevel dielectric laminated wiring
US5078609A (en) * 1991-04-15 1992-01-07 Molex Incorporated Plural jack connector module
JP2759573B2 (ja) * 1992-01-23 1998-05-28 株式会社日立製作所 回路基板の配線パターン決定方法
US5508938A (en) * 1992-08-13 1996-04-16 Fujitsu Limited Special interconnect layer employing offset trace layout for advanced multi-chip module packages
US5360948A (en) * 1992-08-14 1994-11-01 Ncr Corporation Via programming for multichip modules
US6131279A (en) * 1998-01-08 2000-10-17 International Business Machines Corporation Integrated manufacturing packaging process
DE60335756D1 (de) * 2003-02-04 2011-02-24 Panasonic Corp Integrierte Halbleiterschaltung
US20040189418A1 (en) * 2003-03-27 2004-09-30 International Business Machines Corporation Method and structure for implementing enhanced differential signal trace routing
US7388260B1 (en) 2004-03-31 2008-06-17 Transmeta Corporation Structure for spanning gap in body-bias voltage routing structure

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3133773A (en) * 1955-10-12 1964-05-19 Minnesota Mining & Mfg Electric circuit panelboard
US3509268A (en) * 1967-04-10 1970-04-28 Sperry Rand Corp Mass interconnection device
US3564114A (en) * 1967-09-28 1971-02-16 Loral Corp Universal multilayer printed circuit board
US3512255A (en) * 1967-12-29 1970-05-19 Westinghouse Electric Corp Flat-pack circuit modules packaging
US3499098A (en) * 1968-10-08 1970-03-03 Bell Telephone Labor Inc Interconnected matrix conductors and method of making the same
US3485934A (en) * 1968-10-31 1969-12-23 Xerox Corp Circuit board
US3838317A (en) * 1973-07-12 1974-09-24 Bell Telephone Labor Inc Cross connect switch
FR2241946B1 (ja) * 1973-08-24 1976-11-19 Honeywell Bull Soc Ind
FR2243578B1 (ja) * 1973-09-12 1976-11-19 Honeywell Bull Soc Ind
US4041547A (en) * 1975-06-18 1977-08-09 Amp Incorporated Connector system for connecting together terminal posts arranged in two matrices whose rows and columns are interleaved
JPS53114072A (en) * 1977-03-17 1978-10-05 Oki Electric Ind Co Ltd Multilayer circuit
DE2964342D1 (en) * 1978-06-23 1983-01-27 Ibm Multi-layer dielectric substrate
DE2934410C3 (de) * 1978-08-25 1981-11-26 Fujitsu Ltd., Kawasaki, Kanagawa Gedruckte Schaltung
JPS5530822A (en) * 1978-08-25 1980-03-04 Fujitsu Ltd Printed board
US4237522A (en) * 1979-06-29 1980-12-02 International Business Machines Corporation Chip package with high capacitance, stacked vlsi/power sheets extending through slots in substrate
GB2060266B (en) * 1979-10-05 1984-05-31 Borrill P L Multilayer printed circuit board

Also Published As

Publication number Publication date
DE3577965D1 (de) 1990-06-28
US4535388A (en) 1985-08-13
EP0166289A3 (en) 1987-08-19
EP0166289A2 (en) 1986-01-02
JPH0139671B2 (ja) 1989-08-22
EP0166289B1 (en) 1990-05-23

Similar Documents

Publication Publication Date Title
EP0249688B1 (en) Printed circuit board
EP0308714B1 (en) Wiring arrangement for connecting a plurality of electrical or electronic devices
US5502621A (en) Mirrored pin assignment for two sided multi-chip layout
EP0083406B1 (en) Module for supporting electrical components
US4254445A (en) Discretionary fly wire chip interconnection
US4237522A (en) Chip package with high capacitance, stacked vlsi/power sheets extending through slots in substrate
US5295082A (en) Efficient method for multichip module interconnect
JPS60500111A (ja) 半導体チツプパツケ−ジ
JPS6115395A (ja) 半導体チツプ用モジユ−ル
US4553111A (en) Printed circuit board maximizing areas for component utilization
US5255156A (en) Bonding pad interconnection on a multiple chip module having minimum channel width
US6011695A (en) External bus interface printed circuit board routing for a ball grid array integrated circuit package
US2951184A (en) Printed wiring assembly
US4016463A (en) High density multilayer printed circuit card assembly and method
US4571451A (en) Method for routing electrical connections and resulting product
JPH06295977A (ja) 電子パッケージにおける電力及び信号の配線
US4717988A (en) Universal wafer scale assembly
US6382983B2 (en) Module mounting system
US20050029649A1 (en) Integrated circuit package with overlapping bond fingers
EP0493876B1 (en) Reducing circuit path crossovers in stacked multiprocessor board arrays
US7281326B1 (en) Technique for routing conductive traces between a plurality of electronic components of a multilayer signal routing device
US5619719A (en) Reduced inter-module circuit path crossovers on circuit boards mounting plural multi-chip modules, through rearranging the north-south-east-west interconnection interfaces of a given module and through selective rotation of each module
US7358549B2 (en) Multi-layered metal routing technique
US5161980A (en) Electrical interconnection of circuit devices
JP2947219B2 (ja) スタンダードセル方式の半導体集積回路の配線構造