JP2007035853A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007035853A JP2007035853A JP2005215913A JP2005215913A JP2007035853A JP 2007035853 A JP2007035853 A JP 2007035853A JP 2005215913 A JP2005215913 A JP 2005215913A JP 2005215913 A JP2005215913 A JP 2005215913A JP 2007035853 A JP2007035853 A JP 2007035853A
- Authority
- JP
- Japan
- Prior art keywords
- die bond
- semiconductor chip
- area
- lead frame
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】ダイボンドエリア3aと、ダイボンドエリア3aに4方向から接続する4本の吊りリード2と、4本の吊りリード2にそれぞれ所定の間隔を設けて形成された複数個のダイボンドエリア3bとを備えるリードフレーム1を用いることにより、互いに異なる外形寸法の半導体チップが提供された場合、半導体チップが搭載されるダイボンドエリア3bを変更し、同一のリードフレーム1を用いてパッケージに組み立てる。
【選択図】図1
Description
本発明の実施の形態1による表面実装型パッケージの1つであるQFP(Quad Flat Package)の製造に用いるリードフレームを図1に示す平面図を用いて説明する。
本発明の実施の形態2によるリードフレームを図13に示す吊りリード部分の拡大平面図を用いて説明する。
2 吊りリード
3a ダイボンドエリア(第1ダイボンドエリア)
3b ダイボンドエリア(第2ダイボンドエリア)
4 リード
4a インナーリード部
5 テープ
6 ダムバー
7 外枠
8 内枠
9 ガイド孔
10 半導体チップ
11 ペースト材
12 半導体チップ
13 半導体チップ
14 半導体チップ
15 ボンディングパッド
16 ワイヤ
17 パッケージ本体
18 半導体装置
19 半導体装置
22 吊りリード
23 ダイボンドエリア
24 半導体チップ
25 半導体チップ
26 半導体チップ
27 吊りリード
Claims (6)
- (a)第1ダイボンドエリアと、前記第1ダイボンドエリアに4方向から接続する4本の吊りリードと、前記4本の吊りリードにそれぞれ所定の間隔を設けて形成された複数個の第2ダイボンドエリアと、前記4本の吊りリードの隣接間に配置された複数本のリードとを備えるリードフレームを用意する工程、
(b)半導体チップの一面と前記第1ダイボンドエリアおよび前記複数個の第2ダイボンドエリアから選択された所定の第2ダイボンドエリアとをペースト材を介して接着する工程、
(c)前記半導体チップの電極とこれに対応する前記リードフレームのインナーリードとをワイヤによって電気的に接続する工程、
(d)前記半導体チップ、前記ワイヤ、前記第1ダイボンドエリアおよび前記複数個の第2ダイボンドエリアを、その全体を覆うように樹脂封止する工程、
(e)前記複数本のリードを前記リードフレームから分離する工程を有し、
前記半導体チップで覆われる前記第1ダイボンドエリアおよび前記選択された所定の第2ダイボンドエリアの全チップ搭載面の面積が、前記半導体チップの一面の面積よりも小さいことを特徴とする半導体装置の製造方法。 - (a)第1ダイボンドエリアと、前記第1ダイボンドエリアに4方向から接続する4本の吊りリードと、前記4本の吊りリードにそれぞれ所定の間隔を設けて形成された複数個の第2ダイボンドエリアと、前記4本の吊りリードの隣接間に配置された複数本のリードとを備えるリードフレームを用意する工程、
(b)第1半導体チップの一面と前記複数個の第2ダイボンドエリアから選択された所定の第2ダイボンドエリアとをペースト材を介して接着する工程、
(c)第2半導体チップの一面と前記選択された所定の第2ダイボンドエリアとは異なる前記複数個の第2ダイボンドエリアから選択された他の所定の第2ダイボンドエリアとをペースト材を介して接着する工程、
(d)前記第1および第2半導体チップの電極とこれに対応する前記リードフレームのインナーリードとをワイヤによって電気的に接続する工程、
(e)前記第1および第2半導体チップ、前記ワイヤ、前記第1ダイボンドエリアおよび前記複数個の第2ダイボンドエリアを、その全体を覆うように樹脂封止する工程、
(f)前記複数本のリードを前記リードフレームから分離する工程を有し、
前記第1半導体チップで覆われる前記選択された所定の第2ダイボンドエリアの全チップ搭載面の面積が、前記第1半導体チップの一面の面積よりも小さく、前記第2半導体チップで覆われる前記選択された他の所定の第2ダイボンドエリアの全チップ搭載面の面積が、前記第2半導体チップの一面の面積よりも小さいことを特徴とする半導体装置の製造方法。 - 請求項2記載の半導体装置の製造方法において、前記第1半導体チップまたは前記第2半導体チップの前記一面と前記第1ダイボンドエリアとをペースト材を介して接着する工程を含み、
前記第1ダイボンドエリアの面積を含めた全チップ搭載面の面積が、前記第1半導体チップまたは前記第2半導体チップの一面の面積よりも小さいことを特徴とする半導体装置の製造方法。 - (a)平行に配置された2本の吊りリードと、前記2本の吊りリードにそれぞれ所定の間隔を設けて形成された複数個のダイボンドエリアと、前記2本の吊りリードの周囲に配置された複数本のリードとを備えるリードフレームを用意する工程、
(b)半導体チップの一面と前記複数個のダイボンドエリアから選択された所定のダイボンドエリアとをペースト材を介して接着する工程、
(c)前記半導体チップの電極とこれに対応する前記リードフレームのインナーリードとをワイヤによって電気的に接続する工程、
(d)前記半導体チップ、前記ワイヤおよび前記複数個のダイボンドエリアを、その全体を覆うように樹脂封止する工程、
(e)前記複数本のリードを前記リードフレームから分離する工程を有し、
前記半導体チップで覆われる前記選択された所定のダイボンドエリアの全チップ搭載面の面積が、前記半導体チップの一面の面積よりも小さいことを特徴とする半導体装置の製造方法。 - (a)平行に配置された2本の吊りリードと、前記2本の吊りリードにそれぞれ所定の間隔を設けて形成された複数個のダイボンドエリアと、前記2本の吊りリードの周囲に配置された複数本のリードとを備えるリードフレームを用意する工程、
(b)第1半導体チップの一面と前記複数個のダイボンドエリアから選択された所定のダイボンドエリアとをペースト材を介して接着する工程、
(c)第2半導体チップの一面と前記選択された所定のダイボンドエリアとは異なる前記複数個のダイボンドエリアから選択された他の所定のダイボンドエリアとをペースト材を介して接着する工程、
(d)前記第1および第2半導体チップの電極とこれに対応する前記リードフレームのインナーリードとをワイヤによって電気的に接続する工程、
(e)前記第1および第2半導体チップ、前記ワイヤおよび前記複数個のダイボンドエリアを、その全体を覆うように樹脂封止する工程、
(f)前記複数本のリードを前記リードフレームから分離する工程を有し、
前記第1半導体チップで覆われる前記選択された所定のダイボンドエリアの全チップ搭載面の面積が、前記第1半導体チップの一面の面積よりも小さく、前記第2半導体チップで覆われる前記選択された他の所定のダイボンドエリアの全チップ搭載面の面積が、前記第2半導体チップの一面の面積よりも小さいことを特徴とする半導体装置の製造方法。 - (a)1本の吊りリードと、前記1本の吊りリードに所定の間隔を設けて形成された複数個のダイボンドエリアと、前記1本の吊りリードの両側に配置された複数本のリードとを備えるリードフレームを用意する工程、
(b)半導体チップの一面と前記複数個のダイボンドエリアから選択された所定のダイボンドエリアとをペースト材を介して接着する工程、
(c)前記半導体チップの電極とこれに対応する前記リードフレームのインナーリードとをワイヤによって電気的に接続する工程、
(d)前記半導体チップ、前記ワイヤおよび前記複数個のダイボンドエリアを、その全体を覆うように樹脂封止する工程、
(e)前記複数本のリードを前記リードフレームから分離する工程を有し、
前記半導体チップで覆われる前記選択された所定のダイボンドエリアの全チップ搭載面の面積が、前記半導体チップの一面の面積よりも小さいことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005215913A JP4679991B2 (ja) | 2005-07-26 | 2005-07-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005215913A JP4679991B2 (ja) | 2005-07-26 | 2005-07-26 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007035853A true JP2007035853A (ja) | 2007-02-08 |
JP2007035853A5 JP2007035853A5 (ja) | 2008-09-04 |
JP4679991B2 JP4679991B2 (ja) | 2011-05-11 |
Family
ID=37794756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005215913A Expired - Fee Related JP4679991B2 (ja) | 2005-07-26 | 2005-07-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4679991B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7915719B2 (en) | 2007-09-28 | 2011-03-29 | Renesas Electronics Corporation | Semiconductor device |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60125742U (ja) * | 1984-02-03 | 1985-08-24 | 日本電気株式会社 | 混成集積回路用リ−ドフレ−ム |
JPH0637234A (ja) * | 1992-07-14 | 1994-02-10 | Mitsubishi Electric Corp | 半導体装置 |
JPH07297354A (ja) * | 1994-03-31 | 1995-11-10 | Hewlett Packard Co <Hp> | 集積回路及び集積回路のピン割り当て方法及び実装方法 |
JPH08279585A (ja) * | 1995-04-06 | 1996-10-22 | Mitsui High Tec Inc | リードフレームおよびその半導体装置 |
JP2000150765A (ja) * | 1998-10-21 | 2000-05-30 | Amkor Technology Inc | 半導体集積回路プラスチックパッケ―ジ、およびそのパッケ―ジの製造のための超小型リ―ドフレ―ムおよび製造方法 |
JP2001210743A (ja) * | 2000-01-24 | 2001-08-03 | Nec Corp | 半導体装置及びその製造方法 |
JP2001358286A (ja) * | 2000-06-14 | 2001-12-26 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2005142426A (ja) * | 2003-11-07 | 2005-06-02 | Sharp Corp | マルチチップパッケージ構造 |
-
2005
- 2005-07-26 JP JP2005215913A patent/JP4679991B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60125742U (ja) * | 1984-02-03 | 1985-08-24 | 日本電気株式会社 | 混成集積回路用リ−ドフレ−ム |
JPH0637234A (ja) * | 1992-07-14 | 1994-02-10 | Mitsubishi Electric Corp | 半導体装置 |
JPH07297354A (ja) * | 1994-03-31 | 1995-11-10 | Hewlett Packard Co <Hp> | 集積回路及び集積回路のピン割り当て方法及び実装方法 |
JPH08279585A (ja) * | 1995-04-06 | 1996-10-22 | Mitsui High Tec Inc | リードフレームおよびその半導体装置 |
JP2000150765A (ja) * | 1998-10-21 | 2000-05-30 | Amkor Technology Inc | 半導体集積回路プラスチックパッケ―ジ、およびそのパッケ―ジの製造のための超小型リ―ドフレ―ムおよび製造方法 |
JP2001210743A (ja) * | 2000-01-24 | 2001-08-03 | Nec Corp | 半導体装置及びその製造方法 |
JP2001358286A (ja) * | 2000-06-14 | 2001-12-26 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2005142426A (ja) * | 2003-11-07 | 2005-06-02 | Sharp Corp | マルチチップパッケージ構造 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7915719B2 (en) | 2007-09-28 | 2011-03-29 | Renesas Electronics Corporation | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4679991B2 (ja) | 2011-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210143089A1 (en) | Semiconductor package with wettable flank | |
JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
US9184148B2 (en) | Semiconductor package and method therefor | |
US7932587B2 (en) | Singulated semiconductor package | |
JP2010062365A (ja) | 半導体装置およびその製造方法 | |
JP2004048023A (ja) | リードフレームの製造方法 | |
JP2009152620A (ja) | 半導体装置 | |
US9711343B1 (en) | Molded leadframe substrate semiconductor package | |
JP2009124095A (ja) | 半導体パッケージ及びその実装方法 | |
US9087816B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2005223331A (ja) | リードフレーム、これを利用した半導体チップパッケージ及びその製造方法 | |
JP2002198482A (ja) | 半導体装置およびその製造方法 | |
JP2011040573A (ja) | 半導体装置の製造方法 | |
JP2006165411A (ja) | 半導体装置およびその製造方法 | |
JP2013258348A (ja) | 半導体装置の製造方法 | |
US20110006410A1 (en) | Semiconductor wiring assembly, semiconductor composite wiring assembly, and resin-sealed semiconductor device | |
US7572674B2 (en) | Method for manufacturing semiconductor device | |
JP4679991B2 (ja) | 半導体装置 | |
JP5699331B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006253315A (ja) | 半導体装置 | |
JP2954108B2 (ja) | 半導体装置およびその製造方法 | |
JPH0228356A (ja) | 表面実装型半導体装置及びその製造方法 | |
JPS62263665A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
JP2009231322A (ja) | 半導体装置の製造方法 | |
KR100379085B1 (ko) | 반도체장치의봉지방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080723 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080723 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4679991 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |