KR100379085B1 - 반도체장치의봉지방법 - Google Patents

반도체장치의봉지방법 Download PDF

Info

Publication number
KR100379085B1
KR100379085B1 KR10-1998-0046566A KR19980046566A KR100379085B1 KR 100379085 B1 KR100379085 B1 KR 100379085B1 KR 19980046566 A KR19980046566 A KR 19980046566A KR 100379085 B1 KR100379085 B1 KR 100379085B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
circuit board
board sheet
input
semiconductor device
Prior art date
Application number
KR10-1998-0046566A
Other languages
English (en)
Other versions
KR20000028361A (ko
Inventor
심일권
박창규
한병준
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR10-1998-0046566A priority Critical patent/KR100379085B1/ko
Priority to JP11157963A priority patent/JP2000138317A/ja
Priority to US09/422,115 priority patent/US6489667B1/en
Publication of KR20000028361A publication Critical patent/KR20000028361A/ko
Application granted granted Critical
Publication of KR100379085B1 publication Critical patent/KR100379085B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Abstract

본 발명은 반도체 장치의 봉지 방법에 관한 것으로, 반도체칩의 외주연상에 위치하는 솔더볼을 지지하기 위한 별도의 보강제를 필요로 하지 않으며, 반도체칩의 일면이 외부로 노출되어 열 방출 효과가 뛰어난 반도체 장치를 제공하기 위해, 폴리이미드층상에 본드핑거, 연결부 및 솔더볼랜드 등의 회로패턴이 형성되어 있고, 상기 본드핑거, 솔더볼랜드를 제외한 상면은 커버코오트로 코팅되어 있되, 반도체칩의 입출력패드와 대응하는 영역에는 관통부가 형성된 회로기판시트를 접착제를 이용하여 반도체칩의 상면에 접착시키고, 상기 반도체칩의 입출력패드와 회로기판시트의 본드핑거를 도전성와이어로 연결하는 반도체 장치의 제조 방법에 있어서, 상기 도전성와이어 및 반도체칩의 입출력패드 등을 외부의 환경으로부터 보호하기 위해 회로기판시트의 관통부 내측에 액상 봉지재(Glop top)를 충진하는 단계와; 상기 회로기판시트의 휨 현상을 방지하기 위해 상기 반도체칩의 측면 및 회로기판시트 하부 사이를 에폭시 몰딩 컴파운드(Epoxy molding compound)로 봉지하는 단계를 포함하여 이루어진 반도체 장치의 봉지 방법.

Description

반도체 장치의 봉지 방법
본 발명은 반도체 장치의 봉지 방법에 관한 것으로, 보다 상세하게 설명하면 반도체칩의 외주연상에 위치하는 회로기판시트 및 솔더볼을 지지하기 위한 별도의 보강제를 필요로 하지 않으며, 또한 반도체칩의 일면이 외부로 노출되어 열 방출 효과가 뛰어난 반도체 장치의 봉지 방법에 관한 것이다.
최근의 반도체 장치는 반도체칩의 경박단소화 추세에 따라 그 반도체칩을 마더보드(Mother board)상에 지지시켜 주는 동시에 입출력신호를 매개해주는 반도체 장치의 크기도 반도체칩의 크기와 유사한 칩싸이즈(Chip size) 반도체 장치의 형태로 전환되고 있다.
이러한 칩싸이즈 반도체 장치의 한 예를 도1에 도시하였으며, 이것의 구조를 간단히 설명하면 다음과 같다.
도1은 유연성 회로기판시트를 이용한 칩싸이즈반도체 장치(100')로서, 상면의 둘레에 다수의 입출력패드(41')가 구비된 반도체칩(40')과, 상기 반도체칩(40')의 입출력패드(41') 내측면에 접착된 접착제(21')와, 상기 접착제(21') 상면에 폴리이미드층(12')이 접착되고, 상기 폴리이미드층(12')상에는 본드핑거(13'), 연결부(14') 및 솔더볼랜드(15') 등의 도전성 회로패턴이 형성되어 있으며, 상기 본드핑거(13') 및 솔더볼랜드(15')를 제외한 상면에 코팅된 커버코오트(16')로 이루어진 회로기판시트(10')와, 상기 반도체칩(40')의 입출력패드(41')와 회로기판시트(10')의 본드핑거(13')를 연결하는 도전성와이어(50')와, 상기 회로기판시트(10')의 솔더볼랜드(15')에 융착되어 마더보드(도시되지 않음)에 실장되는 솔더볼(70')과, 상기 반도체칩(40')의 입출력패드(41')에 연결된 도전성와이어(50')를 외부의 환경으로부터 보호하기 위해 봉지한 봉지재(60')로 이루어져 있다.
이러한 칩싸이즈 반도체 장치(100')의 제조 방법은 웨이퍼 상태에서 회로기판시트를 웨이퍼 모양과 동일한 상태로 접착제를 개재하여 접착시키는 라미네이션(Lamination) 단계와, 상기 단계를 완료한 웨이퍼에 도전성와이어를 연결시켜 주는 와이어본딩 단계와, 와이어본딩된 부분을 보호하기 위해 봉지재로 봉지하는 봉지 단계와, 입출력패드를 외부로 연결시켜 주기 위하여 웨이퍼에 붙어 있는 회로기판시트의 상면에 솔더볼을 융착하는 솔더볼 융착 단계와, 낱개의 반도체 장치로 분리시켜주는 소잉 단계로 이루어져 있다.
그러나 최근에는 반도체칩의 집적 기술 발달로 반도체칩 상에 형성되는 입출력패드가 증가하는 추세에 있다. 따라서 반도체 장치에 형성되는 솔더볼의 갯수도 증가 추세에 있으나, 상기와 같은 칩싸이즈 반도체 장치의 회로기판시트에 형성 및 융착될 수 있는 솔더볼의 갯수에는 한계가 있다.
한편, 상기 반도체 장치의 회로기판시트 넓이를 반도체칩의 상면 넓이보다 크게 할 경우에는 상기 회로기판시트가 유연하기 때문에 그 외곽면이 쉽게 휘는 단점이 있으며, 또한 반도체칩의 외주연에 위치된 회로기판시트에 솔더볼이 융착될경우 이 솔더볼을 회로기판시트가 확고하게 지지시켜 주지 못하는 문제점이 있다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 발명한 것으로, 회로기판시트를 반도체칩 상면의 외주연에까지 연장하여 그 넓이를 확장함으로써 솔더볼의 갯수를 증대시키고, 또한 상기 회로기판시트의 저면을 봉지재로 봉지하여 반도체칩의 외주연에 위치하는 회로기판시트의 휨 현상 방지는 물론 솔더볼을 확고하게 지지할 수 있으며, 더불어 반도체칩의 일면이 외부로 노출되어 열 방출 효과가 뛰어난 반도체 장치의 봉지 방법을 제공하는데 있다.
도1은 종래의 반도체 장치를 도시한 부분 단면 사시도이다.
도2a 및 도2b는 본 발명의 한 봉지 방법에 의해 제조된 반도체 장치를 도시한 단면도이다.
도3a 및 도3b는 본 발명의 다른 봉지 방법에 의해 제조된 반도체 장치를 도시한 단면도이다.
- 도면중 주요 부호에 대한 설명 -
100,101,102,103 ; 본 발명의 봉지 방법으로 제조된 반도체 장치
100' ; 종래의 반도체 장치
10 ; 회로기판시트 12 ; 폴리이미드층(Polyimide layer)
13 ; 본드핑거(Bond finger) 14 ; 연결부
15 ; 솔더볼랜드(Solder ball land) 16 ; 커버코오트(Cover coat)
17 ; 관통부 21 ; 접착제
40 ; 반도체칩 41 ; 입출력패드(Pad)
50 ; 도전성와이어(Conductive wire)
60 ; 액상 봉지재(Glop top)
61 ; 에폭시 몰딩 컴파운드(Epoxy molding compound)
70 ; 솔더볼
상기한 본 발명의 목적을 달성하기 위해 본 발명에 의한 반도체 장치의 봉지 방법은, 폴리이미드층상에 본드핑거, 연결부 및 솔더볼랜드 등의 회로패턴이 형성되어 있고, 상기 본드핑거, 솔더볼랜드를 제외한 상면은 커버코오트로 코팅되어 있되, 반도체칩의 입출력패드와 대응하는 영역에는 관통부가 형성된 회로기판시트를 접착제를 이용하여 반도체칩의 상면에 접착시키고, 상기 반도체칩의 입출력패드와 회로기판시트의 본드핑거를 도전성와이어로 연결하는 반도체 장치의 제조 방법에 있어서, 상기 회로기판시트의 관통부 내측 하단에 위치하는 도전성와이어 및 반도체칩의 입출력패드 등을 외부의 환경으로부터 보호하기 위해 상기 관통부 내측에 액상 봉지재(Glop top)를 충진하는 단계와; 상기 회로기판시트의 휨 현상을 방지하고 차후 융착될 솔더볼을 확고히 지지하기 위해 상기 반도체칩의 측면 및 회로기판시트 하부 사이를 에폭시 몰딩 컴파운드(Epoxy molding compound)로 봉지하는 단계를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 반도체칩의 열방출율이 향상되도록 상기 반도체칩의 저면은 외부로 노출되도록 봉지함으로써 본 발명의 목적을 달성할 수 있다.
이와 같이 하여 본 발명에 의한 봉지 방법으로 제조된 반도체 장치는 반도체칩의 외주연상으로 회로기판시트가 연장 형성됨으로써 결국 그 넓이가 확장되어 다수의 솔더볼을 확보할 수 있고, 또한 그 회로기판시트의 저면은 봉지재로 봉지함으로써 별도의 보강제 부착 공정 없이도 회로기판시트의 휨 현상을 방지함과 아울러 차후 회로기판시트에 융착된 솔더볼을 확고하게 지지할 수 있게 되며, 마지막으로 반도체칩의 일면이 공기중으로 노출되어 있음으로써 열방출율이 뛰어난 장점이 있다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2a 및 도2b는 본 발명의 한 봉지 방법에 의해 제조된 반도체 장치(100,101)를 도시한 단면도이고, 도3a 및 도3b는 본 발명의 다른 봉지 방법에 의해 제조된 반도체 장치(102,103)를 도시한 단면도이다.
먼저 도2a 및 도2b에 도시된 바와 같이 절연물질인 폴리이미드층(12)상에 본드핑거(13), 연결부(14) 및 솔더볼랜드(15) 등의 회로패턴을 형성하고, 상기 본드핑거(13), 솔더볼랜드(15)를 제외한 상면에는 절연성 물질인 커버코오트(16)를 코팅하며, 반도체칩(40)의 둘레 부분이 위치되는 내,외주연 영역에는 소정의관통부(17)를 형성한 회로기판시트(10)를 준비한다. 이때 상기 본드핑거(13) 표면에는 은(Ag)을 도금하여 차후에 도전성와이어(50)가 양호하게 본딩될수 있도록 하고, 또한 상기 솔더볼랜드(15)의 상면에는 금(Au) 및 니켈(Ni)을 도금하여 차후에 솔더볼(70)이 확고히 융착되도록 한다.
이어서 상기 회로기판시트(10)의 저면에 접착제(21) 또는 양면접착테이프를 이용하여 반도체칩(40)의 상면을 접착한다. 이때 상기 반도체칩(40)의 상면 둘레에는 입출력패드(41)가 형성되어 있음으로, 이 입출력패드(41)가 회로기판시트(10)의 관통부(17) 내측 하부에 위치하게 된다.
이어서 상기 반도체칩(40)의 입출력패드(41)와 회로기판시트(10)에 형성된 본드핑거(13)를 금(Au)이나 알루미늄(Al) 등의 도전성와이어(50)로 본딩하며, 이상에서와 같은 반도체 장치의 제조 방법은 종래와 유사하다.
이어서, 상기 회로기판시트(10)에 형성된 관통부(17) 내측에 액상 봉지재(60,소위 Glop top이라 함)를 충진함으로써, 도전성와이어(50) 및 반도체칩(40)의 입출력패드(41)가 외부의 먼지, 습기 및 기계적 접촉 등으로부터 보호되도록 한다.
상기와 같은 액상 봉지재(60)는 통상 디스펜서(Dispenser,도시되지 않음)를 이용하여 작업을 하게 된다. 즉, 상기 액상 봉지재(60)는 상온에서 액체 상태를 유지하며, 공기중에 노출되었을 때 딱딱하게 굳는 성질이 있음으로, 디스펜서를 이용하여 액상 봉지재(60)를 상기 회로기판시트(10)의 관통부(17) 상부에서 마치 치약을 뿌리듯이 도포하게 되면, 상기 액상 봉지재(10)가 도전성와이어(50) 및 반도체칩(40)의 입출력패드(41)상에 뿌려져 관통부(17)에 충진되면서 서서히 경화되는 것이다.
이어서 상기 반도체칩(40)의 측면과 회로기판시트(10)의 하부 사이에는 에폭시 몰딩 컴파운드(61)를 금형(도시되지 않음)을 이용하여 봉지하게 된다. 즉, 금형에 상기 반도체 장치를 위치시킨 후 고온 고압의 에폭시 몰딩 컴파운드(61)를 주입함으로써 상기 에폭시 몰딩 컴파운드(61)가 반도체칩(40)의 측면과 회로기판시트(10)의 하부 사이에 충진된채 굳게 되는 것이다.
이때 금형의 단면 모양을 사다리꼴로 형성하여 에폭시 몰딩 컴파운드(61)로 봉지된 영역의 단면이 대략 도2a 및 도3a에서와 같이 사다리꼴이 되도록 하거나, 또는 스트립(Strip) 형태의 반도체 장치 저면 전체에 에폭시 몰딩 컴파운드(61)를 봉지한 후 소잉 공정에서 각각의 반도체 장치로 소잉하여 대략 도2b 및 도3b에 도시된 바와 같은 반도체 장치를 구비할 수 있다. 또한 이때 반도체칩(40)의 저면은 외부로 노출되도록 함으로써 공기중으로 반도체칩(40)의 열이 용이하게 방출되도록 한다.
한편, 도3a 및 도3b에서와 같이 반도체칩(40)의 중앙부근에 입출력패드(41)가 형성된 경우에 있어서도 회로기판시트(10)의 관통부(17) 내측에 액상 봉지재(60)를 충진하고, 다음으로 반도체칩(40)의 측면 및 회로기판시트(10)의 저면에 에폭시 몰딩 컴파운드(61)를 봉지하게 된다. 이때에도 마찬가지로 반도체칩(40)의 저면은 외부로 노출되도록 함으로써 공기중으로 반도체칩(40)의 열이 용이하게 방출되도록 한다.
여기서 상기 봉지 순서는 역순이 될 수도 있다. 즉, 에폭시 몰딩 컴파운드(61)를 이용하여 반도체칩(40)의 측면 및 회로기판시트(10)의 저면을 봉지한 후, 회로기판시트(10)의 관통부(17) 내측에 액상 봉지재(60)를 봉지할 수도 있다.
이어서, 상기 회로기판시트(10)에 구비된 다수의 솔더볼랜드(15)에 솔더볼(70)을 안착시킨 후 이를 고온의 퍼니스(Furnace)에 투입함으로써 상기 솔더볼랜드(15)에 솔더볼(70)이 융착되도록 한다.
마지막으로 상기 회로기판시트(10)를 소정의 싱귤레이션툴을 이용하여 각각의 반도체 장치(100,101,102,103) 유닛으로 싱귤레이션한다. 이때 도2a 및 도3a에서는 회로기판시트(10)만을 소잉함으로써 각각의 반도체 장치(100,102)로 싱귤레이션한 것이고, 도2b 및 도3b에서는 회로기판시트(10) 및 에폭시 몰딩 컴파운드(61)까지 소잉함으로써 각각의 반도체 장치로 싱귤레이션한 것이다.
이와 같은 봉지 방법을 포함하는 본 발명에 의한 반도체 장치는 반도체칩상의 외주연상으로 회로기판시트를 연장 형성하여 그 넓이를 확장시킴으로써 다수의 솔더볼을 확보할 수 있게 되고, 반도체칩의 측부와 회로기판시트의 저면에는 에폭시 몰딩 컴파운드가 봉지되어 있음으로써 별도의 보강제가 없어도 상기 에폭시 몰딩 컴파운드가 회로기판시트의 휨 현상을 방지하고 솔더볼을 확고하게 지지하게 된다.
또한 반도체칩의 일면이 외부로 노출되어 있음으로써 반도체칩의 작동중 발생하는 열이 외부로 용이하게 방출됨으로써 반도체칩의 전기적 성능을 저하시키지않게 된다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며 본 발명의 범주와 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 반도체 장치의 봉지 방법에 의하면 회로기판시트를 반도체칩의 외주연 상면에까지 연장형성하여 그 넓이를 확장시킴으로써 결국 종래보다 많은 수의 솔더볼을 확보할 수 있고, 반도체칩의 측면과 회로기판시트의 저면 사이에 에폭시 몰딩 컴파운드를 봉지함으로써 회로기판시트의 휨현상을 방지하며, 그 상부에 융착된 솔더볼을 확고하게 지지할 수 있게 된다.
또한, 상기 반도체칩의 일면이 외부로 노출되어 반도체칩의 열 방출율이 향상됨으로써 반도체칩의 전기적 성능을 저하시키기 않게 된다.

Claims (1)

  1. 폴리이미드층상에 본드핑거, 연결부 및 솔더볼랜드 등의 회로패턴이 형성되어 있고, 상기 본드핑거, 솔더볼랜드를 제외한 상면은 커버코오트로 코팅되어 있되, 반도체칩의 입출력패드와 대응하는 영역에는 관통부가 형성된 회로기판시트를 접착제를 이용하여 반도체칩의 상면에 접착시키고, 상기 반도체칩의 입출력패드와 회로기판시트의 본드핑거를 도전성와이어로 연결하는 반도체 장치의 제조 방법에 있어서,
    상기 회로기판시트의 관통부 내측 하부에 위치하는 도전성와이어 및 반도체칩의 입출력패드 등을 외부의 환경으로부터 보호하고, 상기 반도체 칩의 측면 중 일부 영역을 봉지하도록 상기 관통부 내측에 액상 봉지재(Glop top)를 충진하는 단계와;
    상기 회로기판시트의 휨 현상을 방지하고 차후 융착될 솔더볼을 확고하게 지지하기 위해 상기 반도체칩의 나머지 측면 영역, 상기 액상 봉지재의 하부 및 회로기판시트 하부를 에폭시 몰딩 컴파운드(Epoxy molding compound)로 봉지하되, 상기 반도체칩의 열방출률이 향상되도록 상기 반도체칩의 저면은 외부로 노출되도록 봉지하는 단계를 포함하여 이루어진 반도체 장치의 봉지 방법.
KR10-1998-0046566A 1998-10-31 1998-10-31 반도체장치의봉지방법 KR100379085B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-1998-0046566A KR100379085B1 (ko) 1998-10-31 1998-10-31 반도체장치의봉지방법
JP11157963A JP2000138317A (ja) 1998-10-31 1999-06-04 半導体装置及びその製造方法
US09/422,115 US6489667B1 (en) 1998-10-31 1999-10-20 Semiconductor device and method of manufacturing such device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0046566A KR100379085B1 (ko) 1998-10-31 1998-10-31 반도체장치의봉지방법

Publications (2)

Publication Number Publication Date
KR20000028361A KR20000028361A (ko) 2000-05-25
KR100379085B1 true KR100379085B1 (ko) 2003-07-10

Family

ID=19556721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0046566A KR100379085B1 (ko) 1998-10-31 1998-10-31 반도체장치의봉지방법

Country Status (1)

Country Link
KR (1) KR100379085B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100813286B1 (ko) * 2006-12-21 2008-03-13 한국생산기술연구원 언더필 주입방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955447A (ja) * 1995-08-11 1997-02-25 Mitsui High Tec Inc 半導体装置
JPH104150A (ja) * 1996-06-14 1998-01-06 Mitsui High Tec Inc 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955447A (ja) * 1995-08-11 1997-02-25 Mitsui High Tec Inc 半導体装置
JPH104150A (ja) * 1996-06-14 1998-01-06 Mitsui High Tec Inc 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20000028361A (ko) 2000-05-25

Similar Documents

Publication Publication Date Title
US6608388B2 (en) Delamination-preventing substrate and semiconductor package with the same
US6982488B2 (en) Semiconductor package and method for fabricating the same
JP4705784B2 (ja) イメージセンサデバイスの製造方法
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
KR20050022558A (ko) Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조
JPH07321248A (ja) ボールグリッドアレイ半導体装置およびその製造方法
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
KR20030087742A (ko) 열방출 특성을 개선한 멀티 칩 패키지
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
KR100379085B1 (ko) 반도체장치의봉지방법
KR100357883B1 (ko) 반도체장치및그제조방법
KR100401018B1 (ko) 반도체패키지를 위한 웨이퍼의 상호 접착 방법
KR100549299B1 (ko) 반도체패키지 및 그 제조 방법
KR100610916B1 (ko) 반도체패키지
KR100337455B1 (ko) 반도체패키지
KR100308899B1 (ko) 반도체패키지및그제조방법
KR100473336B1 (ko) 반도체패키지
KR100337459B1 (ko) 반도체패키지의 제조 방법
KR100610917B1 (ko) 반도체칩과 섭스트레이트 사이의 와이어 본딩 구조 및이를 이용한 반도체패키지, 그리고 그 반도체패키지의제조 방법
KR100708052B1 (ko) 반도체패키지
KR100337460B1 (ko) 반도체 장치
KR100542672B1 (ko) 반도체패키지
KR100336578B1 (ko) 칩 스캐일 패키지의 제조 방법
KR20030045224A (ko) 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법
KR20000028360A (ko) 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140314

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160322

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180313

Year of fee payment: 16

EXPY Expiration of term