KR100337455B1 - 반도체패키지 - Google Patents

반도체패키지 Download PDF

Info

Publication number
KR100337455B1
KR100337455B1 KR1019980046561A KR19980046561A KR100337455B1 KR 100337455 B1 KR100337455 B1 KR 100337455B1 KR 1019980046561 A KR1019980046561 A KR 1019980046561A KR 19980046561 A KR19980046561 A KR 19980046561A KR 100337455 B1 KR100337455 B1 KR 100337455B1
Authority
KR
South Korea
Prior art keywords
circuit board
semiconductor chip
board sheet
input
semiconductor
Prior art date
Application number
KR1019980046561A
Other languages
English (en)
Other versions
KR20000028356A (ko
Inventor
박영국
박창규
신원선
심일권
장상재
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019980046561A priority Critical patent/KR100337455B1/ko
Publication of KR20000028356A publication Critical patent/KR20000028356A/ko
Application granted granted Critical
Publication of KR100337455B1 publication Critical patent/KR100337455B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

이 발명은 반도체패키지에 관한 것으로, 팬아웃형 반도체패키지에서 솔더볼의 갯수를 증가시키고, 보강제없이 회로기판시트의 둘레에 대한 휨현상을 방지함과 동시에 강성을 증대하기 위해, 상면에 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 상부에 그 반도체칩의 상면 넓이보다 넓게 폴리이미드층이 위치되고, 상기 폴리이미드층 상면에는 구리재질의 본드핑거, 연결부 및 솔더볼랜드의 회로패턴이 형성되며, 상기 폴리이미드층의 최외곽 둘레 부근에 구리재질로 대략 링형태의 링패턴이 형성되며, 상기 본드핑거 및 솔더볼랜드를 제외한 폴리이미드층 상부에는 커버코오트가 코팅되어 있되, 상기 반도체칩의 입출력패드와 대응되는 부분에는 관통되어 일정크기의 관통부가 형성되어 있는 회로기판시트와; 상기 반도체칩의 입출력패드 및 회로기판시트의 관통부와 대응되는 영역이 관통된 채 상기 반도체칩과 회로기판시트 사이 및 반도체칩의 상부 외주연에 위치함으로써 상기 회로기판시트를 반도체칩의 상면에 접착시킴과 동시에 최외곽의 회로기판시트 영역의 휨 현상을 억제하는 일레스토머와; 상기 회로기판시트의 관통부 저면에 위치하는 반도체칩의 입출력패드와 상기 회로기판시트의 본드핑거를 연결하는 전도성와이어와; 상기 회로기판시트의 관통부에 채워진 봉지재와; 상기 회로기판시트의 솔더볼랜드에 융착되어 반도체칩의 신호를 외부로 입출력하는 솔더볼로 이루어진 반도체패키지.

Description

반도체패키지
본 발명은 반도체패키지에 관한 것으로, 보다 상세하게 설명하면 최종 입출력 단자인 솔더볼이 반도체칩의 외주연상에 위치하는 팬아웃(Fan-out)형 반도체패키지에 관한 것이다.
최근의 반도체패키지는 반도체칩의 경박단소화 추세에 따라 그 반도체칩을 마더보드(Mother board)상에 지지시켜 주는 동시에 입출력신호를 매개해주는 반도체패키지의 크기도 반도체칩의 크기와 유사한 칩싸이즈(Chip size) 반도체패키지의 형태로 전환되고 있다.
이러한 칩싸이즈 반도체패키지의 한 예를 도1에 도시하였으며, 이것의 구조를 간단히 설명하면 다음과 같다.
도1은 유연성 회로기판시트를 이용한 칩싸이즈반도체패키지(100')로서, 상면의 둘레에 다수의 입출력패드(41')가 구비된 반도체칩(40')과, 상기 반도체칩(40')의 입출력패드(41') 내측면에 접착된 접착제(21')와, 상기 접착제(21') 상면에 폴리이미드층(12')이 접착되고, 상기 폴리이미드층(12')상에는 본드핑거(13'), 연결부(14') 및 솔더볼랜드(15') 등의 도전성 회로패턴이 형성되어 있으며, 상기 본드핑거(13') 및 솔더볼랜드(15')를 제외한 상면에 코팅된 커버코오트(16')로 이루어진 회로기판시트(10')와, 상기 반도체칩(40')의 입출력패드(41')와 회로기판시트(10')의 본드핑거(13')를 연결하는 도전성와이어(50')와, 상기 회로기판시트(10')의 솔더볼랜드(15')에 융착되어 마더보드(도시되지 않음)에 실장되는 솔더볼(70')과, 상기 반도체칩(40')의 입출력패드(41')에 연결된 도전성와이어(50')를 외부의 환경으로부터 보호하기 위해 봉지한 봉지재(60')로 이루어져 있다.
이러한 칩싸이즈 반도체패키지(100')의 제조 방법은 웨이퍼 상태에서 회로기판시트를 웨이퍼 모양과 동일한 상태로 접착제를 개재하여 접착시키는 라미네이션(Lamination) 단계와, 상기 단계를 완료한 웨이퍼에 도전성와이어를 연결시켜 주는 와이어본딩 단계와, 와이어본딩된 부분을 보호하기 위해 봉지재로 봉지하는 봉지 단계와, 입출력패드를 외부로 연결시켜 주기 위하여 웨이퍼에 붙어 있는 회로기판시트의 상면에 솔더볼을 융착하는 솔더볼 융착 단계와, 낱개의 반도체패키지로 분리시켜주는 소잉 단계로 이루어져 있다.
그러나 최근에는 반도체칩의 집적 기술 발달로 반도체칩 상에 형성되는 입출력패드가 증가하는 추세에 있다. 따라서 반도체패키지에 형성되는 솔더볼의 갯수도 증가 추세에 있으나, 상기와 같은 칩싸이즈 반도체패키지의 회로기판시트에 형성 및 융착될 수 있는 솔더볼의 갯수에는 한계가 있다.
한편, 상기 반도체패키지의 회로기판시트 넓이를 반도체칩의 상면 넓이보다 크게 할 경우에는 상기 회로기판시트가 유연하기 때문에 그 외곽면이 쉽게 휘는 단점이 있으며, 또한 반도체칩의 외주연에 위치된 회로기판시트에 솔더볼이 융착될 경우 이 솔더볼을 회로기판시트가 확고하게 지지시켜 주지 못하는 문제점이 있다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 반도체칩상의 외주연까지 회로기판시트를 연장시켜 솔더볼을 융착함으로서 다수의 솔더볼을 확보할 수 있고, 또한 상기 회로기판시트의 저면에는 접착성의 딱딱한 일레스토머를 접착하고, 상면의 둘레에는 링패턴을 형성함으로서 그 회로기판시트의 휨현상을 방지하고, 최외곽의 솔더볼을 확고하게 지지함과 동시에 강성을 증대시킬 수 있고, 회로기판시트와 일레스토머 및 반도체칩을 정확하게 접착시킬 수 있는 반도체패키지를 제공하는데 있다.
도1은 종래 반도체패키지를 도시한 부분 절개 사시도이다.
도2는 본 발명의 반도체패키지에 이용되는 회로기판시트를 도시한 평면도이다.
도3은 본 발명에 의한 반도체패키지를 도시한 단면도이다.
- 도면중 주요 부호에 대한 설명-
100 ; 본 발명에 반도체패키지
100' ; 종래의 반도체패키지
10 ; 회로기판시트 12 ; 폴리이미드층(Polyimide layer)
13a,13b ; 본드핑거(Bond finger) 14a,14b ; 연결부
15 ; 솔더볼랜드(Solder ball land)
16 ; 커버코오트(Cover coat)
17 ; 관통부 18 ; 접착층
21 ; 일레스토머 30 ; 링패턴
40 ; 반도체칩 41 ; 입출력패드
50 ; 전도성와이어(Conductive wire)
60 ; 봉지재 70 ; 솔더볼
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는, 상면에 입출력패드가 형성되어 있는 반도체칩과; 상기 반도체칩의 상부에 그 반도체칩의 상면 넓이보다 더 넓게 폴리이미드층이 위치되어 있고, 상기 폴리이미드층 상면에는 구리재질의 본드핑거, 연결부 및 솔더볼랜드의 회로패턴이 형성되어 있으며, 상기 폴리이미드층의 최외곽 둘레 부근에 구리재질로 대략 링형태의 링패턴이 형성되어 있으며, 상기 본드핑거 및 솔더볼랜드를 제외한 폴리이미드층 상부에는 커버코오트가 코팅되어 있되, 상기 반도체칩의 입출력패드와 대응되는 부분에는 관통되어 일정크기의 관통부가 형성되어 있는 회로기판시트와; 상기 반도체칩의 입출력패드 및 회로기판시트의 관통부와 대응되는 영역이 관통된 채 상기 반도체칩과 회로기판시트 사이 및 반도체칩의 상부 외주연에 위치함으로써 상기 회로기판시트를 반도체칩의 상면에 접착시킴과 동시에 최외곽의 회로기판시트 영역의 휨 현상을 억제하는 접착성 일레스토머와; 상기 회로기판시트의 관통부 저면에 위치하는 반도체칩의 입출력패드와 상기 회로기판시트의 본드핑거를 전기적으로 연결하는 전도성와이어와; 상기 전도성와이어 등을 외부의 환경으로부터 보호하기 위해 상기 회로기판시트의 관통부에 채워진 봉지재와; 상기 회로기판시트의 솔더볼랜드에 융착되어 반도체칩의 신호를 외부로 입출력하는 솔더볼을 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 반도체칩의 상부 외주연에 위치하는 본드핑거 및 연결부 등의 회로패턴은 반도체칩의 상부 내주연에 위치하는 본드핑거 및 연결부의 폭보다 더 넓게 형성함으로써 회로기판시트의 둘레 부분에 대한 강성을 증대하여 본 발명의 목적을 달성할 수도 있다.
이와 같이, 본 발명에 의한 반도체패키지는 반도체칩 상면의 외주연까지 회로기판시트가 연장되고, 그 상면에는 솔더볼이 융착됨으로써 종래보다 많은 수의 솔더볼을 확보할 수 있게 되며, 회로기판시트의 최외곽 둘레 부근에는 구리 재질로 대략 사각 링 형태의 링패턴이 형성되어 있고, 또한 회로기판시트와 반도체칩 사이 및 반도체칩의 외주연에 위치되는 회로기판시트의 저면에는 접착성의 딱딱한 일레스토머가 접착됨으로써, 회로기판시트 특히 회로기판시트의 둘레 부근이 휘는 현상을 방지할 수 있게 된다.
더구나 상기 반도체칩의 상부 외주연에 위치되는 회로기판시트의 회로패턴 다시말하면, 본드핑거 및 연결부의 폭이 그 반도체칩의 내주연에 위치되는 본드핑거 및 연결부보다 더욱 넓게 형성됨으로써 회로기판시트의 둘레에 대한 강성을 증대하게 된다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2는 본 발명의 반도체패키지(100)에 이용되는 회로기판시트(10)를 도시한 평면도이고, 도3은 본 발명에 의한 반도체패키지(100)를 도시한 단면도이다.
도시된 바와 같이 반도체칩(40)의 상부 표면의 둘레 부근에는 입출력패드(41)가 형성됨으로써 내부의 각종 전자회로소자들로부터의 신호를 외부로 입출력할 수 있도록 되어 있고, 그 상부 및 외주연으로 연장되어서는 접착성의 딱딱한 일레스토머(21)가 개재된채 소정의 회로기판시트(10)가 접착되어 있다.
상기 회로기판시트(10)는 최저면에 절연성의 폴리이미드층(12)이 상기 반도체칩(40)의 상부에 그 반도체칩(40)의 넓이보다 더 넓게 형성되어 있고, 상기 폴리이미드층(12) 상면에는 구리 재질의 본드핑거(13a,13b), 연결부(14a,14b) 및 솔더볼랜드(15)의 회로패턴이 접착층(18)에 의해 접착되어 있다. 또한 상기 폴리이미드층(12)의 최외곽 둘레 부근에는 구리 재질로 대략 링형태의 링패턴(30)이 형성되어 있음으로써 회로기판시트(10)의 둘레가 휘는 현상을 억제할 수 있도록 되어 있다. 또한 상기 본드핑거(13a,13b) 및 솔더볼랜드(15)를 제외한 폴리이미드층(12) 상부 전체는 절연성의 커버코오트(16)가 코팅되어 회로패턴을 외부 환경으로부터 보호할 수 있도록 되어 있다.
한편, 상기 반도체칩(40)의 입출력패드(41)와 대응되는 부분은 펀칭(Punching), 드릴링(Drilling), 레이저(Laser) 등의 수단에 의해 관통부(17)가 형성되어 있으며, 마찬가지로 회로기판시트(10) 저면에 위치되는 일레스토머(21)에까지도 관통부(17)가 형성되어 있다. 상기 관통부(17)는 도2에 도시된 바와 같이 대략 반도체칩(40)의 상부 둘레를 따라서 직사각형 모양으로 다수개가 형성되어 있으며, 이는 반도체칩(40)의 입출력패드(41)와 대응되는 위치이다.
여기서 상기 관통부(17)의 형성은 제조 공정에 있어서, 회로기판시트(10)에 일레스토머(21)를 접착시킨 후 동시에 형성함으로써 미스얼라인먼트 문제를 해결함이 가장 바람직하다.
또한 상기 반도체칩(40)의 상면 내주연에 위치하는 회로패턴과 반도체칩(40)의 상면 외주연에 위치하는 회로패턴의 폭은 서로 상이하게 형성되어 있다. 즉, 반도체칩(40)의 상면 외주연에 형성된 회로기판시트(10)의 회로패턴 다시말하면, 본드핑거(13b) 및 연결부(14b)의 폭은 반도체칩(40)의 상면 내주연상에 형성된 회로기판시트(10)의 본드핑거(13a) 및 연결부(14a)의 폭보다 크게 형성되어 있다. 더불어 최외곽에 형성된 링패턴(30)의 폭도 반도체칩(40)의 상면 내주연상에 형성된 회로기판시트(10)의 본드핑거(13a) 및 연결부(14a)의 폭보다 크게 형성되어 있다.
다음으로 상기 반도체칩(40)의 입출력패드(41)와 회로기판시트(10)의 회로패턴 즉, 본드핑거(13a,13b)는 전도성와이어(50) 바람직하기로는 골드와이어(Au wire) 또는 알루미늄와이어(Al wire)로 본딩됨으로써 반도체칩(40)의 전기적 신호가 입출력패드(41), 전도성와이어(50), 본드핑거(13a,13b), 연결부(14a,14b) 및 솔더볼랜드(15)까지 전도될 수 있도록 되어 있다.
또한 상기 관통부(17) 내측의 전도성와이어(50) 및 반도체칩(40)의 입출력패드(41)를 외부의 환경으로부터 보호하기 위해 액상봉지재(Glop top) 또는 몰딩컴파운드(Molding Compound) 등의 봉지재(60)가 상기 관통부(17)에 채워져 있다.
마지막으로 상기 회로기판시트(10)의 솔더볼랜드(15)에는 솔더볼(70)이 융착되어 있음으로써 차후 마더보드(도시되지 않음)에 실장되어 지지됨과 동시에 반도체칩(40)과 마더보드가 서로 소정의 전기적 신호를 주고받을 수 있도록 되어 있다.
이와 같이 하여, 본 발명에 의한 반도체패키지(100)는 반도체칩(40)의 상면 외주연에까지 회로기판시트(10)가 연장 형성되고, 그 상면에는 솔더볼(70)이 융착됨으로써 종래보다 많은 수의 솔더볼(70)를 확보할 수 있게 된다.
다음으로, 상기 반도체칩(40)의 상면과 회로기판시트(10) 사이 및 반도체칩(40)의 상면 외주연에 위치되는 회로기판시트(10)의 저면에 딱딱한 재질의 일레스토머(21)가 접착됨으로써 별도의 보강제없이도 회로기판시트(10)의 휨 현상을 억제하고 또한 솔더볼(70)을 안정적으로 지지할 수 있게 된다.
또한 회로패턴의 디자인에 있어서, 관통부(17) 외측 즉, 반도체칩(40)의 상면 외주연에 위치하는 회로기판시트(10)에는 본드핑거(13b), 연결부(14b) 등의 회로패턴 폭이 상기 반도체칩(40)의 상면 내주연에 위치되는 회로기판시트(10)에 형성된 본드핑거(13a) 및 연결부(14a) 등의 회로패턴 폭보다 더욱 넓게 형성됨으로써 회로기판시트(10)의 강성을 증대하게 된다.
더불어, 상기 회로기판시트(10)의 최외곽둘레에는 대략 사각 링 형태의 링패턴(30)이 형성됨으로서 그 저면에 접착된 일레스토머(21)와 함께 회로기판시트(10)의 휨 현상을 억제하게 된다.
마지막으로, 회로기판시트(10)에 일레스토머(21)를 접착시킨 상태에서 동시에 관통부(17)를 형성함으로써 종래의 미스얼라인먼트 문제를 쉽게 해결하게 된다.
이상에서와 같이 본 발명은 비록 상기 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며 본 발명이 속한 기술분야에서 통상의 지식을 가진자에 의해 본 발명의 범주와 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예가 가능할 것이다.
따라서 본 발명에 의한 반도체패키지에 의하면, 반도체칩의 상면 외주연에까지 회로기판시트가 연장형성되고 그 상면에는 솔더볼이 융착됨으로써 종래보다 많은 수의 솔더볼을 확보할 수 있는 효과가 있다.
또한 반도체칩의 상면과 회로기판시트 사이 및 반도체칩의 상면 외주연에 위치되는 회로기판시트의 저면에 딱딱한 재질의 일레스토머가 접착됨으로써 별도의 보강제없이도 회로기판시트의 휨 현상을 억제할 수 있는 효과가 있다.
더불어 회로패턴의 디자인에 있어서, 관통부 외측 즉, 반도체칩의 상면 외주연에 위치하는 회로기판시트에는 본드핑거, 연결부 등의 회로패턴 폭이 상기 반도체칩의 상면 내주연에 위치되는 회로기판시트에 형성된 본드핑거 및 연결부 등의 회로패턴 폭보다 더욱 넓게 형성됨으로써 회로기판시트의 강성을 증대하는 효과가 있다.
한편, 상기 회로기판시트의 최외곽둘레에는 대략 사각 링 형태의 링패턴이 형성됨으로서 그 저면에 접착된 일레스토머와 함께 회로기판시트의 휨 현상을 억제하는 효과가 있다.
마지막으로, 제조 공정에 있어서 회로기판시트에 일레스토머를 접착시킨 상태에서 소정의 관통부를 형성하여 미스얼라인먼트 문제를 해결할 수 있다.

Claims (2)

  1. 상면에 입출력패드가 형성되어 있는 반도체칩과;
    상기 반도체칩의 상부에 그 반도체칩의 상면 넓이보다 더 넓게 폴리이미드층이 위치되어 있고, 상기 폴리이미드층 상면에는 구리재질의 본드핑거, 연결부 및 솔더볼랜드의 회로패턴이 형성되어 있으며, 상기 폴리이미드층의 최외곽 둘레 부근에 구리재질로 대략 링형태의 링패턴이 형성되어 있으며, 상기 본드핑거 및 솔더볼랜드를 제외한 폴리이미드층 상부에는 커버코오트가 코팅되어 있되, 상기 반도체칩의 입출력패드와 대응되는 부분에는 관통되어 일정크기의 관통부가 형성되어 있는 회로기판시트와;
    상기 반도체칩의 입출력패드 및 회로기판시트의 관통부와 대응되는 영역이 관통된 채 상기 반도체칩과 회로기판시트 사이 및 반도체칩의 상부 외주연에 위치함으로써 상기 회로기판시트를 반도체칩의 상면에 접착시킴과 동시에 최외곽의 회로기판시트 영역의 휨 현상을 억제하는 접착성 일레스토머와;
    상기 회로기판시트의 관통부 저면에 위치하는 반도체칩의 입출력패드와 상기 회로기판시트의 본드핑거를 전기적으로 연결하는 전도성와이어와;
    상기 전도성와이어 등을 외부의 환경으로부터 보호하기 위해 상기 회로기판시트의 관통부에 채워진 봉지재와;
    상기 회로기판시트의 솔더볼랜드에 융착되어 반도체칩의 신호를 외부로 입출력하는 솔더볼을 포함하여 이루어진 반도체패키지.
  2. 제1항에 있어서, 상기 반도체칩의 상부 외주연에 위치하는 본드핑거 및 연결부 등의 회로패턴은 반도체칩의 상부 내주연에 위치하는 본드핑거 및 연결부의 폭보다 더 넓게 형성됨으로써 회로기판시트의 둘레 부분에 대한 강성이 증대되도록 한 것을 특징으로 하는 반도체패키지.
KR1019980046561A 1998-10-31 1998-10-31 반도체패키지 KR100337455B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980046561A KR100337455B1 (ko) 1998-10-31 1998-10-31 반도체패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980046561A KR100337455B1 (ko) 1998-10-31 1998-10-31 반도체패키지

Publications (2)

Publication Number Publication Date
KR20000028356A KR20000028356A (ko) 2000-05-25
KR100337455B1 true KR100337455B1 (ko) 2002-07-18

Family

ID=19556716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980046561A KR100337455B1 (ko) 1998-10-31 1998-10-31 반도체패키지

Country Status (1)

Country Link
KR (1) KR100337455B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583493B1 (ko) * 2000-10-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100618892B1 (ko) * 2005-04-13 2006-09-01 삼성전자주식회사 와이어 본딩을 통해 팬 아웃 구조를 달성하는 반도체패키지
KR101700955B1 (ko) * 2015-05-21 2017-01-31 장성은 휴대형 태양전지 패널용 기판 및 그 제조방법

Also Published As

Publication number Publication date
KR20000028356A (ko) 2000-05-25

Similar Documents

Publication Publication Date Title
US6252298B1 (en) Semiconductor chip package using flexible circuit board with central opening
KR100411811B1 (ko) 반도체패키지
US5615089A (en) BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate
US20040262734A1 (en) Stack type ball grid array package and method for manufacturing the same
US20090310322A1 (en) Semiconductor Package
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US20040188818A1 (en) Multi-chips module package
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
KR100392720B1 (ko) 배선의 레이아웃이 향상된 칩 스케일 패키지
KR100337455B1 (ko) 반도체패키지
KR100470144B1 (ko) 테이프회로기판및이를사용한칩크기의반도체칩패키지
KR100357883B1 (ko) 반도체장치및그제조방법
KR100533761B1 (ko) 반도체패키지
KR100646474B1 (ko) 반도체패키지 및 그 제조방법
KR100708052B1 (ko) 반도체패키지
KR100473336B1 (ko) 반도체패키지
KR100400827B1 (ko) 반도체패키지
KR100362501B1 (ko) 반도체장치
KR100542672B1 (ko) 반도체패키지
KR100337459B1 (ko) 반도체패키지의 제조 방법
KR100379085B1 (ko) 반도체장치의봉지방법
KR100478208B1 (ko) 반도체패키지
KR100337460B1 (ko) 반도체 장치
KR100639210B1 (ko) 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130507

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140507

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150507

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160509

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170502

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 17

EXPY Expiration of term