KR100362501B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR100362501B1
KR100362501B1 KR10-1998-0046564A KR19980046564A KR100362501B1 KR 100362501 B1 KR100362501 B1 KR 100362501B1 KR 19980046564 A KR19980046564 A KR 19980046564A KR 100362501 B1 KR100362501 B1 KR 100362501B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
circuit board
board sheet
metal lead
semiconductor device
Prior art date
Application number
KR10-1998-0046564A
Other languages
English (en)
Other versions
KR20000028359A (ko
Inventor
심일권
박창규
한병준
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR10-1998-0046564A priority Critical patent/KR100362501B1/ko
Priority to JP11171708A priority patent/JP2000138262A/ja
Priority to US09/422,027 priority patent/US6462274B1/en
Publication of KR20000028359A publication Critical patent/KR20000028359A/ko
Application granted granted Critical
Publication of KR100362501B1 publication Critical patent/KR100362501B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 장치에 관한 것으로, 최종 입출력 단자인 솔더볼이 반도체칩의 외주연에 확고하게 지지되도록 보강제가 장착된 팬 아웃형 칩싸이즈 반도체 장치에서 열방출 성능을 향상시키기 위해, 대략 평판형으로 형성된 메탈리드와; 상기 메탈리드에 저면이 접착제로 접착되며, 상면에는 다수의 입출력패드가 형성되어 있는 반도체칩과; 상기 반도체칩의 상부에 그 반도체칩의 넓이보다 더 넓게 접착제로 접착되어 있되, 상기 반도체칩의 입출력패드와 대응되는 위치에는 소정의 관통부가 형성된 회로기판시트와; 상기 관통부 내측에서 회로기판시트와 반도체칩의 입출력패드를 연결하는 도전성와이어와; 상기 도전성와이어 등을 외부의 환경으로부터 보호하기 위해 회로기판시트의 관통부에 충진된 봉지재와, 상기 회로기판시트의 둘레를 지지하도록 상기 반도체칩의 외주연에 위치된 회로기판시트의 하단부에 접착제로 접착된 보강제와; 상기 회로기판시트의 상부에 융착됨으로써 차후 마더보드에 실장되는 솔더볼을 포함하여 이루어진 반도체 장치.

Description

반도체 장치{Semiconductor device}
본 발명은 반도체 장치에 관한 것으로, 보다 상세하게 설명하면 최종 입출력 단자인 솔더볼이 반도체칩의 외주연에 확고하게 지지되도록 보강제가 장착된 팬 아웃형 칩싸이즈(Fan-out type chip size) 반도체 장치에서 열방출 성능을 향상시킨 반도체 장치에 관한 것이다.
최근의 반도체 장치는 반도체칩의 경박단소화 추세에 따라 그 반도체칩을 마더보드(Mother board)상에 지지시켜 주는 동시에 입출력신호를 매개해주는 반도체 장치의 크기도 반도체칩의 크기와 유사한 칩싸이즈(Chip size) 반도체 장치의 형태로 전환되고 있다.
이러한 칩싸이즈 반도체 장치의 한 예를 도1에 도시하였으며, 이것의 구조를 간단히 설명하면 다음과 같다.
도1은 유연성 회로기판시트를 이용한 칩싸이즈반도체 장치(100')로서, 상면의 둘레에 다수의 입출력패드(41')가 구비된 반도체칩(40')과,상기 반도체칩(40')의 입출력패드(41') 내측면에 접착된 접착제(21')와, 상기 접착제(21') 상면에 폴리이미드층(12')이 접착되고, 상기 폴리이미드층(12')상에는 본드핑거(13'), 연결부(14') 및 솔더볼랜드(15') 등의 도전성 회로패턴이 형성되어 있으며, 상기 본드핑거(13') 및 솔더볼랜드(15')를 제외한 상면에 코팅된 커버코오트(16')로 이루어진 회로기판시트(10')와, 상기 반도체칩(40')의 입출력패드(41')와 회로기판시트(10')의 본드핑거(13')를 연결하는 도전성와이어(50')와, 상기 회로기판시트(10')의 쏠더볼랜드(15')에 융착되어 마더보드(도시되지 않음)에 실장되는 솔더볼(70')과, 상기 반도체칩(40')의 입출력패드(41')에 연결된 도전성와이어(50')를 외부의 환경으로부터 보호하기 위해 봉지한 봉지재(60')로 이루어져 있다.
이러한 칩싸이즈 반도체 장치(100')의 제조 방법은 웨이퍼 상태에서 회로기판시트를 웨이퍼 모양과 동일한 상태로 접착제를 개재하여 접착시키는 라미네이션(Lamination) 단계와, 상기 단계를 완료한 웨이퍼에 도전성와이어를 연결시켜 주는 와이어본딩 단계와, 와이어본딩된 부분을 보호하기 위해 봉지재로 봉지하는 봉지단계와, 입출력패드를 외부로 연결시켜 주기 위하여 웨이퍼에 붙어 있는 회로기판 시트의 상면에 솔더볼을 융착하는 솔더볼 융착 단계와, 낱개의 반도체 장치로 분리시켜주는 소잉 단계로 이루어져 있다.
그러나 최근에는 반도체칩의 집적도 및 기능의 고밀도, 고기능화로 인해 열 방출량이 증가함으로써 이와 관련된 몇가지 문제점이 발생하고 있다.
즉, 종래에는 반도체칩에서 발생하는 대량의 열을 외부로 용이하게 방출할 수 있는 수단이 개시되지 않음으로써 반도체칩의 과열로 인한 오동작을 유발하고, 이는 전자기기의 직접적인 고장 원인이 되고 있다.
또한 반도체칩에서 발생하는 대량의 열로 인해 그 반도체칩에 부착된 각종 구성요소들, 예를 들면 접착제로 부착된 회로기판시트 등이 반도체칩에서 탈락되거나 또는 계면이 박리되는 문제점이 있다. 이러한 구성 요소의 탈락이나 또는 계면박리는 결국 수분 침투 및 증기 발생을 유도함으로써 결국에는 반도체칩의 크랙이나 반도체 장치를 파손시키게 된다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 최종 입출력 단자인 솔더볼이 반도체칩의 외주연에 확고하게 지지되도록 보강제가 장착된 팬 아웃형 칩싸이즈 반도체 장치에서 열방출 성능을 향상시켜 반도체칩의 오동작 및 반도체 장치의 크랙이나 파손을 방지할 수 있는 반도체 장치를 제공하는데 있다.
도1은 종래의 반도체 장치를 도시한 부분 절개 사시도이다.
도2a 및 도2b는 본 발명의 제1실시예인 반도체 장치를 도시한 단면도이다.
도3a 및 도3b는 본 발명의 제2실시예인 반도체 장치를 도시한 단면도이다.
도4a 및 도4b는 본 발명의 제3실시예인 반도체 장치를 도시한 단면도이다.
- 도면중 주요 부호에 대한 설명 -
100,101,102,103,104,105 : 본 발명에 의한 반도체 장치
100' ; 종래의 반도체 장치
10 ; 회로기판시트 12 ; 폴리이미드층(Polyimide layer)
13 ; 본드핑거(Bond finger) 14 ; 연결부
15 ; 솔더볼랜드(Solder ball land) 16 ; 커버코오트(Cover coat)
17 ; 회로기판시트의 관통부 21 ; 접착제
22 ; 열도전성 접착제 30 ; 보강제
40 ; 반도체칩 41 ; 입출력패드
50 ; 도전성와이어(Wire) 60 ; 봉지재
70 ; 솔더볼 80 ; 메탈리드(metal lid)
81 ; 평탄부 82 ; 돌출턱
83 ; 연장부
상기한 목적을 달성하기 위해 본 발명에 의한 반도체 장치에 의하면, 대략 평판형으로 형성된 메탈리드와; 상기 메탈리드에 저면이 접착제로 접착되며, 상면에는 입출력패드가 형성되어 있는 반도체칩과; 상기 반도체칩의 상부에 그 반도체칩의 넓이보다 더 넓게 접착제로 접착되어 있되, 상기 반도체칩의 입출력패드와 대응하는 위치에는 소정의 관통부가 형성된 회로기판시트와; 상기 관통부 내측에서 회로기판시트와 반도체칩의 입출력패드를 연결하는 도전성와이어와; 상기 도전성와이어 등을 외부의 환경으로부터 보호하기 위해 회로기판시트의 관통부에 충진된 봉지재와; 상기 반도체칩의 외주연상에 위치된 회로기판시트의 내주연 하단부에 접착되어 상기 회로기판시트의 둘레를 지지시켜주는 보강제와; 상기 회로기판시트의 상부에 융착됨으로써 차후 마더보드에 실장되는 솔더볼을 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 메탈리드의 외곽에는 상부로 돌출된 돌출턱을 형성하고, 상기 돌출턱의 단부를 보강제의 하단부와 열도전성 접착제로 접착하여, 회로기판시트의 열이 보강제 및 메탈리드를 따라서 외부로 방출하게 하여 본 발명의 목적을 달성할 수도 있다.
한편, 상기 메탈리드와 반도체칩의 저면을 접착시키는 접착제는 열도전성 접착제로 하여 반도체칩의 열이 용이하게 메탈리드로 전달되도록 한다.
또한 상기 메탈리드의 외곽을 보강제의 하단부에 직접 접촉시키거나, 상기 메탈리드의 외곽에 상부로 연장된 연장부를 형성하고, 상기 연장부 내측을 회로기판시트의 측부 및 보강제의 측부에 직접 접촉시킴으로써 회로기판 및 보강제의 열이 메탈리드로 전도되도록 하여 본 발명의 목적을 달성할 수도 있다.
이와 같이 하여 본 발명에 의한 반도체 장치에 의하면 반도체칩에서 발생하는 대량의 열을 메탈리드를 이용하여 외부로 방출시킴으로써 각종 오동작을 방지하고, 결국 전자기기의 직접적인 고장 원인을 제거하게 된다.
또한 반도체칩에 부착된 각종 구성요소들, 예들 들면 접착제로 부착된 회로기판시트 및 접착제와 봉지재로 부착된 보강제 등이 반도체칩에서 탈락되거나 또는 계면이 박리되는 현상을 제거함으로써, 결국 수분 침투나 증기 발생을 억제하여 반도체칩의 크랙이나 파손을 방지하게 된다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2a 및 도 2b는 본 발명의 제1실시예이고, 도3a 및 도3b는 본 발명의 제2실시예이며, 도4a 및 도4b는 본 발명의 제3실시예인 반도체 장치(100, 101, 102, 103, 104, 105)를 도시한 단면도이다.
본 발명의 제1실시예 내지 제3실시예인 반도체 장치는 최저면에 접착된 메탈리드(80)의 형상에 따라 구분한 것이므로, 제1실시예의 반도체 장치(100)를 중심으로 본 발명의 구성 및 작용을 설명한다.
먼저 도2a 및 도2b에 도시된 바와 같이 최저면에는 평탄부(81)가 구비되어 있고, 외곽에는 상부로 돌출되어 돌출턱(82)이 형성된 대략 평판형의 메탈리드(80)가 구비되어 있다.
상기 메탈리드(80)는 열도전성이 우수한 금속재질로 형성하는 것이 바람직하며, 더욱 바람직하기로는 구리(Cu) 또는 알루미늄(Al) 등을 이용하여 에칭(Etching)이나 프레스(Press)를 이용한 스탬핑(Stamping) 방법을 이용하여 제조한다.
상기 메탈리드(80)의 평탄부(81)에는 상면에 다수의 입출력패드(41)가 형성된 반도체칩(40)이 접착제 바람직하기로는 열도전성이 우수한 열도전성 접착제(22)로 하단이 접착되어 고정된다.
여기서 도2a, 도3a 및 도4a에 도시된 반도체칩(40)은 입출력패드(41)가 중앙에 위치(Center row pad)되어 있고, 도2b, 도3b 및 도4b에서는 반도체칩(40)의 입출력패드(41)가 가장자리에 위치(Edge pad)되어 있는 차이점이 있다.
상기 반도체칩(40)의 상부에는 그 반도체칩(40)의 상면 넓이보다 더 넓게 접착제(21)로 회로기판시트(10)가 접착되어 있되, 상기 반도체칩(40)의 입출력패드(41)와 대응하는 위치에는 소정의 관통부(17)가 적어도 1개 이상 형성되어 있다.
상기 회로기판시트(10)의 구조를 좀더 상세히 설명하면 최저면에 절연성의 폴리이미드층(12)이 위치되어 있고, 그 상면에는 본드핑거(13), 연결부(14) 및 솔더블랜드(15)로 이루어지는 미세한 도전성 회로패턴이 형성되어 있으며, 상기 회로패턴중 본드핑거(13) 및 솔더볼랜드(15)를 제외한 모든 영역은 절연성의 커버코오트(16)로 코팅되어 있다.
여기서 상기 본드핑거(13)에는 차후 도전성와이어(50)와의 양호한 본딩을 위해 은(Ag)이 도금되어 있고, 상기 솔더볼랜드(15)에는 차후 솔더볼(70)과의 양호한 융착을 위해 금(Au) 및 니켈(Ni)이 도금되어 있다.
상기 관통부(17) 내측에서 회로기판시트(10)와 반도체칩(40)의 입출력패드(41)는 도전성와이어(50) 바람직하기로는 골드와이어(Au wire) 또는 알루미늄와이어(Al wire)로 연결되어 있으며, 상기 도전성와이어(50) 및 반도체칩(40)의 입출력패드(40) 등을 외부의 환경으로부터 보호하기 위해 회로기판시트(10)의 관통부(17)의 에는 글럽탑(Glop top) 또는 몰딩컴파운드(Molding compound) 등의 봉지재(60)로 봉지되어 있다.
한편, 상기 반도체칩(40)의 외주연에 위치된 회로기판시트(10)의 하단부에는 보강제(30)가 접착제(21)로 접착되어 있고, 이 보강제(30)의 하단부는메탈리드(80)의 돌출턱(82)과 열도전성 접착제(22)로 접착되어 있다.
따라서, 상기 반도체칩(40)의 열은 열도전성 접착제(22)를 통해 메탈리드(80)로 전달되고, 회로기판시트(10)의 열은 접착제(21), 보강제(30) 및 열도전성 접착제(22)를 통해 메탈리드(80)로 전달됨으로써 결국 반도체 장치의 열을 상기 메탈리드(80)가 흡수하여 외부로 방출하게 된다. 더불어, 상기 보강제(30)는 메탈리드(80)에 의해 지지됨으로써, 결국 상단의 회로기판시트(10)를 더욱 안정적으로 지지 및 고정하게 된다.
마지막으로 상기 회로기판시트(10)의 솔더볼랜드(15)에는 다수의 솔더볼(70)이 안착된 후 퍼니스(Furnace)에서 융착됨으로써, 차후 마더보드에 실장되어 반도체 장치를 안정적으로 지지하게 되며, 또한 소정의 전기적 신호를 매개하게 된다.
한편, 도3a 및 도3b에 도시된 제2실시예의 반도체 장치(102,103)에서는 메탈리드(80)가 회로기판시트(10)의 넓이만큼 평탄하게 형성되어 있고, 그 메탈리드(80)의 내주연 상면까지 보강제(30)가 연장되어 직접 접촉되어 있다. 따라서 반도체칩(40)의 열은 열도전성 접착제(22)를 통해 메탈리드(80)로 전달되고, 회로기판시트(10)의 열은 접착제(21) 및 보강제(30)를 통해 메탈리드(80)에 전달됨으로써, 결국 반도체 장치의 열을 상기 메탈리드(80)가 흡수하여 외부로 방출하게 된다. 또한 상기 메탈리드(80)가 상기 보강제(30) 및 회로기판시트(10)를 직접 지지 및 고정하게 된다.
또한, 도4a 및 도4b에 도시된 제3실시예의 반도체 장치(104,105)에서는 메탈리드(80)의 외곽이 보강제(30)의 외측까지 연장된 후 다시 상부로 절곡된연장부(83)가 형성되어 있고, 상기 연장부(83)의 내측은 회로기판시트(10)의 측부 및 보강제(30)의 측부와 직접 접촉됨으로써 전술한 바와 같이 반도체칩(40) 및 회로기판시트(10)의 열을 흡수하여 외부로 방출하는 동시에 보강제(30) 및 회로기판시트(10)를 지지하게 된다.
이와 같이하여, 본 발명은 발열량이 많은 반도체칩(40)의 일면에 열도전성이 우수한 메탈리드(80)를 접착함으로써 반도체칩(40)의 열이 상기 메탈리드(80)를 통하여 외부로 방출되도록 한다. 또한 상기 메탈리드(80)의 외곽은 보강제(30) 등에 접촉되어 있거나 접착되어 있음으로서 회고기판시트의 열도 상기 메탈리드(80)로 전달되어 외부로 방출되도록 함과 동시에, 상기 메탈리드(80)가 보강제(30) 및 회로기판시트(10)를 확고하게 지지하게 된다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명이 속하는 기술분야의 당업자에 의해 여러가지로 변형된 실시예도 가능할 것이다.
따라서 본 발명에 의한 반도체 장치에 의하면, 반도체칩에서 대량의 열이 발생하여도, 반도체칩 및 보강제에 접착된 메탈리드가 상기 반도체칩 및 회로기판시트의 열을 흡수하여 외부로 신속히 방출함으로써 반도체칩의 오동작을 방지하고 결국 각종 전자기기의 고장을 미연에 방지하게 된다.
또한 상기와 같은 열방출 작용에 의해 반도체칩에 부착된 각종 구성 요소들, 즉 접착제로 접착된 회로기판시트나 회로기판시트에 접착된 보강제 등이 탈락되거나 계면간의 박리 현상을 방지함으로써 반도체칩의 크랙이나 파손을 방지하게 되는 효과가 있다.

Claims (5)

  1. 대략 평판형으로 형성된 메탈리드와;
    상기 메탈리드에 저면이 접착제로 접착되며, 상면에는 다수의 입출력패드가 형성되어 있는 반도체칩과;
    상기 반도체칩의 상부에 그 반도체칩의 넓이보다 더 넓게 접착제로 접착되어 있되, 상기 반도체칩의 입출력패드와 대응되는 위치에는 소정의 관통부가 형성된 회로기판시트와;
    상기 관통부 내측에서 회로기판시트와 반도체칩의 입출력패드를 연결하는 도전성와이어와;
    상기 도전성와이어 등을 외부의 환경으로부터 보호하기 위해 회로기판시트의 관통부에 충진된 봉지재와;
    상기 회로기판시트의 둘레를 지지하도록 상기 반도체칩의 외주연에 위치된 회로기판시트의 하단부에 접착제로 접착된 보강제와;
    상기 회로기판시트의 상부에 융착됨으로써 차후 마더보드에 실장되는 솔더볼을 포함하여 이루어진 반도체 장치.
  2. 제1항에 있어서, 상기 메탈리드와 반도체칩의 저면을 접착시키는 접착제는 열도전성 접착제인 것을 특징으로 하는 반도체 장치.
  3. 재1항에 있어서, 상기 메탈리드의 외곽에는 상부로 돌출된 돌출턱이 형성되어 있고, 상기 돌출턱은 보강제의 하단부와 열도전성 접착제로 접착된 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 상기 메탈리드의 둘레 상면은 보강제의 하단부와 직접 접촉된 것을 특징으로 하는 반도체 장치.
  5. 제1항에 있어서, 상기 메탈리드는 그 외곽에 상부로 연장된 연장부가 형성되어 있고, 상기 연장부 내측이 회로기판시트의 측부 및 보강제의 측부와 직접 접촉된 것을 특징으로 하는 반도체 장치.
KR10-1998-0046564A 1998-10-31 1998-10-31 반도체장치 KR100362501B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-1998-0046564A KR100362501B1 (ko) 1998-10-31 1998-10-31 반도체장치
JP11171708A JP2000138262A (ja) 1998-10-31 1999-06-17 チップスケ―ル半導体パッケ―ジ及びその製造方法
US09/422,027 US6462274B1 (en) 1998-10-31 1999-10-20 Chip-scale semiconductor package of the fan-out type and method of manufacturing such packages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0046564A KR100362501B1 (ko) 1998-10-31 1998-10-31 반도체장치

Publications (2)

Publication Number Publication Date
KR20000028359A KR20000028359A (ko) 2000-05-25
KR100362501B1 true KR100362501B1 (ko) 2003-02-14

Family

ID=19556719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0046564A KR100362501B1 (ko) 1998-10-31 1998-10-31 반도체장치

Country Status (1)

Country Link
KR (1) KR100362501B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585226B1 (ko) 2004-03-10 2006-06-01 삼성전자주식회사 방열판을 갖는 반도체 패키지 및 그를 이용한 적층 패키지
KR100873666B1 (ko) 2007-06-25 2008-12-11 대덕전자 주식회사 다층 인쇄 회로 기판을 위한 양면 코어 기판 제조 방법

Also Published As

Publication number Publication date
KR20000028359A (ko) 2000-05-25

Similar Documents

Publication Publication Date Title
US6608388B2 (en) Delamination-preventing substrate and semiconductor package with the same
US6995448B2 (en) Semiconductor package including passive elements and method of manufacture
US6642610B2 (en) Wire bonding method and semiconductor package manufactured using the same
US6756252B2 (en) Multilayer laser trim interconnect method
US7691681B2 (en) Chip scale package having flip chip interconnect on die paddle
KR100559664B1 (ko) 반도체패키지
KR100260997B1 (ko) 반도체패키지
US6657296B2 (en) Semicondctor package
US6489667B1 (en) Semiconductor device and method of manufacturing such device
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
JPH09326450A (ja) 半導体装置およびその製造方法
KR101394647B1 (ko) 반도체 패키지 및 그 제조방법
KR100362501B1 (ko) 반도체장치
JP3153809B2 (ja) 半導体装置
KR100401018B1 (ko) 반도체패키지를 위한 웨이퍼의 상호 접착 방법
KR20030012994A (ko) 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지
JPH09330994A (ja) 半導体装置
KR100357883B1 (ko) 반도체장치및그제조방법
KR100533761B1 (ko) 반도체패키지
KR100337455B1 (ko) 반도체패키지
KR100337460B1 (ko) 반도체 장치
KR19990033212A (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
KR19990056764A (ko) 볼 그리드 어레이 패키지
KR200292794Y1 (ko) 가요성회로기판 및 이를 이용한 반도체패키지
KR20000028360A (ko) 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121109

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131112

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141112

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20151111

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20161109

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20171108

Year of fee payment: 16

EXPY Expiration of term