KR200292794Y1 - 가요성회로기판 및 이를 이용한 반도체패키지 - Google Patents

가요성회로기판 및 이를 이용한 반도체패키지 Download PDF

Info

Publication number
KR200292794Y1
KR200292794Y1 KR2019980025418U KR19980025418U KR200292794Y1 KR 200292794 Y1 KR200292794 Y1 KR 200292794Y1 KR 2019980025418 U KR2019980025418 U KR 2019980025418U KR 19980025418 U KR19980025418 U KR 19980025418U KR 200292794 Y1 KR200292794 Y1 KR 200292794Y1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
resin film
flexible circuit
circuit board
lands
Prior art date
Application number
KR2019980025418U
Other languages
English (en)
Other versions
KR20000012440U (ko
Inventor
한인규
유덕수
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR2019980025418U priority Critical patent/KR200292794Y1/ko
Publication of KR20000012440U publication Critical patent/KR20000012440U/ko
Application granted granted Critical
Publication of KR200292794Y1 publication Critical patent/KR200292794Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

이 고안은 가요성회로기판 및 이를 이용한 반도체패키지에 관한 것으로, 반도체패키지의 휨현상(Warpage) 및 반도체칩의 균열(Crack) 현상을 억제하기 위해, 대략 평판형으로서, 중앙에는 차후 반도체칩(22)이 접착되도록 반도체칩 접착영역 (12)이 구비된 절연성의 수지필름(11)과; 상기 반도체집 접착영역(12)의 내주연 근처와 외주연의 수지필름(11)상에는 도전체박막으로 본드핑거(13), 연결부(14) 및 랜드(15)가 형성되어 있되, 상기 랜드(15)는 상기 수지필름(11)의 저면 외부로 노출되어 있는 가요성회로기판(10)에 있어서, 상기 수지필름(11)에 구비된 반도체칩 접착영역(12)의 저면 전체에는 제조 공정중 또는 반도체칩(22)의 작동중 발생하는 열팽창력을 완화할 수 있도록, 상기 랜드(15)와 같은 크기 및 모양으로 다수의 완충용 랜드(16)가 더 형성되어 있되, 그 완충용 랜드(16)의 저면은 수지필름(11) 저면의 외부로 노출되어 있고, 또한 상기 완충용 랜드(16)는 연결부(14)에 의해 서로 통전 가능하게 연결되어 있는 것을 특징으로 한다.

Description

가요성회로기판 및 이를 이용한 반도체패키지
본 고안은 가요성회로기판 및 이를 이용한 반도체페키지에 관한 것으로, 보다 상세하게 설명하던 반도체패키지의 휨현상(Warpage)을 억제함과 동시에 반도체칩의 균열(Crack) 현상을 억제할 수 있는 가요성회로기판 및 이를 이용한 반도체패키지에 관한 것이다.
일반적으로 반도체패키지라 함은 각종 전자 회로 및 배선이 적층되어 형성된 단일 소자 및 집적 회로 등의 반도체칩을 먼지, 습기, 전기적, 기계적 부하 등의 각종 외부 환경으로부터 보호하고 상기 반도체칩의 성능을 최적화, 극대화시키기 위해 리드프레임(Lead Frame)이나 인쇄회로기판(PCB ; Printed Circuit Board) 또는 최근 개발된 가요성회로기판(Flexible circuit board) 등을 이용해 메인보드 (Main Board)로의 입출력단자를 형성하고 봉지재를 이용하여 수지봉지부를 형성한것을 말한다.
이러한 반도체패키지는 전자기기의 고성능화와 경박단소화의 경향으로 점차 고집적화, 소형화, 고기능화되어 가고 있는데, 이중에서 대표적으로 최근의 가요성 회고기판 및 이를 이용한 반도체패키지의 구조를 설명하면 다음과 같다.
먼저 상기 가요성회로기판(10')의 구조는 도1a 및 도1b에 도시된 바와 같다.
즉, 대략 평판형의 절연성 수지필름(11')상에는 차후 반도체칩(22')이 접착되는 반도체칩 접착영역(12')(실제 가요성회로기판(10')에 일정한 모양으로 형성된 것은 아니고, 다만 반도체칩(22')이 접착되는 영역을 구분하기 위함)이 구비되어 있고, 상기 수지필름(11')상의 반도체칩 접착영역(12')의 내주연 근처 및 외주연 전체에는 도전체박막, 바람직하기로는 구리박막을 이용하여 미세하고 촘촘하게 본드핑거(13'), 연결부(14') 및 랜드(15')가 형성되어 있다. 상기 본드핑거(13')는 차후 도전성와이어(23')가 본딩되는 영역으로서 그 본딩력을 강화하기 위해 표면에 통상적으로 은(Ag)이 도금된다. 또한 상기 랜드(15')는 대략 원형으로서 그 저면이 상기 수지필름(11')의 저면 외부로 노출되어 차후 솔더볼(25')이 융착될 수 있도록 되어 있으며, 그 표면에는 상기 솔더볼(25')이 단단하게 융착되도록 금(Au) 및 니켈(Ni) 등이 도금되어 있다.
한편, 상기 반도체칩 접착영역(12')은 그 내주연 근처에만 랜드(15') 및 연결부(14')가 형성되어 있고, 그 내측 전체 영역에는 단지 한 층의 수지필름(11')만이 형성되어 있다.
도1b에서 미설명 부호 25는 랜드(15')에 융착되는 솔더볼(25')을 가상적으로 나타낸 것이다.
한편, 도2는 상기와 같은 가요성회로기판(10')을 이용한 반도체패키지(20')의 구조를 도시한 것으로, 우선 각종 전자 회로 및 배선이 적층되어 있고 표면에는 다수의 입출력패드(21')가 형성되어 있는 반도체칩(22')이 구비되어 있으며, 상기 반도체칩(22')의 저면에는 접착제(26')가 개재된 채 수지필름(11')상에 본드핑거(13'), 연결부(14') 및 랜드(15')가 형성되어 있는 가요성회로기판(10')이 접착되어 있다. 상기 반도체칩(22')의 입출력패드(21')와 상기 가요성회로기판(10')의 본드핑거(13')는 도전성와이어(23')에 의해 서로 연결되어 있으며, 상기 가요성회로기판(10')의 상면 즉, 반도체칩(22') 및 도전성와이어(23')의 상부에는 이를 외부환경으로부터 보호하기 위해 봉지재로 봉지된 수지봉지부(24')가 형성되어 있고, 상기 가요성회로기판(10')의 랜드(15') 저면에는 메인보드로의 입출력단자인 솔더볼(25')이 융착되어 있다.
그러나 이러한 구조의 가요성회로기판(10') 및 반도체패키지(20')는 제조 공정중 또는 마더보드에 실장되어 전기적으로 작동시 발생되는 열에 의해 상기 가요성회로기판(10') 및 반도체패키지(20')가 쉽게 휘는 문제점이 있다.
즉, 반도체패키지(20')의 제조 공정중에는 봉지재로 수지봉지부(24')를 형성하는 봉지 단계 및 솔더볼(25')을 랜드(15')에 융착시키는 솔더볼 융착 단계와 같은 고온의 공정을 필수적으로 수반하게 되고, 또한 제조된 반토체패키지(20')가 마더보드에 실장된 후에는 반도체칩(22')의 전기적 작동으로 인해 대량의 열이 발생하게 된다. 그러나 상기 가요성회로기판(10')에서 반포체칩 접착영역(12')의 저면은 비교적 열팽창계수가 큰 수지필름(11')만이 넓게 형성되어 있고, 또한 그 외주연으로는 비교적 열팽창계수가 작은 본드핑거(13'), 연결부(14') 및 랜드(15')가 수지필름(11')과 함께 형성되어 있음으로, 그 열팽창률이 서로 상이하여 결국 가요성회로기판(10') 및 반도체패키지(20')가 쉽게 휘게 된다.(이러한 현상을 Warpage라고도 한다)
한편, 상기와 같은 가요성회로기판(10') 및 반도체패키지(20')의 휨현상은 비교적 열팽창계수가 작은 반도체칩(22')에도 응력을 가하게 됨으로써 결국 반도체칩(22')이 균열되는 문제점도 있다. 이와 같이 반도체칩(22')이 크랙될 경우에는 반도체칩(22')의 전기적 성능이 마비됨으로써 결국 전자기기 및 장비 등의 고장을 유발하게 된다.
본 고안은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 반도체패키지의 휨현상을 억제함과 동시에 반도체칩의 균열 현상도 억제할 수 있는 가요성회로기판 및 이를 이용한 반도체패키지를 제공하는데 있다.
도1a 및 도1b는 종래의 가요성회로기판을 도시한 평면도 및 저면도이다.
도2는 종래 가요성회로기판을 이용한 반도체패키지의 구조를 도시한 단면도이다.
도3은 본 고안에 의한 가요성회로기판을 도시한 평면도이다.
도4a 및 도4b는 본 고안에 의한 가요성회로기판의 저면도 및 이를 이용한 반도체패키지를 도시한 단면도이다.
도5a 및 도5b는 본 고안에 의한 가요성회로기판의 저면도 및 이를 이용한 반도체패키지를 도시한 단면도이다.
- 도면중 주요 부호에 대한 설명 -
10: 본 고안에 의한 가요성회로기판
10'; 종래의 가요성회로기판
11: 수지필름 12: 반도체칩 접착영역
13: 본드핑거(Bond finger) 14: 연결부
15: 랜드(Land) 16: 완충용 랜드
20,21; 본 고안에 의한 반도체패키지 20': 종래의 반도체패키지
21: 입출력패드 22: 반도체칩
23: 도전성와이어 24: 수지봉지부
25: 솔더볼(Solder ball) 26: 접착제
상기한 목적을 달성하기 위해 본 고안에 의한 가요성회로기판은 대략 평판형으로서, 중앙에는 차후 반도체칩이 접착되도록 반도체칩 접착영역이 구비된 절연성의 수지필름과; 상기 반도체칩 접착영역의 내주연 근처와 외주연의 수지필름상에는 도전체박막으로 본드핑거, 연결부 및 랜드가 형성되어 있되, 상기 랜드는 상기 수지필름의 저면 외부로 노출되어 있는 가요성회로기판에 있어서, 상기 수지필름에 구비된 반도체칩 접착영역의 저면 전체에는 제조 공정중 또는 반도체칩의 작동중 발생하는 열팽창력을 완화할 수 있도록, 상기 랜드와 같은 크기 및 모양으로 다수의 완충용 랜드가 더 형성되어 있되, 그 완충용 랜드의 저면은 수지필름 저면의 외부로 노출되어 있고, 또한 상기 완충용 랜드는 연결부에 의해 서로 통정 가능하게 연결되어 있는 것을 특징으로 한다.
또한 상기한 목적을 달성하기 위해 본 고안에 의한 반도체패키지는 상부 표면에 다수의 입출력패드가 형성되어 있는 반도체칩과; 상기 반도체칩의 저면에는 접착제가 개재되어 접착되도록 수지필름상에 반도체칩 접착영역이 구비되어 있고, 그 내측둘레 및 외주연 전체에는 수지필름상에 본드핑거, 연결부 및 랜드가 형성되어 있는 가요성회로기판과; 상기 반도체칩의 입출력패드와 상기 가요성회로기판의 본드핑거를 연결하는 도전성와이어와; 상기 가요성회로기판 상면에 위치된 반도체칩 및 도전성와이어 등을 외부 환경으로부터 보호하기 위해 봉지재로 봉지하여 형성된 수지봉지부와; 상기 가요성회로기판의 랜드 저면에 메인보드로의 입출력단자로서 융착된 다수의 솔더볼로 이루어진 반도체패키지에 있어서, 상기 가요성회로기판에 구비된 반도체칩 접착영역의 저면 전체에는 제조 공정중 또는 반도체칩의 작동중 발생하는 열팽창력을 완화할 수 있도록 다수의 완충용 랜드가 형성되어 있는 동시에 상기 완충용 랜드의 저면은 상기 수지필름 저면 외부로 노출되어 있고, 또한 살기 완충용 랜드는 연결부에 의해 서로 통정 가능하게 연결되어 있는 것을 특징으로 한다.
여기서, 상기 완충용 랜드에는 솔더볼을 융착하여 그라운드용이나 파워용으로 사용할 수도 있다.
이와 같이 함으로써, 본 고안에 의한 가요성회로기판 및 이를 이용한 반도체 패키지에 의하면 반도체패키지의 제조 공정중 필수적으로 수반되는 고온의 봉지 단계와 솔더볼 융착 단계에서, 또는 반도체칩의 작동에 의해 대량의 열이 발생하게 되어도 가요성회로기판에 형성된 완충용 랜드에 의해 상기 열에 의한 팽창력이 완화 및 흡수됨으로써 가요성회로기판 또는 반도체패키지의 휨현상을 억제할 수 있게 된다.
또한 상기와 같이 휨현상이 억제되면 자연적으로 비교적 열팽창계수가 작은 반도체칩에 가해지는 응력도 작아짐으로써 결국 반도체칩의 균열 현상을 억제하게 된다.
이하 반도체패키지 분야에 속하는 기술분야에서 통상의 지식을 가진 자가 본 고안을 용이하게 실시할 수 있을 정도로 본 고안의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
우선 도3은 본 고안에 의한 가요성회로기판(10)을 도시한 평면도이다.
도시된 바와 같이 대략 평판형의 절연성 수지필름(11)상에 차후 반도체칩(22)이 접착되도록 반도체칩 접착영역(12)이 구비되어 있고, 상기 반도체칩 접착영역(12)의 내주연 근처와 외주연의 수지필름(11)상에는 도전체 박막으로 본드핑거(13), 연결부(14) 및 랜드(15)가 형성되어 있되, 상기 랜드(15)는 상기 수지필름(11) 저면 외부로 노출되어 소정의 가요성회로기판(10)을 형성하고 있으며, 이와 같은 구조는 종래와 같다.
그러나 본 고안은 상기 가요성회로기판(10)에 있어서, 상기 수지필름(11)에 구비된 반도체칩 접착영역(12)의 저면 전체에 제조 공정중 또는 반도체칩(22)의 작동중 발생하는 수지필름(11)의 열팽창력을 완화 및 흡수할 수 있도록, 상기 랜드(15)와 유사한 형태를 하는 다수의 완충용 랜드(16)가 더 형성되어 있고, 그 완충용 랜드(16)의 저면은 수지필름(11) 저면 외부로 노출(도4a 및 도5a 참조)되어있는 동시에 연결부(14)에 의해 서로 통전 가능하게 연결되어 있다.
여기서 상기 열팽창력의 완화 및 흡수 효과를 최대로 얻기 위해서는 상기 완충용 랜드(16)의 모양 및 크기를 상기 랜드(15)와 동일하게 형성하는 것이 가장 바람직하다.
또한 상기 완충용 랜드(16)에 차후 솔더볼(25)을 융착하여 파워 또는 그라운드용으로 사용할 경우에는, 상기 완충용 랜드(16)의 저면에 금 및 니켈을 도금함으로써 그 솔더볼(25)의 용착력이 강화되도록 할 수도 있다.
이와같이 하여 열팽창계수가 비교적 큰 수지필름(11)이 제조 공정중 또는 반도체칩(22)의 작동중 발생하는 열에 의해 크게 팽창하여도 상기 완충용 랜드(16)의 저면에는 상기 수지필름(11)이 형성되어 있지 않음으로써, 상기 수지필름(11)의 열팽창력을 상기 완충용 랜드(16)가 흡수 및 완화하게 된다.
이어서, 도4a 및 도4b는 본 고안에 의한 가요성회로기판(10)의 저면도 및 이를 이용한 반도체패키지(20)를 도시한 단면도이다.
도시된 바와 같이 반도체패키지(20) 구조는 상부 표면에 다수의 입출력패드 (21)가 형성되어 있는 반도체칩(22)이 구비되고, 상기 반도체칩(22)의 저면에는 접착제(26)가 개재되어 접착되도록 수지필름(11)상에 반도체칩 접착영역(12)이 구비되어 있고, 그 내측둘레 및 외주연 전체에는 수지필름(11)상에 본드핑거(13), 연결부(14) 및 랜드(15)가 형성되어 있는 가요성회로기판(10)이 위치되어 있으며, 상기 반도체칩(22)의 입출력패드(21)와 상기 가요성회로기판(10)의 본드핑거(13)는 도전성와이어(23)에 의해 연결되어 있고, 상기 가요성회로기판(10) 상면에 위치된 반도체칩(22) 및 도전성와이어(23) 등은 외부 환경으로부터 보호되도록 봉지재로 봉지되어 소정의 수지봉지부(24)가 형성되어 있고, 상기 가요성회로기판(10)의 랜드 (15) 저면에는 다수의 솔더볼(25)이 융착되어 있으며, 이와 같은 구조는 종래와 같다.
다만, 본 고안에서는 상기 가요성회로기판(10)에 구비된 반도체칩 접착영역 (12)의 반대면 전체에 제조 공정중 또는 반도체칩(22)의 작동중 발생하는 열팽창력을 완화할 수 있도록 다수의 완충용 랜드(16)가 더 형성되어 있는 동시에 상기 완충용 랜드(16)의 저면은 상기 수지필름(11) 저면 외부로 노출되어 있고, 또한 상기 완충용 랜드(16)는 연결부(14)에 의해 서로 통전 가능하게 연결되어 있는 것을 요지로 한다.
또한, 도5a 및 도5b에 도시된 가요성회로기판(10) 및 반도체패키지(21)에서와 같이 상기 가요성회로기판(10)의 완충을 랜드(16)에는 다수의 설더볼(25)을 융착하여 반도체칩(22)의 파워 또는 그라운드 신호용으로 사용할 수도 있음으로써, 신호용 솔더볼(25)의 갯수를 보다 많이 확보할 수도 있다.
도4a 및 도5a에서 미설명 부호25는 랜드(15) 및 완충용 랜드(16)에 융착되는 솔더볼을 도시한 것이다.
이상에서와 같이 본 고안은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 고안의 범주와 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서 본 고안에 의한 가요성회로기판 및 이를 이용한 반도체패키지에 의하면, 반도체패키지의 제조 공정중 필수적으로 수반되는 고온의 봉지 단계, 솔더볼 융착 단계에서, 또는 반도체칩의 작동에 의해 대량의 열이 발생하게 되어도 가요성 회로기판에 형성된 완충용 랜드에 의해 상기 열에 의한 팽창력이 완화 및 흡수됨으로써 가요성회로기판 또는 반도체패키지의 휨현상이 억제되는 효과가 있다.
또한 상기와 같이 휨현상이 억제되면 자연적으로 비교적 열팽창계수가 작은 반도체칩에 가해지는 응력도 작아짐으로써 결국 반도체칩의 균열 현상을 억제하는 효과가 있다.

Claims (2)

  1. 반도체칩 접착영역을 갖는 평판상의 절연성 수지필름과, 상기 반도체칩 접착영역의 내주연 인근 및 외주연 외측의 상기 수지필름상에 도전체 박막으로 형성되는 본드핑거, 연결부 및 랜드로 형성되며, 상기 랜드는 상기 수지필름의 저면 외부로 노출되어 있는 가요성회로기판에 있어서,
    제조 공정중 또는 반도체칩(22) 작동중 발생되는 열응력을 완화시킬 수 있도록 수지필름(11)상에 형성된 반도체칩 접착영역(12) 전체에 저면이 상기 수지필름 (11) 외부로 노출되어 있으며 연결부(14)에 의해 서로 물리적 및 열적으로 연결되어 있는 다수의 완충용 랜드(16)가 형성되어 있는 것을 특징으로 하는 가요성회로기판.
  2. 반도체칩 접착영역을 갖는 평판상의 절연성 수지필름과, 상기 반도체칩 접착영역의 내주연 인근 및 외주연 외측의 상기 수지필름상에 도전체 박막으로 형성되는 본드핑거, 연결부 및, 상기 수지필름의 저면으로 노출되어 있는 랜드로 구성되는 가요성회로기판과, 상기 반도체칩 접착영역상에 접착되는 반도체칩과, 상기 반도체칩과 상기 본드핑거를 전기적으로 연결하는 도전성와이어와, 상기 반도체칩 및 도전성와이어를 보호하는 수지봉지부와, 외부입출력 단자로서 상기 랜드에 융착되는 솔더볼로 구성되는 패키지에 있어서,
    제조 공정중 또는 반도체칩(22) 작동중 발생되는 열응력을 완화시킬 수 있도록 수지필름(11)상에 형성된 반도체칩 접착영역(12) 전체에 저면이 상기 수지필름 (11) 외부로 노출되어 있으며 연결부(14)에 의해 서로 물리적 및 열적으로 연결되어 있는 다수의 완충용 랜드(16)가 형성되어 있는 것을 특징으로 하는 반도체패키지.
KR2019980025418U 1998-12-17 1998-12-17 가요성회로기판 및 이를 이용한 반도체패키지 KR200292794Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019980025418U KR200292794Y1 (ko) 1998-12-17 1998-12-17 가요성회로기판 및 이를 이용한 반도체패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019980025418U KR200292794Y1 (ko) 1998-12-17 1998-12-17 가요성회로기판 및 이를 이용한 반도체패키지

Publications (2)

Publication Number Publication Date
KR20000012440U KR20000012440U (ko) 2000-07-05
KR200292794Y1 true KR200292794Y1 (ko) 2003-04-07

Family

ID=49328970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019980025418U KR200292794Y1 (ko) 1998-12-17 1998-12-17 가요성회로기판 및 이를 이용한 반도체패키지

Country Status (1)

Country Link
KR (1) KR200292794Y1 (ko)

Also Published As

Publication number Publication date
KR20000012440U (ko) 2000-07-05

Similar Documents

Publication Publication Date Title
TWI529878B (zh) 集成電路封裝件及其裝配方法
US6340793B1 (en) Semiconductor device
US7344916B2 (en) Package for a semiconductor device
JPH10163386A (ja) 半導体装置、半導体パッケージおよび実装回路装置
JPH10200012A (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
KR20000048471A (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
JPH08213506A (ja) 低プロファイル・ボール・グリッド・アレイ半導体パッケージおよびその製造方法
JP3724954B2 (ja) 電子装置および半導体パッケージ
US6261869B1 (en) Hybrid BGA and QFP chip package assembly and process for same
US20060103032A1 (en) Die attach material for TBGA or flexible circuitry
JPH0637233A (ja) 半導体集積回路装置およびその製造方法
KR200292794Y1 (ko) 가요성회로기판 및 이를 이용한 반도체패키지
KR19980025624A (ko) 볼 그리드 어레이 반도체 패키지
TWI423405B (zh) 具載板之封裝結構
KR100401018B1 (ko) 반도체패키지를 위한 웨이퍼의 상호 접착 방법
JPH08274214A (ja) 半導体装置
KR100533761B1 (ko) 반도체패키지
KR100362501B1 (ko) 반도체장치
KR100337460B1 (ko) 반도체 장치
KR100542672B1 (ko) 반도체패키지
KR100230919B1 (ko) 반도체 패키지
KR100369501B1 (ko) 반도체패키지
KR100501878B1 (ko) 반도체패키지
KR19990033212A (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
KR19980044255A (ko) 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision

Free format text: TRIAL NUMBER: 2001101001490; TRIAL AGAINST DECISION OF REJECTION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL

Free format text: TRIAL AGAINST DECISION OF REJECTION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL

J301 Trial decision

Free format text: TRIAL NUMBER: 2001101001490; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010530

Effective date: 20020628

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010530

Effective date: 20020628

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20111006

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20121009

Year of fee payment: 11