KR19980044255A - 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조 - Google Patents
플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조 Download PDFInfo
- Publication number
- KR19980044255A KR19980044255A KR1019960062317A KR19960062317A KR19980044255A KR 19980044255 A KR19980044255 A KR 19980044255A KR 1019960062317 A KR1019960062317 A KR 1019960062317A KR 19960062317 A KR19960062317 A KR 19960062317A KR 19980044255 A KR19980044255 A KR 19980044255A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- flip chip
- semiconductor chip
- flip
- lead finger
- Prior art date
Links
Landscapes
- Wire Bonding (AREA)
Abstract
본 발명은 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조에 관한 것으로써, 더욱 상세하게는 상기 플립 칩(Flip Chip)용 기판(Substrate)상에 수개 형성되어 있는 리드 핑거(Lead Finger) 각각의 중앙에 접착 면적의 확대를 이룰 수 있도록 스크래치 및 딤플 그리고 식각처리 등으로 가공처리한 일정 크기의 요철을 형성하여 주어, 플립 칩(Flip Chip) 본딩방법을 통해 반도체 칩을 기판 상에 실장시, 상기 반도체 칩 상에 일체로 형성되어 있는 본드 패드의 범프와 기판 상에 형성되어 있는 리드 핑거의 접촉면적 확대를 이룰 수 있도록 하여 상기 플립 칩 본딩방법으로 상호간에 연결접속되게 되는 기판과 반도체 칩의 상호결속을 견고히 이룰 수 있도록 하여줌은 물론이고, 회로적인 연결 상태를 향상시켜 줄 수 있도록 하여, 결과적으로 본 발명의 기술을 이용하여 제작되는 제품 전체의 부가가치를 향상시켜 상품성과 신뢰성 등의 향상을 이룰 수 있도록 한 발명이다.
Description
본 발명은 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조에 관한 것으로써, 더욱 상세하게는 상기 플립 칩(Flip Chip)용 기판(Substrate)상에 수개 형성되어 있는 리드 핑거(Lead Finger) 각각의 중앙에 접착 면적의 확대를 이룰 수 있도록 스크래치 및 딤플 그리고 식각처리 등으로 가공처리한 일정 크기의 요철을 형성하여 주어, 플립 칩(Flip Chip) 본딩방법을 통해 반도체 칩을 기판 상에 실장시, 상기 반도체 칩 상에 일체로 형성되어 있는 본드 패드 상의 범프와 기판 상에 형성되어 있는 리드 핑거의 접촉면적 확대를 이룰 수 있도록 하여 플립 칩 본딩방법으로 상호간에 연결접속되게 되는 기판과 반도체 칩의 상호결속을 견고히 이룰 수 있도록 하여줌은 물론이고, 회로적인 연결 상태를 향상시켜 줄 수 있도록 하여, 결과적으로 본 발명의 기술을 이용하여 제작되는 제품 전체의 부가가치를 향상시켜 상품성과 신뢰성 등의 향상을 이룰 수 있도록 한 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조에 관한 것이다.
일반적으로 반도체 칩은 어떠한 형태로 기판 상에 실장되느냐에 따라 상기 기판 상에 형성되어 있는 리드 핑거와 간접 또는 직접적으로 회로 연결을 이루게 된다.
여기서, 반도체 칩이 기판 상에 형성되어 있는 리드 핑거와 직접적으로 회로연결을 이루며 실장을 이루게 되는 방법을 플립 칩 본딩방법이라고 하는데, 이를 단계별로 묶어 더욱 구체적으로 설명하면 반도체 칩 상에 형성되어 있는 알루미늄 본드 패드위에 범프를 형성하는 단계와, 상기 범프가 형성된 반도체 칩을 기판위에 뒤집어 붙이는 단계, 그리고, 실사용시 자체적으로 발생되는 열적 스트레스를 완충하고 반도체 회로 및 반도체 칩과 기판 사이의 전기적 연결상태를 보호하기 위하여 에폭시를 반도체 칩 둘레에 주입하여 반도체 칩과 기판 사이에 에폭시가 채워진 상태에서 오븐(Oven)에 넣어서 영구경화 처리하는 단계를 거쳐 기판 상에 형성되어 있는 리드 핑거에 직접 반도체 칩을 부착시키는 것을 말한다.
여기서, 이러한 플립 칩 본딩시 사용되는 기판 상에는 상술한 바에도 있다시피, 회로적으로 상기 반도체 칩 상에 형성되어 있는 본드 패드와 연결을 이룰 수 있도록 형성되어 있는 부재가 수개 노출형성되어 있는데, 이를 흔히 리드 핑거라고 일반적으로 칭하고 있으며, 이와 같이, 기판 상에 형성되어 있는 리드 핑거는 반도체 칩이 어떠한 방법에 의해 상기 기판 상에 실장되느냐에 따라 상기 반도체 칩 상에 형성되어 있는 본드 패드와 간접 또는 직접적으로 회로 연결을 이룰 수 있도록 하기 위해 제작되는 것이다.
이와 같이 반도체 칩이 어떠한 방법에 의해 상기 기판 상에 실장되느냐에 따라 상기 반도체 칩 상에 형성되어 있는 본드 패드와 간접 또는 직접적으로 회로연결을 이룰 수 있도록 하기 위해 제작되는 종래의 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조는 도 1에 도시된 바와 같이 전형적인 한 예를 도시하였는 바, 이를 간략히 설명하면 다음과 같다.
도시된 바와 같이 플립 칩(Flip Chip)용 기판(Substrate)의 일정부위에 반도체 칩(12)이 플립 칩 본딩방법에 의해 실장되어 있다.
또한 상기 플립 칩 본딩방법에 의해 플립 칩 본딩용 기판(10)의 일정부위에 실장되어 있는 반도체 칩(12)은 하부에 형성되어 있는 본드 패드(16)에 범프(18)를 형성하여 상기 범프(18)에 의해 플립 칩용 기판(10) 상에 형성되어 있는 리드 핑거(14)와 회로적으로 연결을 이루며 실장되어 있고, 상기 상호간에 범프(18)에 의해 회로적으로 연결되어 실장되어 있는 플립 칩용 기판(10)과 반도체 칩(12) 사이에는 에폭시(24)가 도포 또는 주입되어 형성되어 있다.
한편, 상기 플립 칩 본딩용 기판(10) 상에 형성되어 있는 리드 핑거(14)는 단순히 외측으로 노출된 평평한 사각형상으로 구성되어 있다.
이와 같이 구성되는 종래의 고안은 상기 반도체 칩(12)이 상술한 바와 같이 어떠한 형태로 기판(10) 상에 실장되느냐에 따라 상기 반도체 칩(12) 상에 형성되어 있는 본드 패드(16)와 간접 또는 직접적으로 회로연결을 이룰 수 있도록 와이어 본딩은 물론이고 범프(18)의 접착을 이룰 수 있도록 형성한 것이다.
그러나, 이와 같이 구성되어 상기와 같은 기능을 이루게 되는 종래의 고안은 상술한 바와 같이 상기 플립 칩(Flip Chip)용 기판(Substrate:(10)) 상에 형성되어 있는 리드 핑거(14)를 단순히 외측으로 노출된 평평한 사각형상으로 구성하여 주어, 플립 칩(Flip Chip) 본딩방법을 통해 반도체 칩(12)을 기판(10) 상에 실장시, 상기 반도체 칩(12) 상에 형성되어 있는 본드 패드(16)에 형성되어 상호간에 결속시켜 줌은 물론이고 회로적으로 연결을 시켜 주는 기능을 하게 되는 범프(18)의 접착을 견고히 이룰 수 없게 되는 문제를 야기시켜, 실사용시 이와 같은 상기 반도체 칩(12)과 기판(10)이 상호간에 쉽게 이탈되는 문제현상과 더불어 상호간에 회로상의 접촉불량을 야기시켜 상기와 같은 종래의 기술을 이용하여 생산되게 되는 제품 전체의 부가가치를 저하시켜 상품성과 신뢰성 등의 저하는 물론이고 사용자 모두의 불이익을 야기토록 한 것이다.
따라서, 본 발명은 상기와 같은 문제점 들을 감안하여 안출한 것으로서, 플립 칩(Flip Chip) 본딩방법을 통해 반도체 칩을 기판 상에 실장시, 상기 반도체 칩 상에 일체로 형성되어 있는 본드 패드 상의 범프와 기판상에 형성되어 있는 리드 핑거와의 접촉면적 확대를 이룰 수 있도록 하여 상기 플립 칩 본딩방법으로 상호간에 연결접속되게 되는 기판과 반도체 칩의 상호결속을 견고히 이룰 수 있도록 하여 줌은 물론이고, 회로적인 연결 상태를 향상시켜 줄 수 있도록 하여, 결과적으로 본 발명의 기술을 이용하여 제작되는 제품 전체의 부가가치를 향상시켜 상품성과 신뢰성 등의 향상을 이룰 수 있도록 한 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조를 제공하는데 그 목적이 있다.
이러한 본 발명의 목적은 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조에 있어서;
상기 플립 칩(Flip Chip)용 기판(Substrate) 상으로 수개 형성되어 있는 리드 핑거(Lead Finger) 각각의 중앙에 접착 면적의 확대를 이룰 수 있도록 스크래치 및 딤플 그리고 식각처리 등으로 가공처리한 일정 크기의 요철을 구성하여 주어 달성될 수 있다.
도 1 은 종래의 플립 칩(Flip Chip)용 기판(Substrate)에 형성되어 있는 리드 핑거의 본딩상태를 나타내는 측단면도
도 2 는 본 발명인 플립 칩(Flip Chip)용 기판(Substrate)에 형성되어 있는 리드 핑거의 본딩상태를 나타내는 측단면도
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 플립 칩(Flip Chip)용 기판(Substrate)
102 : 반도체 칩104 : 리드핑거
106 : 본드 패드108 : 범프
110 : 요철
이하 본 발명의 바람직한 실시예를 첨부도면에 의거하여 좀더 구체적으로 설명하면 다음과 같다.
도 2에는 본 발명에 따른 바람직한 실시예를 도시한 것으로 종래와 동일 구성은 그 상세한 설명을 생략하며 여기서는 본 발명의 특징만을 설명한다.
도시된 바와 같이 플립 칩(Flip Chip)용 기판(Substrate:(100))의 일정부위에 반도체 칩(102)이 플립 칩 본딩방법에 의해 실장되어 있다.
또한, 상기 플립 칩 본딩방법에 의해 플립 칩용 기판(100)의 일정부위에 실장되어 있는 반도체 칩(102)은 하부에 형성되어 있는 본드 패드(106)에 범프(108)를 형성하여 상기 범프(108)에 의해 플립 칩용 기판(100) 상에 형성되어 있는 리드 핑거(104)와 회로적으로 연결을 이루며 실장되어 있고, 상기 상호간에 범프(108)에 의해 회로적으로 연결되어 실장되어 있는 플립 칩용 기판(100)과 반도체 칩(102) 사이에는 에폭시(114)가 도포 또는 주입되어 형성되어 있다.
한편, 상기 플립 칩(Flip Chip)용 기판(Substrate:(100)) 상으로 수개 형성되어 있는 리드 핑거(Lead Finger:(104)) 각각의 중앙에는 접착 면적의 확대를 이룰 수 있도록 스크래치 및 딤플 그리고 식각처리 등으로 가공처리한 일정 크기의 요철(110)이 구성되어 있다.
이와 같이 구성되는 본 발명은 상기 플립 칩(Flip Chip)용 기판(Substrate:(100)) 상에 수개 형성되어 있는 리드 핑거(Lead Finger:(104)) 각각의 중앙에 접착 면적의 확대를 이룰 수 있도록 스크래치 및 딤플 그리고 식각처리 등으로 가공처리한 일정 크기의 요철(110)을 형성하여 주어, 플립 칩(Plip Chip) 본딩방법을 통해 반도체 칩(102)을 기판(100) 상에 실장시, 상기 반도체 칩(102)과 기판(100)을 상호간에 이탈되지 않도록 결속시켜 줌은 물론이고, 상호간에 회로적인 연결을 이룰 수 있도록 형성시키게 되는 범프(108)의 접촉면적 확대를 이룰 수 있도록 하여 상기 플립 칩 본딩방법으로 상호간에 연결접속되게 되는 기판(100)과 반도체 칩(102)의 상호결속을 견고히 이룰 수 있도록 하여줌은 물론이고, 회로적인 연결 상태를 향상시켜 줄 수 있도록 한 것이다.
따라서 앞에서 설명한 바와 같이 본 발명은 상기 플립 칩(Flip Chip) 본딩용 기판(Substrate) 상에 수개 형성되어 있는 리드 핑거(Lead Finger) 각각의 중앙에 접착 면적의 확대를 이룰 수 있도록 스크래치 및 딤플 그리고 식각처리 등으로 가공처리한 일정 크기의 요철을 형성하여 주어, 플립 칩(Flip Chip) 본딩방법을 통해 반도체 칩을 기판 상에 실장시, 상기 반도체 칩 상에 일체로 형성되어 있는 본드 패드 상의 범프와 기판 상에 형성되어 있는 리드 핑거와의 접촉면적 확대를 이룰 수 있도록 하여 상기 플립 칩 본딩방법으로 상호간에 연결접속되게 되는 기판과 반도체 칩의 상호결속을 견고히 이룰 수 있도록 하여줌은 물론이고, 회로적인 연결 상태를 향상시켜 줄 수 있도록 하여, 결과적으로 본 발명의 기술을 이용하여 제작되는 제품 전체의 부가가치를 향상시켜 상품성과 신뢰성 등의 향상을 이룰 수 있도록 한 효과를 가지게 되는 것이다.
Claims (1)
- 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조에 있어서, 상기 플립 칩(Flip Chip) 본딩용 기판(Substrate:(100)) 상으로 수개 형성되어 있는 리드 핑거(Lead Finger:(104)) 각각의 중앙에 접착 면적의 확대를 이룰 수 있도록 스크래치 및 딤플 그리고 식각처리 등으로 가공처리한 일정 크기의 요철(110)을 형성하여 구성함을 특징으로 하는 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960062317A KR19980044255A (ko) | 1996-12-06 | 1996-12-06 | 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960062317A KR19980044255A (ko) | 1996-12-06 | 1996-12-06 | 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980044255A true KR19980044255A (ko) | 1998-09-05 |
Family
ID=66475841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960062317A KR19980044255A (ko) | 1996-12-06 | 1996-12-06 | 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980044255A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020031881A (ko) * | 2000-10-24 | 2002-05-03 | 최종언 | 반도체 패키지 및 그 제조방법 |
| KR100791575B1 (ko) * | 2001-12-26 | 2008-01-03 | 삼성전자주식회사 | 테이프캐리어형 반도체 장치 |
| US8703533B2 (en) | 2011-02-15 | 2014-04-22 | SK Hynix Inc. | Semiconductor package and method for manufacturing the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62200738A (ja) * | 1986-02-28 | 1987-09-04 | Seiko Epson Corp | 回路基板構造 |
| JPS63275127A (ja) * | 1987-05-07 | 1988-11-11 | Matsushita Electric Ind Co Ltd | 半導体チップの実装体 |
| JPH02276259A (ja) * | 1989-04-18 | 1990-11-13 | Seiko Epson Corp | 回路基板構造 |
| JPH03105924A (ja) * | 1989-09-20 | 1991-05-02 | Hitachi Ltd | 半導体集積回路装置 |
| JPH0737935A (ja) * | 1993-07-16 | 1995-02-07 | Matsushita Electric Ind Co Ltd | フリップチップの実装方法 |
-
1996
- 1996-12-06 KR KR1019960062317A patent/KR19980044255A/ko not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62200738A (ja) * | 1986-02-28 | 1987-09-04 | Seiko Epson Corp | 回路基板構造 |
| JPS63275127A (ja) * | 1987-05-07 | 1988-11-11 | Matsushita Electric Ind Co Ltd | 半導体チップの実装体 |
| JPH02276259A (ja) * | 1989-04-18 | 1990-11-13 | Seiko Epson Corp | 回路基板構造 |
| JPH03105924A (ja) * | 1989-09-20 | 1991-05-02 | Hitachi Ltd | 半導体集積回路装置 |
| JPH0737935A (ja) * | 1993-07-16 | 1995-02-07 | Matsushita Electric Ind Co Ltd | フリップチップの実装方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020031881A (ko) * | 2000-10-24 | 2002-05-03 | 최종언 | 반도체 패키지 및 그 제조방법 |
| KR100791575B1 (ko) * | 2001-12-26 | 2008-01-03 | 삼성전자주식회사 | 테이프캐리어형 반도체 장치 |
| US8703533B2 (en) | 2011-02-15 | 2014-04-22 | SK Hynix Inc. | Semiconductor package and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100596685B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR100825784B1 (ko) | 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법 | |
| JPH09260436A (ja) | 半導体装置 | |
| JP2002270717A (ja) | 半導体装置 | |
| US6261869B1 (en) | Hybrid BGA and QFP chip package assembly and process for same | |
| KR100642748B1 (ko) | 리드 프레임과 패키지 기판 및 이들을 이용한 패키지 | |
| KR19980044255A (ko) | 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조 | |
| JPH0637233A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0621328A (ja) | 半導体素子の実装方法 | |
| JP2004289017A (ja) | 樹脂封止型半導体装置 | |
| KR100541397B1 (ko) | 절연된 더미 솔더 볼을 갖는 비지에이 패키지 | |
| JP2756791B2 (ja) | 樹脂封止型半導体装置 | |
| JPH02105446A (ja) | 混成集積回路 | |
| JPH0344040A (ja) | 半導体装置及びその製造方法 | |
| KR19980025890A (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| KR200292794Y1 (ko) | 가요성회로기판 및 이를 이용한 반도체패키지 | |
| KR20070016399A (ko) | 글래스 기판을 사용하는 칩 온 글래스 패키지 | |
| US6323541B1 (en) | Structure for manufacturing a semiconductor die with copper plated tapes | |
| JP2993480B2 (ja) | 半導体装置 | |
| JPH10214934A (ja) | 半導体装置及びその製造方法 | |
| KR100209592B1 (ko) | 반도체 패키지 | |
| KR20050053246A (ko) | 멀티 칩 패키지 | |
| KR100668865B1 (ko) | 듀얼 본드 핑거 에프비지에이 패키지 | |
| KR100639210B1 (ko) | 볼 그리드 어레이 패키지 | |
| KR20010073452A (ko) | 볼 그리드 어레이 패키지와 그에 이용되는 인쇄 회로 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |