KR20070016399A - 글래스 기판을 사용하는 칩 온 글래스 패키지 - Google Patents

글래스 기판을 사용하는 칩 온 글래스 패키지 Download PDF

Info

Publication number
KR20070016399A
KR20070016399A KR1020050071032A KR20050071032A KR20070016399A KR 20070016399 A KR20070016399 A KR 20070016399A KR 1020050071032 A KR1020050071032 A KR 1020050071032A KR 20050071032 A KR20050071032 A KR 20050071032A KR 20070016399 A KR20070016399 A KR 20070016399A
Authority
KR
South Korea
Prior art keywords
chip
glass
glass substrate
integrated circuit
package
Prior art date
Application number
KR1020050071032A
Other languages
English (en)
Inventor
김동한
도재천
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050071032A priority Critical patent/KR20070016399A/ko
Publication of KR20070016399A publication Critical patent/KR20070016399A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto

Abstract

본 발명은 글래스 기판을 사용하는 칩 온 글래스 패키지에 관한 것이다. 집적회로 칩의 소형화와 칩 패드 수의 증가로 인하여 패드 피치가 점점 축소되는 반면, 종래의 와이어 본딩 기술은 미세 피치에 부적합하고 탭 기술은 기판 소재의 열적 변형에 따른 문제를 극복하지 못하고 있다. 본 발명은 집적회로 칩과 유사한 열 팽창 계수를 갖는 글래스 기판을 사용하여 칩 온 글래스 패키지를 구현한다. 글래스 기판은 칩과 유사한 열 변형 특성을 가지므로 미세 피치의 집적회로 칩을 이용하여 패키지를 구현하는 것이 가능해진다.
집적회로 칩, 글래스 기판, 열 팽창 계수, 미세 피치, 유연성 기판

Description

글래스 기판을 사용하는 칩 온 글래스 패키지{chip on glass package using glass substrate}
도 1은 본 발명의 제1 실시예에 따른 칩 온 글래스 패키지의 개략적인 단면도.
도 2는 본 발명의 제2 실시예에 따른 칩 온 글래스 패키지의 개략적인 단면도.
도 3은 본 발명의 제3 실시예에 따른 칩 온 글래스 패키지의 개략적인 단면도.
도 4는 본 발명의 제4 실시예에 따른 칩 온 글래스 패키지의 개략적인 단면도.
도 5는 본 발명의 제5 실시예에 따른 칩 온 글래스 패키지의 개략적인 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100,200,300,400,500; 칩 온 글래스 패키지
10; 집적회로 칩(IC chip)
11; 제1 범프(bump)
12; 칩 패드(chip pad)
20; 글래스 기판(glass substrate)
21; 제1 회로 배선 패턴
30; 언더필(underfill) 영역
40; 유연성 기판(flexible substrate)
41; 제2 회로 배선 패턴
50; 금속 와이어
60; 제2 범프
70; 비아(via)
80; 수지 봉지부
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 미세 피치의 집적회로 칩을 이용하는 칩 온 글래스 패키지에 관한 것이다.
반도체 기술이 진보를 거듭함에 따라 반도체 패키지의 제조 기술도 크게 발전하고 있다. 이와 더불어 전세계적으로 휴대용 통신 제품 및 디스플레이 제품 시장은 갈수록 확대되고 있다. 이러한 제품에 사용되는 집적회로 칩은 그 크기가 점점 작아지고 칩 패드의 수가 점점 증가하고 있는 반면, 칩 패드의 피치(pitch)는 갈수록 줄어들고 있다.
칩 패드의 피치가 20㎛ 이하로 미세하게 줄어들면 기존의 와이어 본딩(wire bonding) 기술은 한계에 부딪히게 된다. 또한, 탭(TAB; tape automated bonding) 기술을 이용하는 방안은 유연성 기판(flexible substrate)의 열적 변형에 따른 문제가 장애 요인이 된다. 필름(film) 또는 테이프(tape) 소재의 유연성 기판은 기판 제작 과정이나 패키지 공정 과정에서 열적 변형에 취약할 수밖에 없다. 따라서 칩 패드와 동일한 위치, 동일한 피치로 기판 패드의 위치와 피치를 유지하는 것이 매우 어렵다. 이러한 문제는 특히 칩 패드 피치가 축소될수록 더욱 큰 문제로 대두되고 있다.
따라서 본 발명의 목적은 집적회로 칩의 미세 패드 피치 추세에 적합한 반도체 패키지를 제공하고자 하는 것이다.
본 발명의 다른 목적은 제조 공정 과정에서 기판의 열적 변형으로 인하여 발생하는 문제를 방지함으로써 제품의 신뢰성을 향상시킬 수 있는 반도체 패키지를 제공하기 위한 것이다.
이와 같은 목적을 달성하기 위하여, 본 발명은 집적회로 칩과 유사한 열 팽창 계수를 가지는 글래스 기판을 사용함으로써 미세 패드 피치의 집적회로 칩에 적용이 가능한 칩 온 글래스 패키지를 제공한다.
본 발명에 따른 칩 온 글래스 패키지는, 활성면에 배열된 다수의 칩 패드와 칩 패드들에 형성된 제1 범프들을 포함하는 집적회로 칩, 제1 범프들과 전기적으로 연결되는 제1 회로 배선 패턴이 형성되고 집적회로 칩과 유사한 열 팽창 계수를 갖 는 글래스 기판, 및 제1 범프들과 제1 회로 배선 패턴이 연결되는 부분을 봉지하는 언더필 영역을 포함한다.
본 발명에 따른 칩 온 글래스 패키지는, 유연성 기판을 더 포함할 수 있다. 유연성 기판은 글래스 기판 밑에 부착되고, 제1 회로 배선 패턴과 전기적으로 연결되는 제2 회로 배선 패턴들이 형성되어 있다.
제1 및 제2 회로 배선 패턴들은 금속 와이어, 제2 범프 및 글래스 기판에 형성되는 비아 중 어느 하나를 통해 연결될 수도 있다.
이 경우에, 집적회로 칩과 글래스 기판의 상부면을 봉지하는 수지 봉지부를 포함할 수 있다.
또한, 이 경우에 집적회로 칩, 글래스 기판 및 유연성 기판의 상부면을 봉지하는 수지 봉지부를 포함할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다. 첨부 도면에 있어서 일부 구성요소는 도면의 명확한 이해를 돕기 위해 다소 과장되거나 개략적으로 도시되거나 또는 생략되었으며, 각 구성요소의 실제 크기가 전적으로 반영된 것은 아니다. 또한, 도면을 통틀어 동일한 구성요소 또는 대응하는 구성요소는 동일한 참조 번호를 사용하였다.
제1 실시예
도 1은 본 발명의 제1 실시예에 따른 칩 온 글래스 패키지의 개략적인 단면도이다.
도 1을 참조하면, 칩 온 글래스 패키지(100)는 집적회로 칩(10), 글래스 기 판(20) 및 언더필 영역(30)을 포함한다. 집적회로 칩(10)은 다수의 칩 패드(12)를 포함하고, 칩 패드(12)들에는 제1 범프(11)들이 형성되어 있다. 글래스 기판(20)은 집적회로 칩(10)과 유사한 열 팽창 계수를 갖고, 글래스 기판(20)에는 제1 회로 배선 패턴(21)이 형성되어 있다.
집적회로 칩(10)은 예컨대 LDI 칩(LCD driver IC), DDI 칩(display driver IC)이다. 집적회로 칩(10)의 활성면에는 외부와의 전기적 연결을 위해서 다수 개의 칩 패드(12)가 배치된다. 칩 패드(12) 위에는 연결부재, 예컨대 제1 범프(11)들이 형성된다. 칩 패드(12)는 알루미늄(Al) 또는 구리(Cu) 등으로 형성되고, 제1 범프(11)는 금(Au), 구리(Cu), 솔더(solder) 등으로 형성된다.
글래스 기판(20)은 본 발명에 따른 칩 온 글래스 패키지(100)의 구성상 특징으로서, 미세 피치화에 적합하다. 글래스 기판(20)은 집적회로 칩(10)과 유사한 열 팽창 계수(CTE; coefficient of thermal expansion)를 가진다. 따라서 패키지(100)의 공정 과정에서 글래스 기판(20)의 열 변형이 발생하더라도, 집적회로 칩(10)과 열 팽창 계수가 유사하므로 집적회로 칩(10)과 글래스 기판(20)의 열 변형 정도가 유사하여 기판 패드의 변형 등으로 인한 전극 불량 등의 문제가 방지된다. 글래스 기판(20)에는 제1 회로 배선 패턴(21)이 형성되어 있다. 글래스 기판(20) 위에 집적회로 칩(10)이 실장되고, 제1 회로 배선 패턴(21)과 제1 범프(11)들은 전기적, 물리적으로 접속된다.
언더필 영역(30)은 제1 범프(11)들과 제1 회로 배선 패턴(21)이 접합된 부분을 봉합하는 부분이다. 언더필 영역(30)은 집적회로 칩(10)과 글래스 기판(20) 간 의 상호 결합 강도를 강화시키고, 제1 범프(11)의 구조적, 기계적 안정성을 개선시키는 역할을 한다. 여기서 언더필 영역(30)은 절연성을 가진 유전 물질로 이루어지는 것이 바람직하다.
이상 설명한 본 실시예의 칩 온 글래스 패키지(100)는 집적회로 칩(10)과 열 팽창 계수가 유사한 글래스 기판(20)을 사용한다. 따라서, 미세 피치에 적합할 뿐만 아니라, 패키지(100)의 공정 과정에서 기판의 열적 변형에 의한 기판 패드의 변형 및 전극 접속 불량 등의 문제를 방지할 수 있다. 즉, 미세 피치 추세에 부응하고, 제품의 신뢰성이 향상된 패키지(100)를 제공할 수 있다.
제2 실시예
도 2는 본 발명의 제2 실시예에 따른 칩 온 글래스 패키지의 개략적인 단면도이다.
도 2를 참조하면, 칩 온 글래스 패키지(200)는 전술한 제1 실시예의 칩 온 글래스 패키지(도 1의 100)와 기본적인 구성 및 기능이 유사하지만, 유연성 기판(flexible substrate; 40)을 더 포함하는 것을 특징으로 한다. 유연성 기판(40)은 글래스 기판(20) 밑에 부착되고, 와이어 본딩 방식으로 연결된다.
유연성 기판(40)은 필름(film)이나 테이프(tape)와 같은 기판에 제2 회로 배선 패턴(41)이 형성되어 있는 구조이다. 유연성 기판(40)에 형성된 제2 회로 배선 패턴(41)을 매개로 하여, 제1 회로 배선 패턴(21)과 제2 회로 배선 패턴(41)이 금속 와이어(50), 예컨대 금(Au) 등의 전도성 금속선으로 와이어 본딩 공정을 통하여 전기적, 물리적으로 접속된다.
유연성 기판(40)은 두께가 얇고 제2 회로 배선 패턴(41)이 미세한 폭 및 간격으로 형성된다. 본 실시예의 칩 온 글래스 패키지(200)는 유연성 기판(40) 위에 글래스 기판(20)을 실장하여 금속 와이어(50)로 연결한다. 따라서 유연성 기판(40)을 사용하여 불규칙한 제품에 패키지를 장착하는 것이 가능해진다.
제3 실시예
도 3은 본 발명의 제3 실시예에 따른 칩 온 글래스 패키지의 개략적인 단면도이다.
도 3을 참조하면, 칩 온 글래스 패키지(300)는 전술한 제1 및 제2 실시예의 칩 온 글래스 패키지(도 1의 100 및 도 2의 200)와 기본적인 구성 및 기능이 유사하다. 특히, 제2 실시예의 칩 온 글래스 패키지(도 2의 200)는 글래스 기판(20)과 유연성 기판(40)이 금속 와이어(도 2의 50)로 연결되는 반면, 본 실시예는 제2 범프(60)들로 연결되는 것을 특징으로 한다.
본 실시예의 칩 온 글래스 패키지(300)는 글래스 기판(20)의 제1 회로 배선 패턴(21)이 유연성 기판(40)의 제2 회로 배선 패턴(41)과 제2 범프(60)들로 연결된다. 제1 및 제2 회로 배선 패턴(21,41)이 전기적으로 연결되기 위해서, 제1 회로 배선 패턴(21)은 글래스 기판(20)의 양쪽 측면을 둘러싸듯이 연장된다. 연장된 제1 회로 배선 패턴(21)에 제2 범프(60)들이 형성되어 제2 회로 배선 패턴(41)과 연결된다. 이러한 연결 방식은 범프(60)를 이용하는 것으로써, 플립 칩 본딩 방식과 유사하다. 본 실시예는, 전술한 제2 실시예와 같이 개별적으로 본딩하는 와이어 본딩 방식과는 달리, 일괄적으로 본딩하는 갱 본딩(gang bonding) 방식을 적용할 수 있 는 장점이 있다.
제4 실시예
도 4는 본 발명의 제4 실시예에 따른 칩 온 글래스 패키지의 개략적인 단면도이다.
도 4를 참조하면, 칩 온 글래스 패키지(400)는 전술한 제1 내지 제3 실시예의 칩 온 글래스 패키지(도 1 내지 도 3의 100 내지 300)와 기본적인 구성 및 기능이 유사하다. 특히, 제2 및 제3 실시예의 칩 온 글래스 패키지(도 2의 200 및 도 3의 300)는 글래스 기판(20)과 유연성 기판(40)이 금속 와이어(도 2의 50) 및 범프(도 3의 60)로 연결된 반면, 본 실시예는 글래스 기판(20)에 형성된 비아(via; 70)들을 통해 연결되는 것을 특징으로 한다.
비아(70)들은 글래스 기판(20)의 상부면과 하부면을 관통하여 형성되고, 비아(70)들을 통해서 글래스 기판(20)의 제1 회로 배선 패턴(21)과 유연성 기판(40)의 제2 회로 배선 패턴(41)이 전기적으로 연결된다. 비아(70)들은 제1 범프(11)와 다른 위치에 형성된다. 본 실시예는 비아(70)를 통해서 제1 및 제2 회로 배선 패턴(21,41)을 연결하는 방식으로, 전술한 제3 실시예와 마찬가지로 일괄적으로 본딩하는 갱 본딩 방식을 적용할 수 있다.
제5 실시예
도 5는 본 발명의 제5 실시예에 따른 칩 온 글래스 패키지를 나타내는 개략적인 단면도이다.
도 5를 참조하면, 칩 온 글래스 패키지(500)는 전술한 제1 내지 제4 실시예 의 칩 온 글래스 패키지(도 1 내지 도 4의 100 내지 400)와 기본적인 구성 및 기능은 유사하고, 제1 실시예의 칩 온 글래스 패키지(도 1의 100)에서, 집적회로 칩(10)과 글래스 기판(20)의 상부면을 봉지하는 수지 봉지부(80)를 더 포함하는 것을 특징으로 한다.
본 실시예는 집적회로 칩(10)과 글래스 기판(20)의 상부면을 외부의 환경으로부터 보호하기 위해서, 그 부분을 보호하는 보호막, 예컨대 수지 봉지부(80)를 포함한다. 수지 봉지부(80)는 수지, 예컨대 에폭시 몰딩 화합물(epoxy molding compound; EMC)로 봉지하는 부분으로서, 집적회로 칩(10)과 글래스 기판(20)을 보호하는 기능을 한다. 이러한 수지 봉지부(80)는 전술한 제2 내지 제4 실시예의 칩 온 글래스 패키지(도 2 내지 도 4의 200 내지 400)에도 적용할 수 있다.
보호막은 수지 봉지부(80)에만 한정되는 것은 아니다. 예컨대 금속 등으로 커버(cover)를 씌워 집적회로 칩(10)을 보호할 수 있도록 커버 내부에 진공을 형성하는 실링(sealing) 방법, 에폭시 몰딩 화합물과는 다른 물질로 집적회로 칩(10)을 보호하도록 밀봉(encapsulation)하는 방법 등이 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 칩 온 글래스 패키지는 집적회로 칩과 유사한 열 팽창 계수를 갖는 글래스 기판을 사용한다. 따라서 패키지 제조 공정 과정에서 나타나는 기판의 열 변형이 집적회로 칩과 유사하므로 기판 패드의 변형에 의한 전극 접속 불량 등을 방지할 수 있다. 이에 따라 미세 피치(예컨대, 20㎛ 이하의 패드 피치)의 집적회로 칩을 이용하여 패키지를 구현하는 것이 가능해 진다.
본 발명의 칩 온 글래스 패키지는 글래스 기판을 유연성 기판에 부착하여 불규칙한 제품에도 용이하게 적용할 수 있으며, 여러 전기적 연결 방식들을 적용할 수 있는 장점도 있다. 또한, 글래스 기판을 이용하여 쉽게 미세 피치 칩 패키지가 가능하므로 미세 피치에 적합한 별도의 기판 개발비용을 절감할 수 있는 장점도 있다.

Claims (5)

  1. 활성면에 배열된 다수의 칩 패드를 포함하고, 상기 칩 패드에 제1 범프들이 형성된 집적회로 칩;
    상기 제1 범프들과 전기적으로 연결되는 제1 회로 배선 패턴이 형성되고, 상기 집적회로 칩과 유사한 열 팽창 계수를 갖는 글래스 기판; 및
    상기 제1 범프들과 제1 회로 배선 패턴이 연결되는 부분을 봉지하는 언더필 영역을 포함하는 것을 특징으로 하는 칩 온 글래스 패키지.
  2. 제1 항에 있어서,
    상기 글래스 기판 밑에 부착되고, 상기 제1 회로 배선 패턴과 전기적으로 연결되는 제2 회로 배선 패턴이 형성된 유연성 기판을 더 포함하는 것을 특징으로 하는 칩 온 글래스 패키지.
  3. 제2 항에 있어서,
    상기 제1 회로 배선 패턴과 제2 회로 배선 패턴이 금속 와이어, 제2 범프 및 상기 글래스 기판에 형성된 비아 중에 어느 하나로 연결된 것을 특징으로 하는 칩 온 글래스 패키지.
  4. 제1 항에 있어서,
    상기 집적회로 칩과 글래스 기판의 상부면을 봉지하는 수지 봉지부를 더 포함하는 것을 특징으로 하는 칩 온 글래스 패키지.
  5. 제 2항에 있어서,
    상기 집적회로 칩, 글래스 기판 및 유연성 기판의 상부면을 봉지하는 수지 봉지부를 더 포함하는 것을 특징으로 하는 칩 온 글래스 패키지.
KR1020050071032A 2005-08-03 2005-08-03 글래스 기판을 사용하는 칩 온 글래스 패키지 KR20070016399A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050071032A KR20070016399A (ko) 2005-08-03 2005-08-03 글래스 기판을 사용하는 칩 온 글래스 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050071032A KR20070016399A (ko) 2005-08-03 2005-08-03 글래스 기판을 사용하는 칩 온 글래스 패키지

Publications (1)

Publication Number Publication Date
KR20070016399A true KR20070016399A (ko) 2007-02-08

Family

ID=43650560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050071032A KR20070016399A (ko) 2005-08-03 2005-08-03 글래스 기판을 사용하는 칩 온 글래스 패키지

Country Status (1)

Country Link
KR (1) KR20070016399A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101425475B1 (ko) * 2007-11-14 2014-07-31 삼성전자주식회사 시스템 인 패키지
KR101451887B1 (ko) * 2012-04-26 2014-10-16 하나 마이크론(주) 집적회로 소자 패키지 및 이의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101425475B1 (ko) * 2007-11-14 2014-07-31 삼성전자주식회사 시스템 인 패키지
KR101451887B1 (ko) * 2012-04-26 2014-10-16 하나 마이크론(주) 집적회로 소자 패키지 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
US6630373B2 (en) Ground plane for exposed package
KR100477020B1 (ko) 멀티 칩 패키지
KR100511728B1 (ko) 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법
US6984889B2 (en) Semiconductor device
US7790504B2 (en) Integrated circuit package system
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US8183689B2 (en) Printed circuit board and flip chip package using the same with improved bump joint reliability
KR102561718B1 (ko) 인터포저 지지 구조 메커니즘을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
JP3547303B2 (ja) 半導体装置の製造方法
KR20070016399A (ko) 글래스 기판을 사용하는 칩 온 글래스 패키지
JP2005252074A (ja) 半導体装置及び電子装置
KR100631997B1 (ko) 스택 칩 패키지
KR100549299B1 (ko) 반도체패키지 및 그 제조 방법
US11694950B2 (en) Semiconductor package
KR20080020896A (ko) 일체화된 보호막들을 구비하는 반도체 칩 패키지 및 이를형성하는 방법
KR20050053246A (ko) 멀티 칩 패키지
KR20070079654A (ko) 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법
KR100542672B1 (ko) 반도체패키지
KR100351925B1 (ko) 적층형 반도체 패키지
KR100668865B1 (ko) 듀얼 본드 핑거 에프비지에이 패키지
TWI416698B (zh) 半導體封裝結構
KR101040311B1 (ko) 반도체 패키지 및 그 형성 방법
KR100813621B1 (ko) 적층형 반도체 소자 패키지
JP2000232198A (ja) 半導体集積回路装置およびその製造方法
KR100525452B1 (ko) 반도체 패키지와 상기 반도체 패키지가 장착되는인쇄회로기판

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination