KR20070079654A - 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법 - Google Patents

플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법 Download PDF

Info

Publication number
KR20070079654A
KR20070079654A KR1020060010460A KR20060010460A KR20070079654A KR 20070079654 A KR20070079654 A KR 20070079654A KR 1020060010460 A KR1020060010460 A KR 1020060010460A KR 20060010460 A KR20060010460 A KR 20060010460A KR 20070079654 A KR20070079654 A KR 20070079654A
Authority
KR
South Korea
Prior art keywords
layer
circuit board
printed circuit
pad
substrate body
Prior art date
Application number
KR1020060010460A
Other languages
English (en)
Inventor
하승원
김길백
정용진
한준수
곽용일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060010460A priority Critical patent/KR20070079654A/ko
Publication of KR20070079654A publication Critical patent/KR20070079654A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드 어레이 패키지 제조 방법에 관한 것으로, 종래의 경우, 반도체 칩이 인쇄회로기판에 와이어 본딩 방식으로 실장되고, 반도체 칩과 인쇄회로기판 사이에 접착층 및 수지 봉합부가 형성되기 때문에, 접착층 및 수지 봉합부로 인한 와이어 본딩 불량이 발생된다. 이와 같은 문제점을 해결하기 위해서, 본 발명은, 기판 패드에 도금층과 솔더층이 차례로 형성된 플립 칩 본딩용 인쇄회로기판과, 인쇄회로기판과 반도체 칩을 서로 밀착 접촉시키면서, 인쇄회로기판의 솔더층에 반도체 칩의 칩 패드를 접착시키는 플립 칩 본딩용 인쇄회로기판을 이용한 볼 그리드 어레이 패키지 제조 방법을 제공한다. 본 발명에 따르면, 반도체 칩을 솔더층을 매개로 인쇄회로기판에 플립 칩 본딩 방식으로 실장시키고, 반도체 칩과 인쇄회로기판 사이에 접착층을 형성하지 않음으로써, 반도체 칩과 인쇄회로기판 사이의 본딩 불량을 방지할 수 있다.
플립 칩 본딩, 인쇄회로기판, 기판 패드, 도금층, 솔더층

Description

플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드 어레이 패키지 제조 방법{PRINTED CIRCUIT BOARD FOR FLIP CHIP BONDING AND BALL GRID ARRAY PACKAGE MANUFACTURING METHOD USING THE SAME}
도 1은 종래기술에 따른 볼 그리드 어레이 패키지를 나타내는 단면도이다.
도 2는 본 발명의 실시예에 따른 볼 그리드 어레이 패키지를 나타내는 단면도이다.
도 3 내지 도 8은 본 발명의 실시예에 따른 볼 그리드 어레이 패키지의 제조 단계를 나타내는 도면들로서,
도 3은 기판 몸체에 금속 배선층과 비아 홀을 형성하는 단계를 나타내는 단면도이고,
도 4는 포토 솔더 레지스트층을 형성하는 단계를 나타내는 단면도이고,
도 5는 도금층을 형성하는 단계를 나타내는 단면도이고,
도 6은 솔더층을 형성하는 단계를 나타내는 단면도이고,
도 7은 반도체 칩을 준비하여 인쇄회로기판에 접착시키는 단계를 나타내는 단면도이며,
도 8은 수지 봉합부를 형성하는 단계를 나타내는 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 기판 몸체(board body)
20 : 금속 배선층(metal wiring layer)
22 : 기판 패드(board pad)
24 : 단자 패드(terminal pad)
30 : 비아 홀(via hole)
40 : 포토 솔더 레지스트층(photo solder resist layer)
50 : 도금층(plated layer)
60 : 솔더층(solder layer)
70 : 인쇄회로기판(printed circuit board;PCB)
80 : 반도체 칩(semiconductor chip)
82 : 칩 몸체(chip body)
84 : 칩 패드(chip pad)
86 : 패시베이션층(passivation layer)
90 : 수지 봉합부(resin molding portion)
95 : 솔더 볼(solder ball)
100 : 볼 그리드 어레이 패키지(ball grid array package;BGA package)
본 발명은 패키지 기판 및 그를 이용한 반도체 패키지 제조 방법에 관한 것 으로, 더욱 상세하게는 반도체 칩이 실장될 수 있는 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드 어레이 패키지 제조 방법에 관한 것이다.
웨이퍼(wafer) 상에 제조된 반도체 소자를 실제 제품으로 사용하려면, 반도체 소자를 칩(chip) 단위로 절단하여 웨이퍼로부터 분리한 다음 패키지(package)로 조립하여야 한다. 반도체 패키지는 반도체 칩을 기계적으로 지지 및 고정하고 외부 환경으로부터 보호할 뿐만 아니라, 반도체 칩에 전기적 접속 경로와 열 방출 경로를 제공한다.
초기의 반도체 패키지는 반도체 칩과 외부 시스템을 기계적, 전기적으로 상호 연결하는 패키지 기판으로 리드 프레임(lead frame)을 이용하는 것이 보편적이었다. 그런데, 입출력 핀(input/output pin) 수가 갈수록 증가하고 동작 속도가 점차 빨라짐에 따라서, 리드 프레임을 이용한 반도체 패키지는 한계에 이르렀다. 그래서 그에 대한 대안으로 개발된 것이 볼 그리드 어레이 패키지이다.
볼 그리드 어레이 패키지는 패키지 기판으로 리드 프레임 대신 인쇄회로기판을 이용하며, 외부 시스템과의 접속 단자로 리드 프레임의 외부 리드 대신 솔더 볼을 이용한다. 이러한 솔더 볼들은, 외부 리드들이 선(線) 배열되는 것과 달리, 인쇄회로기판의 표면에 면(面) 배열되기 때문에, 입출력 핀 수 및 동작 속도의 증가 추세에 적절히 부응할 수 있다.
종래기술에 따른 볼 그리드 어레이 패키지(200)는, 도 1에 도시된 바와 같이, 센터 패드형(center pad type) 반도체 칩(180)이 인쇄회로기판(170) 상에 접착층(192)을 매개로 접착되고, 인쇄회로기판(170)에 형성된 윈도우(window;135)를 통 해 인쇄회로기판(170)에 와이어 본딩(wire bonding) 방식으로 실장된 구조를 갖는다. 이 때, 수지 봉합부(190)가 와이어(197)를 포함하여 윈도우(135)의 주변 영역에 형성된다.
그런데, 수지 봉합부를 형성하기 위하여 액상의 봉합재(encapsulation material)를 윈도우로 투입하는 경우, 와이어 새깅(wire sagging) 또는 와이어 스위핑(sweeping) 등과 같은 와이어 본딩 불량이 발생된다. 이로 인하여, 보다 소프트(soft)한 봉합재를 이용하고 있으나, 이러한 봉합재에 의해 형성된 수지 봉합부는 기계적, 열적 스트레스(stress)에 취약하기 때문에, 수지 봉합부 내에서 와이어 본딩 불량이 발생된다.
더욱이, 접착층이 반도체 칩과 와이어의 접합 영역으로 확장되어 형성된 경우, 그 영역에서의 와이어 본딩 불량이 더욱 쉽게 발생된다.
이에 따라, 제조가 완료된 볼 그리드 어레이 패키지의 신뢰성이 저하된다.
따라서, 본 발명의 목적은 제조가 완료된 볼 그리드 어레이 패키지의 신뢰성을 향상시킬 수 있는 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드 어레이 패키지 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 다음과 같은 구성의 플립 칩 본딩용 인쇄회로기판을 제공한다.
본 발명에 따른 인쇄회로기판은, 상부면과 하부면을 갖는 일정 두께의 기판 몸체와, 기판 몸체의 상하부면에 배선되며, 기판 몸체의 상부면에 형성된 기판 패드와 기판 몸체의 하부면에 형성된 단자 패드를 갖는 금속 배선층과, 기판 몸체 상하부면의 금속 배선층이 전기적으로 연결되도록 기판 몸체를 수직으로 관통하는 비아 홀과, 기판 몸체의 상하부면에서 기판 패드와 단자 패드를 제외한 금속 배선층을 덮는 포토 솔더 레지스트층과, 기판 패드에 형성된 도금층과, 도금층 상에 형성된 솔더층을 포함하는 것을 특징으로 한다.
본 발명에 따른 인쇄회로기판에 있어서, 솔더층은 포토 솔더 레지스트층으로부터 돌출된다.
한편, 본 발명은 다음과 같은 구성의 플립 칩 본딩용 인쇄회로기판을 이용한 볼 그리드 어레이 패키지 제조 방법을 제공한다.
본 발명에 따른 볼 그리드 어레이 패키지 제조 방법은, (a) 상부면에 솔더층이 배열된 인쇄회로기판을 제공하는 단계와, (b) 칩 몸체와, 칩 몸체의 하부면에 솔더층에 대응하도록 배열된 칩 패드와, 칩 패드를 제외한 칩 몸체의 하부면을 덮는 패시베이션층을 갖는 반도체 칩을 준비하는 단계와, (c) 인쇄회로기판의 상부면과 반도체 칩의 패시베이션층이 접촉하도록 솔더층과 칩 패드를 접착시키는 단계와, (d) 반도체 칩을 포함하여 인쇄회로기판의 상부를 봉합하는 수지 봉합부를 형성하는 단계와, (e) 단자 패드에 솔더 볼을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 볼 그리드 어레이 패키지에 있어서, (a) 단계는, (a1) 상부면과 하부면을 갖는 일정 두께의 기판 몸체를 준비하는 단계와, (a2) 기판 몸체의 상하부면에 배선되며, 기판 몸체의 상부면에 형성된 기판 패드와 기판 몸체의 하부면에 형성된 단자 패드를 갖는 금속 배선층을 형성하는 단계와, (a3) 기판 몸체 상하부면의 금속 배선층이 전기적으로 연결되도록 기판 몸체를 수직으로 관통하는 비아 홀을 형성하는 단계와, (a4) 기판 몸체의 상하부면에서 기판 패드와 단자 패드를 제외한 금속 배선층을 덮는 포토 솔더 레지스트층을 형성하는 단계와, (a5) 기판 패드에 도금층을 형성하는 단계와, (a6) 도금층 상에 솔더층을 형성하는 단계;를 포함한다.
본 발명에 따른 볼 그리드 어레이 패키지에 있어서, (a6) 단계는 디핑(dipping)을 이용하여 이루어질 수 있다.
볼 발명에 따른 볼 그리드 어레이 패키지에 있어서, (a6) 단계에서, 솔더층은 포토 솔더 레지스트층으로부터 돌출된다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 2는 본 발명의 실시예에 따른 볼 그리드 어레이 패키지를 나타내는 단면도이다. 도 3 내지 도 8은 본 발명의 실시예에 따른 볼 그리드 어레이 패키지의 제조 단계를 나타내는 도면들이다.
도 2를 참조하면, 본 발명의 실시예에 따른 볼 그리드 어레이 패키지(100)는 인쇄회로기판(70)에 형성된 솔더층(60)을 매개로 센터 패드형 반도체 칩(80)이 인쇄회로기판(70)의 상부면에 플립 칩 본딩(flip chip bonding) 방식으로 실장된 특징을 갖는다. 이 때, 플립 칩 본딩된 반도체 칩(80)의 하부면과 인쇄회로기판(70) 의 상부면은 접촉되어 있다.
이와 같은 본 발명의 실시예에 따른 볼 그리드 어레이 패키지(100)의 제조 방법을 도 2 내지 도 8을 참조하여 설명하면 다음과 같다.
본 실시예의 제조 단계는, 도 3 내지 도 6에 도시된 바와 같이, 기판 몸체(10)를 준비하여 플립 칩 본딩용 인쇄회로기판(70)을 제조하는 단계로부터 출발한다.
먼저, 도 3에 도시된 바와 같이, 기판 몸체(10)에 금속 배선층(20)과 비아 홀(30)을 형성하는 단계가 진행된다. 기판 몸체(10)는 일정 두께를 갖는 절연판으로서, 패터닝(patterning) 공정에 의해 기판 몸체(10)의 상부면과 하부면에 금속 배선층(20)이 각각 배선된다. 그리고, 비아 홀(30)이 기판 몸체(10)를 수직으로 관통하도록 형성되어, 기판 몸체(10) 상하부면의 금속 배선층(20)을 전기적으로 연결한다. 이 때, 비아 홀(30)은 기판 몸체(10)의 일정 영역을 드릴링(drilling)한 다음 전기 전도성이 양호한 금속 물질을 충전시킴으로써 형성된다.
다음으로, 도 4에 도시된 바와 같이, 포토 솔더 레지스트층(40)을 형성하는 단계가 진행된다. 즉, 기판 몸체(10)의 상하부면에 포토 솔더 레지스트(Photo Solder Resist;PSR)를 도포하여 포토 솔더 레지스트층(40)을 형성한다. 이 때, 포토 솔더 레지스트층(40)은 반도체 칩과 전기적으로 연결될 기판 패드(22)와 솔더 볼이 형성될 단자 패드(24)는 외부로 노출시킨다.
다음으로, 도 5에 도시된 바와 같이, 도금층(50)을 형성하는 단계가 진행된다. 즉, 공지기술인 전해 도금(electroplating) 또는 비전해 도금 (nonelectroplating) 공정을 이용하여 기판 패드(22) 상에 도금층(50)을 형성한다. 이 때, 도금층(50)은, 예컨대 금(Au)으로 이루어질 수 있다.
다음으로, 도 6에 도시된 바와 같이, 솔더층(60)을 형성하는 단계가 진행된다. 즉, 디핑 공정을 이용하여 도금층(50) 상에 솔더층(60)을 형성함으로써, 반도체 칩이 플립 칩 본딩될 수 있도록 솔더층(60)이 상부면에 배열된 인쇄회로기판(70)을 얻을 수 있다. 이 때, 솔더층(60)은 포토 솔더 레지스트층(40)으로부터 일정 높이로 돌출되어 있다.
한편, 도금층(50)은 솔더층(60)의 솔더 성분이 기판 패드(22) 및 기판 몸체(10)로 확산되는 것을 방지하며, 솔더층(60)의 기판 패드(22)에 대한 접합력도 향상시킨다.
이어서, 인쇄회로기판(70)의 제조가 완료되면, 도 7에 도시된 바와 같이, 반도체 칩(80)을 준비하여 인쇄회로기판(70)에 접착시키는 단계가 진행된다. 반도체 칩(80)은 집적회로(도시되지 않음)가 내재되어 있는 칩 몸체(82)의 하부면에 집적회로와 전기적으로 접속된 칩 패드(84)가 형성되고, 칩 패드(84)를 제외한 칩 몸체(82)의 하부면에 패시베이션층(86)이 덮여 있는 구조를 갖는다. 이 때, 반도체 칩(80)은 칩 패드(84)가 칩 몸체(82)의 중앙부에 선 배열되어 있는 센터 패드형 반도체 칩이다. 즉, 반도체 칩(80)의 칩 패드(84)를 인쇄회로기판(70)의 솔더층(60)에 대응하도록 인쇄회로기판(70)의 상부면에 위치시킨 다음, 칩 패드(84)와 솔더층(60)을 접착시킨다. 이에 따라, 반도체 칩(80)과 인쇄회로기판(70)은 솔더층(60)을 통해 전기적으로 연결된다. 이러한 칩 패드(84)와 솔더층(60)의 접착은 반도체 칩 (80)과 인쇄회로기판(70) 사이에 작용하는 열압착에 의해 이루어질 수 있다.
이 때, 반도체 칩(80)의 패시베이션층(86)과 인쇄회로기판(70) 상부면의 포토 솔더 레지스트층(40) 사이에 공간이 형성되지 않도록, 반도체 칩(80)과 인쇄회로기판(70)을 밀착 접촉시킨다. 또한, 칩 패드(84)와 솔더층(60)이 접착될 수 있으려면, 솔더층(60)은 반도체 칩(80)의 패시베이션층(86)의 두께보다 더 높게 포토 솔더 레지스트층(40)으로부터 돌출되어야 한다.
계속해서, 도 8에 도시된 바와 같이, 수지 봉합부(90)를 형성하는 단계가 진행된다. 즉, 반도체 칩(80) 및 반도체 칩(80)과 인쇄회로기판(70)의 접착 영역이 보호되도록, 반도체 칩(80)을 포함하여 인쇄회로기판(70)의 상부를 봉합하는 수지 봉합부(90)를 형성한다. 이 때, 수지 봉합부(90)는 에폭시 몰딩 컴파운드(Epoxy Molding Compound;EMC)로 이루어진다.
마지막으로, 도 2에 도시된 바와 같이, 솔더 볼(95)을 형성하는 단계가 진행된다. 즉, 단자 패드(24)에 솔더 볼(95)을 형성함으로써, 볼 그리드 어레이 패키지(100)의 제조가 완료된다. 이러한 솔더 볼(95)은 볼 그리드 어레이 패키지(100)를 외부 시스템에 연결시키는 외부 접속 단자(externally connecting terminal)로서의 역할을 한다.
따라서, 본 발명의 구조를 따르면, 반도체 칩이 솔더층을 매개로 인쇄회로기판 상에 플립 칩 본딩 방식으로 실장되기 때문에, 반도체 칩과 인쇄회로기판 사이의 입출력 경로(input/output path)가 단축된다.
또한, 반도체 칩의 칩 패드와 인쇄회로기판의 솔더층이 접착되고, 반도체 칩과 인쇄회로기판이 밀착 접촉되기 때문에, 반도체 칩과 인쇄회로기판 사이에 접착층을 형성할 필요가 없어짐으로써, 접착층으로 인하여 발생되는 반도체 칩과 인쇄회로기판 사이의 본딩 불량이 방지된다.
또한, 반도체 칩의 칩 패드와 인쇄회로기판의 솔더층의 접합 영역에는 수지 봉합부가 형성되지 않기 때문에, 수지 봉합부를 형성하는 봉지재로 인하여 발생되는 반도체 칩과 인쇄회로기판 사이의 본딩 불량이 방지된다.
이로 인하여, 제조가 완료된 볼 그리드 어레이 패키지의 신뢰성이 향상될 수 있다.
더욱이, 반도체 칩과 인쇄회로기판 사이에 접착층을 형성하는 공정이 제거됨으로써, 볼 그리드 어레이 패키지 제조 공정에 소요되는 시간 및 비용이 절감될 수 있다.

Claims (6)

  1. 상부면과 하부면을 갖는 일정 두께의 기판 몸체;
    상기 기판 몸체의 상하부면에 배선되며, 상기 기판 몸체의 상부면에 형성된 기판 패드와 상기 기판 몸체의 하부면에 형성된 단자 패드를 갖는 금속 배선층;
    상기 기판 몸체 상하부면의 상기 금속 배선층이 전기적으로 연결되도록 상기 기판 몸체를 수직으로 관통하는 비아 홀;
    상기 기판 몸체의 상하부면에서 상기 기판 패드와 상기 단자 패드를 제외한 상기 금속 배선층을 덮는 포토 솔더 레지스트층;
    상기 기판 패드에 형성된 도금층; 및
    상기 도금층 상에 형성된 솔더층;을 포함하는 것을 특징으로 하는 플립 칩 본딩용 인쇄회로기판.
  2. 제 1항에 있어서, 상기 솔더층은 상기 포토 솔더 레지스트층으로부터 돌출된 것을 특징으로 하는 플립 칩 본딩용 인쇄회로기판.
  3. (a) 상부면에 솔더층이 배열된 인쇄회로기판을 제공하는 단계;
    (b) 칩 몸체와, 상기 칩 몸체의 하부면에 상기 솔더층에 대응하도록 배열된 칩 패드와, 상기 칩 패드를 제외한 상기 칩 몸체의 하부면을 덮는 패시베이션층을 갖는 반도체 칩을 준비하는 단계;
    (c) 상기 인쇄회로기판의 상부면과 상기 반도체 칩의 패시베이션층이 접촉하도록 상기 솔더층과 상기 칩 패드를 접착시키는 단계;
    (d) 상기 반도체 칩을 포함하여 상기 인쇄회로기판의 상부면을 봉합하는 수지 봉합부를 형성하는 단계; 및
    (e) 상기 단자 패드에 솔더 볼을 형성하는 단계;를 포함하는 것을 특징으로 하는 플립 칩 본딩용 인쇄회로기판을 이용한 볼 그리드 어레이 패키지 제조 방법.
  4. 제 3항에 있어서, 상기 (a) 단계는,
    (a1) 상부면과 하부면을 갖는 일정 두께의 기판 몸체를 준비하는 단계;
    (a2) 상기 기판 몸체의 상하부면에 배선되며, 상기 기판 몸체의 상부면에 형성된 기판 패드와 상기 기판 몸체의 하부면에 형성된 단자 패드를 갖는 금속 배선층을 형성하는 단계;
    (a3) 상기 기판 몸체 상하부면의 상기 금속 배선층이 전기적으로 연결되도록 상기 기판 몸체를 수직으로 관통하는 비아 홀을 형성하는 단계;
    (a4) 상기 기판 몸체의 상하부면에서 상기 기판 패드와 상기 단자 패드를 제외한 상기 금속 배선층을 덮는 포토 솔더 레지스트층을 형성하는 단계;
    (a5) 상기 기판 패드에 도금층을 형성하는 단계; 및
    (a6) 상기 도금층 상에 상기 솔더층을 형성하는 단계;를 포함하는 것을 특징으로 하는 플립 칩 본딩용 인쇄회로기판을 이용한 볼 그리드 어레이 패키지 제조 방법.
  5. 제 4항에 있어서, 상기 (a6) 단계는 디핑(dipping)을 이용하여 이루어지는 것을 특징으로 하는 플립 칩 본딩용 인쇄회로기판을 이용한 볼 그리드 어레이 패키지 제조 방법.
  6. 제 4항에 있어서, 상기 (a6) 단계에서, 상기 솔더층은 상기 포토 솔더 레지스트층으로부터 돌출된 것을 특징으로 하는 플립 칩 본딩용 인쇄회로기판을 이용한 볼 그리드 어레이 패키지 제조 방법.
KR1020060010460A 2006-02-03 2006-02-03 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법 KR20070079654A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060010460A KR20070079654A (ko) 2006-02-03 2006-02-03 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060010460A KR20070079654A (ko) 2006-02-03 2006-02-03 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법

Publications (1)

Publication Number Publication Date
KR20070079654A true KR20070079654A (ko) 2007-08-08

Family

ID=38600213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060010460A KR20070079654A (ko) 2006-02-03 2006-02-03 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법

Country Status (1)

Country Link
KR (1) KR20070079654A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891537B1 (ko) * 2007-12-13 2009-04-03 주식회사 하이닉스반도체 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
KR20150090443A (ko) * 2014-01-29 2015-08-06 앰코 테크놀로지 코리아 주식회사 반도체 장치 및 이의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891537B1 (ko) * 2007-12-13 2009-04-03 주식회사 하이닉스반도체 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
US8441116B2 (en) 2007-12-13 2013-05-14 Hynix Semiconductor Inc. Semiconductor package having substrate for high speed semiconductor package
KR20150090443A (ko) * 2014-01-29 2015-08-06 앰코 테크놀로지 코리아 주식회사 반도체 장치 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
JP3685947B2 (ja) 半導体装置及びその製造方法
US8456021B2 (en) Integrated circuit device having die bonded to the polymer side of a polymer substrate
US6828665B2 (en) Module device of stacked semiconductor packages and method for fabricating the same
US20020158318A1 (en) Multi-chip module
US7944043B1 (en) Semiconductor device having improved contact interface reliability and method therefor
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
JP2000216281A (ja) 樹脂封止型半導体装置
KR20100064629A (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
US20040188818A1 (en) Multi-chips module package
KR101096330B1 (ko) 반도체 장치용 패키지
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
KR20070079654A (ko) 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법
US20080283982A1 (en) Multi-chip semiconductor device having leads and method for fabricating the same
TW201733048A (zh) 半導體封裝
JP3968321B2 (ja) 半導体装置およびその製造方法
JPH10209321A (ja) 半導体集積回路装置
JP4030363B2 (ja) 半導体装置
KR100762871B1 (ko) 칩크기 패키지 제조방법
KR20080062565A (ko) 플립 칩 패키지
KR101185854B1 (ko) 반도체 패키지
KR20060079996A (ko) 칩 스케일 패키지 및 그 제조 방법
KR20010073452A (ko) 볼 그리드 어레이 패키지와 그에 이용되는 인쇄 회로 기판
KR100668865B1 (ko) 듀얼 본드 핑거 에프비지에이 패키지
KR20100078960A (ko) 반도체 패키지
KR100631944B1 (ko) Ｆｂｇａ 패키지

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination